JP2016032097A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2016032097A
JP2016032097A JP2015085732A JP2015085732A JP2016032097A JP 2016032097 A JP2016032097 A JP 2016032097A JP 2015085732 A JP2015085732 A JP 2015085732A JP 2015085732 A JP2015085732 A JP 2015085732A JP 2016032097 A JP2016032097 A JP 2016032097A
Authority
JP
Japan
Prior art keywords
pattern
semiconductor element
wiring board
island
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015085732A
Other languages
English (en)
Other versions
JP6470095B2 (ja
Inventor
伊藤　孝幸
Takayuki Ito
孝幸 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2015085732A priority Critical patent/JP6470095B2/ja
Publication of JP2016032097A publication Critical patent/JP2016032097A/ja
Application granted granted Critical
Publication of JP6470095B2 publication Critical patent/JP6470095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】必要とされる絶縁層の層数を少なくし、薄型の配線基板を提供すること。【解決手段】絶縁層３と導体層４とが交互に複数層積層されて成り、最上層の絶縁層３の上面に、導体層４から成る複数の半導体素子接続パッド８が形成されているとともに該半導体素子接続パッド８が形成された領域を取り囲むようにして導体層４から成るキャップ接続パターン９が形成されており、かつ半導体素子接続パッド８からキャップ接続パターン９の内側端部よりも外側の領域に延在する導体層４から成る帯状パターン１１を有する配線基板２０において、キャップ接続パターン９は、互いに間隔をあけて配置された複数の島状パターン９ａにより形成されており、帯状パターン１１は、最上層の絶縁層３の上面を、島状パターン９同士の間に端部を有するか、或いは島状パターン９同士の間を通るように延在している。【選択図】図１

Description

本発明は、半導体集積回路素子などの半導体素子を搭載するための配線基板に関するものである。
従来、半導体集積回路素子等の半導体素子を搭載するための配線基板として、ビルドアップ法により形成された配線基板が知られている。図５（ａ）は、ビルドアップ法により形成された従来の配線基板４０に半導体素子Ｅを搭載するとともに金属キャップＣを接合した状態を示す概略断面図である。図５（ｂ）は、従来の配線基板４０の上面図である。図５（ａ），（ｂ）に示すように、従来の配線基板４０は、コア用の導体層２２を有するコア用の絶縁層２１の上下面にビルドアップ用の絶縁層２３とビルドアップ用の導体層２４とを積層して成る。さらに、最表層の絶縁層２３および導体層２４の上には、ソルダーレジスト層３２が被着されている。この配線基板４０には、上面に半導体素子Ｅが搭載されるとともに、その半導体素子Ｅを覆うようにして金属キャップＣが接合される。また、下面が外部の電気回路基板と接続するための接続面となっている。なお、図５（ｂ）においては、上面側の最表層の導体層２４のうち、ソルダーレジスト層３２で覆われた部分を破線で示している。
コア用の絶縁層２１は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層２１の上面から下面にかけては、複数のスルーホール２５が形成されている。
コア用の導体層２２は、絶縁層２１の上下面およびスルーホール２５内に被着されている。導体層２２は、例えば銅箔や銅めっき層等の良導電性の金属材料から成る。導体層２２が被着されたスルーホール２５の内部は、孔埋樹脂２６により充填されている。
ビルドアップ用の絶縁層２３は、エポキシ樹脂等の熱硬化性樹脂から成る。絶縁層２３の上面から下面にかけては、複数のビアホール２７が形成されている。
ビルドアップ用の導体層２４は、絶縁層２３の表面およびビアホール２７内に被着されている。導体層２４は、銅めっき層等の良導電性の金属材料から成る。
上面側における最表層の導体層２４の一部は、半導体素子Ｅの電極端子に電気的に接続される円形の半導体素子接続パッド２８を形成している。これらの半導体素子接続パッド２８は、半導体素子Ｅの電極端子に対応した並びに形成されている。半導体素子Ｅの電極と半導体素子接続パッド２８とは、半田Ｓ１を介して接続される。
さらに、上面側における最表層の導体層２４の一部は、金属キャップＣに接続される枠状のキャップ接続パターン２９を形成している。キャップ接続パターン２９は、半導体素子接続パッド２８が形成された領域を取り囲むように形成されている。金属キャップＣとキャップ接続パターン２９とは、半田Ｓ２を介して接合される。
なお、キャップ接続パターン２９は、接地電位に接続されている。そのため、このキャップ接続パターン２９に半田Ｓ２を介して接続される金属キャップＣも接地電位に接続されることとなる。これにより、金属キャップＣが半導体素子Ｅに対するシールドとして機能することになる。
下面側における最表層の導体層２４の一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド３０を形成している。これらの外部接続パッド３０は、例えば格子状の並びに複数並んで形成されている。
また、導体層２４は、接地用と電源用と信号用の配線導体を含んでいる。接地用の配線導体は、キャップ接続用パターン２９に電気的に接続されている。信号用の配線導体は、上面側の絶縁層２３の間を半導体素子接続パッド２８の下からキャップ接続パターン２９の外側まで延びる帯状パターン３１を有している。
さらに、上面側および下面側の絶縁層２３および導体層２４の表面にはソルダーレジスト層３２が被着されている。ソルダーレジスト層３２は、エポキシ樹脂等の熱硬化性樹脂から成る。ソルダーレジスト層３２には、半導体素子接続パッド２８やキャップ接続パターン２９や外部接続パッド３０を露出させる開口部が形成されている。
しかしながら、従来の配線基板４０においては、キャップ接続パターン２９が枠状をしていることから、キャップ接続パターン２９よりも外側に信号用の帯状パターン３１を延出させようとすると、キャップ接続用パターン２９の下を、絶縁層２３の少なくとも一つを間に挟んで延在させる必要がある。そのため、従来の配線基板４０では、必要となる絶縁層２３の層数が多くなり、配線基板４０の厚みがその分厚くなってしまうという問題点があった。
特開２００６−２１０５３０号公報
本発明は、信号用の帯状パターンを、キャップ接続パターンの下を通すことなく、少なくともキャップ接続用パターンの内側の端部よりも外側まで延在させ、それにより、必要とされる絶縁層の層数を少なくし、その分、薄型の配線基板を提供することを課題とする。
本発明の配線基板は、絶縁層と導体層とが交互に複数層積層されて成り、最上層の絶縁層の上面に、前記導体層から成る複数の半導体素子接続パッドが形成されているとともに該半導体素子接続パッドが形成された領域を取り囲むようにして前記導体層から成るキャップ接続パターンが形成されており、かつ前記半導体素子接続パッドから前記キャップ接続パターンの前記領域側の端部よりも外側の領域に延在する前記導体層から成る帯状パターンを有する配線基板において、前記キャップ接続パターンは、互いに間隔をあけて配置された複数の島状パターンにより形成されており、前記帯状パターンは、前記最上層の絶縁層の上面を、前記島状パターン同士の間に端部を有するか、あるいは前記島状パターン同士の間を通るように延在していることを特徴とするものである。
本発明の配線基板によれば、キャップ接続パターンは、互いに間隔をあけて配置された複数の島状パターンにより形成されており、帯状パターンは、キャップ接続パターンが形成された最上層の絶縁層の上面を、キャップ接続パターンを形成する島状パターン同士の間に端部を有するか、あるいは島状パターン同士の間を通るように延在していることから、帯状パターンを設けるために必要な絶縁層の層数を減らすことができる。その結果、薄型の配線基板を提供することができる。
図１（ａ）は、本発明の配線基板の一実施形態例を示す概略断面図である。図１（ｂ）は、本発明の一実施形態例を示す上面図である。 図２（ａ）は、本発明の配線基板の他の実施形態例を示す概略断面図である。図２（ｂ）は、本発明の他の実施形態例を示す上面図である。 図３は、図１（ｂ）に示す実施形態の変形例である。 図４は、図２（ｂ）に示す実施形態の変形例である。 図５（ａ）は、従来の配線基板を示す概略断面図である。図５（ｂ）は従来の配線基板を示す上面図である。
次に、本発明の配線基板における一実施形態例を添付の図１を基にして説明する。図１は、ビルドアップ法により形成された本例の配線基板２０に半導体素子Ｅを搭載するとともに金属キャップＣを接合した状態を示す概略断面図である。図１（ｂ）は、本例の配線基板２０の上面図である。
図１（ａ），（ｂ）に示すように、本例の配線基板２０は、コア用の導体層２を有するコア用の絶縁層１の上下面にビルドアップ用の絶縁層３とビルドアップ用の導体層４とを積層して成る。さらに、最表層の絶縁層３および導体層４の上には、ソルダーレジスト層１２が被着されている。この配線基板２０は、上面に半導体素子Ｅが搭載されるとともに、その半導体素子Ｅを覆うようにして金属キャップＣが接合される。また下面が外部の電気回路基板と接続するための接続面となっている。なお、図１（ｂ）においては、上面側の最表層の導体層４のうち、ソルダーレジスト層１２で覆われた部分を破線で示している。
コア用の絶縁層１は、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層１の厚みは１００〜１０００μｍ程度である。絶縁層１の上面から下面にかけては、直径が１００〜３００μｍ程度のスルーホール５が形成されている。
コア用の導体層２は、絶縁層１の上下面およびスルーホール５内に被着されている。導体層２は、例えば厚みが５〜２５μｍ程度の銅箔や銅めっき層等の良導電性の金属材料から成る。導体層２は、絶縁層１を挟んだ上下の導体層４を電気的に接続する。導体層２が被着されたスルーホール５の内部はエポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂６で充填されている。
ビルドアップ用の絶縁層３は、エポキシ樹脂等の熱硬化性樹脂を含む絶縁材料から成る。絶縁層３の厚みは１０〜５０μｍ程度である。各絶縁層３の上面から下面にかけては、直径が５０〜１００μｍ程度のビアホール７が形成されている。
ビルドアップ用の導体層４は、絶縁層３の表面およびビアホール７内に被着されている。導体層４は、厚みが５〜２５μｍ程度の銅めっき層等の良導電性の金属材料から成る。
上面側の絶縁層３に被着された導体層４の一部は、半導体素子Ｅの電極端子に半田Ｓ１を介して電気的に接続される円形の半導体素子接続パッド８を形成している。これらの半導体素子接続パッド８は、半導体素子Ｅの電極端子に対応した並びに形成されている。半導体素子接続パッド８の直径は、５０〜１００μｍ程度である。
さらに、上面側における最表層の導体層２４の一部は、金属キャップＣに半田Ｓ２を介して電気的に接続されるキャップ接続パターン９を形成している。キャップ接続用パターン９は、互いに間隔をあけて配置された複数の島状パターン９ａにより形成されており、半導体素子接続パッド８が形成された領域を取り囲むように配置されている。
なお、キャップ接続パターン９は、接地電位に接続されている。そのため、このキャップ接続パターン９に半田Ｓ２を介して接続される金属キャップＣも接地電位に接続されることとなる。これにより、金属キャップＣが半導体素子Ｅに対するシールドとして機能することになる。
下面側の絶縁層３上に被着された導体層４一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１０を形成している。これら外部接続パッド１０は、格子状の並びに複数並んで形成されている。外部接続パッド１０の直径は、２５０〜１０００μｍ程度である。
また、導体層４は、接地用と電源用と信号用の配線導体を含んでいる。接地用の配線導体は、キャップ接続用パターン９に電気的に接続されている。信号用の配線導体は、最上層の絶縁層３の上面を半導体素子接続パッド８からキャップ接続パターン９の島状パターン９ａ同士の間を通ってキャップ接続パターン９の外側まで延びる帯状パターン１１を有している。
このように、本例の配線基板２０によれば、キャップ接続パターン９は、互いに間隔をあけて配置された複数の島状パターン９ａにより形成されており、帯状パターン１１は、キャップ接続パターン９が形成された最上層の絶縁層３の上面を、キャップ接続パターン９を形成する島状パターン９ａ同士の間を通って延在していることから、帯状パターン１１を設けるために必要な絶縁層３の層数を減らすことができる。その結果、薄型の配線基板２０を提供することができる。
さらに、上面側および下面側の絶縁層３および導体層４の表面にはソルダーレジスト層１２が被着されている。ソルダーレジスト層１２は、エポキシ樹脂等の熱硬化性樹脂から成り、１０〜３０μｍ程度の厚みである。ソルダーレジスト層１２は、最上層の絶縁層３上面の帯状パターン１１を被覆しているとともに、半導体素子接続パッド８やキャップ接続パターン９や外部接続パッド１０を露出させる開口部を有している。これにより、キャップ接続パターン９に金属キャップＣを半田Ｓ２を介して接続したとしても、帯状パターン１１と金属キャップＣとの電気的絶縁が確保される。
なお、本発明は、上述の一実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の一実施形態例では、帯状パターン１１は、キャップ接続パターン９を形成する島状パターン９ａ同士の間を通って延在していたが、図２（ａ），（ｂ）に示すように、島状パターン同士の間に端部を有するように延在していても良い。
また、図３や図４に示すように、帯状パターン１１の幅を島状パターン９ａの間およびその近傍部分で幅広に形成してもよい。このようにすることで、キャップ接続パッド９に金属キャップＣを接続した後、金属キャップＣと配線基板２０’’，２０’’’との熱膨張係数の相違に起因してキャップ接続パッド９近傍の帯状パターン１１に大きな熱応力が加わったとしても、帯状パターン１１に断線が発生することを有効に防止することができる。
３・・・・・・・・・・・絶縁層
４・・・・・・・・・・・導体層
８・・・・・・・・・・・半導体素子接続パッド
９・・・・・・・・・・・キャップ接続パッド
９ａ・・・・・・・・・・島状パターン
１０・・・・・・・・・・・帯状パターン
２０，２０’’，２０’’’・・・配線基板

Claims (2)

  1. 絶縁層と導体層とが交互に複数層積層されて成り、最上層の絶縁層の上面に、前記導体層から成る複数の半導体素子接続パッドが形成されているとともに該半導体素子接続パッドが形成された領域を取り囲むようにして前記導体層から成るキャップ接続パターンが形成されており、かつ前記半導体素子接続パッドから前記キャップ接続パターンの前記領域側の端部よりも外側の領域に延在する前記導体層から成る帯状パターンを有する配線基板において、前記キャップ接続パターンは、互いに間隔をあけて配置された複数の島状パターンにより形成されており、前記帯状パターンは、前記最上層の絶縁層の上面を、前記島状パターン同士の間に端部を有するか、あるいは前記島状パターン同士の間を通るように延在していることを特徴とする配線基板。
  2. 前記帯状パターンは、前記島状パターンの間およびその近傍部分が幅広に形成されていることを特徴とする請求項１記載の配線基板。
JP2015085732A 2014-07-25 2015-04-20 配線基板 Expired - Fee Related JP6470095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015085732A JP6470095B2 (ja) 2014-07-25 2015-04-20 配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014151299 2014-07-25
JP2014151299 2014-07-25
JP2015085732A JP6470095B2 (ja) 2014-07-25 2015-04-20 配線基板

Publications (2)

Publication Number Publication Date
JP2016032097A true JP2016032097A (ja) 2016-03-07
JP6470095B2 JP6470095B2 (ja) 2019-02-13

Family

ID=55167320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015085732A Expired - Fee Related JP6470095B2 (ja) 2014-07-25 2015-04-20 配線基板

Country Status (2)

Country Link
US (1) US9412688B2 (ja)
JP (1) JP6470095B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390865U (ja) * 1986-12-04 1988-06-13
JPH04372205A (ja) * 1991-06-21 1992-12-25 Toshiba Corp 回路基板装置
DE19522455A1 (de) * 1995-06-21 1997-01-02 Telefunken Microelectron EMV-Abschirmung bei elektronischen Bauelementen
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
JPH10112517A (ja) * 1996-10-03 1998-04-28 Ngk Spark Plug Co Ltd 電子部品収納用パッケージ
JP2000031312A (ja) * 1998-07-08 2000-01-28 Kyocera Corp 半導体素子の実装構造
JP2005310936A (ja) * 2004-04-20 2005-11-04 Sanyo Electric Co Ltd 素子形成基板及びその製造方法
US20070200748A1 (en) * 2006-02-15 2007-08-30 Infineon Technologies Ag Semiconductor Device for an Ultra Wideband Standard for Ultra-High-Frequency Communication, and Method for Producing the Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403977B2 (ja) 2005-01-26 2010-01-27 ソニー株式会社 機能素子体及びその製造方法並びに回路モジュール
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390865U (ja) * 1986-12-04 1988-06-13
JPH04372205A (ja) * 1991-06-21 1992-12-25 Toshiba Corp 回路基板装置
DE19522455A1 (de) * 1995-06-21 1997-01-02 Telefunken Microelectron EMV-Abschirmung bei elektronischen Bauelementen
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
JPH10112517A (ja) * 1996-10-03 1998-04-28 Ngk Spark Plug Co Ltd 電子部品収納用パッケージ
JP2000031312A (ja) * 1998-07-08 2000-01-28 Kyocera Corp 半導体素子の実装構造
JP2005310936A (ja) * 2004-04-20 2005-11-04 Sanyo Electric Co Ltd 素子形成基板及びその製造方法
US20070200748A1 (en) * 2006-02-15 2007-08-30 Infineon Technologies Ag Semiconductor Device for an Ultra Wideband Standard for Ultra-High-Frequency Communication, and Method for Producing the Same

Also Published As

Publication number Publication date
US20160027724A1 (en) 2016-01-28
US9412688B2 (en) 2016-08-09
JP6470095B2 (ja) 2019-02-13

Similar Documents

Publication Publication Date Title
TWI573229B (zh) 配線基板
JP2015207677A (ja) 配線基板
JP5942074B2 (ja) 配線基板
TWI618199B (zh) 佈線基板
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP6470095B2 (ja) 配線基板
JP2013110293A (ja) 配線基板
JP2012033786A (ja) 配線基板
US20150027977A1 (en) Method of manufacturing wiring board
JP5959395B2 (ja) 配線基板
JP6215784B2 (ja) 配線基板
JP2016127134A (ja) 配線基板
JP5892695B2 (ja) 配線基板
JP5835725B2 (ja) 配線基板
JP5997197B2 (ja) 配線基板
JP2014110268A (ja) 配線基板
JP2015126153A (ja) 配線基板
JP2014130974A (ja) 配線基板
JP2012119361A (ja) 配線基板
JP2014165482A (ja) 配線基板
JP2014110267A (ja) 配線基板
JP2013247307A (ja) 配線基板
JP2012160560A (ja) 配線基板
JP2014110266A (ja) 配線基板
JP2017011160A (ja) 配線基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190117

R150 Certificate of patent or registration of utility model

Ref document number: 6470095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees