CN1670954A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1670954A
CN1670954A CNA2005100551363A CN200510055136A CN1670954A CN 1670954 A CN1670954 A CN 1670954A CN A2005100551363 A CNA2005100551363 A CN A2005100551363A CN 200510055136 A CN200510055136 A CN 200510055136A CN 1670954 A CN1670954 A CN 1670954A
Authority
CN
China
Prior art keywords
film
dielectric film
semiconductor device
metal
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100551363A
Other languages
English (en)
Other versions
CN100428461C (zh
Inventor
竹肋利至
渡边麻里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1670954A publication Critical patent/CN1670954A/zh
Application granted granted Critical
Publication of CN100428461C publication Critical patent/CN100428461C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

其中具有熔丝结构或电极焊盘结构的本发明的半导体器件及其制造方法抑制了含铜的金属膜的铜熔断。该半导体器件包括硅衬底、布置在硅衬底上的SiO2膜、嵌入在SiO2膜中的铜膜、覆盖铜膜的顶面和SiO2膜之间的边界区域的顶面的TiN膜、以及覆盖TiN膜的顶面的SiON膜。

Description

半导体器件及其制造方法
本申请基于日本专利申请No.2004-077270，其内容在此作为参考引进。
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
近年来，为了实现高度集成的半导体器件，积极进行了关于半导体器件中的熔丝结构、互连结构、电极焊盘结构等的小型化的研究。在日本未决专利公开No.2001-284352中公开了这种技术。
日本未决专利公开No.2001-284352公开了具有以如下方式形成的结构的半导体器件，即在层间绝缘膜中形成的凹槽中嵌入熔丝电极、互连、电极焊盘等，之后在它们的顶部上形成Tin膜。图21示出了日本未决专利公开No.2001-284352中所述的半导体器件的剖面图。
在半导体器件2142中，在层间绝缘膜2144中嵌入熔丝电极2146A、2146B、电极焊盘2148、互连2150A、2150B。并且，由诸如各TiN膜等构成的金属膜2152布置在其顶面。
此外，在层间绝缘膜2144的顶面上和金属膜2152上依次形成覆盖绝缘膜2154和聚酰亚胺膜2158。
这里，穿过覆盖绝缘膜2154和聚酰亚胺膜2158的开口2156布置在电极焊盘2148的顶部中。此外，还在由熔丝电极2146A、2146B和金属膜2152构成的熔丝结构的顶部中布置穿过聚酰亚胺膜2158的开口2159。
在日本未决专利公开No.2001-284352中，根据这种组成，描述了如下效果，即避免了熔丝电极、互连和电极焊盘之间的短路的同时，实现了半导体器件的进一步小型化。
发明内容
但是，现在已经发现上述日本未决专利公开No.2001-284352中所述的常规技术在下面几点中仍有改进的余地。
通常，在TiN等制成的金属膜2152的下部上布置的熔丝电极2146A、2146B、电极焊盘2148和互连2150A、2150A是由含铜的金属膜构成的。并且，采用在顶部上布置的光致抗蚀剂膜作为掩模时，由TiN等制成的金属膜2152经过构图。在该构图之后，光致抗蚀剂膜用氧等离子体去除。
在这种情况下，当在从由TiN膜等构成的金属膜2152上等离子体去除光致抗蚀剂膜中应用氧等离子体时，氧基团(radical)在由TiN膜等构成的金属膜2152的不充分覆盖的位置处(特别地，层间绝缘膜和含铜的金属膜的最上层之间的界面)渗透到最上层的含铜的金属膜中，从而在某些情况下，发生了由铜的氧化而引起的铜熔断(blowing-out)。
由于这个原因，当构成熔丝电极2146A、2146B、电极焊盘2148以及互连2150A、2150B等的含铜的金属膜彼此接近时，在某些情况下，在含铜的金属膜之间发生短路。
根据本发明，提供一种半导体器件，包括半导体衬底、布置在半导体衬底上的第一绝缘膜，嵌入在第一绝缘膜中的含铜的金属膜，覆盖含铜的金属膜的顶部和含铜的金属膜和第一绝缘膜之间的边界部分的顶部的含耐熔金属的膜，以及覆盖含耐熔金属的膜的顶面的第二绝缘膜。
根据本发明，提供一种覆盖含耐熔金属的膜的顶面的第二绝缘膜，由于此，抑制了由氧基团渗透到含铜的金属膜中引起的氧化，从而抑制了由于含铜的金属膜的氧化而引起的发生铜熔断。
根据本发明，提供一种半导体器件，包括半导体衬底、布置在半导体衬底上的第一绝缘膜，布置在第一绝缘膜上的具有预定图形的含耐熔金属的膜，布置在含耐熔金属的膜的顶面上的第二绝缘膜，以及布置在第一绝缘膜和第二绝缘膜上的第三绝缘膜，其中含耐熔金属的膜上的第二绝缘膜的厚度和第三绝缘膜的厚度之和大于在第一绝缘膜上的第三绝缘膜的厚度。
根据本发明，含耐熔金属的膜上的第二绝缘膜的厚度和第三绝缘膜的厚度之和大于第一绝缘膜上的第三绝缘膜厚度，因此，存在第二绝缘膜的区域和不存在第二绝缘膜的区域之间的光折射率差增加，由于此，改善了冗余工艺的对准特性。
根据本发明，提供一种半导体器件，包括半导体衬底、布置在半导体衬底上的第一绝缘膜，布置在第一绝缘膜上的具有预定图形的含耐熔金属的膜，以及布置在第一绝缘膜和含耐熔金属的膜上的第二绝缘膜，其中在含耐熔金属的膜上的第二绝缘膜的厚度大于第一绝缘膜上的第二绝缘膜的厚度。
根据本发明，在含耐熔金属的膜上的第二绝缘膜的厚度大于第一绝缘膜上的第二绝缘膜的厚度，因此，存在含耐熔金属的膜的区域和不存在含耐熔金属的膜的区域之间的光折射率差增加，由于此，改善了对准特性。
根据本发明，提供一种制造半导体器件的方法，包括：在半导体衬底上形成第一绝缘膜，在第一绝缘膜中嵌入含铜的金属膜，形成覆盖第一绝缘膜的顶面和含铜的金属膜的顶面的含耐熔金属的膜，形成覆盖含耐熔金属的膜的顶面的第二绝缘膜，在第二绝缘膜的顶面上形成光致抗蚀剂膜，在采用光致抗蚀剂膜作为掩模的同时，选择性地蚀刻第二绝缘膜和含耐熔金属的膜，并且进行构图成图形以覆盖含铜的金属膜的顶部和含铜的金属膜和第一绝缘膜之间的边界部分的顶部，以及采用氧等离子体去除光致抗蚀剂膜。
根据本发明，由于包括形成覆盖含耐熔金属的膜的顶面的第二绝缘膜，所以可以抑制由氧基团渗透进入含铜的金属膜而引起的氧化，从而抑制了由含铜的金属膜的氧化而引起的铜熔断。
根据本发明，提供一种制造半导体器件的方法，包括：在半导体衬底上形成第一绝缘膜，在第一绝缘膜中嵌入含铜的金属膜，形成覆盖第一绝缘膜的顶面和含铜的金属膜的顶面的含耐熔金属的膜，形成覆盖含耐熔金属的膜的顶面的第二绝缘膜，以及在第二绝缘膜的顶面上形成光致抗蚀剂膜，在采用光致抗蚀剂膜作为掩模的同时，选择性地蚀刻第二绝缘膜，采用氧等离子体去除光致抗蚀剂膜，在采用第二绝缘膜作为掩模的同时，选择性地蚀刻含耐熔金属的膜，并且进行构图成图形以覆盖含铜的金属膜的顶部和含铜的金属膜与同第二绝缘膜和含耐熔金属的膜相连的第一绝缘膜之间的边界部分的顶部。
根据本发明，该方法包括形成覆盖含耐熔金属的膜的顶面的第二绝缘膜，因此，在采用氧等离子体时去除光致抗蚀剂膜中，通过第二绝缘膜抑制了氧基团的扩散，从而抑制了由含铜的金属膜的氧化而引起的铜熔断。
根据本发明，提供一种制造半导体器件的方法，包括：在半导体衬底上形成第一绝缘膜，在第一绝缘膜中嵌入含铜的金属膜，形成覆盖第一绝缘膜的顶面和含铜的金属膜的顶面的含耐熔金属的膜，形成覆盖含耐熔金属的膜的顶面的第二绝缘膜，在第二绝缘膜的顶面上形成光致抗蚀剂膜，在采用光致抗蚀剂膜作为掩模的同时，选择性地蚀刻第二绝缘膜和含耐熔金属的膜，并且进行构图成图形以覆盖含铜的金属膜的顶部和含铜的金属膜和第一绝缘膜之间的边界部分的顶部，采用氧等离子体去除光致抗蚀剂膜，去除第二绝缘膜，以及在含耐熔金属的膜的顶面上形成电极焊盘。
根据本发明，该方法包括形成覆盖含耐熔金属的膜的顶面的第二绝缘膜，因此，在采用氧等离子体时去除光致抗蚀剂膜的步骤中，第二绝缘膜抑制了氧基团的扩散，从而抑制了含铜的金属膜和含耐熔金属的膜之间的接触特性的降低。
根据本发明，提供覆盖含耐熔金属的膜的顶面的第二绝缘膜，因此，抑制了由含铜的金属膜的氧化引起的铜熔断。此外，覆盖含耐熔金属的膜的顶面的绝缘膜的厚度大，由于此，改善了对准特性。
附图说明
从结合附图的下面的描述中，可以更明显看出本发明的上述和其它目的、优点和特征，其中：
图1是示意性地示出了根据第一实施例的熔丝结构的平面图；
图2是示意性地示出了根据第一实施例的熔丝结构的剖面图；
图3A到3C是示意性地示出了制造根据第一实施例的熔丝结构的方法的工艺剖面图；
图4D到4F是示意性地示出了制造根据第一实施例的熔丝结构的方法的工艺剖面图；
图5是示意性地示出了根据第二实施例的电极焊盘结构的剖面图；
图6A到6C是示意性地示出了制造根据第二实施例的电极焊盘结构的方法的工艺剖面图；
图7D到图7F是示意性地示出了制造根据第二实施例的电极焊盘结构的方法的工艺剖面图；
图8G到图8J是示意性地示出了制造根据第二实施例的电极焊盘结构的方法的工艺剖面图；
图9A到图9C是示意性地示出了根据实施例的对准标记的反差评价方法的平面图和剖面图；
图10是示出了根据第三实施例的对准标记的反差评价结果的图示；
图11A到11C是示意性示出了制造根据第一比较例的熔丝结构的方法的工艺剖面图；
图12D到12E是示意性示出了制造根据第一比较例的熔丝结构的方法的工艺剖面图；
图13是示意性示出了制造根据第一比较例的熔丝结构的方法中电极端部的铜熔断状态的放大的剖面图；
图14A到14C是示意性示出了制造根据第二比较例的电极焊盘结构的方法的工艺剖面图；
图15D到15F是示意性示出了制造根据第二比较例的电极焊盘结构的方法的工艺剖面图；
图16G到16I是示意性示出了制造根据第二比较例的电极焊盘结构的方法的工艺剖面图；
图17A到17C是示意性示出了根据第三比较例的对准标记的反差评价方法的平面图和剖面图；
图18是示出了根据第三比较例的对准标记的反差评价结果的图示；
图19是示出了具有根据第一实施例的熔丝结构的半导体芯片中的铜熔断的条件的评价结果的平面图；
图20A到20D是示出了具有根据第一比较例的熔丝结构的半导体芯片中的铜熔断条件的评价结果的平面图和放大视图；以及
图21是示意性示出了具有常规熔丝结构的半导体器件的剖面图。
具体实施方式
现在将参考说明性实施例在此说明本发明。本领域技术人员将认识到使用本发明的讲解可以完成多个可替换实施例并且本发明并不限于为说明性目的所示的实施例。
在本发明提供的半导体器件中，上述第二绝缘膜可以是包括硅氮化物膜、硅氧化物膜或硅氧氮化物膜的膜。根据本结构，第二绝缘膜是由氧等离子体难以通过的材料制成的绝缘膜，因此，能够抑制氧基团渗透到含铜的金属膜中而引起氧化，从而抑制了由含铜的金属膜的氧化而引起的铜熔断。此外，根据本结构，由于使存在第二绝缘膜的区域和不存在第二绝缘膜的区域之间的光折射率差大，所以进一步改善了对准特性。
含耐熔金属的膜可以是由包括从Ti、TiN、Ta、TaN、W、Mo、Cr和Ni组成的组中选择的不少于一种的材料制成的膜。根据本结构，能够使用上述含耐熔金属的膜作为熔丝电极上的熔丝布线、电极焊盘上的阻挡金属膜和互连上的帽金属膜。此外，根据本结构，由于使存在含耐熔金属的膜的区域和不存在含耐熔金属的膜的区域之间的光折射率差大，所以进一步改善了对准特性。
第二绝缘膜可以被构成为膜厚度不小于0.01μm并且不大于1.0μm。根据本结构，第二绝缘膜能够抑制氧等离子体的渗透，从而抑制了由含铜的金属膜的氧化引起的铜熔断。
含耐熔金属的膜可以被构成为膜厚度不小于0.1μm并且不大于0.3μm。根据本结构，可以采用含耐熔金属的膜作为熔丝电极上的熔丝布线、电极焊盘上的阻挡金属和互连上的帽金属膜。
本发明提供的半导体器件包括布置在第一绝缘膜上和第二绝缘膜上的第三绝缘膜。根据本结构，能够用第三绝缘膜保护半导体器件。
第三绝缘膜可以是包括硅氮化物膜、硅氧化物膜或硅氧氮化物膜的膜。根据本结构，能够进一步有效地用第三绝缘膜保护半导体器件。
含耐熔金属的膜可以是熔丝布线，并且含铜的金属膜可以是熔丝电极。根据本结构，能够抑制熔丝电极的铜熔断。
制造半导体器件的方法可以具有在电极焊盘的顶面上形成焊球的步骤。根据本方法，能够提供具有出色接触特性的BGA结构。
形成第二绝缘膜的步骤可以包括通过使用等离子体方法或CVD方法形成第二绝缘膜的步骤。根据本方法，第二绝缘膜的晶体结构变得致密，因此，第二绝缘膜能够更有效地抑制氧等离子体渗透，由于此，进一步抑制了由含铜的金属膜氧化引起的铜熔断。
实施例
下文中，将基于实施例进一步描述本发明，但是，本发明并不被这些实施例所局限。
第一实施例
图1是示意性示出了根据本实施例的熔丝结构的平面图。应该注意的是，在图1中，为便于描述，部分部件没有示出。
在根据本实施例的熔丝结构中，在绝缘膜104的顶面上布置熔丝布线108a、108b、118a和118b，绝缘膜104布置在半导体衬底(在图中未示出)的顶部上。熔丝布线108a和熔丝布线108b连接到熔丝102。同样地，熔丝布线118a和熔丝布线118b连接到熔丝112。
熔丝布线108a、108b、118a和118b的下部上，分别布置熔丝电极109a、109b、119a和119b。在图1中，激光照射区域106是包围熔丝102和熔丝112的区域。
在连接到熔丝电极109a、109b、119a和119b等的半导体元件(图中未示出)损坏的情况下，通过向相应的熔丝102或熔丝112施加激光而断开熔丝。
图2是示意性示出了根据图1所示的的实施例的熔丝结构的A-A′剖面图的剖面图。
在半导体衬底(图中未示出)的顶部上，布置SiO2膜134。在SiO2膜134中，嵌入铜膜138a、138b。在铜膜138a、138b的顶面上，和铜膜138a、138b与SiO2膜134之间的界面部分的顶面上布置TiN膜132a、132b。
在TiN膜132a、132b的顶面上，布置SiON膜135a、135b。此外，在SiO2膜134和SiON膜135a、135b的顶面上，还布置SiON膜136。
根据本结构，由于提供覆盖TiN膜132a、132b的顶面的SiON膜135a、135b，如后所述，在使用氧等离子体去除SiON膜135a、135b的顶面上的光致抗蚀剂膜的情况下，SiON膜135a、135b抑制了氧基团对于铜膜的扩散，从而抑制了由于铜膜138a、138b的氧化引起的铜熔断。
这里，优选的是TiN膜132a、132b的膜厚度为例如不小于0.1μm并且不大于0.3μm。根据本结构，能够优选地使用TiN膜132a、132b作为熔丝布线。
此外，优选的是SiON膜135a、135b的膜厚度为例如不小于0.01μm并且不大于1.0μm。根据本结构，SiON膜135a、135b能够抑制氧基团的渗透，因此，抑制了由铜膜138a、138b的氧化而引起的铜熔断。
这里，在本实施例中，TiN膜132a、132b用作含耐熔金属的膜，但是，并不特别局限于这种情况。例如，除了TiN膜132a、132b之外，含耐熔金属的膜还可以是包括从Ti、Ta、TaN、W、Mo、Cr和Ni组成的组中选择的不少于一种的材料制成的膜。根据本组成，能够优选地采用含耐熔金属的膜作为熔丝电极上的熔丝布线。
此外，在本实施例中，采用其是硅氧氮化物的SiON膜135a、135b作为第二绝缘膜，但是，并不具体局限于这种情况。例如，除了SiON膜135a、135b之外，第二绝缘膜还可以是由包括诸如SiN等的硅氮化物或诸如SiO2等硅氧化物的材料制成的膜。根据本结构，第二绝缘膜是由使氧等离子体难以渗透的材料制成的绝缘膜，因此，如后面所述，当去除第二绝缘膜的顶面上的光致抗蚀剂膜时，第二绝缘膜抑制了氧基团的扩散，抑制了由铜膜138a、138b的氧化而引起的铜熔断。
此外，在本实施例中，还可以进一步在SiO2膜134和SiON膜135a、135b上提供SiON膜136。根据本结构，能够用SiON膜136来保护铜膜138a、138b、TiN膜132a、132b、SiON膜135a、135b等。
此外，在本实施例中，采用其是硅氧氮化物的SiON膜136作为第三绝缘膜，但是并不具体局限于这种情况。例如，除了SiON膜136之外，第三绝缘膜还可以是由包括诸如SiN等的硅氮化物或诸如SiO2等的硅氧化物制成的膜。根据本组成，能够用第三绝缘膜来有效地保护铜膜138a、138b、TiN膜132a、132b、SiON膜135a、135b等。
应该注意的是，在本实施例中，采用TiN膜132a、132b作为熔丝布线以及采用铜膜138a、138b作为熔丝电极，但是，并不具体局限于这种情况。例如，可以采用TiN膜132a、132b作为阻挡膜，并且可以采用铜膜138a、138b作为电极焊盘。根据本结构，能够抑制电极焊盘的铜熔断。在其它的情况中，可以采用TiN膜132a、132b作为帽金属膜，并且可以采用铜膜138a、138b作为互连。根据本结构，能够抑制互连的铜熔断。
接着，将描述制造根据第一实施例的熔丝结构的方法。图3A到3C以及图4D到4F是示意性示出了制造根据本实施例的熔丝结构的方法的工艺剖面图。
如图3A所示，为了制造本实施例的熔丝结构，首先，在半导体衬底(图中未示出)的顶部上布置SiO2膜134。接着，在SiO2膜134中布置凹槽部分，随后在凹槽的内部上嵌入铜膜138a、138b。在铜膜的嵌入中，为了平整，采用CMP(化学机械抛光)。此外，在SiO2膜134的顶面上和铜膜38a、138b的顶面上形成TiN膜132。
接着，如图3B所示，在TiN膜132的顶面上形成SiON膜135。例如，通过等离子体技术或CVD技术形成SiON膜135。根据本方法，SiON膜135的晶体结构变得致密，因此，如后所述，SiON膜135能够更有效地抑制氧等离子体渗透，由于此，进一步抑制了由铜膜138a、138b的氧化引起的铜熔断。
接着，如图3C所示，在SiON膜的顶面上形成具有预定图形的光致抗蚀剂膜137a、137b。通常，预定图形能够有余量地覆盖铜膜138a、138b的区域。
此外，如图4D所示，通过构图成覆盖铜膜138a、138b的顶部和铜膜138a、138b与SiO2膜134之间的边界区域的顶部的形状，使用包括Cl2和BCl3的气体作为蚀刻气体和光致抗蚀剂膜137a、137b作为掩模的蚀刻SiON膜135和TiN膜132的方式，来形成各TiN膜132a、132b和SiON膜135a、135b。
接着，如图4E所示，采用氧等离子作为灰化气体时去除光致抗蚀剂膜137a、137b。
此时，由于存在覆盖TiN膜132a、132b的顶面的SiON膜135a、135b，在采用氧等离子体时去除光致抗蚀剂膜137a、137b的工艺中，SiON膜135a、135b抑制了氧基团的扩散，抑制了由铜膜138a、138b的氧化引起的铜熔断。
接着，如图4F所示，在SiO2膜134和SiON膜135a、135b的顶部上形成SiON膜136的同时，获得了上述图2中所示的实施例中描述的熔丝结构。
根据本实施例的制造方法，获得了具有铜膜138a、138b等制成的熔丝电极和具有熔丝电极的顶面上的TiN膜132a、132b等制成的熔丝布线的半导体器件。此时，在铜膜138a、138b的最上层上形成TiN膜132a、132b，此后，形成诸如SiON膜135a、135b等的绝缘膜，这样，用那些SiON膜135a、135b作为硬掩模，形成由TiN膜132a、132b等制成的熔丝布线。此后，形成SiON膜136作为保护膜。
在不具有SiON膜135a、135b的结构中，当在光致抗蚀剂膜137a、137b的等离子体去除的情况下进行在氧等离子体的气氛下的灰化时，在TiN膜132a、132b的不充分覆盖的位置(特别地，在SiO2膜134和铜膜138a、138b的最上层之间的界面)处，氧基团渗透到铜膜138a、138b的最上层，从而，在某些情况下，可以发生铜膜138a、138b的氧化而引起的铜熔断。在SiO2膜134和铜膜138a、138b的最上层之间的界面处的TiN膜的差的覆盖是由这样的事实引起的，即在铜膜嵌入的平坦化的情况下进行的CMP而产生的铜膜的凹槽。
另一方面，根据本实施例的制造方法，能够稳定地制造具有这样结构的半导体器件，即该结构能够抑制铜膜138a、138b的氧化并且进而还通过用SiON膜135a、135b作为硬掩模而抑制氧基团的扩散的事实导致的铜熔断。
由于这个原因，根据该制造方法，在蚀刻TiN膜132a、132b的情况下，能够抑制由位于TiN膜132a、132b制成的熔丝布线下面的铜膜138a、138b的氧化而引起的铜熔断，从而能够稳定地制造具有这样结构的半导体器件，即该结构能够防止彼此接近的TiN膜132a、132b制成的熔丝布线之间的电气短路。
应该注意的是，在本实施例中，用一步蚀刻进行TiN膜132和SiON膜135的构图，但是，并不特别局限于这种情况。例如，可以用两步蚀刻进行TiN膜132和SiON膜135的构图来代替用一步蚀刻进行TiN膜132和SiON膜135的构图。
在进行该两步蚀刻的情况下，尽管在图中没有示出，首先，用光致抗蚀剂膜137a、137b作为掩模，通过用包括SF6、CH2H2和N2的蚀刻气体进行蚀刻来进行SiON膜135的构图，用这种方法，形成了SiON膜135a、135b。接着，在采用氧等离子体作为灰化气体时去除光致抗蚀剂膜137a、137b。接着，用SiON膜135a、135b作为掩模，通过用包括Cl2和BCl2的蚀刻气体进行蚀刻来进行TiN膜132的构图，用这种方法，形成了TiN膜132a、132b。
在进行两步蚀刻的情况下，在去除光致抗蚀剂膜137a、137b的情况时，采用氧等离子体作为灰化气体时，TiN膜132还没有进行构图，因此，进一步抑制了氧基团渗透到铜膜138a、138b中。由于这个原因，具有进一步抑制铜熔断的优点。
另一方面，当进行一步蚀刻时，能够减少工艺数量，由于这个原因，具有降低制造成本，并且能够提高生产率的优点。
图19是示出了具有根据本实施例的熔丝结构的半导体芯片中的铜熔断的条件的评价结果的平面图。
如图19所示，在贴装有具有根据本实施例的熔丝结构的半导体芯片的半导体晶片1901中，在有限的铜熔断产生区域1903中观察到仅有非常少的铜熔断1905。
第一比较例
图20A、20B、20C和20D是分别示出了具有根据随后所述的本比较例的熔丝结构的半导体芯片中的铜熔断的条件的评价结果的平面图和放大视图。
本发明人准备评价这样的熔丝结构，该熔丝结构不具有在由TiN膜制成的熔丝布线上的如上所述的由SiON膜制成的硬覆盖膜，如下所述：
如图20A和20B所示，在贴装有具有根据随后所述的本比较例的熔丝结构的半导体芯片的半导体晶片2001(Wno.13和Wno.22)中，观察到大量的铜熔断2005。
图20C和20D是在铜熔断2005附近放大的观察视图。如图20C和20D所示，从熔丝结构、电极焊盘结构或互连结构的端部可以观察到大量的铜熔断2007a、2007b、2007c、2007d、2007e等。应该注意的是，铜熔断2007f对应于图20D中的铜熔断2007e的放大视图。
当进行铜熔断2007a的元素分析时，如图20C所示，获得了铜和氧的尖峰，从而清楚地表明熔断的物质是铜的氧化物。
发明人基于实验数据，通过查找铜熔断的原因，发现了在某些情况下，在下述制造工艺中发生铜熔断。
图11A到11C和图12D到12E是示意性示出了制造根据本比较例的熔丝结构的方法的工艺剖面图。
在本比较例的制造方法中，首先，如图11A所示，在半导体衬底(在图中未示出)上形成SiO2膜1134。接着，在SiO2膜1134的顶面上形成凹槽，并且在凹槽中形成铜膜1138a、1138b。接着，在SiO2膜1134的顶面上和在铜膜1138a、1138b的顶面上形成TiN膜1132的时候，获得了图11A所示的结构。
接着，如图11B所示，在TiN膜1132上形成具有预定图形的光致抗蚀剂膜1137a、1137b。
接着，如图11C所示，在采用光致抗蚀剂膜1137a、1137b作为掩模的同时，用诸如蚀刻等方法进行TiN膜1132a、1132b构图。
接着，如图12D所示，在采用氧等离子体等作为蚀刻气体时，去除光致抗蚀剂膜1137a、1137b。
并且，如图12E所示，以覆盖SiO2膜1134a、1134b和TiN膜1132的方式形成SiON膜1136。
在上述制造工艺中，在等离子体去除光致抗蚀剂膜1137a、1137b的情况下，从作为熔丝膜的TiN膜1132a、1132b上面施加氧等离子体作为蚀刻气体。
由于这个原因，如图12D所示，在TiN膜1132a、1132b的不充分覆盖的位置处，氧基团渗透到最上层的铜膜1138a、1138b，由铜的氧化引起了多个铜熔断1139a、1139b、1139c和1139d。
图13是示意性示出了在制造根据本比较例的熔丝电极的方法中电极端部的铜熔断的放大的剖面图。具体地，它对应于图12D所示的铜熔断部分1140的周围的放大剖面视图。
在本比较例中，与实施例的情况不同，由于在TiN膜1132a、1132b上没有由SiON等制成的硬覆盖物，在等离子体去除光致抗蚀剂膜1137a、1137b的情况下，由于这个原因，铜熔断1139b具体发生在作为层间绝缘膜的SiO2膜1134和作为最上层的铜互连的铜膜1138a、1138b之间的界面的附近的侧缝产生部分1142的周围。在侧缝产生部分1142的附近中，由于TiN膜1132a、1132b的覆盖有缺陷，所以氧等离子体容易渗透。
此外，TiN膜1132a、1132b是由氧等离子体相对容易渗透的材料制成，因此，在除了这些部分之外的部分中，也促使铜氧化的产生。结果，铜膜1138a、1138b的体积膨胀，因此，在易于形成缝的界面的周围容易发生铜熔断1139b。
并且，根据上述机制，在熔丝电极之间的距离近的情况下，如铜熔断1139b和铜熔断1139c之间的状态所示促使熔丝电极之间的电气短路的发生。
第二实施例
图5是示意性示出了根据本实施例的电极焊盘结构的剖面图。
本实施例的电极焊盘结构224具有在硅衬底210上的多层膜211。在多层膜211的顶面上布置层间绝缘膜214。并且，在层间绝缘膜214内嵌入铜互连212。在铜互连212的顶面上和层间绝缘膜214的顶面上布置TiN膜215。在TiN膜215的顶面上布置焊盘金属膜217。
在焊盘金属膜217的顶面上布置TiN膜221。在TiN膜221的部分上布置开口；在开口中，焊盘金属膜217的顶面连接到焊球220。此外，在层间绝缘膜214上布置聚酰亚胺膜218，其覆盖TiN膜215、焊盘金属膜217和TiN膜221的多层金属膜，并覆盖部分焊球220的侧面。
图6A到6C、7D到7F以及8G到8J是示意性示出了根据本实施例的电极焊盘结构的工艺剖面图。
接着，将描述制造本实施例的电极焊盘的方法。
如图6A所示，为了制造本实施例的电极焊盘结构，首先，在硅衬底210上形成由多层互连结构等组成的多层膜211。接着，在多层膜211上形成铜互连212。并且，铜互连212的周围被制成用SiON等构成的层间绝缘膜214所覆盖。并且，在进行层间绝缘膜214的构图时，布置过孔222，以暴露铜互连212的至少部分顶部。
接着，如图6B所示，以覆盖铜互连212的暴露的顶面和由SiON等制成的层间绝缘膜214的顶面的方式，依次形成TiN膜215和由SiON等制成的硬掩模216。
接着，如图6C所示，在由SiON等制成的硬掩模的部分顶面上以一个形状形成光致抗蚀剂膜237从而填充过孔222。
并且，如图7D所示，在采用光致抗蚀剂膜237作为掩模，并且采用包括Cl2和BCl2的气体作为蚀刻气体时，以诸如蚀刻等方法构图TiN膜215以及由TiN膜215和SiON膜等组成的硬掩模216。
接着，如图7E所示，采用氧等离子体作为灰化气体去除光致抗蚀剂膜237。
这里，布置在TiN膜215的顶面上的由SiON等制成的硬掩模216是由比TiN膜215更难引起氧等离子体发生渗透的材料制成。由于这个原因，用由SiON等制成的硬掩模216抑制了氧基团的扩散。
结果，降低了渗透到铜互连212的表面的氧基团的量，从而抑制了铜互连212的顶面上的氧化，由于这个原因，保持了铜互连212的表面和TiN膜215之间的良好的接触特性。
并且，如图7F所示，用诸如蚀刻的方法去除布置在TiN膜215的顶面上的SiON等制成的硬掩模216。
接着，如图8G所示，在TiN膜215的顶面上依次形成焊盘金属膜217和TiN膜221。
并且，如图8H所示，用聚酰亚胺膜218覆盖TiN膜215、焊盘金属膜217和TiN膜221的周围。此外，在提供开口219以进行聚酰亚胺膜218的构图时，使TiN膜221的至少部分顶面暴露。
接着，如图8I所示，在用诸如蚀刻等方法进行TiN膜221的暴露的部分的构图时，使焊盘金属膜217的部分顶面暴露。
接着，如图8J所示，在以连接焊盘金属膜217的暴露的部分的方式形成焊球时，获得了如上所述的焊盘电极结构。
根据该方法，用由SiON等制成的硬掩模216抑制了氧基团的扩散，因此，降低了渗透到铜互连212的表面的氧基团的量，从而抑制了铜互连212的顶面上的氧化。由于这个原因，保持了铜互连212的表面和TiN膜215之间的良好的接触特性，这样，能够提供具有良好接触特性的BGA结构。
第二比较例
图14A到14C、图15D到15F以及16G到16I是示意性示出了制造根据本比较例的电极焊盘结构的方法的工艺剖面图。
发明人制作了要评价的电极焊盘结构，该结构采用了未在上述的TiN膜制成的阻挡金属膜上布置由SiON膜等制成的硬掩模的制造方法，描述如下：
在本比较例的制造方法中，首先，如图14A所示，在半导体衬底1210上，形成具有多层互连结构的多层膜1211。接着，在多层膜1211上，形成铜互连1212。并且，用层间绝缘膜1214覆盖铜互连1212的周围。并且，在布置过孔1222以进行层间绝缘膜1214的构图时，使铜互连1212的至少部分顶面暴露。
接着，如图14B所示，形成TiN膜1215，从而覆盖铜互连1212的暴露的顶面和层间绝缘膜1214的顶面。
接着，如图14C所示，在以一个形状在TiN膜1215的部分顶面上形成光致抗蚀剂膜1237，从而填充过孔1222。
并且，如图15D所示，在采用光致抗蚀剂膜1237作为掩模时，以诸如蚀刻等方法构图TiN膜1215。
接着，如图15E所示，采用氧等离子体等作为蚀刻气体时去除光致抗蚀剂膜1237。
接着，如图15F所示，在TiN膜1215的顶面上，依次形成焊盘金属膜1217和TiN膜1221。
并且，如图16G所示，用聚酰亚胺膜1218覆盖TiN膜1215、焊盘金属膜1217和TiN膜1221的周围。此外，在布置开口1219以进行聚酰亚胺膜1218的构图时，使TiN膜1221的至少部分顶面暴露。
接着，如图16H所示，在以蚀刻等方法对TiN膜1221的暴露部分进行构图时，使焊盘金属膜1217的部分顶面暴露。
接着，如图16I所示，以连接焊盘金属膜1217的暴露部分的方式形成焊球1220。
在本比较例中，与实施例的情况不同，因为在去除光致抗蚀剂膜1237时，在TiN膜1215上没有诸如SiON膜等的硬覆盖膜。在去除光致抗蚀剂膜1237中，采用氧等离子体等作为蚀刻气体。此时，TiN膜1215是由引起氧等离子体相对容易地渗透的材料制成。由于这个原因，渗透到TiN膜1215中的氧基团渗透到铜互连1212的表面；这促使产生了铜被氧化的氧化区域1239。
此外，当铜被氧化时，发生了体膨胀，因此，促使铜互连1212的表面的氧化的区域1239和TiN膜1215之间的接触特性降低。
第三实施例
图9A到9C是示意性示出了根据实施例的对准标记的反差评价方法的平面图和剖面图。
为了评价根据本实施例的熔丝电极的对准特性，如图9A所示，在半导体芯片807的周围布置根据上述本实施例的各熔丝结构作为X坐标对准标记1X、2X、3X和4X，以及Y坐标对准标记1Y、2Y、3Y和4Y。
应该注意的是，如图9B所示，为了降低测量误差，在相同的半导体晶片809上的作为5个不同测量点的测量位置801、802、803、804和805中，评价半导体芯片的对准标记的对准特性。
如图9C所示，每个对准标记具有这样的结构，即在由含铜的金属膜制成的熔丝电极(图中未示出)的顶部上布置TiN膜132，其中含铜的金属膜布置在绝缘膜的顶部的表面上的凹槽部分的内部；和在TiN膜132的顶部上布置SiON膜135，此外，在它的绝缘膜(图中未示出)和SiON膜135的顶部上布置SiON膜136。这里，在对准区域中的覆盖绝缘膜的厚度(SiON膜135和SiON膜136的厚度之和)h1比非对准区域中的覆盖绝缘膜的厚度h2大。具体地，h1比h2大500。也就是说，SiON膜的厚度是500。
以这种方式对每个对准标记进行了反差测量。以对从上面照射预定波长的光测量反射光以测量折射率差的方法来获得每个对准标记的反差。
图10是示出了根据本实施例的对准标记的反差评价结果的图示。横轴表示测量点，纵轴表示反差值。
这样，根据本实施例的对准标记的反差值为大约0.15的程度，从而反差值达到了约不小于0.15的标准，该标准是成为以良好制造稳定性制造具有良好质量的半导体元件所要求的目标的反差值。
由于这个原因，当通过制造根据上述本实施例的熔丝结构的方法来制造具有熔丝结构的半导体器件时，在半导体器件的制造工艺中，容易精确地断开熔丝。
因此，近年来，由含铜的金属膜制成的熔丝电极代替了常规的含铝的金属膜制成的熔丝电极而被采用，所以，在基于制造根据本实施例的熔丝结构的方法来制造具有熔丝结构的半导体器件的情况下，上述反差值非常好，这样能够实现良好的对准特性。
也就是说，为根据本发明的熔丝结构提供的TiN膜132、SiON膜135和SiON膜136的多层结构能够作为良好的对准标记被采用。因此，根据本发明的熔丝结构有良好的对准特性，并且具有易于用激光切割正确的熔丝的优点。
第三比较例
图17A到17C是示意性示出了根据本比较例的对准标记的反差评价方法的平面图和剖面图。
发明人制作了要评价的熔丝结构，该熔丝结构具有在由TiN膜制成的熔丝布线上不具有由SiON膜制成的硬覆盖膜的结构，如下所述：
为了评价根据本比较例的熔丝电极的对准特性，如图17A所示，在半导体芯片1407的周围布置根据上述本比较例的各熔丝结构作为X坐标对准标记11X、12X、13X和14X，以及Y坐标对准标记11Y、12Y、13Y和14Y。
应该注意的是，如图17B所示，为了降低测量误差，在相同的半导体晶片1409上的作为5个不同测量点的测量位置1401、1402、1403、1404和1405中，评价半导体芯片的对准标记的对准特性。
如图17C所示，每个对准标记具有这样的结构，即在由含铜的金属膜制成的熔丝电极(图中未示出)的顶部上布置TiN膜1132，其中含铜的金属膜布置在绝缘膜(图中未示出)的顶部的表面上的凹槽部分的内部；此外，在它的绝缘膜(图中未示出)和TiN膜1132的顶部上布置SiON膜1136。这里，在对准区域中的覆盖绝缘膜的厚度h11与非对准区域中的覆盖绝缘膜的厚度h12相同。
对以这种方式制作的每个对准标记，进行了反差的测量。以对从上面照射预定波长的光测量反射光以测量折射率差的方法来获得每个对准标记的反差。
图18是示出了根据本比较例的对准标记的反差评价结果的图示。横轴表示测量点，纵轴表示反差值。
这样，在本比较例中，与实施例不同，在TiN膜上并没有多布置SiON膜的一个层，因此，根据比较例的对准标记的反差值为大约0.03的程度，从而反差值未达到约不小于0.15的标准，该标准是成为以良好制造稳定性制造具有良好质量的半导体元件所要求的目标的反差值。
由于这个原因，当通过制造根据上述本比较例的熔丝电极的方法来制造具有熔丝结构的半导体器件时，促使了难以精确切割熔丝的状态。
常规地，有出色的对准特性的含铝的金属膜被用作熔丝电极的材料，由于这个原因，即使上述结构构成的熔丝电极被用作对准标记，对准特性也相当出色。
另一方面，近年来，由含铜的金属膜制成的熔丝电极代替了常规的含铝的金属膜制成的熔丝电极而被采用，因此，由上述反差值引起的对准特性变差的降低变得很显著。
由于这个原因，作为本比较例，在下部上布置含铜的金属膜制成的熔丝电极的情况中，对准标记的反差值明显地不够。
如上所述，基于实施例说明了本发明。严格地说，实施例只是说明，并且能够作出各种修改例，这样，本领域技术人员应该理解的是这些修改例落在本发明的范围之内。
很明显的是本发明并不限于不偏离本发明的范围和精神而修改和改变的上述实施例。

Claims (22)

1.一种半导体器件，包括：
半导体衬底；
布置在所述半导体衬底上的第一绝缘膜；
嵌入在所述第一绝缘膜中的含铜的金属膜；
覆盖所述含铜的金属膜的顶部和所述含铜的金属膜与所述第一绝缘膜之间的边界部分的顶部的含耐熔金属的膜；以及
覆盖所述含耐熔金属的膜的顶面的第二绝缘膜。
2.根据权利要求1的半导体器件，其中所述第二绝缘膜包括硅氮化物膜、硅氧化物膜或硅氧氮化物膜。
3.根据权利要求1的半导体器件，其中所述含耐熔金属的膜由包括从Ti、TiN、Ta、TaN、W、Mo、Cr和Ni组成的组中选择的不少于一种的材料制成。
4.根据权利要求1的半导体器件，其中所述第二绝缘膜在其膜厚度上不小于0.01μm并且不大于1.0μm。
5.根据权利要求1的半导体器件，其中所述含耐熔金属的膜在其膜厚度上不小于0.1μm并且不大于0.3μm。
6.根据权利要求1的半导体器件，进一步包括第三绝缘膜，其布置在所述第一绝缘膜和所述第二绝缘膜上。
7.根据权利要求6的半导体器件，其中所述第三绝缘膜由包括从硅氮化物、硅氧化物和硅氧氮化物组成的组中选择的不少于一种的材料制成。
8.根据权利要求1的半导体器件，其中所述含耐熔金属的膜是熔丝布线，并且所述含铜的金属膜是熔丝电极。
9.一种半导体器件，包括：
半导体衬底；
布置在所述半导体衬底上的第一绝缘膜；
布置在所述第一绝缘膜上的具有预定图形的含耐熔金属的膜；
布置在所述含耐熔金属的膜的顶面上的第二绝缘膜；以及
布置在所述第一绝缘膜和所述第二绝缘膜上的第三绝缘膜，
其中所述含耐熔金属的膜上的所述第二绝缘膜的厚度和所述第三绝缘膜的厚度之和大于在所述第一绝缘膜上的所述第三绝缘膜的厚度。
10.根据权利要求9的半导体器件，其中所述含耐熔金属的膜由包括从Ti、TiN、Ta、TaN、W、Mo、Cr和Ni组成的组中选择的不少于一种的材料制成。
11.根据权利要求9的半导体器件，其中所述第二绝缘膜包括硅氮化物膜、硅氧化物膜或硅氧氮化物膜。
12.根据权利要求9的半导体器件，其中所述第三绝缘膜包括硅氮化物膜、硅氧化物膜或硅氧氮化物膜。
13.根据权利要求9的半导体器件，其中所述含难熔金属的膜构成对准标记。
14.一种半导体器件，包括：
半导体衬底；
布置在所述半导体衬底上的第一绝缘膜；
布置在所述第一绝缘膜上的具有预定图形的含耐熔金属的膜；以及
布置在所述第一绝缘膜和所述含耐熔金属的膜上的第二绝缘膜，
其中在所述含耐熔金属的膜上的所述第二绝缘膜的厚度大于所述第一绝缘膜上的所述第二绝缘膜的厚度。
15.根据权利要求14的半导体器件，其中所述含耐熔金属的膜构成对准标记。
16.一种制造半导体器件的方法，包括：
在半导体衬底上形成第一绝缘膜；
在所述第一绝缘膜中嵌入含铜的金属膜；
形成覆盖所述第一绝缘膜的顶面和所述含铜的金属膜的顶面的含耐熔金属的膜；
形成覆盖所述含耐熔金属的膜的顶面的第二绝缘膜；
在所述第二绝缘膜的顶面上形成光致抗蚀剂膜，在采用所述光致抗蚀剂膜作为掩模的同时，选择性地蚀刻所述第二绝缘膜和所述含耐熔金属的膜，并且构图成覆盖所述含铜的金属膜的顶部和所述含铜的金属膜与所述第一绝缘膜之间的边界部分的顶部的形状；以及
采用氧等离子体去除所述光致抗蚀剂膜。
17.一种制造半导体器件的方法，包括：
在半导体衬底上形成第一绝缘膜；
在所述第一绝缘膜中嵌入含铜的金属膜；
形成覆盖所述第一绝缘膜的顶面和所述含铜的金属膜的顶面的含耐熔金属的膜；
形成覆盖所述含耐熔金属的膜的顶面的第二绝缘膜；以及
在所述第二绝缘膜的顶面上形成光致抗蚀剂膜，在采用所述光致抗蚀剂膜作为掩模的同时，选择性地蚀刻所述第二绝缘膜，采用氧等离子体去除所述光致抗蚀剂膜，在采用所述第二绝缘膜作为掩模的同时，选择性地蚀刻所述含耐熔金属的膜，并且构图成覆盖所述含铜的金属膜的顶部和所述含铜金属膜与同所述第二绝缘膜和所述含耐熔金属的膜相连的所述第一绝缘膜之间的边界部分的顶部的形状。
18.一种制造半导体器件的方法，包括：
在半导体衬底上形成第一绝缘膜；
在所述第一绝缘膜中嵌入含铜的金属膜；
形成覆盖所述第一绝缘膜的顶面和所述含铜的金属膜的顶面的含耐熔金属的膜；
形成覆盖所述含耐熔金属的膜的顶面的第二绝缘膜；
在所述第二绝缘膜的顶面上形成光致抗蚀剂膜，在采用所述光致抗蚀剂膜作为掩模的同时，选择性地蚀刻所述第二绝缘膜和所述含耐熔金属的膜，并且构图成覆盖所述含铜的金属膜的顶部和所述含铜的金属膜与所述第一绝缘膜之间的边界部分的顶部的形状；
采用氧等离子体去除所述光致抗蚀剂膜；
去除所述第二绝缘膜；以及
在所述含耐熔金属的膜的顶面上形成电极焊盘。
19.根据权利要求18的制造半导体器件的方法，进一步包括：在所述电极焊盘的顶面上形成焊球。
20.根据权利要求16的制造半导体器件的方法，其中所述形成所述第二绝缘膜包括通过等离子体技术或CVD技术形成所述第二绝缘膜。
21.根据权利要求17的制造半导体器件的方法，其中所述形成所述第二绝缘膜包括通过等离子体技术或CVD技术形成所述第二绝缘膜。
22.根据权利要求18的制造半导体器件的方法，其中所述形成所述第二绝缘膜包括通过等离子体技术或CVD技术形成所述第二绝缘膜。
CNB2005100551363A 2004-03-17 2005-03-17 半导体器件及其制造方法 Expired - Fee Related CN100428461C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004077270 2004-03-17
JP2004-077270 2004-03-17
JP2004077270A JP2005268454A (ja) 2004-03-17 2004-03-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1670954A true CN1670954A (zh) 2005-09-21
CN100428461C CN100428461C (zh) 2008-10-22

Family

ID=35042097

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100551363A Expired - Fee Related CN100428461C (zh) 2004-03-17 2005-03-17 半导体器件及其制造方法

Country Status (3)

Country Link
US (3) US7521802B2 (zh)
JP (1) JP2005268454A (zh)
CN (1) CN100428461C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102239555A (zh) * 2008-10-31 2011-11-09 先进微装置公司 包含降低金属柱应力之组构的半导体器件
CN103066053A (zh) * 2011-10-18 2013-04-24 台湾积体电路制造股份有限公司 集成电路的连接件结构
CN103855076A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
WO2010049087A2 (en) * 2008-10-31 2010-05-06 Advanced Micro Devices, Inc. A semiconductor device including a reduced stress configuration for metal pillars
JP5853720B2 (ja) * 2012-01-20 2016-02-09 株式会社ソシオネクスト 電気ヒューズ
US9543263B2 (en) * 2013-11-12 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
WO2016075793A1 (ja) * 2014-11-13 2016-05-19 エス・オー・シー株式会社 チップヒューズの製造方法及びチップヒューズ
CN111847372A (zh) * 2020-07-31 2020-10-30 上海华虹宏力半导体制造有限公司 红外mems桥梁柱结构及工艺方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171642A (en) * 1989-04-17 1992-12-15 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
US5015604A (en) * 1989-08-18 1991-05-14 North American Philips Corp., Signetics Division Fabrication method using oxidation to control size of fusible link
WO1994005041A1 (en) * 1992-08-21 1994-03-03 Xilinx, Inc. Antifuse structure and method for forming
JPH08162460A (ja) * 1994-12-09 1996-06-21 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
DE19543540C1 (de) * 1995-11-22 1996-11-21 Siemens Ag Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
US5943601A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Process for fabricating a metallization structure
JP3641111B2 (ja) * 1997-08-28 2005-04-20 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH1197442A (ja) * 1997-09-24 1999-04-09 Sony Corp パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置
JP2000091318A (ja) * 1998-09-09 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
US6248665B1 (en) * 1999-07-06 2001-06-19 Taiwan Semiconductor Manufacturing Company Delamination improvement between Cu and dielectrics for damascene process
US6395644B1 (en) * 2000-01-18 2002-05-28 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device using a silicon-rich silicon nitride ARC
US6492257B1 (en) * 2000-02-04 2002-12-10 Advanced Micro Devices, Inc. Water vapor plasma for effective low-k dielectric resist stripping
US20010015499A1 (en) * 2000-02-23 2001-08-23 Hiroshi Yuasa Semiconductor device and method for fabricating the same
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
JP3907911B2 (ja) * 2000-03-30 2007-04-18 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
TWI225262B (en) * 2000-09-14 2004-12-11 United Microelectronics Corp A process for spin-on coating with an organic material having a low dielectric constant
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6737728B1 (en) * 2000-10-12 2004-05-18 Intel Corporation On-chip decoupling capacitor and method of making same
US6803306B2 (en) * 2001-01-04 2004-10-12 Broadcom Corporation High density metal capacitor using via etch stopping layer as field dielectric in dual-damascence interconnect process
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4050876B2 (ja) * 2001-03-28 2008-02-20 富士通株式会社 半導体集積回路装置とその製造方法
US6503835B1 (en) * 2001-08-28 2003-01-07 Silicon Integrated Systems, Corp. Method of making an organic copper diffusion barrier layer
JP3540302B2 (ja) * 2001-10-19 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
US7132369B2 (en) * 2002-12-31 2006-11-07 Applied Materials, Inc. Method of forming a low-K dual damascene interconnect structure
US7049234B2 (en) * 2003-12-22 2006-05-23 Intel Corporation Multiple stage electroless deposition of a metal layer
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
US7396759B1 (en) * 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102239555A (zh) * 2008-10-31 2011-11-09 先进微装置公司 包含降低金属柱应力之组构的半导体器件
CN103066053A (zh) * 2011-10-18 2013-04-24 台湾积体电路制造股份有限公司 集成电路的连接件结构
CN103855076A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及其制备方法
CN103855076B (zh) * 2012-12-04 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及其制备方法

Also Published As

Publication number Publication date
US20120115324A1 (en) 2012-05-10
CN100428461C (zh) 2008-10-22
US7521802B2 (en) 2009-04-21
US20090176364A1 (en) 2009-07-09
US20050230782A1 (en) 2005-10-20
US7888254B2 (en) 2011-02-15
JP2005268454A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
CN1670954A (zh) 半导体器件及其制造方法
CN1096116C (zh) 半导体器件及其制造方法
CN1290186C (zh) 半导体器件及其制造方法
CN1227721C (zh) 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1288947C (zh) 多层布线基片及其制造方法
CN1266760C (zh) 半导体器件及其制造方法
CN1819157A (zh) 半导体器件
CN1882224A (zh) 配线基板及其制造方法
CN1670953A (zh) 半导体装置
CN1681081A (zh) 半导体晶片及其制造方法
CN1893070A (zh) 有利于提高抗水性和抗氧化性的半导体器件
CN1956173A (zh) 半导体器件以及其制造方法
CN1841719A (zh) 多层接线板及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1893114A (zh) 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法
CN1901162A (zh) 连续电镀制作线路组件的方法及线路组件结构
CN1893078A (zh) 电子基板、电子基板的制造方法、及电子设备
CN1701418A (zh) 半导体器件的制造方法、半导体晶片及半导体器件
CN100347854C (zh) 半导体器件及其制造方法
CN1542958A (zh) 半导体器件及其制造方法
CN1344014A (zh) 半导体器件和半导体组件
CN1261005C (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器
CN1722414A (zh) 半导体器件及其制造方法
CN101030557A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101119

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081022

Termination date: 20140317