JP2013143500A - 半導体装置の製造方法及び加工装置 - Google Patents
半導体装置の製造方法及び加工装置 Download PDFInfo
- Publication number
- JP2013143500A JP2013143500A JP2012003388A JP2012003388A JP2013143500A JP 2013143500 A JP2013143500 A JP 2013143500A JP 2012003388 A JP2012003388 A JP 2012003388A JP 2012003388 A JP2012003388 A JP 2012003388A JP 2013143500 A JP2013143500 A JP 2013143500A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- semiconductor substrate
- scribe region
- dicing
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】切削又は研削加工により、下地電極上に外部接続用の金属電極を形成する工程を備えつつ、素子誤動作などの不具合を抑制することのできる製造方法を提供する。
【解決手段】素子と電気的に接続される下地電極を形成し、下地電極の一部を露出させる開口部と半導体基板のスクライブ領域に対応する開口部を有する保護膜を、下地電極を覆うように形成する。次に、開口部を含んで保護膜を覆うように金属膜を形成し、切削又は研削により金属膜をパターニングして、下地電極に対応する開口部に外部接続用の金属電極を形成しつつ、スクライブ領域に対応する開口部の側壁面及び底面に金属膜を残す。次に、スクライブ領域に対応する開口部の側壁面と底面に残した金属膜を選択的に除去した後、スクライブ領域に沿って半導体基板をダイシングする。
【選択図】図4
【解決手段】素子と電気的に接続される下地電極を形成し、下地電極の一部を露出させる開口部と半導体基板のスクライブ領域に対応する開口部を有する保護膜を、下地電極を覆うように形成する。次に、開口部を含んで保護膜を覆うように金属膜を形成し、切削又は研削により金属膜をパターニングして、下地電極に対応する開口部に外部接続用の金属電極を形成しつつ、スクライブ領域に対応する開口部の側壁面及び底面に金属膜を残す。次に、スクライブ領域に対応する開口部の側壁面と底面に残した金属膜を選択的に除去した後、スクライブ領域に沿って半導体基板をダイシングする。
【選択図】図4
Description
この発明は、下地電極上に外部接続用の金属電極を形成してなる半導体装置の製造方法、及び、当該製造方法に用いられる半導体基板の加工装置に関するものである。
従来、特許文献1に記載のように、パターニングにホトリソグラフィー工程を用いずに、外部接続用の金属電極を形成する技術が知られている。
特許文献1では、半導体基板の主面上に下地電極を形成した後、下地電極を覆うように主面上に保護膜を形成し、下地電極の一部が露出するよう保護膜に開口部を形成する。そして、開口部から臨む下地電極の表面及び保護膜上に金属膜を形成し、開口部に金属膜が残るように、所定の基準面にて保護膜及び金属膜を切削又は研削によりパターニングする。これにより、残った金属膜を金属電極とする半導体装置が形成される。
ところで、上記した製造方法を、ウエハ状態の半導体基板に対して適用する場合、保護膜に開口部を形成する際に、半導体基板をダイシングする際の基準となるスクライブ領域についても、開口部を形成する。このため、金属膜形成工程において、半導体基板のスクライブ領域に対応する開口部にも金属膜が形成されることとなる。
また、切削又は研削により金属膜をパターニングする際、切削又は研削をする基準面は、下地電極上に金属電極を形成すべく設定されるため、必然的に、スクライブ領域の全域において、開口部の側壁面と底面に金属膜が残ってしまう。そして、ダイシングブレードの幅はスクライブ領域の幅よりも狭いため、ダイシングを経て得られる半導体チップには、少なからず金属膜が残ることとなる。
このように、半導体チップに金属膜が残ると、半導体基板に構成された素子が正常に動作しない虞がある。例えば、半導体チップが樹脂封止され、リードと上記金属電極とがボンディングワイヤを介して接続されたモールドICにおいて、複数のボンディングワイヤが、樹脂中に侵入した水分を介して金属膜とそれぞれ電気的に接続され、金属膜を介して複数のボンディングワイヤが短絡することも考えられる。また、残った金属膜が半導体基板の主面に接していると、上記ボンディングワイヤなどが金属膜に電気的に接続されることで、半導体基板の電位が変動することも考えられる。
本発明は上記問題点に鑑み、切削又は研削加工により、下地電極上に外部接続用の金属電極を形成する工程を備えつつ、素子誤動作などの不具合を抑制することのできる製造方法を提供することを目的とする。また、この製造方法に好適な加工装置を提供することを目的とする。
上記目的を達成するために、請求項1に記載の半導体装置の製造方法は、
ウエハ状態の半導体基板の主面上に、該半導体基板に構成される素子と電気的に接続される下地電極を形成する下地電極形成工程と、
下地電極を覆うように半導体基板の主面上に保護膜を形成するとともに、該保護膜に、下地電極の一部を露出させる開口部と前記半導体基板のスクライブ領域に対応する開口部をそれぞれ形成する保護膜形成工程と、
各開口部を含んで前記保護膜上に金属膜を形成する金属膜形成工程と、
金属膜が形成された半導体基板を、主面と反対の裏面を搭載面としてステージに固定した状態で、ステージと平行に設定された基準面上に位置する保護膜の部分及び金属膜の部分を切削又は研削により除去し、下地電極に対応する開口部の少なくとも底面に金属膜を残して外部接続用の金属電極とするとともに、スクライブ領域に対応する開口部の側壁面及び底面に金属膜を残すパターニング工程と、
パターニング工程後、スクライブ領域に沿って、半導体基板をダイシングするダイシング工程と、
パターニング工程後であってダイシング工程前に、パターニング工程で残した金属膜のうち、スクライブ領域に対応する開口部の側壁面と底面に残した金属膜を、選択的に除去する除去工程と、を備えることを特徴とする。
ウエハ状態の半導体基板の主面上に、該半導体基板に構成される素子と電気的に接続される下地電極を形成する下地電極形成工程と、
下地電極を覆うように半導体基板の主面上に保護膜を形成するとともに、該保護膜に、下地電極の一部を露出させる開口部と前記半導体基板のスクライブ領域に対応する開口部をそれぞれ形成する保護膜形成工程と、
各開口部を含んで前記保護膜上に金属膜を形成する金属膜形成工程と、
金属膜が形成された半導体基板を、主面と反対の裏面を搭載面としてステージに固定した状態で、ステージと平行に設定された基準面上に位置する保護膜の部分及び金属膜の部分を切削又は研削により除去し、下地電極に対応する開口部の少なくとも底面に金属膜を残して外部接続用の金属電極とするとともに、スクライブ領域に対応する開口部の側壁面及び底面に金属膜を残すパターニング工程と、
パターニング工程後、スクライブ領域に沿って、半導体基板をダイシングするダイシング工程と、
パターニング工程後であってダイシング工程前に、パターニング工程で残した金属膜のうち、スクライブ領域に対応する開口部の側壁面と底面に残した金属膜を、選択的に除去する除去工程と、を備えることを特徴とする。
このように本発明によれば、金属膜をパターニングして外部接続用の金属電極を形成した後、半導体基板をダイシングする前に、金属電極の形成時にスクライブ領域の開口部に残った金属膜(以下、金属膜残渣と示す)を選択的に除去する。したがって、ダイシング工程を経て得られる半導体チップには、スクライブ領域由来の外周部分に金属膜残渣が残っておらず、金属膜残渣により素子誤動作などの不具合が生じるのを抑制することができる。
請求項2に記載のように、
除去工程では、スクライブ領域のみに開口するマスクを形成し、該マスクを用いたエッチングにより、スクライブ領域に対応する開口部の側壁面と底面に残した金属膜(金属膜残渣)を除去すると良い。
除去工程では、スクライブ領域のみに開口するマスクを形成し、該マスクを用いたエッチングにより、スクライブ領域に対応する開口部の側壁面と底面に残した金属膜(金属膜残渣)を除去すると良い。
これによれば、より確実に金属膜残渣を除去することができる。
それ以外にも、除去工程では、請求項3に記載のように、切削により、スクライブ領域に対応する開口部の側壁面と底面に残した金属膜(金属膜残渣)を除去しても良い。また、請求項4に記載のように、レーザ光の照射により、スクライブ領域に対応する開口部の側壁面と底面に残した金属膜(金属膜残渣)を除去しても良い。
次に、請求項5に記載の発明は、
請求項3又は請求項4に記載の半導体装置の製造方法に用いられる半導体基板の加工装置であって、
半導体基板をダイシングするためのダイシングブレードと、
スクライブ領域に対応する開口部の金属膜(金属膜残渣)を除去する除去手段と、を一体的に備え、
半導体基板との相対的な移動方向において、除去手段がダイシングブレードよりも移動方向前方に設けられていることを特徴とする。
請求項3又は請求項4に記載の半導体装置の製造方法に用いられる半導体基板の加工装置であって、
半導体基板をダイシングするためのダイシングブレードと、
スクライブ領域に対応する開口部の金属膜(金属膜残渣)を除去する除去手段と、を一体的に備え、
半導体基板との相対的な移動方向において、除去手段がダイシングブレードよりも移動方向前方に設けられていることを特徴とする。
このように本発明に係る加工装置を、請求項3又は請求項4の製造方法に適用すると、金属膜残渣により素子誤動作などの不具合が生じるのを抑制された半導体装置を得ることができる。また、ダイシングプレートと金属膜残渣の除去手段が、1つの加工装置として一体化されており、製造工程を簡素化することができる。
請求項6に記載のように、
裏面側を搭載面として、半導体基板をテーブルに固定した状態で、スクライブ領域の金属膜除去と、半導体基板のダイシングがなされ、
テーブルに固定された半導体基板の主面側における表面のうねりを検出する検出手段と、
テーブルの半導体基板配置面に垂直な高さ方向において、半導体基板と除去手段との相対的な位置が一定となるように、検出手段の出力信号に応じて除去手段の高さ方向の位置を調整する調整手段と、を備える構成とすると良い。
裏面側を搭載面として、半導体基板をテーブルに固定した状態で、スクライブ領域の金属膜除去と、半導体基板のダイシングがなされ、
テーブルに固定された半導体基板の主面側における表面のうねりを検出する検出手段と、
テーブルの半導体基板配置面に垂直な高さ方向において、半導体基板と除去手段との相対的な位置が一定となるように、検出手段の出力信号に応じて除去手段の高さ方向の位置を調整する調整手段と、を備える構成とすると良い。
これによれば、半導体基板の主面側における表面のうねりに応じて、除去手段の高さ方向の位置を制御することができるため、うねりがあっても、金属膜残渣を精度よく除去することができる。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各図において、共通乃至関連する要素には同一の符号を付与するものとする。また、半導体基板の厚さ方向を単に厚さ方向と示し、該厚さ方向に垂直な方向を単に垂直方向と示す。
(第1実施形態)
図1に示すように、半導体装置10は、シリコン等からなり、素子が構成された半導体基板12を備える。本実施形態に係る半導体装置10は、後述するように、半導体基板12の主面12a側のみに外部接続用の金属電極22を有しており、半導体基板12には、素子(半導体素子)として、LDMOSやダイオードなどの片面電極素子が構成されている。
図1に示すように、半導体装置10は、シリコン等からなり、素子が構成された半導体基板12を備える。本実施形態に係る半導体装置10は、後述するように、半導体基板12の主面12a側のみに外部接続用の金属電極22を有しており、半導体基板12には、素子(半導体素子)として、LDMOSやダイオードなどの片面電極素子が構成されている。
半導体基板12の主面12a上には、シリコン酸化膜、BPSG膜、TEOS膜等からなる単層乃至多層構造の絶縁膜14が配置されている。絶縁膜14は、半導体基板12の主面12aのうち、後述するスクライブ領域24由来の周縁部24aを除く部分に配置されている。
絶縁膜14上には、下地電極16が形成されている。この下地電極16は、絶縁膜14に形成された図示しないコンタクトホール等を介して、半導体基板12に形成された素子と電気的に接続されている。本実施形態の下地電極16は、シリコンからなる半導体基板12に対し、純Al、Al−Si,Al−Si−CuなどのAl合金といったAl系材料を用いて形成されている。
この下地電極16を含む絶縁膜14上、すなわち周縁部24aを除く半導体基板12の主面12a上に、保護膜18が形成されている。保護膜18は、半導体基板12に形成された素子や配線を保護するためのものであり、ポリイミド等の有機樹脂膜、及び、SiNやSiO2などの無機膜のいずれかを用いて形成されている。なお、単層構造、多層構造のいずれを採用することもできる。この保護膜18には、下地電極16を露出させる開口部20が形成されている。保護膜18は、下地電極16の周縁部を全周にわたって被覆しており、保護膜18の上面に対して、開口部20から臨む下地電極16の上面が引っ込むように段差が形成されている。本実施形態では、保護膜18として、ポリイミド系樹脂を採用している。
保護膜18に形成された開口部20には、外部接続用の金属電極22が形成されている。この金属電極22は、ボンディングワイヤやはんだなどが接続されるパッドとしての機能を果たす。金属電極22は、垂直方向において開口部20内のみに形成されており、開口部20の底面をなす下地電極16の上面と、開口部20の側壁面をなす保護膜18の部分とを覆って形成されている。
本実施形態では、金属電極22が、下地電極16側から、Ti層、Ni層、Au層の順に積層してなる多層構造を有している。Ti層は、下地電極16を構成するAlと金属電極22を構成するNiの両方と、良好な接合を形成する。このTi層は、はんだ接合する際に、はんだ中の例えばSnが下地電極16を構成するアルミニウムへ拡散するのをブロックする表面バリア層としての機能も果たす。また、Ni層も、Ti層同様、はんだ接合する際に、はんだ中の例えばSnが下地電極16を構成するアルミニウムへ拡散するのをブロックする機能を果たす。Au層は、金属電極22のはんだ濡れ性を向上するための膜である。なお、金属電極22は上記構成に限定されるものではなく、下地電極16を構成する金属との接合性と、外部との接続対象(はんだなど)との接合性などにより、適宜選択することができる。
このように構成される半導体装置10において、半導体基板12は、ウエハをダイシングしてなるチップ状態となっている。そして、垂直方向において絶縁膜14及び保護膜18よりも外側に、半導体基板12の主面12aが露出された周縁部24aを有している。
次に、本実施形態の特徴部分である半導体装置10の製造方法について説明する。
まず、各チップ領域に図示しない素子が構成されたウエハ状態の半導体基板12を準備する。次いで、図2(a)に示すように、半導体基板12の主面12a全面に絶縁膜14を形成し、ホトリソグラフィー法によりパターニングして、半導体基板12の主面12aのうち、スクライブ領域24(ダイシングラインとも言う)を露出させる。また。絶縁膜14の所望位置に、コンタクト用の図示しないホール(孔)を形成する。
次いで、下地電極形成工程を実施する。具体的には、パターニングした絶縁膜14上に例えばAl−Si膜を成膜し、このAl−Si膜を、図2(a)に示すようにホトリソグラフィー法によりパターニングして下地電極16を形成する。このとき、絶縁膜14に形成したホールにもAl−Si膜が配置され、コンタクトホールが形成される。そして、コンタクトホールを通じて、下地電極16は素子と電気的に接続される。
次いで、保護膜形成工程を実施する。図2(b)に示すように、下地電極16及び絶縁膜14を覆うように、例えばポリイミド系樹脂からなる保護膜18を、半導体基板12の主面12a全面に形成する。すなわち、下地電極16上、下地電極16の配置部位を除く絶縁膜14上、及び半導体基板12におけるスクライブ領域24上に形成する。そして、ホトリソグラフィー法により、図2(c)に示すように、保護膜18に開口部20,26を形成する。開口部20は、下地電極16の一部を外部に露出させるためのものである。一方、開口部26は、ダイシングの基準(目印)となるべく、半導体基板12のスクライブ領域24に対応する部分において、保護膜18の少なくとも上面(半導体基板12と反対側の面)に開口するものである。本実施形態では、半導体基板12の主面12aのうち、スクライブ領域24を外部に露出させるように、保護膜18に対して貫通形成される。
次いで、金属膜形成工程を実施する。例えばスパッタ法により、図3(a)に示すように、下地電極16、保護膜18、及びスクライブ領域24を覆って金属膜28を形成する。すなわち、金属膜28を、半導体基板12の主面12a全面に対して形成する。本実施形態では、Ti膜、Ni膜、Au膜の順に積層して、多層構造の金属膜28を形成する。
次いで、パターニング工程を実施する。図3(b)に示すように、金属膜28が形成された半導体基板12を、主面12aと反対の裏面12bを搭載面として、図示しない吸着ステージの吸着面に吸着固定する。そして、吸着ステージの吸着面と平行に設定された切削面P1(基準面に相当)に沿って、バイト100により切削加工を行う。この切削加工では、切削面P1上に位置する保護膜18の部分及び金属膜28の部分を除去し、金属膜28をパターニングする。より詳しくは、開口部20内に金属電極22を形成すべく、切削面P1を、切削前の保護膜18の上面18aと下地電極16の上面との間に設定する。本実施形態では、図3(b)に示すように、開口部20の側壁面20a及び底面20bに金属膜28を残すように切削面P1を設定する。このため、図3(c)に示すように、切削により形成される金属電極22は、開口部20由来の凹みを中央に有する形状をなす。また、上記切削面P1とすることにより、スクライブ領域24に対応する開口部26の側壁面26a及び底面26bにも金属膜28が残り、この残った金属膜28が金属膜残渣30となる。
なお、吸着ステージには、真空ポンプなどの図示しない吸着装置を用いて生じる吸着力を、半導体基板12に作用させる吸着孔が形成されており、吸着面には、図示しない複数のピンが、所定ピッチで剣山状に形成されている。また、バイト100としては、ダイヤモンドやcBN(cubic Boron Nitride:立方晶窒化ホウ素)からなるものを採用することができる。
次いで、除去工程を実施する。この工程では、上記パターニング工程で残した金属膜28(金属電極22及び金属膜残渣30)のうち、金属膜残渣30を選択的に除去する。本実施形態では、図4(a)に示すように、金属電極22及び保護膜18上を被覆しつつ、スクライブ領域24に対応する開口部34を有するように、半導体基板12の主面12a上にレジスト32を形成する。このレジスト32が、特許請求の範囲に記載のマスクに相当する。そして、このレジスト32を用いたエッチングにより、スクライブ領域24に対応する開口部26の側壁面26aと底面26bに残した金属膜残渣30を除去する。例えば、Au膜は王水又はヨウ化カリウム、Ni膜は硫酸系溶液、Ti膜はエチレンジアミンテトラ酢酸(EDTA)+アンモニア+過酸化水素水を用いたウェットエッチングにより除去することができる。また、Ti膜は、3塩化ホウ素ガス(BCl3)と塩素ガスを用いたドライエッチングによって除去しても良い。これにより、図4(b)に示すように、スクライブ領域24において、半導体基板12の主面12aが露出される。
次いで、ダイシング工程を実施する。この工程では、図4(c)に示すように、ダイシングブレード102により、半導体基板12に格子状に設けられたスクライブ領域24に沿って、半導体基板12をダイシングする。垂直方向において、スクライブ領域24の幅は、ダイシングブレード102の幅よりも広く設定されており、ダイシングにより得られるチップは、図1に示すように、周縁部24aを有することとなる。
次に、上記した半導体装置10の製造方法について、特徴部分の効果を説明する。
本実施形態に係る製造方法によれば、金属膜28をパターニングして外部接続用の金属電極22を形成した後、半導体基板12をダイシングする前に、金属電極22の形成時にスクライブ領域24に対応する開口部26に残る金属膜28(金属膜残渣30)を選択的に除去する。したがって、ダイシング工程を経て得られる半導体装置10(半導体チップ)は、スクライブ領域24由来の周縁部24aに金属膜残渣30を有していない。すなわち、周縁部24aにおける半導体基板12の主面12a上、絶縁膜14及び保護膜18の壁面(側面)上に、金属膜残渣30を有していない。
半導体装置10が周縁部24aに金属膜残渣30を有すると、半導体基板12に構成された素子が正常に動作しない虞がある。例えば、チップ化された半導体基板12が樹脂封止され、リードと金属電極22とがボンディングワイヤを介して接続されたモールドICにおいて、複数のボンディングワイヤが、樹脂中に侵入した水分を介して金属膜残渣30とそれぞれ電気的に接続され、金属膜残渣30を介して複数のボンディングワイヤが短絡することも考えられる。また、金属膜残渣30が半導体基板12の主面12aに接していると、上記ボンディングワイヤなどが金属膜残渣30に電気的に接続されることで、半導体基板12の電位が変動することも考えられる。すなわち、金属膜残渣30により、素子誤動作などの不具合が生じる虞がある。これに対し、本実施形態では、金属膜残渣30により素子誤動作などの不具合が生じるのを抑制することができる。半導体装置10(半導体チップ)が金属膜残渣30を有さないので、素子誤動作などの不具合が生じるのを抑制することができる。
また、ダイシングの時点で、スクライブ領域24(開口部26)に金属膜残渣30が存在しないので、ダイシングブレード102の寿命を向上することもできる。
また、本実施形態では、除去工程においてエッチングを用いるので、より確実に金属膜残渣30を除去することができる。
(変形例)
上記したパターニング工程では、切削加工に代えて、研削加工により金属膜28をパターニングしても良い。その場合、研削の砥石として、ダイヤモンド又はcBNからなる砥石を採用すると良い。
上記したパターニング工程では、切削加工に代えて、研削加工により金属膜28をパターニングしても良い。その場合、研削の砥石として、ダイヤモンド又はcBNからなる砥石を採用すると良い。
(第2実施形態)
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。第1実施形態では、エッチングにより金属膜残渣30を選択的に除去する例を示した。
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。第1実施形態では、エッチングにより金属膜残渣30を選択的に除去する例を示した。
これに対し、本実施形態では、切削により、金属膜残渣30を選択的に除去する点を特徴とする。図5に示す例では、パターニング工程後、スクライブ領域24の幅よりも切削幅の広いバイト104を用い、バイト104がスクライブ領域24に沿うように、半導体基板12及びバイト104を相対的に移動させて、金属膜残渣30の切削除去を行う。これにより、スクライブ領域24に対応する開口部26の側壁面26aと底面26bに残る金属膜残渣30が完全に除去される。
このように本実施形態に係る製造方法においても、金属電極22を形成した後、半導体基板12をダイシングする前に、スクライブ領域24(開口部26)に残る金属膜残渣30を選択的に除去する。したがって、ダイシング工程を経て得られる半導体装置10(半導体チップ)は、スクライブ領域24由来の周縁部24aに金属膜残渣30を有していない。これにより、素子誤動作などの不具合が生じるのを抑制することができる。
また、ダイシングの時点で、スクライブ領域24(開口部26)に金属膜残渣30が存在しないので、ダイシングブレード102の寿命を向上することもできる。
なお、半導体基板12とバイト104との相対的な移動としては、バイト104が取り付けられたスピンドルを回転させ、半導体基板12を例えばスピンドルの回転軸に向けて送りつつ金属膜残渣30を除去しても良い。また、半導体基板12を回転させた状態で、回転軸に向けてバイト104を送りつつ金属膜残渣30を除去しても良い。さらには、格子状のスクライブ領域24に沿ってバイト104を走査しつつ金属膜残渣30を除去しても良い。
また、パターニング工程で用いるバイト100と、除去工程で用いるバイト104は、個別としても良いし、共通(兼用)としても良い。
(変形例)
上記実施形態では特に言及しなかったが、例えば図6に示すように、ダイシングブレード102と、スクライブ領域24の金属膜残渣30を除去する除去手段としてのバイト104、を一体的に備える加工装置106を用いても良い。この加工装置106では、半導体基板12との相対的な移動方向において、バイト104がダイシングブレード102よりも移動方向前方に設けられている。より詳しくは、バイト104により金属膜残渣30を除去した後(直後)に、ダイシングブレード102により半導体基板12を切断するようになっている。このような加工装置106を用いると、製造工程を簡素化することができる。なお、図6において、符号108は、厚さ方向、すなわち半導体基板12の主面12aに垂直な高さ方向において、バイト104をスライドさせるリニアガイドであり、符号110は、モータである。これらリニアガイド108とモータ110により、リニアスライダが構成されている。
上記実施形態では特に言及しなかったが、例えば図6に示すように、ダイシングブレード102と、スクライブ領域24の金属膜残渣30を除去する除去手段としてのバイト104、を一体的に備える加工装置106を用いても良い。この加工装置106では、半導体基板12との相対的な移動方向において、バイト104がダイシングブレード102よりも移動方向前方に設けられている。より詳しくは、バイト104により金属膜残渣30を除去した後(直後)に、ダイシングブレード102により半導体基板12を切断するようになっている。このような加工装置106を用いると、製造工程を簡素化することができる。なお、図6において、符号108は、厚さ方向、すなわち半導体基板12の主面12aに垂直な高さ方向において、バイト104をスライドさせるリニアガイドであり、符号110は、モータである。これらリニアガイド108とモータ110により、リニアスライダが構成されている。
図6では、同一列(又は同一行)のスクライブ領域24において、金属膜残渣30を除去後、半導体基板12をダイシングするようにダイシングブレード102とバイト104が設けられている。しかしながら、例えば互いに異なる列(又は行)を加工するように、ダイシングブレード102とバイト104が設けられた構成の加工装置106を採用することもできる。
また、図7に示すように、デュアルダイサー型の加工装置106を採用することができる。すなわち、ダイシングブレード102とバイト104が別個に設けられても良い。この加工装置106では、ダイシングブレードとバイト104が互い異なる行(又は互いに異なる列)を加工するように設けられている。すなわち、ダイシングブレード102とバイト104の走査方向が同じとなっている。図7に示す加工装置106は、さらに冷却水114を噴射するノズル112を備えており、このノズル112は、ダイシングブレード102及びバイト104に対して、これらの走査方向と直交する方向から冷却水114を当てるように、設けられている。図7に示す構成によれば、1つのノズル112から噴射された冷却水114により、ダイシングブレード102とバイト104を冷却することができる。また、切屑の除去も同時に行うことができる。なお、図6に示した構成においても、バイト104よりも移動方向前方にノズル112を設け、バイト104及びダイシングブレード102に向けて冷却水114を噴射する構成としても良い。
また、図8に示す加工装置106は、図示しないテーブルに固定された半導体基板12の主面12a側における表面のうねりを検出する検出手段として、距離センサ116を有している。距離センサ116としては、例えば、レーザ光を出射する半導体レーザと、半導体基板12の表面で反射された反射光を検出する光センサとを備えるものを採用することができる。そして、半導体基板12とバイト104との相対的な位置が一定となるように、距離センサ116の出力信号に基づいて上記したモータ110の駆動を制御する図示しない制御部を有している。なお、制御部、モータ110、及びリニアガイド108により、特許請求の範囲に記載の、バイト104の高さ方向の位置を調整する調整手段が構成されている。このような加工装置106を用いると、半導体基板12の主面12a側における表面のうねりに応じて、バイト104の高さ方向の位置を制御することができるため、うねりがあっても、金属膜残渣30を精度よく除去することができる。
なお、上記検出手段としては、距離センサ116に限定されるものではない。例えばバイト104が切削時に受ける荷重を検出する荷重センサ(例えばロードセル)を用いても良い。この場合、荷重が一定となるように、バイト104の高さを制御することで、うねりがあっても、金属膜残渣30を精度よく除去することができる。なお、半導体基板12とバイト104との相対的な位置な位置に応じて荷重は変化するため、荷重一定となるようにすることは、半導体基板12とバイト104との相対的な位置が一定となるようにすることと等価である。
(第3実施形態)
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。第1実施形態では、エッチングにより金属膜残渣30を選択的に除去する例を示した。第2実施形態では、切削により金属膜残渣30を除去する例を示した。
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。第1実施形態では、エッチングにより金属膜残渣30を選択的に除去する例を示した。第2実施形態では、切削により金属膜残渣30を除去する例を示した。
これに対し、本実施形態では、レーザ光により、金属膜残渣30を選択的に除去する点を特徴とする。図9に示す例では、パターニング工程後、例えば半導体レーザ118を用い、半導体レーザ118がスクライブ領域24に沿うように半導体基板12及び半導体レーザ118を相対的に移動させつつ、レーザ光120の照射により金属膜残渣30を蒸発させて、金属膜残渣30の除去を行う。これにより、スクライブ領域24に対応する開口部26の側壁面26aと底面26bに残る金属膜残渣30が完全に除去される。
このように本実施形態に係る製造方法においても、金属電極22を形成した後、半導体基板12をダイシングする前に、スクライブ領域24(開口部26)に残る金属膜残渣30を選択的に除去する。したがって、ダイシング工程を経て得られる半導体装置10(半導体チップ)は、スクライブ領域24由来の周縁部24aに金属膜残渣30を有していない。これにより、素子誤動作などの不具合が生じるのを抑制することができる。
また、ダイシングの時点で、スクライブ領域24(開口部26)に金属膜残渣30が存在しないので、ダイシングブレード102の寿命を向上することもできる。
なお、上記実施形態では特に言及しなかったが、第2実施形態同様の加工装置106を採用することができる。例えばダイシングブレード102と、スクライブ領域24の金属膜残渣30を除去する除去手段としての半導体レーザ118、を一体的に備える加工装置106を採用することもできる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態では、半導体基板12に素子として片面電極素子が構成される例を示した。しかしながら、半導体基板12の裏面12bにも電極を有する半導体装置10、すなわち、半導体基板12の両面に電極を有する縦型素子が構成された半導体装置10についても、上記した製造方法、加工装置を適用することができる。縦型素子(両面電極素子)としては、例えば縦型のパワー系素子(IGBTやMOSFET)、ダイオードなどがある。
本実施形態では、絶縁膜14をパターニングする際に、スクライブ領域24に対応する部分を除去し、保護膜18をパターニングする際に、スクライブ領域24に対応する開口部26を貫通孔とする例を示した。すなわち、保護膜形成工程が完了した時点で、開口部26から半導体基板12の主面12a(スクライブ領域24)が露出される例を示した。しかしながら、上記したように、開口部26はダイシングの基準(目印)となるべく、半導体基板12のスクライブ領域24に対応する部分において、保護膜18の少なくとも上面(半導体基板12と反対側の面)に開口するものであれば良い。例えば、保護膜18に形成した溝(未貫通孔)を開口部26としても良い。また、スクライブ領域24を覆うように絶縁膜14を残しておき、開口部26を貫通孔とすることにより、絶縁膜14を露出させても良い。
10・・・半導体装置、12・・・半導体基板、12a・・・主面、16・・・下地電極、18・・・保護膜、20,26・・・開口部、22・・・金属電極、24・・・スクライブ領域、28・・・金属膜、30・・・スクライブ領域に残った金属膜(金属膜残渣)、100・・・バイト、102・・・ダイシングブレード、104・・・バイト
Claims (6)
- ウエハ状態の半導体基板の主面上に、該半導体基板に構成される素子と電気的に接続される下地電極を形成する下地電極形成工程と、
前記下地電極を覆うように前記半導体基板の主面上に保護膜を形成するとともに、該保護膜に、前記下地電極の一部を露出させる開口部と前記半導体基板のスクライブ領域に対応する開口部をそれぞれ形成する保護膜形成工程と、
各開口部を含んで前記保護膜上に金属膜を形成する金属膜形成工程と、
前記金属膜が形成された半導体基板を、前記主面と反対の裏面を搭載面としてステージに固定した状態で、前記ステージと平行に設定された基準面上に位置する前記保護膜の部分及び前記金属膜の部分を切削又は研削により除去し、前記下地電極に対応する開口部の少なくとも底面に前記金属膜を残して金属電極とするとともに、前記スクライブ領域に対応する開口部の側壁面及び底面とに前記金属膜を残すパターニング工程と、
前記パターニング工程後、前記スクライブ領域に沿って、前記半導体基板をダイシングするダイシング工程と、
前記パターニング工程後であって前記ダイシング工程前に、前記パターニング工程で残した前記金属膜のうち、前記スクライブ領域に対応する開口部の側壁面と底面に残した金属膜を、選択的に除去する除去工程と、を備えることを特徴とする半導体装置の製造方法。 - 前記除去工程では、前記スクライブ領域のみに開口するマスクを形成し、該マスクを用いたエッチングにより、前記スクライブ領域に対応する開口部の側壁面と底面に残した金属膜を除去することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記除去工程では、切削により、前記スクライブ領域に対応する開口部の側壁面と底面に残した金属膜を除去することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記除去工程では、レーザ光の照射により、前記スクライブ領域に対応する開口部の側壁面と底面に残した金属膜を除去することを特徴とする請求項1に記載の半導体装置の製造方法。
- 請求項3又は請求項4に記載の半導体装置の製造方法に用いられる半導体基板の加工装置であって、
前記半導体基板をダイシングするためのダイシングブレードと、
前記スクライブ領域に対応する開口部の金属膜を除去する除去手段と、を一体的に備え、
前記半導体基板との相対的な移動方向において、前記除去手段が前記ダイシングブレードよりも移動方向前方に設けられていることを特徴とする加工装置。 - 前記裏面を搭載面として、前記半導体基板をテーブルに固定した状態で、前記スクライブ領域の金属膜除去と、前記半導体基板のダイシングがなされ、
前記テーブルに固定された半導体基板の主面側における表面のうねりを検出する検出手段と、
前記テーブルの半導体基板配置面に垂直な高さ方向において、前記半導体基板と前記除去手段との相対的な位置が一定となるように、前記検出手段の出力信号に応じて前記除去手段の高さ方向の位置を調整する調整手段と、を備えることを特徴とする請求項5に記載の加工装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012003388A JP2013143500A (ja) | 2012-01-11 | 2012-01-11 | 半導体装置の製造方法及び加工装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012003388A JP2013143500A (ja) | 2012-01-11 | 2012-01-11 | 半導体装置の製造方法及び加工装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013143500A true JP2013143500A (ja) | 2013-07-22 |
Family
ID=49039897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012003388A Pending JP2013143500A (ja) | 2012-01-11 | 2012-01-11 | 半導体装置の製造方法及び加工装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013143500A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016157844A (ja) * | 2015-02-25 | 2016-09-01 | 株式会社デンソー | 半導体装置およびその製造方法 |
WO2023080085A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04192442A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | ダイシング装置 |
JPH1070094A (ja) * | 1996-08-26 | 1998-03-10 | Denso Corp | 半導体センサウェハの切断方法 |
JPH10154670A (ja) * | 1996-11-26 | 1998-06-09 | Toshiba Corp | 半導体装置の製造方法 |
JP2005021940A (ja) * | 2003-07-02 | 2005-01-27 | Disco Abrasive Syst Ltd | レーザー加工方法およびレーザー加工装置 |
JP2011097027A (ja) * | 2009-09-29 | 2011-05-12 | Denso Corp | 半導体装置の金属電極形成方法及び金属電極形成装置 |
-
2012
- 2012-01-11 JP JP2012003388A patent/JP2013143500A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04192442A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | ダイシング装置 |
JPH1070094A (ja) * | 1996-08-26 | 1998-03-10 | Denso Corp | 半導体センサウェハの切断方法 |
JPH10154670A (ja) * | 1996-11-26 | 1998-06-09 | Toshiba Corp | 半導体装置の製造方法 |
JP2005021940A (ja) * | 2003-07-02 | 2005-01-27 | Disco Abrasive Syst Ltd | レーザー加工方法およびレーザー加工装置 |
JP2011097027A (ja) * | 2009-09-29 | 2011-05-12 | Denso Corp | 半導体装置の金属電極形成方法及び金属電極形成装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016157844A (ja) * | 2015-02-25 | 2016-09-01 | 株式会社デンソー | 半導体装置およびその製造方法 |
WO2023080085A1 (ja) * | 2021-11-05 | 2023-05-11 | ローム株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI260051B (en) | Semiconductor-device manufacturing method | |
US6812548B2 (en) | Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices | |
US6790709B2 (en) | Backside metallization on microelectronic dice having beveled sides for effective thermal contact with heat dissipation devices | |
US8441122B2 (en) | Semiconductor device having semiconductor chip and metal plate | |
US8395241B2 (en) | Through silicon via guard ring | |
US20060079024A1 (en) | Methods relating to singulating semiconductor wafers and wafer scale assemblies | |
JP2004342690A (ja) | 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置 | |
JP6815692B2 (ja) | ウェーハの加工方法 | |
US20100203688A1 (en) | Semiconductor device and method for manufacturing same | |
JP2012069747A (ja) | 半導体装置およびその製造方法 | |
JP2005167024A (ja) | 半導体装置及びその製造方法 | |
TWI500078B (zh) | 切割具有矽穿通道之半導體晶圓之方法及其所形成之結構 | |
US9269676B2 (en) | Through silicon via guard ring | |
JP2018152600A (ja) | 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置 | |
JP2013143500A (ja) | 半導体装置の製造方法及び加工装置 | |
KR20130052721A (ko) | 칩의 제조 방법 | |
KR20090123280A (ko) | 반도체 칩 패키지의 제조 방법, 반도체 웨이퍼 및 그 절단방법 | |
US8816500B2 (en) | Semiconductor device having peripheral polymer structures | |
KR20070078589A (ko) | 스크라이브 레인에 부분적으로 폴리머막이 형성된 웨이퍼 | |
US9209080B2 (en) | Semiconductor device comprising a protective structure on a chip backside and method of producing the same | |
JP5899740B2 (ja) | 半導体装置の製造方法 | |
JP5603191B2 (ja) | 半導体装置の製造方法 | |
JP2009016420A (ja) | 半導体装置の製造方法 | |
US20170154853A1 (en) | Method for singulating a multiplicity of chips | |
JP2020092191A (ja) | デバイスチップの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |