KR20050101041A - 웨이퍼 레벨 패키지 제조방법 - Google Patents
웨이퍼 레벨 패키지 제조방법 Download PDFInfo
- Publication number
- KR20050101041A KR20050101041A KR1020040026306A KR20040026306A KR20050101041A KR 20050101041 A KR20050101041 A KR 20050101041A KR 1020040026306 A KR1020040026306 A KR 1020040026306A KR 20040026306 A KR20040026306 A KR 20040026306A KR 20050101041 A KR20050101041 A KR 20050101041A
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- forming
- exposed
- ubm
- silicon wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 칩과 인쇄회로기판 사이의 열팽창 계수 차이를 감소시켜 소자의 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지 제조방법을 개시한다. 개시된 본 발명의 방법은, 실리콘 웨이퍼 내에 소정 깊이의 트렌치들을 형성하는 단계; 상기 트렌치 표면을 포함한 웨이퍼 전면 상에 UBM(Under Bump Metallugery)막을 증착하는 단계; 상기 UBM막 상에 금속배선 형성 영역을 노출시키는 감광막 패턴을 형성하는 단계; 상기 노출된 UBM막 상에 상기 UBM막을 씨드(Seed)로 하는 도금 공정으로 금속배선을 형성하는 단계; 상기 감광막 패턴 및 잔류된 UBM막을 제거하는 단계; 상기 금속배선을 포함한 실리콘 웨이퍼 상에 상기 금속배선의 볼 패드 영역을 노출시키는 솔더 마스크를 형성하는 단계; 상기 트렌치 저면이 노출되도록 실리콘 웨이퍼의 후면을 백 그라인딩(Back Grinding)하는 단계; 상기 백 그라인딩되어 노출된 트렌치 저면의 금속배선 상에 범프를 형성하는 단계; 상기 범프가 형성된 금속배선 상에 웨이퍼 레벨로 반도체 칩들을 플립 칩 본딩하는 단계: 및 상기 노출된 금속배선의 볼 패드 상에 솔더 볼을 부착하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 패키지의 제조방법에 관한 것으로, 보다 상세하게는, 실리콘 웨이퍼를 인쇄회로기판으로 사용함으로써 칩과 인쇄회로 기판 사이의 열팽창 계수 차이를 감소시켜 소자의 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지 제조방법에 관한 것이다.
최근 경박 단소한 패키지에 대한 수요가 증가하면서 칩 크기의 패키지(Chip Scale Package : CSP)가 개발되고 있는데, 여러가지 형태의 CSP 중에서도 특히, 플립 칩(Flip Chip)처럼 칩 전면이 솔더 볼 배열(Solder Ball Array) 형태를 갖는 마이크로 BGA가 주목받고 있다.
그러나, 이러한 CSP의 경우, 미세한 피치(Pitch)와 낮은 범프(Bump) 높이 때문에 기존의 인쇄회로기판에 접합할 경우, 솔더 조인트(Solder Joint)의 신뢰성이 크게 낮아지게 되어 언더필(Underfill) 공정이 반드시 필요하다. 즉, 칩과 인쇄회로기판 간의 열팽창 계수의 차이가 커서 실레로 동작하는 경우에는 열적 스트레스에 취약한 문제점을 가지고 있다.
그리고, 기존의 와이어 본딩용으로 제작된 웨이퍼에 형성된 플립칩 범프는 피치가 미세하며 범프의 크기가 작아 실장을 위한 인쇄회로기판의 제작이 어려우며 단가가 매우 높다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 실리콘 웨이퍼를 인쇄회로기판으로 사용함으로써 칩과 인쇄회로기판 사이의 열팽창 계수 차이를 감소시켜 소자의 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 실리콘 웨이퍼 내에 소정 깊이의 트렌치들을 형성하는 단계; 상기 트렌치 표면을 포함한 웨이퍼 전면 상에 UBM(Under Bump Metallugery)막을 증착하는 단계; 상기 UBM막 상에 금속배선 형성 영역을 노출시키는 감광막 패턴을 형성하는 단계; 상기 노출된 UBM막 상에 상기 UBM막을 씨드(Seed)로 하는 도금 공정으로 금속배선을 형성하는 단계; 상기 감광막 패턴 및 잔류된 UBM막을 제거하는 단계; 상기 금속배선을 포함한 실리콘 웨이퍼 상에 상기 금속배선의 볼 패드 영역을 노출시키는 솔더 마스크를 형성하는 단계; 상기 트렌치 저면이 노출되도록 실리콘 웨이퍼의 후면을 백 그라인딩(Back Grinding)하는 단계; 상기 백 그라인딩되어 노출된 트렌치 저면의 금속배선 상에 범프를 형성하는 단계; 상기 범프가 형성된 금속배선 상에 웨이퍼 레벨로 반도체 칩들을 플립 칩 본딩하는 단계: 및 상기 노출된 금속배선의 볼 패드 상에 솔더 볼을 부착하는 단계를 포함하는 것을 특징으로 한다.
여기에서, 상기 솔더 볼을 부착하는 단계 다음에 상기 웨이퍼 레벨을 반도체 칩 레벨로 절단하는 단계를 포함하는 것을 특징으로 한다.
상기 금속배선은 구리(Cu), 니켈(Ni) 및 금(Au)로 구성되는 그룹 중에서 어느 하나를 선택하여 형성하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 실리콘 웨이퍼(11) 상에 제1감광막 패턴(13)을 형성한 후에 상기 제1감광막 패턴(13)을 식각 마스크로 사용하여 실리콘 웨이퍼(11)를 식각함으로써 소정 폭 및 깊이의 트렌치(15)를 형성한다.
도 1b를 참조하면, 상기 제1감광막 패턴(13)을 제거한 후에 트렌치(15) 표면을 포함한 실리콘 웨이퍼(11) 전면 상에 스퍼터링 공정을 사용하여 UBM막(Under Bump Metallugery : 17)을 증착한다.
이어서, 상기 UBM막(17) 상에 금속배선 형성 영역을 노출시키는 제2감광막 패턴(19)을 형성한 다음, 상기 UBM막(17) 상에 UBM막(17)을 씨드로 하는 도금 공정을 사용하여 금속배선(21)을 형성한다. 이때, 금속배선(21)은 구리(Cu), 니켈(Ni) 및 금(Au)으로 형성할 수 있다.
도 1c를 참조하면, 상기 제2감광막 패턴(19) 및 잔류된 UBM막(17)을 제거한다. 상기 금속배선(21)을 포함한 실리콘 웨이퍼(11) 상에 상기 금속배선의 볼 패드 (23) 영역을 노출시키는 솔더 마스크(25)를 형성한다.
도 1d를 참조하면, 상기 트렌치(15) 저면이 노출되도록 상기 실리콘 웨이퍼(11)의 후면을 백 그라인딩(Back Grinding)한다. 그 다음, 상기 백 그라인딩되어 노출된 트렌치(15) 저면의 금속배선(21) 상에 범프(Bump : 27)를 형성한다.
이어서, 상기 범프(27)가 형성된 금속배선 상에 웨이퍼 레벨로 반도체 칩(29)들을 플립 칩 본딩한 다음, 상기 노출된 금속배선의 볼 패드(23) 상에 솔더 볼(31)을 부착한다. 여기서, 상기 솔더 볼(31)은 주석(Sn)을 기본으로 하여 납(Pb), 은(Ag), 금(Au), 아연(Zn), 구리(Cu), 및 안티몬(Sb) 등을 추가하여 형성하며, 바람직하게 100∼1,000㎛의 직경을 갖도록 한다.
그 다음, 상기 웨이퍼 레벨을 반도체 칩 레벨로 절단하여 본 발명에 따른 웨이퍼 레벨 패키지를 완성한다.
전술한 바와 같은 공정을 통해서 제조된 본 발명의 웨이퍼 레벨 패키지는 플립 칩 또는 웨이퍼 레벨 패키지를 PCB와 함께 패키징 할때 발생하는 피치의 한계를 극복할 수 있으며, 반도체 칩과 같은 열팽창 계수를 가지는 실리콘 웨이퍼를 인쇄회로기판으로 사용함으로써 소자의 신뢰성을 향상시킬 수 있다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명은 반도체 칩과 같은 열팽창 계수를 가지는 실리콘 웨이퍼를 인쇄회로기판으로 사용함으로써 플립 칩 또는 웨이퍼 레벨 패키지를 PCB와 함께 패키징 할때 발생하는 피치의 한계를 극복할 수 있으며, 소자의 신뢰성을 향상시킬 수 있다. 이로 인해 하나의 모듈에 다양한 종류의 칩을 실장하여 SIP(System In Package)를 구현할 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 웨이퍼 레벨 패키지 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 실리콘 웨이퍼 13 : 제1 감광막 패턴
15 : 트렌치 17 : UBM막
19 : 제2 감광막 패턴 21 : 금속배선
23 : 볼 패드 25 : 솔더 마스크
27 : 범프 29 : 반도체 칩
31 : 솔더 볼
Claims (3)
- 실리콘 웨이퍼 내에 소정 깊이의 트렌치들을 형성하는 단계;상기 트렌치 표면을 포함한 웨이퍼 전면 상에 UBM(Under Bump Metallugery)막을 증착하는 단계;상기 UBM막 상에 금속배선 형성 영역을 노출시키는 감광막 패턴을 형성하는 단계;상기 노출된 UBM막 상에 상기 UBM막을 씨드(Seed)로 하는 도금 공정으로 금속배선을 형성하는 단계;상기 감광막 패턴 및 잔류된 UBM막을 제거하는 단계;상기 금속배선을 포함한 실리콘 웨이퍼 상에 상기 금속배선의 볼 패드 영역을 노출시키는 솔더 마스크를 형성하는 단계;상기 트렌치 저면이 노출되도록 실리콘 웨이퍼의 후면을 백 그라인딩(Back Grinding)하는 단계;상기 백 그라인딩되어 노출된 트렌치 저면의 금속배선 상에 범프를 형성하는 단계;상기 범프가 형성된 금속배선 상에 웨이퍼 레벨로 반도체 칩들을 플립 칩 본딩하는 단계: 및상기 노출된 금속배선의 볼 패드 상에 솔더 볼을 부착하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
- 제 1 항에 있어서, 상기 솔더 볼을 부착하는 단계 다음에 상기 웨이퍼 레벨을 반도체 칩 레벨로 절단하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지 제조방법.
- 제 1 항에 있어서, 상기 금속배선은 구리(Cu), 니켈(Ni) 및 금(Au)로 구성되는 그룹 중에서 어느 하나를 선택하여 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040026306A KR101037692B1 (ko) | 2004-04-16 | 2004-04-16 | 웨이퍼 레벨 패키지 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040026306A KR101037692B1 (ko) | 2004-04-16 | 2004-04-16 | 웨이퍼 레벨 패키지 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050101041A true KR20050101041A (ko) | 2005-10-20 |
KR101037692B1 KR101037692B1 (ko) | 2011-05-30 |
Family
ID=37279665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040026306A KR101037692B1 (ko) | 2004-04-16 | 2004-04-16 | 웨이퍼 레벨 패키지 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101037692B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100854221B1 (ko) * | 2007-08-27 | 2008-08-25 | 주식회사 동부하이텍 | 반도체 디바이스의 제조 방법 |
CN117013974A (zh) * | 2023-10-08 | 2023-11-07 | 深圳新声半导体有限公司 | 一种baw滤波器晶圆级封装方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010000763U (ko) * | 1999-06-18 | 2001-01-15 | 김영환 | 웨이퍼 레벨 패키지 |
KR20010105769A (ko) * | 2000-05-18 | 2001-11-29 | 윤종용 | 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법 |
KR100691000B1 (ko) * | 2001-06-29 | 2007-03-08 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
KR100455678B1 (ko) * | 2002-02-06 | 2004-11-06 | 마이크로스케일 주식회사 | 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법 |
-
2004
- 2004-04-16 KR KR1020040026306A patent/KR101037692B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100854221B1 (ko) * | 2007-08-27 | 2008-08-25 | 주식회사 동부하이텍 | 반도체 디바이스의 제조 방법 |
CN117013974A (zh) * | 2023-10-08 | 2023-11-07 | 深圳新声半导体有限公司 | 一种baw滤波器晶圆级封装方法 |
CN117013974B (zh) * | 2023-10-08 | 2024-01-30 | 深圳新声半导体有限公司 | 一种baw滤波器晶圆级封装方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101037692B1 (ko) | 2011-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6656827B1 (en) | Electrical performance enhanced wafer level chip scale package with ground | |
US7923295B2 (en) | Semiconductor device and method of forming the device using sacrificial carrier | |
US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
JP5764256B2 (ja) | 支持端子パッドを有する半導体チップ | |
US9373596B2 (en) | Passivated copper chip pads | |
US20080230925A1 (en) | Solder-bumping structures produced by a solder bumping method | |
CN117219523A (zh) | 基于基板的扇出型晶圆级封装 | |
KR100585104B1 (ko) | 초박형 플립칩 패키지의 제조방법 | |
CN105280599A (zh) | 用于半导体器件的接触焊盘 | |
KR101654433B1 (ko) | 센서 패키지 및 그 제조 방법 | |
US6930031B2 (en) | Bumping process | |
US20050104187A1 (en) | Redistribution of substrate interconnects | |
KR20190062268A (ko) | 범프 구조물을 갖는 반도체 디바이스 및 반도체 디바이스의 제조 방법 | |
US7518211B2 (en) | Chip and package structure | |
CN103065984B (zh) | 用于半导体器件的封装方法 | |
US20080206588A1 (en) | Layer Sequence and Method of Manufacturing a Layer Sequence | |
CN101404268A (zh) | 半导体元件与凸块制作方法 | |
US20110031596A1 (en) | Nickel-titanum soldering layers in semiconductor devices | |
KR100790527B1 (ko) | 웨이퍼레벨 패키지 및 그 제조 방법 | |
US7170167B2 (en) | Method for manufacturing wafer level chip scale package structure | |
KR101037692B1 (ko) | 웨이퍼 레벨 패키지 제조방법 | |
JP4324573B2 (ja) | 半導体装置及び実装構造体 | |
KR100693207B1 (ko) | 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법 | |
KR100691000B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |