KR100302559B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100302559B1
KR100302559B1 KR1019980063125A KR19980063125A KR100302559B1 KR 100302559 B1 KR100302559 B1 KR 100302559B1 KR 1019980063125 A KR1019980063125 A KR 1019980063125A KR 19980063125 A KR19980063125 A KR 19980063125A KR 100302559 B1 KR100302559 B1 KR 100302559B1
Authority
KR
South Korea
Prior art keywords
die pad
compound resin
semiconductor package
molding compound
semiconductor chip
Prior art date
Application number
KR1019980063125A
Other languages
English (en)
Other versions
KR20000046444A (ko
Inventor
이수현
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980063125A priority Critical patent/KR100302559B1/ko
Publication of KR20000046444A publication Critical patent/KR20000046444A/ko
Application granted granted Critical
Publication of KR100302559B1 publication Critical patent/KR100302559B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 반도체 칩이 올려지는 다이패드의 가장자리면에 관통구를 형성하여, 이 관통구로 몰딩공정시 컴파운드 수지가 채워지도록 함으로써, 몰딩 컴파운드 수지와 다이패드간의 몰딩 접착력을 향상시킬 수 있도록 한 구조의 반도체 패키지를 제공하고자 한 것이다.

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 다이패드와 몰딩 컴파운드 수지간의 용이한 접착과, 접착상태의 계속성을 제공할 수 있는 구조의 반도체 패키지에 관한 것이다.
통상적으로 반도체 패키지의 구조는 웨이퍼에서 소잉된 각 반도체 칩이 리드 프레임상에 형성되어 있는 다이패드에 에폭시로 접착되어 있고, 이 접착된 반도체칩의 패드와 상기 리드프레임의 리드간에 와이어가 연결되어 있으며, 상기 반도체칩과 와이어등은 몰딩 컴파운드 수지로 몰딩되어 감싸여진 구조로 이루어져 있다.
또한, 상기 통상적인 구조의 반도체 패키지 뿐만아니라, 전자기기의 집약적 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화의 추세에 병행하여, 상기 다이패드의 저면이 외부로 노출되어진 구조의 EPP(Exposed Pad Package)반도체 패키지, 볼 그리드 어레이 반도체 패키지, 인쇄회로기판을 이용한 반도체 패키지등 다양한 종류의 반도체 패키지가 개발되어왔고, 개발중에 있다.
상기와 같은 종래의 반도체 패키지는 다이패드와 이 다이패드에 올려져 부착된 반도체 칩과 와이어등이 몰딩 컴파운드 수지로 감싸여져 몰딩되어지는 바, 더욱 상세하게는 상기 컴파운드 수지의 몰딩 접촉면은 상기 다이패드의 저면과, 다이패드의 상면에 올려진 칩과 이 칩 이외의 가장자리면이 되어진다.
또한, 상기 EPP반도체 패키지의 경우에는 다이패드의 저면이 외부로 노출되는 패키지로서, 상기 컴파운드 수지와의 접촉면이 반도체 칩을 포함하는 다이패드의 상면이 된다.
이때, 상기와 같이 다이패드의 저면이 외부로 노출된 패키지의 경우에 있어서, 이 외부로 노출된 다이패드와 몰딩 컴파운드 수지의 경계면으로 습기가 침투하는 경로가 되는 바, 이 습기의 침투로 인하여 서로 접착된 상태인 다이패드의 상부면과 몰딩 컴파운드 수지가 미세하게 분리되어지는 문제점이 발생되어진다.
또한, 상기 다이패드의 사방면이 몰딩 컴파운드 수지로 감싸여진 반도체 패키지에 있어서도 컴파운드 수지와 다이패드간에 완전한 접촉몰딩이 이루어지지 아니한 경우, 또는 패키지의 장기 사용에 따른 경우에도 다이패드로부터 몰딩컴파운드 수지가 미세하게 분리되어지는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로서, 다이패드의 가장자리면 상하로 관통된 홀을 형성하여, 이 홀로 몰딩공정시 컴파운드 수지가 채워지도록 함으로써, 몰딩 컴파운드 수지와 다이패드간의 몰딩 접착력을 향상시킬 수 있도록 한 구조의 반도체 패키지를 제공하는데 그 목적이 있다.
제1(a),(b)도는 본 발명에 따른 반도체 패키지의 구조를 나타내는 종 및 횡단면도.
제2(a),(b)도는 본 발명에 따른 반도체 패키지의 구조의 다른 실시예를 나타내는 종 및 횡단면도.
제3도는 본 발명에 따른 반도체 패키지의 또 다른 실시예를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 패키지 12 : EPP반도체 패키지
20 : 다이패드 30a,30b : 관통구
40 : 몰딩 컴파운드 수지
이하, 첨부도면을 참조로 본 발명을 상세하게 설명하면 다음과 같다.
본 발명의 반도체 칩과, 반도체 칩이 부착된 다이패드와, 리드와, 이 리드와 상기 반도체 칩의 본딩패드간에 연결된 와이어와, 이것들을 감싸고 있는 몰딩컴파운드 수지로 구성되고, 상기 다이패드의 저면이 외부로 노출된 구조의 EPP반도체 패키지에 있어서, 상기 반도체 칩이 부착된 다이패드(20)의 사방 가장자리면에 상기 몰딩 컴파운드 수지가 채워지도록 상부가 좁고 하부가 넓은 계단형의 관통구(30b)를 형성한 것을 특징으로 한다.
또한, 상기 다이패드(20)가 몰딩 컴파운드 수지(40)의 내부에 감싸여진 반도체 패키지에 있어서도, 상기 반도체 칩이 올려지는 다이패드(20)의 사방 가장자리면에 몰딩 컴파운드 수지(40)가 채워지도록 등간격으로 제한되지 않은 형상의 관통구(30a,30b)를 적용시킬 수 있다.
여기서 본 발명의 반도체 패키지를 더욱 상세하게 설명하면 다음과 같다.
첨부한 제1(a),(b)도는 본 발명에 따른 반도체 패키지의 일실시예를 보여주는 단면도로서, 도면부호 20은 반도체 칩이 올려지는 다이패드이다.
상기 다이패드(20)의 가장자리면에는 하부가 넓고, 상부가 좁은 계단형의 관통구(30a)가 형성되어진다.
따라서, 상기 다이패드(20)의 관통구(30a)를 제외한 안쪽 중앙면으로 반도체칩을 올려 에폭시와 같은 접착수단으로 부착되도록 하고, 이 반도체 칩의 본딩패드와 리드프레임의 리드간을 와이어로 본딩한 다음, 상기 다이패드와 반도체 칩, 와이어를 몰딩 컴파운드 수지(40)를 사용하여 감싸여지게 몰딩하게 된다.
더욱 상세하게는, 상기 몰딩 컴파운드 수지(40)가 상기 다이패드(20)의 가장 자리면에 형성되어진 관통구(30a)에 채워지게 되면서 몰딩되므로써, 다이패드(20)와 몰딩 컴파운드 수지(40)간의 몰딩 결착력이 증대되어진다.
이에따라, 종래에 발생하던 반도체 칩을 포함하는 다이패드의 상면과 평평한 저면과 접촉하며 몰딩된 컴파운드 수지간의 미세하게 분리되는 현상을 방지할 수 있게 된다.
여기서 본 발명의 첨부한 제2(a),(b)도는 본 발명에 따른 반도체 패키지의 다른 실시예를 보여주는 단면도로서, 상기 다이패드(20)의 가장자리면에 다른 모양, 즉 사각형의 관통구(30b)가 형성되어진 구조이다.
또한, 첨부한 제3도는 본 발명에 따른 반도체 패키지의 또 다른 실시예를 보여주는 단면도로서, 다이패드(20)의 저면이 외부로 노출되어진 구조의 EPP반도체 패키지(12)에 있어서, 반도체 칩 부착영역을 제외한 가장자리면에 관통구(30a)가 형성된 구조의 상기 다이패드(20)를 적용시킨 것이다.
상기 EPP반도체 패키지(12)에 상기 다이패드(20)를 적용시켜 몰딩 컴파운드 수지(40)로 몰딩하게 되면, 반도체 칩을 포함하는 다이패드(20)의 상면에 몰딩 컴파운드 수지(40)가 접촉되며 몰딩되는 동시에 상기 관통구(30a)로 몰딩 컴파운드 수지(40)가 채워지게 된다.
더욱 상세하게는, 상기 몰딩 공정을 마친 후에, 외부로 노출된 상기 다이패드(20)의 저면을 보게 되면, 상기 관통구(30a)로 채워진 몰딩 컴파운드 수지(40)가 보이게 된다.
특히, 상기 관통구(30a)는 상부가 좁고 하부가 넓은 계단형의 홀로서, 몰딩 컴파운드 수지(40)가 채워지게 되면, 관통구(30a)의 하부쪽 넓은공간에 채워진 몰딩 컴파운드 수지(40)는 혹시라도 다이패드(20)가 하방향으로 빠지게 되는 것을 막아주는 걸림수단이 되고, 결국 다이패드(20)와 몰딩 컴파운드 수지(40)간의 결합력을 극대화시킬 수 있게 된다.
이에따라, 상기 다이패드(20)와 몰딩 컴파운드 수지(40)간의 접촉 결합력이 증대되어, 종래에 상술한 바와 같이 발생하던 다이패드와 몰딩 컴파운드 수지간의 미세한 분리 현상을 용이하게 방지할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 반도체 패키지에 의하면, 반도체 칩이 올려지는 다이패드와 몰딩 컴파운드 수지간의 접촉 결합력을 증대시킬 수 있도록 다이패드의 사방 테두리면에 몰딩 컴파운드 수지가 채워지게 되는 관통구를 형성함으로써, 종래에 다이패드의 표면과 몰딩 컴파운드 수지간이 분리되는 현상을 방지할 수 있는 효과가 있다.

Claims (1)

  1. 반도체 칩과, 반도체 칩이 부착된 다이패드와, 리드와, 이 리드가 상기 반도체 칩의 본딩패드간에 연결된 와이어와, 이것들을 감싸고 있는 몰딩 컴파운드 수지로 구성되고, 상기 다이패드의 저면이 외부로 노출된 구조의 EPP반도체 패키지에 있어서, 상기 저면이 외부로 노출된 다이패드(20)의 사방 가장자리면에 상기 몰딩 컴파운드 수지(40)가 채워지도록 상부가 좁고 하부가 넓은 계단형의 관통구(30a)를 형성한 것을 특징으로 하는 반도체 패키지.
KR1019980063125A 1998-12-31 1998-12-31 반도체패키지 KR100302559B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063125A KR100302559B1 (ko) 1998-12-31 1998-12-31 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063125A KR100302559B1 (ko) 1998-12-31 1998-12-31 반도체패키지

Publications (2)

Publication Number Publication Date
KR20000046444A KR20000046444A (ko) 2000-07-25
KR100302559B1 true KR100302559B1 (ko) 2001-11-30

Family

ID=19569736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063125A KR100302559B1 (ko) 1998-12-31 1998-12-31 반도체패키지

Country Status (1)

Country Link
KR (1) KR100302559B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966652B2 (en) 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure
CN107994005A (zh) * 2017-12-27 2018-05-04 天水华天科技股份有限公司 一种高可靠性阵列锁定式引线框架及其在封装件中的应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293642A (ja) * 1988-05-23 1989-11-27 Mitsubishi Electric Corp 半導体装置
JPH0318048A (ja) * 1989-06-14 1991-01-25 Matsushita Electron Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01293642A (ja) * 1988-05-23 1989-11-27 Mitsubishi Electric Corp 半導体装置
JPH0318048A (ja) * 1989-06-14 1991-01-25 Matsushita Electron Corp 半導体装置

Also Published As

Publication number Publication date
KR20000046444A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
USRE42457E1 (en) Methods of packaging an integrated circuit and methods of forming an integrated circuit package
KR100594248B1 (ko) 반도체 모듈의 몰딩에 관한 제조 방법 및 이에 사용되는인쇄회로기판
JPH1098130A (ja) チップスケールの半導体パッケージ及びその製造方法
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
US5596227A (en) Ball grid array type semiconductor device
US7812265B2 (en) Semiconductor package, printed circuit board, and electronic device
US7135760B2 (en) Moisture resistant integrated circuit leadframe package
KR100302559B1 (ko) 반도체패키지
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR100233861B1 (ko) Bga 반도체 패키지
JPH08148526A (ja) 半導体装置
KR100331072B1 (ko) 인쇄회로기판
KR200231862Y1 (ko) 반도체 패키지
KR100388211B1 (ko) 멀티 칩 패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR0178626B1 (ko) 반도체 패키지의 제조방법 및 그 구조
KR20080029706A (ko) 반도체 패키지
KR940003374B1 (ko) 반도체소자 패키지
KR100369501B1 (ko) 반도체패키지
KR100645191B1 (ko) 반도체 패키지
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR20000007745A (ko) 볼그리드어레이

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130702

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140704

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee