JP5941982B2 - チップソーティング装置およびチップソーティング方法、制御プログラム、可読記憶媒体 - Google Patents

チップソーティング装置およびチップソーティング方法、制御プログラム、可読記憶媒体 Download PDF

Info

Publication number
JP5941982B2
JP5941982B2 JP2014512314A JP2014512314A JP5941982B2 JP 5941982 B2 JP5941982 B2 JP 5941982B2 JP 2014512314 A JP2014512314 A JP 2014512314A JP 2014512314 A JP2014512314 A JP 2014512314A JP 5941982 B2 JP5941982 B2 JP 5941982B2
Authority
JP
Japan
Prior art keywords
rank
sorting
chip
chips
sort
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014512314A
Other languages
English (en)
Other versions
JPWO2013161173A1 (ja
Inventor
佐藤 剛
剛 佐藤
練 内田
練 内田
五十殿 宏二
宏二 五十殿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2013161173A1 publication Critical patent/JPWO2013161173A1/ja
Application granted granted Critical
Publication of JP5941982B2 publication Critical patent/JP5941982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67271Sorting devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、ウエハが切断されて粘着シート上に貼り付けられた多数の半導体チップが搭載される供給テーブル上から例えばランク別の配列テーブル上に半導体チップを順次移し変えるチップソーティング装置およびこれを用いたチップソーティング方法、このチップソーティング方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体に関する。
従来のチップソーティング装置は、直交するX軸とY軸からなるXY平面上で、移動可能な供給テーブル上に切断ウエハを搭載する。架台に固定されたCCDカメラからの切断ウエハの平面視画像に基づいてチップアドレスに対応した試験結果のランク付け記憶情報を判別し、ロボットアームなどによりそのチップをランク毎に選択して供給テーブル上から別の配列テーブル上のランクシート上に移載する。
ランクシート上で最大規定数量にチップ数が到達した場合、または最小規定数量以上のウエハチップの払い出し数量が確保てきた場合に払い出しができるが、ランクシート上でチップ数が最小規定数量に満たない場合は払い出しができずに在庫となってしまう。
図8は、従来のチップソーティング装置の動作例を説明するためのフローチャートである。
図8に示すように、ウエハ上のチップアドレスに対応するように例えば光特性検査や電気特性検査におけるランク付け情報がランク分類済みデータベースに記憶されている。
まず、ステップS101にて光特性検査や電気特性検査におけるランク毎にソーティング処理を行う。即ち、ランク分類済みデータベースからのランク毎のチップアドレスに基づいて、供給テーブル上の供給シート上の切断ウエハから同一ランクのチップを選択して、別の配列テーブル上のランクシート上に移載する。
次に、ステップS102にて数量テェック処理を行う。即ち、ランクシート上で最大規定数量にチップ数が到達したかどうかまたは、ランク最終シートでかつ最小規定数量以上のウエハチップの払い出し数量が確保てきたかどうかを判定する。
続いて、ステップS103にて払い出し処理を行う。即ち、ランクシート上で最大規定数量にチップ数が到達した場合、またはランク最終シート上でかつ最小規定数量以上のウエハチップの払い出し数量が確保てきた場合に払い出しが行われる。
その後、ステップS104で全処理が完了したかどうかを判定し、ステップS104で全処理が完了していれば(YES)、処理を終了する。また、ステップS104で全処理が完了していなければ(NO)、次のステップS101のソーティング処理に戻って次のソーティング処理を行う。
また、ステップS105にて在庫処理を行う。即ち、ステップS102の数量テェックの結果、ランク最終シート上でチップ数が最小規定数量に満たない場合にそのランクシート上のチップを在庫とする。
さらに、ステップS106にて同一ランクの複数のランクシートを一つのランクシートに移し変える再収集と再編成処理を行う。
続いて、ステップS107にて数量テェック処理を行う。即ち、ランクシート上で最大規定数量にチップ数が到達したかどうかまたは、ランク最終シートでかつ最小規定数量以上のチップの払い出し数量が確保てきたかどうかを判定する。
その後、ステップS108にて払い出し処理を行う。即ち、ランクシート上で最大規定数量にチップ数が到達した場合、または最小規定数量以上のチップの払い出し数量が確保てきた場合にランクシート上のチップの払い出し処理を行う。
また、ステップS107でランクシート上のチップ数が最小規定数量に満たない場合にはステップS105に戻ってそのチップを在庫処理する。ステップS105〜ステップS107を繰り返して、ランクシート上のチップ数が最小規定数量以上の場合にステップS108にてランクシート上のチップの払い出し処理を行う。
さらに、ステップS109で全処理が完了したかどうかを判定し、ステップS109で全処理が完了していれば(YES)、処理を終了する。また、ステップS109で全処理が完了していなければ(NO)、次のステップS101に戻って次のソーティング処理に移行する。
図9は、従来のチップソーティング装置の別の動作例を説明するためのフローチャートである。
図9に示すように、ウエハ上のチップアドレスに対応するように例えば光特性検査や電気特性検査におけるランク付け情報がランク分類済みデータベースに記憶されている。
まず、ステップS201で装置セッティング処理を行う。即ち、ランク毎に一または複数枚のランクシートを予め準備しておく。ランクシートの予備がなくなると、チップソーティング装置を一旦止めて、足りなくなったランクのランクシートを補充してからチップソーティング装置を再起動させる必要がある。
次に、ステップS202にて光特性検査や電気特性検査におけるランク毎に、供給テーブル上からランク別の配列テーブル上にチップソーティングするソーティング処理を行う。即ち、ランク分類済みデータベースからのランク毎のチップアドレスに基づいて、分割半導体ウエハが搭載される供給テーブル上の供給シート上の切断ウエハから同一ランクのチップを選択して、別の配列テーブル上のランクシート上に移載する。
続いて、ステップS203にて数量テェック処理を行う。即ち、ランクシート上で最大規定数量にチップ数が到達したかどうかまたは、ランク最終シートでかつ最小規定数量以上のウエハチップの払い出し数量が確保てきたかどうかを判定する。
要するに、このときまでまたは同一ランクのソーティングチップが供給テーブル上から無くなるまでチップソーティングを行う。
その後、ステップS204にて払い出し処理を行う。即ち、ランクシート上で最大規定数量にチップ数が到達した場合、または、ランク最終シートでかつ最小規定数量以上のウエハチップの払い出し数量が確保てきた場合に払い出しが行われる。
さらに、ステップS205にて全処理が完了したかどうかを判定し、ステップS205で全処理が完了していれば(YES)、処理を終了する。また、ステップS205で全処理が完了していなければ(NO)、次のステップS206の処理に移行する。
さらに、ステップS206では予備ランクシートのチェック処理を行う。即ち、ランク別に予備のランクシートの有無をチェックし、予備のランクシートが有れば次のステップS207のソーティング処理を続行した後にステップS203の数量テェック処理に移行する。
一方、ステップS208にて在庫処理を行う。即ち、ステップS203の数量テェックの結果、ランク最終シート上でチップ数が最小規定数量に満たない場合はそのチップを在庫とする。
さらに、ステップS209にて同一ランクの複数のランクシートを一つのランクシートに移し変える再収集と再編成処理を行う。
続いて、ステップS210にて数量テェック処理を行う。即ち、ランクシート上で最大規定数量にチップ数が到達したかどうかまたは、最小規定数量以上のチップの払い出し数量が確保てきたかどうかを判定する。
その後、ステップS211にて払い出し処理を行う。即ち、ランクシート上で最大規定数量にチップ数が到達した場合、または最小規定数量以上のチップの払い出し数量が確保てきた場合にランクシート上のチップの払い出し処理を行う。
また、ステップS210の数量テェックの結果、ランク最終シート上のチップ数が最小規定数量に満たない場合にはステップS208の処理に戻ってそのチップを在庫処理する。ステップS208〜ステップS210を繰り返して、ランク最終シート上のチップ数が最小規定数量以上の場合にステップS211でランクシート上のチップの払い出し処理を行う。
さらに、ステップS212で全処理が完了したかどうかを判定処理し、ステップS212で全処理が完了していれば(YES)、処理を終了する。また、ステップS212で全処理が完了していなければ(NO)、次のステップS202のソーティング処理に移行する。
一方、特許文献1では、従来のチップソーティング装置は、直交する2つの軸であるX軸とY軸が作るXY平面上で、移動可能なテーブル上に切断されたウエハを搭載し、架台に固定してあるCCDカメラにより半導体チップの良、不良を判別し、ロボットなどによりそのウエハを把持し、まず、架台に固定してある位置矯正テーブルに1度移載する。直交する2方向に基準の押付部を有し、架台に固定してある位置決めテーブルで、その2方向にチップを機械的に押し付けて位置決めを行った後に、改めて別のロボットなどの移載手段により半導体チップを把持して半導体チップを所定の場所に移載している。
特開平09−036203号公報
上記従来のチップソーティング装置では、在庫となったランク最終シート上に搭載されたチップを払い出す出荷方法として、同一のランクシートを再編成してウエハチップの最小規定数量を確保した上で払い出しを行っているものの、この出荷方法では、少数ランクに対して在庫はなくならず、常に在庫を抱えた状態であり、何度も再編成する必要があった。
即ち、最小規定数量に満たないランク最終シート上のチップは在庫となっている。これと別バッチの同一ランクのランク最終シート上の在庫とを一緒にして再編成することにより、ランクシート上で最大規定数量にチップ数が到達した場合、または最小規定数量以上のチップの払い出し数量が確保てきた場合に払い出しできるが、再編成の度にチップは移載のためにピックアンドプレースされるためチップがダメージを受ける。
一方、特許文献1に開示されている上記従来のチップソーティング装置は、ソーティンング機構に関するものであって、チップ払い出しと在庫との関係については一切記載されていない。
本発明は、上記従来の問題を解決するもので、在庫の再編成をすることなく、再編成によるチップ移載時に生じるチップダメージを防止することができるチップソーティング装置およびこれを用いたチップソーティング方法、このチップソーティング方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体を提供することを目的とする。
本発明のチップソーティング装置は、個々にチップ固有の特性データを持つ母集団から規定のランク毎に分類するチップソーティング装置において、払い出すチップ数量について最小基準数に比べて少数のシートが発生しないように、該特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算手段と、演算した該ソート払い出し数量に基づいてソーティング処理を制御するソーティング制御手段とを有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明のチップソーティング装置におけるソーティング数量管理演算手段は、前記ソーティング制御手段が前記ソーティング処理を実行する前に、前記母集団の一部または全体に対して前記ソート数量に関する演算を前記規定のランク毎に実施する。
さらに、好ましくは、本発明のチップソーティング装置におけるソーティング数量管理演算手段は、前記ソーティング処理を行う1枚目のランクシートから最大基準数でソーティングを行うように前記ソート数量を演算し、最後から少なくとも2枚のランクシートに載せるチップ数を、残りの全チップ数/残りのランクシート枚数から平均化し、割り切れない余りのチップ数をいずれか少なくとも1枚のランクシートに加えるように該ソート数量を演算する。
さらに、好ましくは、本発明のチップソーティング装置におけるソーティング数量管理演算手段は、前記ソーティング処理を行う全てのランクシートに載せるランク別全チップ数量を、ランク別全チップ数/ランク別全ランクシート枚数から平均化し、割り切れない余りのチップ数をいずれか少なくとも1枚のランクシートに加えるように該ソート数量を演算する。
さらに、好ましくは、本発明のチップソーティング装置におけるソーティング処理前に、該ソーティング処理が行われるランク毎に必要なランクシートの数量を前記母集団のランク別全チップ数量から予め計算して該必要なランクシートの数量を準備するための装置セッティング手段をさらに有する。
さらに、好ましくは、本発明のチップソーティング装置におけるソーティング処理は、ウエハ切断後の多数の半導体チップが搭載される供給テーブル上から配列テーブル上のランクシートに搬送アームにより該半導体チップを規定のランク別に順次移し変える。
本発明のチップソーティング方法は、個々にチップ固有の特性データを持つ母集団から規定のランク毎に分類するチップソーティング方法において、ソーティング数量管理演算手段が、払い出すチップ数量について最小基準数に比べて少数のシートが発生しないように、該特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算工程と、ソーティング制御手段が、演算した該ソート払い出し数量に基づいてソーティング処理を制御するソーティング工程とを有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明のチップソーティング方法におけるソーティング数量管理演算工程は、前記ソーティング制御手段が前記ソーティング処理を実行する前に、ソーティング数量管理演算手段が前記母集団の一部または全体に対して前記ソート数量に関する演算を前記規定のランク毎に実施する。
さらに、好ましくは、本発明のチップソーティング方法におけるソーティング数量管理演算工程は、前記ソーティング処理を行う1枚目のランクシートから最大基準数でソーティングを行うように前記ソート数量を演算し、最後から少なくとも2枚のランクシートに載せるチップ数を、残りの全チップ数/残りのランクシート枚数から平均化し、割り切れない余りのチップ数をいずれか少なくとも1枚のランクシートに加えるように該ソート数量を演算する。
さらに、好ましくは、本発明のチップソーティング方法におけるソーティング数量管理演算工程は、前記ソーティング処理を行う全てのランクシートに載せるランク別全チップ数量を、ランク別全チップ数/ランク別全ランクシート枚数から平均化し、割り切れない余りのチップ数をいずれか少なくとも1枚のランクシートに加えるように前記ソート数量を演算する。
さらに、好ましくは、本発明のチップソーティング方法におけるソーティング処理前に、装置セッティング手段が、該ソーティング処理が行われるランク毎に必要なランクシートの数量を前記母集団のランク別全チップ数量から予め計算して該必要なランクシートの数量を準備するための装置セッティング工程をさらに有する。
本発明の制御プログラムは、本発明の上記チップソーティング方法の各工程をコンピュータに実行させるための処理手順が記述されたものであり、そのことにより上記目的が達成される。
本発明の可読記憶媒体は、本発明の上記制御プログラムが格納されたコンピュータ読み取り可能なものであり、そのことにより上記目的が達成される。
上記構成により、以下、本発明の作用を説明する。
本発明においては、個々にチップ固有の特性データを持つ母集団から規定のランク毎に分類するチップソーティング装置において、払い出すチップ数量を最小基準数に比べて少数のシートが発生しないように、特性データからソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算手段と、演算したソート払い出し数量に基づいてソーティング処理を制御するソーティング手段とを有する。
これによって、払い出すチップ数量を最小基準数に比べて少数のシートが発生しないように特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算結果に基づいてソーティング処理を制御するので、在庫の再編成をすることなく、再編成によるチップ移載時に生じるチップダメージを防止することが可能となる。
以上により、本発明によれば、チップ固有の特性データからランク毎のソート数量としてソート払い出し数量を割り振るため、在庫にはならず、従来のように在庫の再編成をすることもなく、再編成によるチップ移載時に生じるチップダメージを防止することができる。
本発明の実施形態1におけるチップソーティング装置の要部構成例を概略的に示す平面模式図である。 図1のチップソーティング装置におけるチップソーティング制御ハード構成図である。 ランクA〜Iに対するウエハ毎チップ数量、バッチ毎チップ数量および複数バッチ毎チップ数量を示す図表である。 ランクA〜Iに対するバッチ毎チップ数量を示すグラフである。 図1のチップソーティング装置における制御部の動作を説明するためのフローチャートである。 本発明の実施形態2におけるチップソーティング装置におけるチップソーティング制御ハード構成図である。 図6のチップソーティング装置における制御部の動作を説明するためのフローチャートである。 従来のチップソーティング装置の動作例を説明するためのフローチャートである。 従来のチップソーティング装置の別の動作例を説明するためのフローチャートである。
1、1A チップソーティング装置
2 供給テーブル
21 切断ウエハ
3 配列テーブル
31 ランクシート
4 搬送アーム
41 コレット
5 供給側画像処理部
6 配列側画像処理部
7 アンローダ部
8 アンローダ取出アーム
9、9A 制御装置
90 入力部
91 表示部
92、92A 制御部(CPU)
921 ソーティング数量管理最適化演算手段
922 装置セッティング手段
923 ソーティング手段
93 RAM
94 ROM
95 データベース
以下に、本発明のチップソーティング装置およびチップソーティング方法の実施形態1、2について図面を参照しながら詳細に説明する。なお、図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。
(実施形態1)
図1は、本発明の実施形態1におけるチップソーティング装置の要部構成例を概略的に示す平面模式図である。図2は、図1のチップソーティング装置におけるチップソーティング制御ハード構成図である。
図1において、本実施形態1のチップソーティング装置1は、粘着シート上に貼られた切断ウエハ21の多数の半導体チップとしてのLEDチップ(以下、単にチップという)が搭載された供給テーブル2と、例えば発光輝度の高いランクA、次に発光輝度が高いランクBなど使用用途に応じてランク別のランクシート31上にチップを順次配列するための配列テーブル3と、先端部に設けられたコレット41によりチップを吸引保持して、供給テーブル2から配列テーブル3上のランク別のランクシート31上に回動して搬送する搬送アーム4と、供給テーブル2上の切断ウエハ21を撮影する供給側画像処理部5と、配列テーブル3上のランクシート31に並べられた同一ランクのチップを撮影する配列側画像処理部6と、予備のランクシート31が搭載されたアンローダ部7と、アンローダ部7上の予備のランクシート31を配列テーブル3上に移し変えるアンローダ取出アーム8と、これらを制御して、個々に固有の特性データ(テスト結果)を持つ母集団から規定のランク毎に分類してチップを供給テーブル2から配列テーブル3に移し変えるように制御する制御装置9とを有している。
切断ウエハ21は、エキスパンド/テスト完了後の切断ウエハである。金属製のリングに粘着シートが張られており、この粘着シート面上の切断ウェハ21上の複数チップが貼り付けられた状態になっている。切断ウエハ21において、LEDチップの場合、ウエハ1枚でチップの載り数は30000〜120000程度である。
供給テーブル2は、X軸方向およびY軸方向に移動自在に構成されると共に、そのテーブル中心を回転中心として回転自在に構成されている。供給テーブル2のX軸方向の移動は、図示しない供給テーブルX軸用モータの回転駆動によって、供給テーブル2が搭載されたX軸用台座の移動と共に行われる。また、供給テーブル2のY軸方向の移動は、図示しない供給テーブルY軸用モータの回転駆動によって、供給テーブル2およびX軸用台座が搭載されたY軸用台座の移動と共に行われる。さらに、供給テーブル2の回転動作は、図示しない供給テーブルθ回転用モータの回転駆動により、供給テーブル2、X軸用台座およびY軸用台座が搭載されたθ回転用台座の回転と共に行われる。要するに、供給側画像処理部5からの供給側画像情報に基づいて位置決めされて、搬送アーム4のコレット41が来る位置に、同一ランクの次のチップが位置するように供給テーブル2が順次移動している。
配列テーブル3は、X軸方向およびY軸方向に移動自在に構成されると共に、そのテーブル中心を回転中心として回転自在に構成されている。配列テーブル3のX軸方向の移動は、図示しない配列テーブルX軸用モータの回転駆動によって、配列テーブル3が搭載されたX軸用台座のX軸方向の移動と共に行われる。また、配列テーブル3のY軸方向の移動は、図示しない配列テーブルY軸用モータの回転駆動によって、配列テーブル3およびそのX軸用台座が搭載されたY軸用台座のY軸方向の移動と共に行われる。さらに、配列テーブル3の回転動作は、図示しない配列テーブルθ回転用モータの回転駆動により、配列テーブル3、そのX軸用台座およびそのY軸用台座が搭載されたθ回転用台座の回転と共に行われる。要するに、配列側画像処理部6からの配列側画像情報に基づいて位置決めされて、搬送アーム4のコレット41がチップを運んで来る位置に、同一ランクの次のチップが配列されるように配列テーブル3が順次移動している。
搬送アーム4には、先端にチップを吸着して保持するコレット41が設けられ、搬送アーム4は回転自在に構成されてコレット41を供給テーブル2と配列テーブル3間で回動させると共に、コレット41を上下方向に移動自在に構成されている。搬送アーム4の上下方向の移動は、アームZ軸用モータの回転駆動によりラックとピニオンを介して行われる。また、搬送アーム4の回転動作は、アームθ回転用モータの回転駆動により歯車を介して行われる。
制御装置9は、図2に示すように、コンピュータシステムで構成されており、各種入力指令を可能とするキーボードやマウス、画面入力装置などの入力部90と、各種入力指令に応じて表示画面上に、初期画面、選択誘導画面および処理結果画面などの各種画像を表示可能とする表示部91と、全体的な制御と共にソーティング数量管理最適化演算処理およびソーティング処理を行う制御部92としてのCPU(中央演算処理装置)と、CPUの起動時にワークメモリとして働く一時記憶手段としてのRAM93と、CPUを動作させるための制御プログラムおよびこれに用いる各種データなどが記録されたコンピュータ読み取り可能な可読記録媒体(記憶手段)としてのROM94と、ウエハ上のチップアドレスに対応するように例えば光特性検査や電気特性検査におけるランク付け情報を記憶すると共にこれを参照可能とするためのランク分類済みのデータベース95とを有し、個々にチップ固有の特性データ(テスト結果;チップアドレスに対するランク情報)を持つ母集団から規定のランク毎にチップを分類するようにチップを供給テーブル2から配列テーブル3に移し変えるように制御する。なお、このデータベース95は、RAM93やROM94とは別に設けられているが、データベース95は、RAM93内にあってもよいし、ROM94内にあってもよい。
制御部92は、入力部90からの入力指令の他、ROM94内からRAM93内に読み出された制御プログラムおよびこれに用いる各種データに基づいて、払い出すチップ数量を最小基準数としての最小規定数量(ここでは1000個)に比べて少数のシートが発生しないように、チップの特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算手段としてのソーティング数量管理最適化演算手段921と、演算した該ソート払い出し数量に基づいてチップソーティング処理を制御するソーティング制御手段としてのソーティング手段923とを有している。
ROM94は、ハードディスク、光ディスク、磁気ディスクおよびICメモリなどの可読記録媒体(記憶手段)で構成されている。この制御プログラムおよびこれに用いる各種データは、携帯自在な光ディスク、磁気ディスクおよびICメモリなどからROM94にダウンロードされてもよいし、コンピュータのハードディスクからROM94にダウンロードされてもよいし、無線または有線、インターネットなどを介してROM94にダウンロードされてもよい。
ここで、ソーティング数量管理最適化演算手段921によりソーティング処理に移行する前に事前に演算するソーティング数量管理最適化演算処理についてさらに詳細に説明する。
要するに、ソーティング数量管理最適化演算手段921は、ソーティング手段923がソーティング処理を実行する前に、チップ固有の特性データ(テスト結果;チップアドレスに対するランク情報)の母集団の一部または全体に対してソート数量に関する演算を規定のランク毎に実施する。
ソーティングとは、分割ウエハ21からの同一ランクのチップをランク毎に配列テーブル3上のランクシート31上にピックアップアンドプレースして順次配列することである。
ランクシート31とは、ランク毎にソーティングされた配列テーブル3上のシートである。ランクの分類数分シートが存在する。装置によっては、予備のランクシートも搭載できるようになっている。
ランク分類済みのデータベース95とは、テストデータ結果を含むマップデータであって、チップアドレスに対するランク情報として、規定の分類によってランク分けされたデータが記録されている。チップアドレスに対応してランク分けされてランク分類済みのデータベース95に記憶されている。
バッチとは、一まとまりの処理における複数枚のウェハ枚数単位のことである。ここでは1バッチがウエハ12枚(または25枚)としている。
チップ固有の特性データの母集団の一部または全体について、チップ個々にランク分類されている。バッチ単位で考えると、ウェハ1枚分の特性データは母集団の一部であり、バッチ1回分(ウェハ12枚)の特性データの集合データは母集団の全部である。
最小規定数量とは、最小基準数量であり、後半組立における必要最小単位により決定される。ここではチップ数量が例えば1000個としている。チップ数量が規定数量以下だと在庫となる。
最大規定数量とは、最大基準数量であり、払い出しスペース(ランクシート31上のチップを配列させる領域)で決まる数量である。ここではチップ数量が例えば10000個としている。搭載面積に対するチップ面積と配列の間隔で数量の上限が決まる。
最大規定数量に到達すると自動で払い出しが行われるが、バッチの最後では、従来、最小規定数量以下のランクシート31が払い出しできずに在庫となる場合があった。
ランクシート31上で最大規定数量(ここでは10000個)に同一ランクのチップ数が到達した場合、または最小規定数量(ここでは1000個)以上のウエハチップの払い出し数量が確保てきた場合に払い出しができるが、ランクシート上でチップ数が最小規定数量に満たない場合は払い出しができずに在庫となる。これを本実施形態1のチップソーティング装置1を用いて、チップが在庫とならないようにチップのソート数量を管理している。これについて図3〜図5を用いてさらに詳細に説明する。
図3は、ランクA〜Iに対するウエハ毎チップ数量、バッチ毎チップ数量および複数バッチ毎チップ数量を示す図表である。図4は、ランクA〜Iに対するバッチ毎チップ数量を示すグラフである。
図3および図4に示すように、ランクAに対してウエハ単位ではチップ払い出し数量には満たないが、バッチ単位(ウエハ12枚)ではチップ数量が6000個で1枚のランクシート31毎にチップが1000個として6枚のランクシート31で払い出しが可能である。
また、ランクBに対して、バッチ単位(ウエハ12枚)では最初のランクシート31でチップ10000個払い出し、2枚目のランクシート31でチップ999個となり、これはチップ数量が最小規定数量の1000個に満たない場合に該当して払い出しができず在庫となる。これを防止するために、本実施形態1のチップソーティング装置1の演算処理について後述する。
さらに、ランクIに対してバッチ単位(ウエハ12枚)でチップ数量が300個でチップ払い出し数量の1000個には満たず、複数バッチ単位ではチップ数量が1300個でチップ払い出し数量1000個以上になって払い出しが可能となる。
ランクBに対して、本実施形態1のチップソーティング装置1の演算処理について説明する。即ち、払い出す数量を最小基準数に比べて少量数のランクシート31が発生しないように、チップの特性データからソート数量としてソート払い出し数量を計算してソート払い出しを実行する。前述したが、ソーティング処理を実行する前に、ランク分類済みデータベース95において、チップの特性データの母集団の一部または全体に対して、ソート数量に関する演算を実施する。
具体的には、ソーティング数量管理最適化演算手段921は、ソーティング処理を行う1枚目のランクシート31から最大基準数(最大規定数量)までソーティング(ここでは10000個)を行い、最後から少なくとも2枚のランクシート31に載せるチップ数量を、残りの全チップ数/残りのランクシート枚数から平均化し、割り切れない余りのチップ数を残りのランクシート枚数のうちの少なくとも1枚のランクシート31に加える。ソーティング手段923は、残りの全チップ数量を平均化して余りを加えたソート払い出し数量に基づいてチップソーティング処理を制御する。
または、ソーティング数量管理最適化演算手段921は、チップソーティング処理を行う全てのランクシート31に載せる全チップ数量を、ランク別全チップ数/ランク別全ランクシート枚数から平均化し、割り切れない余りのチップ数をいずれか少なくとも1枚のランクシートに加える。ソーティング手段923は、全チップ数量を平均化して余りを加えたソート払い出し数量に基づいてチップソーティング処理を制御する。
例えば、先頭の1枚目のランクシート31から最大規定数量(ここでは10000個)までソーティングを行い、最後2枚のランクシート31に載せるチップ数量を平均化する。この場合、バッチ単位(ウエハ12枚)でランクBのチップ数量が10999個の場合には、先頭の1枚目のランクシート31にはチップ数量が5500個搭載され、2枚目のランクシート31にはチップ数量が5499個搭載される。これらの2枚のランクシート31は全て払い出し処理が可能となる。これらはバッチ全体を平均化する処理と同じになっている。
また、例えば、バッチ単位(ウエハ12枚)で所定ランクのチップ数量が20999個の場合には、先頭の1枚目のランクシート31にはチップ数量が10000個搭載され、2枚目のランクシート31には5500個搭載され、3枚目のランクシート31にはチップ数量が5499個搭載される。最後から2枚目と3枚目の各ランクシート31上のチップ個数は割り切れない場合には前後いずれかのランクシート31上のチップ個数は余りの1個多いかまたは1個少なくなるようにチップを搭載する。要するに、最後から2枚のランクシート31において、最大規定数量(ここでは10000個)を1枚含むチップ数量を2枚の各ランクシート31に割り振っている。
さらに、例えば、先頭の1枚目のランクシート31から最大規定数量(ここでは10000個)までソーティングを行い、最後3枚のランクシート31に載せるチップ数を平均化する。この場合、バッチ単位(ウエハ12枚)でランクBのチップ数量が10999個の場合には、先頭の1枚目のランクシート31にはチップ数量が3667個搭載され、2枚目のランクシート31にはチップ数量が3666個搭載され、3枚目のランクシート31にはチップ数量が3666個搭載される。これらの3枚のランクシート31は全て払い出し処理が可能となる。これらはバッチ全体を平均化する処理と同じになっている。
また、例えば、バッチ単位(ウエハ12枚)で所定ランクのチップ数量が20999個の場合に、先頭の1枚目のランクシート31にはチップ数量が10000個搭載され、2枚目のランクシート31には3667個搭載され、3枚目のランクシート31にはチップ数量が3666個搭載され、4枚目のランクシート31にはチップ数量が3666個搭載される。2枚目〜4枚目の各ランクシート31上のチップ個数が割り切れない場合には前中後いずれかのランクシート31上のチップ個数は余りの1個多いかまたは1個少なくなるようにチップを搭載する。要するに、最後から3枚のランクシート31において、最大規定数量(ここでは10000個)を1枚含むチップ数量を3枚の各ランクシート31に割り振っている。
上記構成により、以下その動作を説明する。
図5は、図1のチップソーティング装置における制御部の動作を説明するためのフローチャートである。
図5に示すように、ウエハ上のチップアドレスに対応するように例えば光特性検査や電気特性検査におけるランク付け情報がランク分類済みのデータベース95に記憶されている。
まず、ステップS1でソーティング数量管理最適化演算手段921がソーティング数量管理最適化演算処理を行う。即ち、ソータで払い出す数量を少量数シートが発生しないようにウエハマップ上のテスト結果から最適なソート払い出しチップ数量を計算してムダがでないソート払い出しを実現する。要するに、最小規定数量(ここでは例えば1000個)以下のランクシート31が発生しないように、同一ランクのチップ総数から、ランクシート枚数当たりの払い出し数量を事前に計算して求めておく。
具体的には、バッチ単位(ウエハ12枚)でランクBのチップ数量が10999個の場合、例えば1枚目のランクシート31上にチップ数量が5999個搭載し、2枚目のランクシート31上にチップ数量が5000個搭載するように2枚のランクシート31上にチップ数量を割り振っている。これによって、払い出し数量(1000個以上)でのランクシート31を2枚作ることにより、最小規定数量以下のランクシート31を出さないようにして在庫が出ないようにすることができる。
次に、ステップS2で光特性検査や電気特性検査におけるランク毎にソーティング手段923がソーティング処理を行う。即ち、ランク分類済みのデータベース95からのランク毎のチップアドレスに基づいて、供給テーブル2上の供給シート上の切断ウエハから同一ランクのチップを選択して、別の配列テーブル3上のランクシート31上に順次並べて移載する。
続いて、ステップS3で払い出し処理を行う。即ち、ランクシート31上で最大規定数量にチップ数が到達しているかまたは、ランク最終シートおよびランク最終シートから一つ手前のランクシート31上で最小規定数量(ここでは1000個)以上のチップの払い出し数量が確保てきているので在庫となることなく全て払い出しが行われる。
その後、ステップS4で全処理が完了したかどうかを判定し、ステップS4で全処理が完了していれば(YES)、処理を終了する。また、ステップS4で全処理が完了していなければ(NO)、次にステップS1に戻って次のソーティング数量管理最適化演算処理に移行する。
要するに、チップソーティング方法は、ソーティング数量管理演算手段921が、払い出すチップ数量について最小基準数に比べて少数のシートが発生しないように、特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算工程と、ソーティング手段923が、演算した該ソート払い出し数量に基づいてソーティング処理を制御するソーティング工程とを有している。
以上により、本実施形態1によれば、払い出すチップ数量について最小基準数に比べて少数のシートが発生しないように、特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算手段921と、演算した該ソート払い出し数量に基づいてソーティング処理を制御するソーティング手段923とを有している。
これによって、ソーティング処理を開始する前に、最小規定数量に満たないランクシート31が発生しないように、同一ランクのチップ総数からランク別に払い出し数量(ソート数/ランクシート)を計算する。
したがって、払い出すチップ数量を最小基準数に比べて少数のシートが発生しないように特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算結果に基づいてソーティング処理を制御するため、在庫にはならず、従来のように在庫の再編成をすることなく、再編成によるチップ移載時に生じるチップダメージを防止することができる。
さらに、在庫をストックし続けることを防止できるため、スループットを改善することができると共に、在庫管理費(工数)を削減することができる。
(実施形態2)
図6は、本発明の実施形態2におけるチップソーティング装置におけるチップソーティング制御ハード構成図である。なお、図1および図2の構成部材と同一の作用効果を奏する構成部材には同一の符号を付して説明する。
図6において、本実施形態2のチップソーティング装置1Aにおける制御装置9Aは、コンピュータシステムで構成されており、各種入力指令を可能とするキーボードやマウス、画面入力装置などの入力部90と、各種入力指令に応じて表示画面上に、初期画面、選択誘導画面および処理結果画面などの各種画像を表示可能とする表示部91と、全体的な制御を行う制御部92AとしてのCPU(中央演算処理装置)と、CPUの起動時にワークメモリとして働く一時記憶手段としてのRAM93と、CPUを動作させるための制御プログラムおよびこれに用いる各種データなどが記録されたコンピュータ読み取り可能な可読記録媒体(記憶手段)としてのROM94と、ウエハ上のチップアドレスに対応するように例えば光特性検査や電気特性検査におけるランク付け情報を記憶すると共にこれを参照可能とするためのランク分類済みのデータベース95とを有し、個々にチップ固有の特性データ(テスト結果;チップアドレスに対するランク情報)を持つ母集団(試験結果情報)から規定のランク毎に分類してチップを供給テーブル2から配列テーブル3に移し変えるように制御する。なお、このデータベース95は、RAM93やROM94とは別に設けられているが、データベース95は、RAM93内にあってもよいし、ROM94内にあってもよい。
制御装置92Aは、入力部90からの入力指令の他、ROM94内からRAM93内に読み出された制御プログラムおよびこれに用いる各種データに基づいて、払い出すチップ数量を最小基準数としての最小規定数量(ここでは1000個)に比べて少数のシートが発生しないように、チップの特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算手段としてのソーティング数量管理最適化演算手段921と、ランク毎に必要な一または複数枚のランクシート31の数量を予め計算して準備するための装置セッティング手段922と、演算した該ソート払い出し数量に基づいてチップソーティング処理を制御するソーティング制御手段としてのソーティング手段923とを有している。
上記構成により、以下、その動作について説明する。
図7は、図6のチップソーティング装置1Aにおける制御部92Aの動作を説明するためのフローチャートである。
図7に示すように、ウエハ上のチップアドレスに対応するように例えば光特性検査や電気特性検査におけるランク付け情報がランク分類済みのデータベース95に記憶されている。
まず、ステップS11でソーティング数量管理最適化演算手段921がソーティング数量管理最適化演算処理を行う。即ち、ソータで払い出す数量を少量数シートが発生しないようにテスト結果から最適なソート払い出しチップ数量を予め計算してムダがでないソート払い出しを実現する。要するに、最小規定数量(ここでは例えば1000個)以下のランクシート31が発生しないように、同一ランクのチップ総数から、各ランクシート31のそれぞれの払い出し数量を事前に計算して求めておく。
具体的には、バッチ単位(ウエハ12枚)でランクBのチップ数量が10999個の場合、例えば1枚目のランクシート31上にチップ数量が5999個搭載し、2枚目のランクシート31上にチップ数量が5000個搭載するように2枚のランクシート31上にチップ数量を割り振っている。これによって、払い出し数量(1000個以上)でのランクシート31を2枚作ることにより、最小規定数量以下のランクシート31を出さないようにして在庫が出ないようにすることができる。
次に、ステップS12で装置セッティング手段922が装置セッティング処理を行う。即ち、ランク毎に必要な一または複数枚のランクシート31の数量を予め計算して準備しておく。
続いて、ステップS13で光特性検査や電気特性検査におけるランク毎にソーティング手段923がソーティング処理を行う。即ち、ランク分類済みのデータベース95からのランク毎のチップアドレスに基づいて、供給テーブル2上の供給シート上の切断ウエハから同一ランクのチップを選択して、別の配列テーブル3上のランクシート31上に順次並べて移載する。
その後、ステップS14で払い出し処理を行う。即ち、ランクシート31上で最大規定数量にチップ数が到達しているかまたは、ランク最終シートおよびランク最終シートから一つ手前のランクシート31上で最小規定数量(ここでは1000個)以上のチップの払い出し数量が確保てきているので払い出しが行われる。
さらに、ステップS15で全処理が完了したかどうかを判定し、ステップS15で全処理が完了していれば(YES)、処理を終了する。また、ステップS15で全処理が完了していなければ(NO)、次にステップS11に戻って次のソーティング数量管理最適化演算処理に移行する。
要するに、チップソーティング方法は、ソーティング数量管理演算手段921が、払い出すチップ数量について最小基準数に比べて少数のシートが発生しないように、特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算工程と、装置セッティング手段922が、ソーティング処理が行われるランク毎に必要なランクシートの数量を母集団のランク別全チップ数量から予め計算して必要なランクシートの数量を準備するための装置セッティング工程と、ソーティング手段923が、演算した該ソート払い出し数量に基づいてソーティング処理を制御するソーティング工程とを有している。
以上により、本実施形態2によれば、払い出すチップ数量を最小基準数に比べて少数のシートが発生しないように特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算結果に基づいてソーティング処理を制御するため、在庫にはならず、従来のように在庫の再編成をすることなく、再編成によるチップ移載時に生じるチップダメージを防止することができる。
特に、本実施形態2では、ランクシート31の予備がなくなると、従来は、チップソーティング装置を一旦止めて、足りなくなったランクのランクシートを補充してからチップソーティング装置を再起動させる必要があったが、その必要はなくなる。即ち、チップソーティング装置の一時停止および再起動を防止することができる。
以上のように、本発明の好ましい実施形態1、2を用いて本発明を例示してきたが、本発明は、この実施形態1、2に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1、2の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、ウエハが切断されて粘着シート上に貼り付けられた多数の半導体チップが搭載される供給テーブル上から例えばランク別の配列テーブル上に半導体チップを順次移し変えるチップソーティング装置およびこれを用いたチップソーティング方法、このチップソーティング方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム、この制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の分野において、チップ固有の特性データからランク毎のソート数量としてソート払い出し数量を割り振るため、在庫にはならず、従来のように在庫の再編成をすることもなく、再編成によるチップ移載時に生じるチップダメージを防止することができる。

Claims (13)

  1. 個々にチップ固有の特性データを持つ母集団から規定のランク毎に分類するチップソーティング装置において、
    払い出すチップ数量について最小基準数に比べて少数のシートが発生しないように、該特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算手段と、
    演算した該ソート払い出し数量に基づいてソーティング処理を制御するソーティング制御手段とを有するチップソーティング装置。
  2. 前記ソーティング数量管理演算手段は、前記ソーティング制御手段が前記ソーティング処理を実行する前に、前記母集団の一部または全体に対して前記ソート数量に関する演算を前記規定のランク毎に実施する請求項1に記載のチップソーティング装置。
  3. 前記ソーティング数量管理演算手段は、前記ソーティング処理を行う1枚目のランクシートから最大基準数でソーティングを行うように前記ソート数量を演算し、最後から少なくとも2枚のランクシートに載せるチップ数を、残りの全チップ数/残りのランクシート枚数から平均化し、割り切れない余りのチップ数をいずれか少なくとも1枚のランクシートに加えるように該ソート数量を演算する請求項2に記載のチップソーティング装置。
  4. 前記ソーティング数量管理演算手段は、前記ソーティング処理を行う全てのランクシートに載せるランク別全チップ数量を、ランク別全チップ数/ランク別全ランクシート枚数から平均化し、割り切れない余りのチップ数をいずれか少なくとも1枚のランクシートに加えるように該ソート数量を演算する請求項2に記載のチップソーティング装置。
  5. 前記ソーティング処理前に、該ソーティング処理が行われるランク毎に必要なランクシートの数量を前記母集団のランク別全チップ数量から予め計算して該必要なランクシートの数量を準備するための装置セッティング手段をさらに有する請求項1に記載のチップソーティング装置。
  6. 前記ソーティング処理は、ウエハ切断後の多数の半導体チップが搭載される供給テーブル上から配列テーブル上のランクシートに搬送アームにより該半導体チップを規定のランク別に順次移し変える請求項1に記載のチップソーティング装置。
  7. 個々にチップ固有の特性データを持つ母集団から規定のランク毎に分類するチップソーティング方法において、
    ソーティング数量管理演算手段が、払い出すチップ数量について最小基準数に比べて少数のシートが発生しないように、該特性データからランク毎のソート数量としてソート払い出し数量を割り振る演算を行うソーティング数量管理演算工程と、
    ソーティング制御手段が、演算した該ソート払い出し数量に基づいてソーティング処理を制御するソーティング工程とを有するチップソーティング方法。
  8. 前記ソーティング数量管理演算工程は、前記ソーティング制御手段が前記ソーティング処理を実行する前に、ソーティング数量管理演算手段が前記母集団の一部または全体に対して前記ソート数量に関する演算を前記規定のランク毎に実施する請求項7に記載のチップソーティング方法。
  9. 前記ソーティング数量管理演算工程は、前記ソーティング処理を行う1枚目のランクシートから最大基準数でソーティングを行うように前記ソート数量を演算し、最後から少なくとも2枚のランクシートに載せるチップ数を、残りの全チップ数/残りのランクシート枚数から平均化し、割り切れない余りのチップ数をいずれか少なくとも1枚のランクシートに加えるように該ソート数量を演算する請求項8に記載のチップソーティング方法。
  10. 前記ソーティング数量管理演算工程は、前記ソーティング処理を行う全てのランクシートに載せるランク別全チップ数量を、ランク別全チップ数/ランク別全ランクシート枚数から平均化し、割り切れない余りのチップ数をいずれか少なくとも1枚のランクシートに加えるように前記ソート数量を演算する請求項8に記載のチップソーティング方法。
  11. 前記ソーティング処理前に、装置セッティング手段が、該ソーティング処理が行われるランク毎に必要なランクシートの数量を前記母集団のランク別全チップ数量から予め計算して該必要なランクシートの数量を準備するための装置セッティング工程をさらに有する請求項7に記載のチップソーティング方法。
  12. 請求項7〜11のいずれかに記載のチップソーティング方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラム。
  13. 請求項12に記載の制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体。
JP2014512314A 2012-04-27 2013-03-18 チップソーティング装置およびチップソーティング方法、制御プログラム、可読記憶媒体 Expired - Fee Related JP5941982B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012103500 2012-04-27
JP2012103500 2012-04-27
PCT/JP2013/001844 WO2013161173A1 (ja) 2012-04-27 2013-03-18 チップソーティング装置およびチップソーティング方法、制御プログラム、可読記憶媒体

Publications (2)

Publication Number Publication Date
JPWO2013161173A1 JPWO2013161173A1 (ja) 2015-12-21
JP5941982B2 true JP5941982B2 (ja) 2016-06-29

Family

ID=49482531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014512314A Expired - Fee Related JP5941982B2 (ja) 2012-04-27 2013-03-18 チップソーティング装置およびチップソーティング方法、制御プログラム、可読記憶媒体

Country Status (4)

Country Link
JP (1) JP5941982B2 (ja)
CN (1) CN104254911B (ja)
TW (1) TWI601224B (ja)
WO (1) WO2013161173A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3594995B1 (en) * 2017-03-09 2021-04-21 Fuji Corporation Wafer feed device
EP3594996B1 (en) * 2017-03-09 2021-06-30 Fuji Corporation Component mounting machine
CN109830447B (zh) * 2019-01-17 2020-11-27 深圳赛意法微电子有限公司 半导体晶圆芯片分选方法、半导体产品的封装方法及系统
CN112612660B (zh) * 2020-12-16 2024-02-13 海光信息技术股份有限公司 规格信息数据库创建方法、芯片挑选方法及装置和系统
CN113387167B (zh) * 2021-06-18 2023-04-28 上海金东唐科技有限公司 激光芯片的处理方法、装置及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01172536A (ja) * 1987-12-25 1989-07-07 Daihatsu Motor Co Ltd 断熱、耐熱性セラミックス多孔体複合金属材料
JPH04343485A (ja) * 1991-05-21 1992-11-30 Dowa Mining Co Ltd 半導体ペレット選別装置
JPH0936203A (ja) * 1995-07-20 1997-02-07 Canon Inc 移動体装置及びその制御方法
JPH10144741A (ja) * 1996-11-07 1998-05-29 Rohm Co Ltd Icチップの性能分類方法および装置
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
AT6405U1 (de) * 2002-06-05 2003-10-27 Card Casinos Austria Res & Dev Chipsortiervorrichtung
TW200848722A (en) * 2007-06-15 2008-12-16 King Yuan Electronics Co Ltd Automatic optical inspection device
JP4931710B2 (ja) * 2007-06-29 2012-05-16 株式会社リコー ウエハにおける良品チップ分類方法、それを用いたチップ品質判定方法、ならびにチップ分類プログラム、チップ品質判定プログラム、マーキング機構及び半導体装置の製造方法

Also Published As

Publication number Publication date
TWI601224B (zh) 2017-10-01
TW201351539A (zh) 2013-12-16
WO2013161173A1 (ja) 2013-10-31
CN104254911A (zh) 2014-12-31
CN104254911B (zh) 2016-07-06
JPWO2013161173A1 (ja) 2015-12-21

Similar Documents

Publication Publication Date Title
JP5941982B2 (ja) チップソーティング装置およびチップソーティング方法、制御プログラム、可読記憶媒体
CN1159663C (zh) 数据库储库及其访问管理方法
JP4796461B2 (ja) 実装機の部品管理装置および部品管理方法
CN1091258C (zh) 半导体器件搬送处理装置
TWI455666B (zh) 轉換支援裝置
KR20090118979A (ko) 재고 주문용 팔레트의 어셈블링 방법 및 시스템
JP6950738B2 (ja) 生産計画生成装置、生産計画生成プログラム及び生産計画生成方法
WO2023065605A1 (zh) 立体分拣控制方法、立体分拣机器人和相关设备
US20010047222A1 (en) Reticle management system
CN114585982A (zh) 配置辅助方法、学习完毕模型的生成方法、程序、配置辅助系统以及作业系统
JP4796462B2 (ja) 実装機の部品集合体割付方法および部品集合体割付装置、実装機
US8712569B2 (en) System for determining potential lot consolidation during manufacturing
US10884337B2 (en) Substrate processing apparatus and substrate processing method
JP5038970B2 (ja) 実装条件決定方法、実装条件決定装置、部品実装方法、部品実装機およびプログラム
JP6788728B2 (ja) 生産管理装置
JP4101618B2 (ja) チップピックアップ方法およびチップピックアップ装置
WO2018163388A1 (ja) 部品装着機
JPH10224098A (ja) 部品実装装置及び不良部品回収方法
JPH07276164A (ja) 部品取出し制御装置
JP2002185200A (ja) 電子部品実装方法
WO2024023926A1 (ja) 表面実装機及び表面実装方法
JP6855113B2 (ja) 部品データ変換支援装置、部品データ変換支援方法、部品データ変換支援プログラム、記録媒体
JP6621964B1 (ja) 半導体装置の組立システム、半導体装置の組立方法を用いた半導体装置の製造方法、及び半導体装置の組立プログラム
JP7457938B2 (ja) 配置支援方法、プログラム、配置支援システム及び作業システム
WO2019162985A1 (ja) 実装手順決定装置、実装手順決定方法、実装手順決定プログラム、記録媒体、部品実装システム

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20151002

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5941982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees