JP6621964B1 - 半導体装置の組立システム、半導体装置の組立方法を用いた半導体装置の製造方法、及び半導体装置の組立プログラム - Google Patents
半導体装置の組立システム、半導体装置の組立方法を用いた半導体装置の製造方法、及び半導体装置の組立プログラム Download PDFInfo
- Publication number
- JP6621964B1 JP6621964B1 JP2019515547A JP2019515547A JP6621964B1 JP 6621964 B1 JP6621964 B1 JP 6621964B1 JP 2019515547 A JP2019515547 A JP 2019515547A JP 2019515547 A JP2019515547 A JP 2019515547A JP 6621964 B1 JP6621964 B1 JP 6621964B1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- inspection
- verification
- assembly
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 28
- 238000012795 verification Methods 0.000 claims abstract description 161
- 238000007689 inspection Methods 0.000 claims abstract description 143
- 230000007246 mechanism Effects 0.000 claims abstract description 65
- 238000003860 storage Methods 0.000 claims abstract description 19
- 238000003909 pattern recognition Methods 0.000 claims description 10
- 230000007547 defect Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000012790 confirmation Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- YREOLPGEVLLKMB-UHFFFAOYSA-N 3-methylpyridin-1-ium-2-amine bromide hydrate Chemical compound O.[Br-].Cc1ccc[nH+]c1N YREOLPGEVLLKMB-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
2 ベリファイ管理部
3 マップ管理部
4 検査機構
5 位置特定部
6 付加情報記憶部
7 結果記録部
8 設定部
9 要求部
11 ベリファイデータ保持部
12 パターン認識部
13 データ整理部
14 表示部
15 結果入力部
Claims (15)
- 検査機構により検査を行った個片体を用いて半導体装置を組立てる組立装置を備えた半導体装置の組立システムにおいて、
検査機構の検査により再検査であるベリファイが必要とされた個片体の、ベリファイに必要な付加情報を記憶する付加情報記憶部を備え、
前記半導体装置の組立装置は、検査機構の検査によりベリファイが必要とされた個片体の付加情報を前記付加情報記憶部に通知して、少なくとも次の検査対象となる個片体の検査又は組立終了時までの間は、ベリファイが必要とされた個片体を組立に使用しないことを特徴とする半導体装置の組立システム。 - ベリファイ実行後の個片体のベリファイ情報を記録する結果記録部を備えたことを特徴とする請求項1に記載の半導体装置の組立システム。
- 検査機構により検査を行った個片体を用いて半導体装置を組立てる組立装置を備えた半導体装置の組立システムにおいて、
検査機構の検査により再検査であるベリファイが必要とされた個片体の、ベリファイに必要な付加情報を表示する表示部を備え、
検査機構の検査によりベリファイが必要とされた個片体を、少なくとも次の検査対象となる個片体の検査又は組立終了時までの間は組立に使用しないことを特徴とする半導体装置の組立システム。 - 前記表示部は、ベリファイ実行後の個片体のベリファイ情報の結果を入力するベリファイ結果入力部を表示することを特徴とする請求項3に記載の半導体装置の組立システム。
- 前記表示部は、ベリファイが必要とされた個片体の情報と、前記ベリファイ結果入力部とを同時に表示し、表示されている個片体のベリファイ結果が結果入力部に入力されると、次のベリファイが必要な個片体の情報に表示を切り替えることを特徴とする請求項4に記載の半導体装置の組立システム。
- ベリファイが必要な個片体の情報を整理するデータ整理部を備え、前記データ整理部は、ベリファイが必要な個片体を前記組立装置の稼働率が高くなるよう順位づけし、順位づけされた情報に基づいて前記表示部に表示すべき個片体の表示順序を決定することを特徴とする請求項3から請求項5のいずれか1項に記載の半導体装置の組立システム。
- ベリファイが必要な個片体の情報を整理するデータ整理部を備え、前記データ整理部は、ベリファイが必要な個片体を付加情報に基づいて順位づけし、順位づけされた情報に基づいて前記表示部に表示すべき個片体の表示順序を決定することを特徴とする請求項3から請求項5のいずれか1項に記載の半導体装置の組立システム。
- ベリファイを要求するための設定を行うベリファイ要求設定部を備え、前記ベリファイ要求設定部に設定された条件を満たしたときに、ベリファイの要求、警告、半導体装置の組立装置のエラー停止の少なくともいずれかを行うことを特徴とする請求項1から請求項7のいずれか1項に記載の半導体装置の組立システム。
- ベリファイが必要とされた個片体の発生パターンを認識するパターン認識部を備え、前記ベリファイ要求設定部に設定された発生パターンに該当したときに、ベリファイの要求、警告、半導体装置の組立装置のエラー停止の少なくともいずれかを行うことを特徴とする請求項8に記載の半導体装置の組立システム。
- 個片体の集合体であるワークのマップ情報を有するマップ管理部を備え、マップ管理部は、ベリファイが必要な個片体の情報を記憶するベリファイデータ保持部を有することを特徴とする請求項1から請求項9のいずれか1項に記載の半導体装置の組立システム。
- 前記付加情報は、個片体の集合体であるワークの情報、前記半導体装置の組立装置の情報、前記検査機構の検査状態の情報、前記検査機構による検査結果の情報、前記検査機構による検査以外での個片体の情報のいずれかであることを特徴とする請求項1から請求項10のいずれか1項に記載の半導体装置の組立システム。
- 複数の半導体装置の組立装置を備えたことを特徴とする請求項1から請求項11のいずれか1項に記載の半導体装置の組立システム。
- 前記半導体装置の組立装置は、ダイボンダであることを特徴とする請求項1から請求項12のいずれか1項に記載の半導体装置の組立システム。
- 半導体装置を組立てる組立装置にて個片体の検査を行い、検査された個片体を用いて半導体装置を組立てる半導体装置の組立方法を用いた半導体装置の製造方法において、
個片体の検査を実行し、
前記検査により再検査であるベリファイが必要な個片体の、ベリファイに必要な付加情報を記憶し、前記組立装置は、ベリファイが必要とされた個片体を、少なくとも次の検査対象となる個片体の検査又は組立終了時までの間は組立に使用しないことを特徴とする半導体装置の組立方法を用いた半導体装置の製造方法。 - 半導体装置を組立てる組立装置にて個片体の検査を行い、検査された個片体を用いて半導体装置を組立装置に組立てさせる半導体装置の組立プログラムにおいて、
個片体の検査を実行するステップと、
前記検査により再検査であるベリファイが必要とされた個片体の、ベリファイに必要な付加情報を記憶し、前記組立装置は、ベリファイが必要な個片体を、少なくとも次の検査対象となる個片体の検査又は組立終了時までの間は組立に使用しないステップとを備えたことを特徴とする半導体装置の組立プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/011097 WO2020188678A1 (ja) | 2019-03-18 | 2019-03-18 | 半導体装置の組立システム、半導体装置の組立方法、及び半導体装置の組立プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6621964B1 true JP6621964B1 (ja) | 2019-12-18 |
JPWO2020188678A1 JPWO2020188678A1 (ja) | 2021-04-01 |
Family
ID=68917213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019515547A Active JP6621964B1 (ja) | 2019-03-18 | 2019-03-18 | 半導体装置の組立システム、半導体装置の組立方法を用いた半導体装置の製造方法、及び半導体装置の組立プログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6621964B1 (ja) |
WO (1) | WO2020188678A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0214538A (ja) * | 1988-07-01 | 1990-01-18 | Tokyo Electron Ltd | 検査装置 |
JPH07147303A (ja) * | 1993-06-10 | 1995-06-06 | Xilinx Inc | ウエハ上のダイ試験方法及びウエハのソート方法 |
JPH0997820A (ja) * | 1995-09-28 | 1997-04-08 | Nec Kyushu Ltd | 半導体ウェハー |
JP2004055837A (ja) * | 2002-07-19 | 2004-02-19 | Nec Kyushu Ltd | プローバ装置及び半導体装置の検査方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194632A (ja) * | 1986-02-21 | 1987-08-27 | Hitachi Ltd | 製造装置 |
JPH0719821B2 (ja) * | 1987-11-10 | 1995-03-06 | 東京エレクトロン株式会社 | 検査方法 |
JP2007235031A (ja) * | 2006-03-03 | 2007-09-13 | Advantest Corp | 半導体試験装置 |
WO2013161061A1 (ja) * | 2012-04-27 | 2013-10-31 | 富士機械製造株式会社 | ダイ実装システムのウエハマップ管理装置及びダイ実装方法 |
JP7029900B2 (ja) * | 2017-08-03 | 2022-03-04 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
-
2019
- 2019-03-18 JP JP2019515547A patent/JP6621964B1/ja active Active
- 2019-03-18 WO PCT/JP2019/011097 patent/WO2020188678A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0214538A (ja) * | 1988-07-01 | 1990-01-18 | Tokyo Electron Ltd | 検査装置 |
JPH07147303A (ja) * | 1993-06-10 | 1995-06-06 | Xilinx Inc | ウエハ上のダイ試験方法及びウエハのソート方法 |
JPH0997820A (ja) * | 1995-09-28 | 1997-04-08 | Nec Kyushu Ltd | 半導体ウェハー |
JP2004055837A (ja) * | 2002-07-19 | 2004-02-19 | Nec Kyushu Ltd | プローバ装置及び半導体装置の検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020188678A1 (ja) | 2021-04-01 |
WO2020188678A1 (ja) | 2020-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5968705B2 (ja) | 半導体装置の製造方法 | |
JP4767995B2 (ja) | 部品実装方法、部品実装機、実装条件決定方法、実装条件決定装置およびプログラム | |
TW518645B (en) | Method and system of automatic wafer manufacture quality control | |
TWI621191B (zh) | 晶圓測試機台的遠端監控方法及系統 | |
JP2010271165A (ja) | プリント基板の検査装置 | |
KR20060123214A (ko) | 개선된 설정 및 작동공정을 갖는 픽업 배치장치 | |
TWI601224B (zh) | Wafer classification device and wafer classification method, control program product, readable storage medium | |
JP6621964B1 (ja) | 半導体装置の組立システム、半導体装置の組立方法を用いた半導体装置の製造方法、及び半導体装置の組立プログラム | |
JP2018166136A (ja) | ダイボンディング装置および半導体装置の製造方法 | |
JP2001356145A (ja) | 試験済み電子部品の分類制御方法 | |
JP2019029425A (ja) | ダイボンディング装置、半導体装置の製造方法および半導体製造システム | |
US6177287B1 (en) | Simplified inter database communication system | |
US6963213B1 (en) | Auto-recovery wafer testing apparatus and wafer testing method | |
JP6880158B1 (ja) | ワーク移載装置、ワーク移載方法、移載体の製造方法、半導体装置の製造方法、及びダイボンダ | |
TWI798610B (zh) | 統計資料產生方法、切斷裝置及系統 | |
TWI603410B (zh) | 用於重組晶圓之測試系統及其方法 | |
JP6185492B2 (ja) | 個別部品後方追跡可能性および半導体装置前方追跡可能性 | |
JP3356569B2 (ja) | 半導体生産管理システム | |
TW201728519A (zh) | 從載體揀取元件的方法及裝置 | |
TWI389245B (zh) | 可預先快速晶粒定位之晶粒分類機及其光學檢測步驟 | |
JPH09148387A (ja) | 半導体製品の処理装置 | |
KR101542866B1 (ko) | 검사 공정에서의 원격 모니터링 시스템 및 이를 이용한 검사공정에서의 원격 모니터링 방법 | |
JP2021166245A (ja) | 部品実装方法及び部品実装システム | |
JP2007218925A (ja) | 印刷検査装置および印刷検査方法 | |
JP2024085338A (ja) | 半導体製造装置、治工具実装方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6621964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |