JPH0214538A - 検査装置 - Google Patents

検査装置

Info

Publication number
JPH0214538A
JPH0214538A JP63164246A JP16424688A JPH0214538A JP H0214538 A JPH0214538 A JP H0214538A JP 63164246 A JP63164246 A JP 63164246A JP 16424688 A JP16424688 A JP 16424688A JP H0214538 A JPH0214538 A JP H0214538A
Authority
JP
Japan
Prior art keywords
addition
chip
chips
inspection
reject
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63164246A
Other languages
English (en)
Other versions
JP2627929B2 (ja
Inventor
Wataru Karasawa
唐沢 渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP63164246A priority Critical patent/JP2627929B2/ja
Publication of JPH0214538A publication Critical patent/JPH0214538A/ja
Application granted granted Critical
Publication of JP2627929B2 publication Critical patent/JP2627929B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は検査装置に関する。
(従来の技術) 既に周知の半導体ウェハ(以下、ウェハと略記する)に
形成された複数個、例えば数百側、の半導体素子(以下
チップと略記する)をI’l定し、良不良と判定する検
査を行う検査装置がある。
この検査装置は、特開昭59−181632号公報に記
載され周知なものがある。
上記公報によればチップ内の回路を測定するテスタでウ
ェハ上の各チップを測定し、良・不良を判定し、チップ
の良品・不良品を検査し、この検査結果と、プローブ装
置側の移動される載置面に設けられているウェハ上のチ
ップ位置1例えばX軸Y軸座標位置、とを対応させて、
上記検査結果を得る技術が開示されている。
しかし、上記公報では、不良チップが連続して検査され
ると、再度、不良チップを検査するダブルチエツク機構
について記載が無いので簡単に説明する。
上記テスタでチップを検査する際、各チップが連続して
不良と判定される場合がある。
この時、プローブカードのプローブ針が破損して接触不
良を起し、このために不良と判定される場合もある。
上記プローブ針の破損状態を確認した後に、この破損が
なければ再度検査する機構をダブルチエツク機構という
また、このダブルチエツク機構は、プローブ針の破損が
無いことを承知で再度検査して確認する場合にも使用さ
れている。
上記ダブルチエツク機構は、第6図で示すように、ウェ
ハ■上の各チップ■を一方向例えば左から右に向けて(
図では矢印方向)順次歩進移動させて各チップ■内の電
極パッドにプローブ針を接触させてプロービングしてい
る。
上記ブロービングは、ウェハ■上の各チップ■例えば、
X軸3Y軸1チップ(n−7)より順番に検査し、X軸
IY軸3チップ(n+1)までが良チップと検査された
のち、X軸2Y軸3チップ(n+2)よりX軸4Y軸3
チップ(n+4)までが不良チップと検査された時に、
既に検査済みの良チップ例えばX軸・Y軸3チップ(n
+1)まで戻って上記X@Y軸3チップ(n+1)を再
検査しまた、再度良品と判定すれば次に進み、不良と判
定されればエラーを送出する。
その後、次のチップ、例えばX軸5、Y軸3チップ、を
順次歩進移動して、ウェハ上の全チップを検査している
(発明が解決しようとする課題) しかしながら、上記検査装置では、ウェハ(ト)上の各
チップの検査中に連続して不良チップが検査されると、
良チツプ位置例えば良チップ(n+1)位置、まで戻り
この良チップを再度検査するので、ウェハ上の全チップ
数に対する検査される総和チップ数を加算して累計して
いるカウンタに再度検査される検査数が重複して加算し
てしまう。
この重複した加算によって、全チップ数に対する検査さ
れる総和チップ数が水増しされ正確なチップ数に対する
検査数が累計されない。
しかも、良品チップ数及び不良チップ数を加算している
カウンタにも、良品チップ数及び不良チップ数が重複し
て加算される。
さらに、上記検査された総和チップ数から不良チ本発明
の目的とするところは、上記問題点に鑑みなされたもの
で、再度検査された検査数を重複加算防食した検査装置
を提供することにある。
〔発明の構成〕
(課題を解決するための手段) 本発明は被検査体に少なくとも2ケ所の不良被検査素子
が検出されると、この被検査素子を再度検査する装置に
おいて、 上記被検査素子の検査数を累計するカウンタに上記再度
検査された検査数が加算しないように、不加算手段を構
成したことを特徴としている。
(作用効果) 被検査体に少なくとも2ケ所の不良被検査素が検出され
ると、この被検査素子を再度検査する装置において、 上記被検査素子の検査数を累計するカウンタに上記再度
検査された検査数が加算しないように不加算手段を設け
ているので同−被検査素を重複して加算されることが無
くなる。
従って、被検査体上の全被検査素子数に対する検査数を
正確に加算し、累計することが可能になる。
(実施例) 以上本発明装置を半導体ウェハ検査工程に於けるウェハ
を測定し、良・否を検査する検査装置に適用した一実施
例について、図面を参照して説明する6 上記説明において、従来部品と同一部品は、同符を用い
て説明する。
上記検査装置は、被検査体のウェハに形成された複数の
半導体素子(以下、チップと略記する)を1チツプピツ
チ毎に順次歩進させている。
この歩進毎にプローブ針を各チップの電極バットに接触
させて電気的特性を測定している。
このJIg定結果を演算処理して良・不良を判定し、各
チップを検査するものである。
上記検査装置の既略構成は第5図を参照して説明する。
上記構成はウェハ上の各チップの電気的特性を測定し、
良・不良を判定し、各チップを検査するテスタ■と、こ
のテスタ■と電気的に接続しているプローブ針(へ)に
接触させて、プローブピングするプローブ装置■と、上
記テスタ■及び上記プローブ装置を電気的に接続して応
答信号を遺り取りさせるインタフェイス例えばジーピア
イビ(GP。
IB)■とから構成されている。
上記プローブ装置■はウェハ■を搬送するローダ部■と
、プローブカード(ハ)に各チップを接触させブロービ
ングする検査部■と、後述するテスタ■に応答信号を送
出するための信号発送部(lO)とから構成されている
上記ローダ部■は、ウェハを板厚方向に所定の間隔を設
けて複数、例えば25枚を積載収納可能カセット(12
)から−枚取り出して、プリアライメント(粗位置合わ
せ)した後にロボットハンド等で、検査部0側に搬送し
、また、検査後においても検査部0側から空力セットに
戻すようになっている。
上記検査部■)は、搬送されたウェハ■を載置体(13
)に仮固定、例えば載置面に吸着孔を穿設し、この孔で
真空吸着固定する。
この仮固定されたウェハ■は載置体(13)の平面移動
でプローブカード(へ)の下側に配置される。
この配置された載置体(13)を昇降方向に上昇させて
プローブ針(イ)と接触して、ブロービングを行ってい
る。
上記ブロービングを繰り返し、ウェハ■上の全チップを
検査するようになっている。
ここで、上記載置体(13)の移動に対する制御はプロ
ーブ装置■の制御部(11)によって制御している。
上記検査部■を有したプローブ装置■は後述するテスタ
■と測定検査に関する情報の遺り取りする信号発送部(
10)がある。
上記信号発送部(10)は、第4図で示すように、プロ
ーブ装置■側からテスタ0側に送出するサービスリクエ
スト(SRQ)信号と、テスタ(3)側からプローブ装
置■側に送出するコマンドの二種類が設けられている。
上記サービスリクエスト(SRQ)は例えばテスト開始
信号(17)と、ウェハ上のチップ位置座標を知らせる
信号(18)とがある。
上記テスト開始信号(17)は、プローブ装置■側の検
査準備が完了すると、自動的にテスタ■側にテスト開始
を知らせる信号である。
この信号はプローブ装置!■側の測定開始信号発生部(
15)よりテスタ■に向けて送出するようになっている
従って、この信号を受けたテスタ■はプローブ針に)に
接触しているチップを測定し、検査することができる。
上記チップ位置座標の信号、即ちサービスリクエスト信
号(18)はプローブ装置■の位置座標発送部(16)
より自動的にテスタ■側の位置座標認識部(19)に転
送される信号である。従って、プローブ装置■側の制御
部(11)でウェハ情報例えばウェハサイズ及びチップ
サイズ及び基準チップ座標から。
ウェハ上のX@Y軸座標のチップ位置を算出した位置情
報は、テスタ■側に認識されている。
上記命令するコマンドは、複数設けられており。
代表的なものとして、テスタ■が検査終了するとプロー
ブ装置■の制御部(11)に命令するコマンドと、カウ
ンタ(21)に命令するコマンドとがある。
上記制御部(11)に命令するコマンドは、テスタ■側
の測定結果処理部(20)からプローブ装置■の制御部
(11)に向けて次のチップが検査できるように準備す
る命令コマンドである。
上記命令コマンドを受けた制御部(11)は載置体(1
3)を移動させて1次のチップがプローブ針(イ)に接
触するように歩進移動される。
上記カウンタ(21)に命令するコマンドは、テスタ■
側の測定結果処理部(20)よりカウンタ(21)に向
けて加算するように命令するコマンドである。
上記命令コマンドを受けたカウンタ(21)は検査毎に
検査した回数を加算することになる。
上記のようにプローブ装置■と、テスタ(3)間の遺り
取りをサービスリクエスト(SRQ)及び、コマンドで
行っている。
上記テスタ■は、プローブ装置■に設けたプローブカー
ド(へ)のプローブ針(へ)と電気的に接続して、さら
にこのプローブ針(イ)をウェハ■に接触させて測定し
、良・不良を検査するものである。
上記テスタ■の構成は、測定開始制御部(22)と、位
置座4!III認識部(19)と、測定部(23)と、
測定結果処理部(20)と、メモリ部(19)とから構
成されている。
上記測定開始制御部(22)はプローブ装置■側からの
サービスリクエスト信号(17)を受けてテスタ(3)
で測定するように駆動するようになっている。
上記位置座標認識部(19)はプローブ装置■の位置座
標発送部(16)からのサービスリフエト信号(18)
を受けてメモリ部(24)に記憶されるようになってい
る。
上記測定部(23)は電気的に接続されたプローブカー
ド(8)によって抽出されたチップ情報を測定するよう
になっている。
上記メモリ部(24)は、上記良・不良の判定結果が記
憶されるようになっている。従って、上述したように、
プローブ装置■とテスタ■を有した検査装置I (25
)において、 プローブ装置■はウェハ■がブロービング可能に準備、
例えばプローブ針(4)とチップ■の電極パッドの位置
合わせ等が完全に終了されると自動的にテストスタート
のサービスリクエスト信号(15)がテスタ■の測定開
始制御部(22)に送出される。
上記測定部(23)でチップ情報を抽出し、さらに上記
測定結果処理部(20)で良・不良の判定を行うように
なっている。
上記測定結果処理部(20)で判定した結果をプローブ
装置■側のメモリ(26)に記憶させると、同時に、良
・不良を判定した検査回数がカウンタ(21)に加算さ
れるようになっている。
さらに、上記測定結果処理部(20)はプローブ装置■
に対してテストエンド信号のコマンド(27)を送出す
るので、上記プローブ装置■の制御部(11)は次に測
定されるチップをプローブ針■の下側に歩進させるため
に、X軸・Y軸駆動部(28,29)を駆動させ、さら
にウェハ■はプローブ針に)と接触するために昇降駆動
部(36)で上昇させるようになっている。
上述した動作を繰り返して、ウェハ■上の全チップを測
定し、良・不良を検査するようになっている。
本実施例の特徴的構成は第1図に示すようにウェハ■上
の各チップ■のプロービング中に、不良チップが連続し
て検査すると、予め記憶されているプログラムに従って
、この不良チップが検査された最も近い良チツプ位置ま
で自動的に戻り、上記良チップを再度検査する。
この再度検査した検査数がカウンタ(21)に加算しな
いように不加算手段(31)で設けたことにある。
上記不加算手段(31)は第2図(a)を用いて説明す
る。
上記カウンタ(21)はウェハ上の全チップを検査し、
この検査した検査数を累計し、全チップ数及び検査の総
和及び不良数の総和を求めるものである。
上記カウンタ(21)は制御手段例えばシーピーユ(C
PU)(32)内の16ビツトのレジスタを3ケ所設け
たものから構成されている。
即ち、検査された総和を求める総和カウンタ、例えば総
数加算レジスタ(33)と、 不良チップの総和を求める不良数カウンタ例えば。
不良数加算レジスタ(34)と、この不良数が所定数に
達すると、自動的に、不良チップを測定する前の良チツ
プ位置まで戻る設定値が入力した設定カウンタ例えば設
定レジスタ(35)とから、構成されている。
上記カウンタ(21)に不加算手段(31)を設け、再
度検査における加算を防止している。
即ち、上記不加算手段(31)は、再度測定するチップ
情報を判別する生別部(36)と、総数加算レジスタ(
33)に加算させない不加算部(37)と、不良数加算
レジスタ(34)に加算させない不加算部(38)とか
ら構成されている。
上記判別部(36)は、設定数レジスタ(35)に入力
された数値、例えば3数値と、不良チップと判定された
連続不良チップ数、例えば3連続不良チツプ数と比較し
て同値であれば、予め記憶されているプログラムに従っ
て不良チップの手前の良チップまで戻らせる。
即ち、第2図(b)を用いて説明すると、初期チップ(
n−7)から、測定して検査している途中に連続して不
良チップ(n+2、n+3、n+4)が検査されると、
予め記憶されたプログラムに従って良チップ(n+1)
位置まで、自動的に戻ることになる。次のチップ(n+
5)の検査で一時停止する。
この時の総数加算レジスタ(37)は12ケ所の検査を
行った検査数が記録されている。不良数加算レジスタ(
34)は、3ケ所の不良チップの検査を行った検査数が
記録されている。
即ち、良チップ(n+1)の再度検査数は、加算しない
チップを判別部(36)で判別している。
この判別部(36)に不加算部(37)(38)で各レ
ジスタに加算しないようになる。
次に、作用について説明する。
プローブ装置■のローダ部■は、カセット(12)から
−枚のウェハ■を取出し、プリアライメント(粗位置合
わせ)を行う。
このプリアライメントされたウェハ■は、第5図で示す
ように、ロボットハンドで検査部■)の載置体(13)
の載置面(14)に載置する。
この載置されたウェハ■を載置体(13)の駆動により
アライメント(微位置合わせ)したのちに、プローブカ
ード■の下側に配置する。
この配置したウェハ■を上昇して、チップの電極パッド
にプローブ針(/X)が接触させ、ブロービングを連続
して行っている。
本実施例の特徴的作用について、第3図のフローチャー
ト図を用いて説明する。
プローブ装置■と接続したテスタ(■内の測定部(23
)で、チップ情報を抽出する。
この抽出された情報を測定結果処理部(24)で演算処
理し、チップの良・不良を判定する。
この判定された検査結果に基づいて、カウンタ(21)
に加算させるコマンドが出される。
上記コマンドを受けたカウンタ(21)は上記検査結果
情報を受ける(39)。
この検査結果情報が新規検査結果情報であるか、再度検
査結果情報であるかを判断し、新規検査結果情報であれ
ば総数加算レジスタ(33)に加算する(40)。
さらに、この加算されたチップが良チップであれば次の
検査結果情報を取り込む。
これを繰返し、最終チップであればカウント終了するこ
とになる(41)。
また、新規検査結果情報で、不良チップであれば不良数
加算レジスタ(34)に加算する(42)。
そして、設定不良数に達しない場合は、次の検査結果情
報を取り込む。
もし、設定不良数に達した場合は、良チツプ位置まで戻
り再度検査の準備をする(43)。
この時は5次の検査結果情報を取り込みを中止すると同
時に判別部(36)で新規検査結果情報の判別を再度検
査結果情報に切り替える。
この切り替えにより総数加算レジスタ(33)及び不良
数加算レジスタ(34)の両方に加算しないことになる
従って、ウェハ■に形成され全チップ数に対する検査数
が正確に加算され累計できる。
さらに、不良チップ数を正確に加算した累計数を得るこ
とができる。
上記実施例ではソフトで不加算手段を構成しているので
設定数レジスタの入力操作が容易である。
又、プローブ装置から再検査する際に、ある信号(リピ
ート信号と名づける)をテスタに送出し。
このテスタが、リピート信号を受けることによりテスタ
内部のテスタ総数、良品数、不良品数のカウントアツプ
を防ぐことも可能である。
上記累計状態を、可視するようにするには上記16ビツ
トのレジスタのデータを取り、出方ポートに書き、8ビ
ツトのラッチ、例えば74LS373を2本設け、さら
に10進法に変換し、エルイブ(LED)で表示させる
ことも可能である。
【図面の簡単な説明】
第1図は本発明検査装置を説明するためのブロック説明
図。 第2図(a)は第1図のカウンタと、不加算手段を説明
するためのブロック説明図。 第2図(b)は、第1図のウェハのチップの検査部を説
明するための説明図。 第3図は、第1図の作用を説明するためのフローチャー
ト説明図 第4図は第1図プローブ装置とテスタとの構成を説明す
るためのブロック説明図。 第5図は第1図の検査装置の概略構成を説明するだめの
ブロック説明図 第6図は、従来の検査装置におけるウェハ上のチップの
加算状態を説明するための説明図である。 10、信号発生部 ■5.l1rI!!定開始信号発送部 16、位置座標発送部  190位置座[認識部18、
サービスリクエスト信号 21、カウンタ     31.不加算手段32、シー
ピーユ(CP U)33.総数加算レジスタ34、不良
数加算レジスタ 35、設定数レジスタ  360判別部37.38.不
加算部

Claims (1)

  1. 【特許請求の範囲】 被検査体に少なくとも2ケ所の不良被検査素子が検出さ
    れると、この被検査素子を再度検査する装置において、 上記被検査素子の検査数を累計するカウンタに、上記再
    度検査される検査数が加算しないように、不加算手段を
    構成したことを特徴とする検査装置
JP63164246A 1988-07-01 1988-07-01 検査装置 Expired - Lifetime JP2627929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63164246A JP2627929B2 (ja) 1988-07-01 1988-07-01 検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63164246A JP2627929B2 (ja) 1988-07-01 1988-07-01 検査装置

Publications (2)

Publication Number Publication Date
JPH0214538A true JPH0214538A (ja) 1990-01-18
JP2627929B2 JP2627929B2 (ja) 1997-07-09

Family

ID=15789453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63164246A Expired - Lifetime JP2627929B2 (ja) 1988-07-01 1988-07-01 検査装置

Country Status (1)

Country Link
JP (1) JP2627929B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG102546A1 (en) * 1995-03-23 2004-03-26 Advantest Corp Device transfer apparatus and device reinspection method for ic handler
JP6621964B1 (ja) * 2019-03-18 2019-12-18 キヤノンマシナリー株式会社 半導体装置の組立システム、半導体装置の組立方法を用いた半導体装置の製造方法、及び半導体装置の組立プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG102546A1 (en) * 1995-03-23 2004-03-26 Advantest Corp Device transfer apparatus and device reinspection method for ic handler
JP6621964B1 (ja) * 2019-03-18 2019-12-18 キヤノンマシナリー株式会社 半導体装置の組立システム、半導体装置の組立方法を用いた半導体装置の製造方法、及び半導体装置の組立プログラム

Also Published As

Publication number Publication date
JP2627929B2 (ja) 1997-07-09

Similar Documents

Publication Publication Date Title
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
KR100187727B1 (ko) 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템
JPS622552A (ja) 半導体検査装置および半導体検査方法
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
KR100487658B1 (ko) 프로브 침 클리닝장치 및 방법
KR100936971B1 (ko) 프로브카드의 오에스, 평탄도 및 누설전류 측정방법 및 그시스템
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
JPH0214538A (ja) 検査装置
JPH0441495B2 (ja)
JP2002107417A (ja) 半導体集積回路の試験装置及びその管理方法
JPH10170585A (ja) 回路基板検査方法
JPH0252446A (ja) 集積回路の試験装置
JPH04315068A (ja) プリント回路板の検査装置
JPS6030147A (ja) 半導体ウェ−ハ
JP2767291B2 (ja) 検査装置
KR100262655B1 (ko) 웨이퍼 프로버의 정렬 방법 및 장치
JPH0794559A (ja) プローバ
US20240036074A1 (en) Method for accurate pad contact testing
KR100615086B1 (ko) 반도체 웨이퍼 칩 검사장치 및 이를 이용한 검사방법
KR960002289B1 (ko) 웨이퍼의 프로우빙 방법
JPS63127545A (ja) プロ−ブ装置
CN115424952A (zh) Wat系统自动比对基准点的功能
JPH02240580A (ja) 半導体チップの特性測定装置
JP2002340979A (ja) 測定装置の運転方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12