JPH06120566A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH06120566A JPH06120566A JP28538492A JP28538492A JPH06120566A JP H06120566 A JPH06120566 A JP H06120566A JP 28538492 A JP28538492 A JP 28538492A JP 28538492 A JP28538492 A JP 28538492A JP H06120566 A JPH06120566 A JP H06120566A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- semiconductor
- emitting device
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体基板の面積を大きくして、生産性を向
上させ、コストを低減できる半導体発光素子の製造方法
を提供する。 【構成】 ヒートシンク材７を付着した半導体チップ５
を有する半導体発光素子の製造方法において、半導体基
板１を研磨後、該半導体基板２にヒートシンク材７を接
着させ、次いで、前記半導体基板２を分割して半導体チ
ップ５を形成する。
上させ、コストを低減できる半導体発光素子の製造方法
を提供する。 【構成】 ヒートシンク材７を付着した半導体チップ５
を有する半導体発光素子の製造方法において、半導体基
板１を研磨後、該半導体基板２にヒートシンク材７を接
着させ、次いで、前記半導体基板２を分割して半導体チ
ップ５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体発光素子の製造
方法に関する。
方法に関する。
【０００２】
【従来技術】ＩｎＧａＡｓＰ系あるいはＧａＡｓ系の発
光素子は、中距離光通信用デバイスとして注目されてい
る。これらのデバイスには、通信設備のコスト低減を図
るため、生産性の向上とコスト削減が要求されている。
従来の発光ダイオード素子の製造方法は、例えば次のよ
うな方法で行われる。即ち、 １）ｎ型基板１下面にｐ型の処理を施す（図２
（ａ））。 ２）次いで、前記基板１上面を研磨して１００〜１４０
μｍ厚さまで薄くし、薄い基板２を形成する（図２
（ｂ））。 ３）次いで、基板２上面にｎ電極を形成し、基板２を劈
開にて単位となるチップ５に分割する（図２（ｃ））。 ４）次いで、高抵抗Ｓｉ、Ａｌ2 Ｏ3 、Ａｌ3 Ｎ4 など
のヒートシンク材４上に前記チップ５をボンディングす
る（図２（ｄ））。６はステムである。
光素子は、中距離光通信用デバイスとして注目されてい
る。これらのデバイスには、通信設備のコスト低減を図
るため、生産性の向上とコスト削減が要求されている。
従来の発光ダイオード素子の製造方法は、例えば次のよ
うな方法で行われる。即ち、 １）ｎ型基板１下面にｐ型の処理を施す（図２
（ａ））。 ２）次いで、前記基板１上面を研磨して１００〜１４０
μｍ厚さまで薄くし、薄い基板２を形成する（図２
（ｂ））。 ３）次いで、基板２上面にｎ電極を形成し、基板２を劈
開にて単位となるチップ５に分割する（図２（ｃ））。 ４）次いで、高抵抗Ｓｉ、Ａｌ2 Ｏ3 、Ａｌ3 Ｎ4 など
のヒートシンク材４上に前記チップ５をボンディングす
る（図２（ｄ））。６はステムである。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の半導体発光素子の製造方法には以下のよう
な問題があった。即ち、製造工程の途中に、基板を研磨
して１００〜１４０μｍ厚さまで薄くした後に、ｎ側の
加工を行う工程がある。その際に、基板、特にＩｎＰ基
板は割れやすいため、大面積の基板を処理することが困
難であった。従って、従来は２０ｍｍ角〜３０ｍｍ角の
基板を処理することが限界であり、そのことが生産性の
向上とコスト削減の妨げとなっていた。
ような従来の半導体発光素子の製造方法には以下のよう
な問題があった。即ち、製造工程の途中に、基板を研磨
して１００〜１４０μｍ厚さまで薄くした後に、ｎ側の
加工を行う工程がある。その際に、基板、特にＩｎＰ基
板は割れやすいため、大面積の基板を処理することが困
難であった。従って、従来は２０ｍｍ角〜３０ｍｍ角の
基板を処理することが限界であり、そのことが生産性の
向上とコスト削減の妨げとなっていた。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体発光素子の製造方法を提供するもので、ヒ
ートシンク材を付着した半導体チップを有する半導体発
光素子の製造方法において、半導体基板を研磨後、該半
導体基板にヒートシンク材を接着させ、次いで、前記半
導体基板を分割して半導体チップを形成する工程を有す
ることを特徴とするものである。
決した半導体発光素子の製造方法を提供するもので、ヒ
ートシンク材を付着した半導体チップを有する半導体発
光素子の製造方法において、半導体基板を研磨後、該半
導体基板にヒートシンク材を接着させ、次いで、前記半
導体基板を分割して半導体チップを形成する工程を有す
ることを特徴とするものである。
【０００５】
【作用】上述のように、半導体基板を研磨後、該半導体
基板にヒートシンク材を接着させる。そうすると、ヒー
トシンク材は半導体基板に比較して割れにくいため、ヒ
ートシンク材が接着された半導体基板は強度が増して、
割れにくくなるので、大面積の半導体基板を用いること
ができる。
基板にヒートシンク材を接着させる。そうすると、ヒー
トシンク材は半導体基板に比較して割れにくいため、ヒ
ートシンク材が接着された半導体基板は強度が増して、
割れにくくなるので、大面積の半導体基板を用いること
ができる。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１（ａ）〜（ｅ）は、本発明にか
かる半導体発光素子の製造方法の一実施例の工程説明図
である。この工程は次の通りである。即ち、 １）ｎ型基板１下面にｐ側の処理を施す（図１
（ａ））。 ２）次いで、研磨工程にて、前記基板１上面を研磨して
１００〜１４０μｍ厚さまで薄くし、薄い基板２を形成
する（図１（ｂ））。 ３）薄くした基板２を、Ａｕ−Ｓｉなどの高融点半田材
３を介して、ｐ側全面で低抵抗Ｓｉ、Ｃｕなどからなる
低抵抗ヒートシンク材７に接着する（図１（ｃ））。ヒ
ートシンク材７の厚さは５００μｍ〜１０００μｍ程度
が適当である。 ４）次いで、前記基板２上面にｎ側の処理を行う（図１
（ｄ））。 ５）前記基板２をダイサーで分割してチップ５を形成す
る。このチップ５をＡｕ−Ｓｎ、Ｐｂ−ｓｎなどの低融
点半田材で、あらかじめステム上に接着されたヒートシ
ンク上に接着する。 本実施例において、ヒートシンク材７が接着している基
板２は強度が増して割れにくくなるため、大面積の基板
２を用いてｎ側の処理を行うことができる。なお、本発
明は上記実施例に限定されず、基板材質としてはＩｎＰ
以外の３−５族化合物半導体を用いてもよく、また、発
光素子以外にも適用できる。
を詳細に説明する。図１（ａ）〜（ｅ）は、本発明にか
かる半導体発光素子の製造方法の一実施例の工程説明図
である。この工程は次の通りである。即ち、 １）ｎ型基板１下面にｐ側の処理を施す（図１
（ａ））。 ２）次いで、研磨工程にて、前記基板１上面を研磨して
１００〜１４０μｍ厚さまで薄くし、薄い基板２を形成
する（図１（ｂ））。 ３）薄くした基板２を、Ａｕ−Ｓｉなどの高融点半田材
３を介して、ｐ側全面で低抵抗Ｓｉ、Ｃｕなどからなる
低抵抗ヒートシンク材７に接着する（図１（ｃ））。ヒ
ートシンク材７の厚さは５００μｍ〜１０００μｍ程度
が適当である。 ４）次いで、前記基板２上面にｎ側の処理を行う（図１
（ｄ））。 ５）前記基板２をダイサーで分割してチップ５を形成す
る。このチップ５をＡｕ−Ｓｎ、Ｐｂ−ｓｎなどの低融
点半田材で、あらかじめステム上に接着されたヒートシ
ンク上に接着する。 本実施例において、ヒートシンク材７が接着している基
板２は強度が増して割れにくくなるため、大面積の基板
２を用いてｎ側の処理を行うことができる。なお、本発
明は上記実施例に限定されず、基板材質としてはＩｎＰ
以外の３−５族化合物半導体を用いてもよく、また、発
光素子以外にも適用できる。
【０００７】
【発明の効果】以上説明したように本発明によれば、ヒ
ートシンク材を付着した半導体チップを有する半導体発
光素子の製造方法において、半導体基板を研磨後、該半
導体基板にヒートシンク材を接着させ、次いで、前記半
導体基板を分割して半導体チップを形成する工程を有す
るため、ヒートシンク材の接着により基板の強度が増す
ので、基板の面積を大きくすることができ、生産性を向
上させ、コストを低減させることができるという優れた
効果がある。
ートシンク材を付着した半導体チップを有する半導体発
光素子の製造方法において、半導体基板を研磨後、該半
導体基板にヒートシンク材を接着させ、次いで、前記半
導体基板を分割して半導体チップを形成する工程を有す
るため、ヒートシンク材の接着により基板の強度が増す
ので、基板の面積を大きくすることができ、生産性を向
上させ、コストを低減させることができるという優れた
効果がある。
【図１】（ａ）〜（ｅ）は、本発明にかかる半導体発光
素子の製造方法の一実施例の工程説明図である。
素子の製造方法の一実施例の工程説明図である。
【図２】（ａ）〜（ｄ）は、従来の半導体発光素子の製
造方法の工程説明図である。
造方法の工程説明図である。
１、２ 基板 ３ 半田材 ４、７ ヒートシンク材 ５ チップ ６ ステム
Claims (1)
- 【請求項１】 ヒートシンク材を付着した半導体チップ
を有する半導体発光素子の製造方法において、半導体基
板を研磨後、該半導体基板にヒートシンク材を接着さ
せ、次いで、前記半導体基板を分割して半導体チップを
形成する工程を有することを特徴とする半導体発光素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28538492A JPH06120566A (ja) | 1992-09-30 | 1992-09-30 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28538492A JPH06120566A (ja) | 1992-09-30 | 1992-09-30 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120566A true JPH06120566A (ja) | 1994-04-28 |
Family
ID=17690845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28538492A Pending JPH06120566A (ja) | 1992-09-30 | 1992-09-30 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120566A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784022B2 (en) * | 1998-09-02 | 2004-08-31 | Texas Instruments Incorporated | Method of dicing a semiconductor wafer and heat sink into individual semiconductor integrated circuits |
-
1992
- 1992-09-30 JP JP28538492A patent/JPH06120566A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784022B2 (en) * | 1998-09-02 | 2004-08-31 | Texas Instruments Incorporated | Method of dicing a semiconductor wafer and heat sink into individual semiconductor integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179670B2 (en) | Flip-chip light emitting diode device without sub-mount | |
| RU2177189C2 (ru) | Способ изготовления светоизлучающего элемента | |
| CN101743648B (zh) | Led形成期间的衬底移除 | |
| KR100912448B1 (ko) | 금속 확산 본딩 기술을 이용하여 제조된 발광 다이오드 및이러한 발광 다이오드의 제조 방법 | |
| US7960841B2 (en) | Through-hole via on saw streets | |
| US5338967A (en) | Semiconductor device structure with plated heat sink and supporting substrate | |
| JP2950106B2 (ja) | 光素子実装体の製造方法 | |
| JP3643225B2 (ja) | 光半導体チップ | |
| US8309377B2 (en) | Fabrication of reflective layer on semiconductor light emitting devices | |
| JP2005108863A (ja) | 垂直構造ガリウムナイトライド発光ダイオード及びその製造方法 | |
| JP2001223391A (ja) | 発光ダイオードの形成方法 | |
| US3986251A (en) | Germanium doped light emitting diode bonding process | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| JPS6223163A (ja) | ハイブリツド光ｉｃ装置 | |
| JPH06120566A (ja) | 半導体発光素子の製造方法 | |
| JP4451683B2 (ja) | 半導体発光素子、その製造方法および発光ダイオード | |
| KR101574267B1 (ko) | 반도체 발광소자용 지지 기판 및 이를 이용하는 반도체 발광소자를 제조하는 방법 | |
| US20070158665A1 (en) | Light emitting diode | |
| JP2003218403A (ja) | 複合発光素子及びその製造方法 | |
| JPH05110140A (ja) | 化合物半導体光デバイス | |
| US20200266324A1 (en) | Method and structure of bonding a led with a substrate | |
| JPH06196824A (ja) | 半導体素子の製造方法 | |
| JPH05211374A (ja) | 光半導体装置の製造方法 | |
| JP2801434B2 (ja) | 半導体デバイスチップと放熱部材との接続部およびその作製方法 | |
| JP2001156111A (ja) | 半導体装置の組立方法 |