JP2010514197A - 放熱パターンを有する半導体集積回路 - Google Patents

放熱パターンを有する半導体集積回路 Download PDF

Info

Publication number
JP2010514197A
JP2010514197A JP2009542630A JP2009542630A JP2010514197A JP 2010514197 A JP2010514197 A JP 2010514197A JP 2009542630 A JP2009542630 A JP 2009542630A JP 2009542630 A JP2009542630 A JP 2009542630A JP 2010514197 A JP2010514197 A JP 2010514197A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
output terminal
pad
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009542630A
Other languages
English (en)
Inventor
ナ・ジョンホ
ハン・デクン
キム・デソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of JP2010514197A publication Critical patent/JP2010514197A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

チップの内部で発生された熱を放出するようにチップ内に放熱パターンを有する半導体集積回路と、半導体集積回路の内部で発生された熱を放出するのに使用される放熱ユニットを有するシステムボードとが提供される。半導体集積回路は、放熱パターンを有する出力端子に直接接続された１個以上の出力パッドと、電力を供給する電源パッドと、電力を供給するメタルライン又は内部機能ブロックの内部出力端子に接続された１個以上のダミーパッドとを備え、放熱パターンは、出力端子において、複数のユニット接点又はユニット接点の２個以上の和に近い又は上記和より大きい面積を有する複数のストリップ接点を含む。

Description

本発明は、半導体集積回路に関し、より詳細には、半導体集積回路内部で発生された熱を容易に放出することができる放熱パターンを有する半導体集積回路に関する。
以下の説明では、半導体集積回路が、この半導体集積回路を設けたチップと共に使用される。
半導体集積回路は、多数のトランジスタを含む。各トランジスタが消費する電力によって、集積回路が設けられている半導体チップの温度が上昇する。特に、最高電力を消費する出力回路から発生された熱は、チップの温度を最高速度で上昇させる。半導体チップの温度が上昇する時、トランジスタの電流を生成するキャリアの移動度が増加して、トランジスタの電気的特性が変化する。集積回路を設計するために、集積回路が温度変化に対し耐熱性を有するように、所定の設計マージンが考慮される。しかしながら、温度上昇がこの設計マージンを超える時、集積回路にエラーが発生し得る。
半導体チップの温度上昇を防止するために、放熱子が、チップの上部に装着されて、チップの内部で発生された熱を放出する。しかしながら、放熱子は、半導体チップがパッケージ化されて使用される場合にだけ適用することができるし、放熱子を使用するための追加費用が必要となる。多様な機能を必要とする使用者の要求を満足させるためには、システムが複雑になる結果、システムの面積が増加する。その上、このシステムの部品である半導体チップを組立てた状態でシステムボードに装着する方法もシステムの面積を増加させる。
従って、システムの面積を減少させるために、半導体チップを組立てずに半導体チップをシステムボードに装着する方法が提案されている。この方法では、半導体チップを組立てないので、放熱子を使用することができないから、新たな放熱方法が必要である。
本発明は、チップの内部で発生された熱を放出するようにチップの内部に放熱パターンを有する半導体集積回路を提供する。
本発明は、又、チップの内部で発生された熱を放出するように、チップの内部に配置された放熱パターンから熱を放出する放熱ユニットを有するシステムボードを提供する。
本発明の一態様によれば、半導体集積回路は、放熱パターンを有する出力端子に直接接続された１個以上の出力パッドと、電力を供給する電源パッドと、電力を供給するメタルライン又は内部機能ブロックの内部出力端子に接続された１個以上のダミーパッドとを備え、前記放熱パターンは、前記出力端子において、複数のユニット接点又は前記ユニット接点の２個以上の和に近い又は前記和より大きい面積を有する複数のストリップ接点を含む。
本発明の別の実施形態によれば、システムボードは、１個以上のユニット接点を有する出力端子又は前記ユニット接点の２個以上の和に近い又は前記和より大きい面積を有する１個以上のストリップ接点を有する出力端子に接続された１個以上の出力パッド、半導体集積回路に電力を供給する１個以上の電源パッド、及び半導体集積回路に電力を供給するメタルライン又は半導体集積回路内に配置された内部機能ブロックの出力端子に接続された１個以上のダミーパッドを含む半導体集積回路と、前記出力パッド、前記電源パッドと前記ダミーパッドに接続された１個以上の放熱ユニットとを備える。
本発明では、半導体集積回路に配置された放熱ユニット、又は、半導体集積回路の出力パッド及び放熱パターンに接続されるシステムボードに配置された放熱ユニットは、半導体集積回路の内部で発生された熱を効果的に放出するのに使用することができる。
本発明の一実施形態に係る半導体集積回路に設けた出力端子の配置を示す図である。 本発明の別の実施形態に係る半導体集積回路に設けた出力端子の配置を示す図である。 図１及び図２に示す出力端子メタルに接続される出力パッドと、システムボードに配置された放熱ユニットとの間の関係を示す図である。 本発明の一実施形態に係る、半導体集積回路に使用されるノーマルパッド及びダミーパッドと、システムボードに配置された放熱ユニットの構成を示す図である。 本発明の別の実施形態に係る半導体集積回路に使用されるダミーパッドとシステムボードに配置された放熱ユニットの構成を示す図である。
以下に、本発明の例示的な実施形態が、添付図面を参照して詳細に説明される。
図１は、本発明の一実施形態に係る半導体集積回路に設けた出力端子の配置を示す図である。
図１を参照すると、本発明の一実施形態に係る半導体集積回路に設けた出力端子は、第１の放熱パターン、特に、２個以上のユニット接点を含む。大電力を消費するチップの出力端子の温度は高くなるので、本発明の中心的思想は、信号を外部に出力する拡散領域を増大させて、この拡散領域にできるだけ多くの接点を設けるということである。出力端子の信号が、ユニット接点に塗布された出力端子メタルを介して、出力パッドに直接接続される。従って、熱を出力パッドから放出することができる時、半導体集積回路の内部で発生された熱を效果的に放出することができる。
図２は、本発明の別の実施形態に係る半導体集積回路に設けた出力端子の配置を示す図である。
図２を参照すると、本発明の別の実施形態に係る半導体集積回路に設けた出力端子は、第２の放熱パターン、特に、２個以上のストリップ接点を含む。ストリップ接点は、図１に図示されたユニット接点の２個以上の和に近い又は上記和より大きい面積を有する。ストリップ接点の個数は、図１に図示されたユニット接点の個数より少ない。しかしながら、ストリップ接点の面積がユニット接点の面積より大きいので、熱を放出する総面積を増大させることができる。
図１及び図２に図示され本発明の実施形態に係る半導体集積回路に設けた出力端子の配置を参照して、放熱パターン、即ち、出力端子によって使用される接点の個数を増加させることにより、接点が占める面積を増大させることにより、又は、前述の両方法を使用することにより、出力端子から発生される熱を放出する経路を増大させることができる。
図３は、図１及び図２に示す出力端子メタルに接続される出力パッドと、システムボードに配置された放熱ユニットとの間の関係を示す図である。
図３を参照すると、半導体集積回路の内部に配置された出力パッドは、システムボードに配置された放熱ユニットに接続される。放熱ユニットは、一般的に銅を含む。しかしながら、出力パッドに電気的に接続し得るどんな導体材料も、放熱ユニットに使用することができる。
半導体集積回路の出力端子の放熱パターンから発生された熱は、出力端子メタル及び出力パッドを介して放熱ユニットに伝達されるので、放熱ユニットの面積が大きい程、より多くの熱を短時間に放出することができる。放熱ユニットは、システムボードに配置されているが、システムボードに配置されて電気信号の経路になる他の導体から絶縁されている。その上、システムボードは、一般的に接地されているので、放熱ユニットに入力される雑音と電力は阻止される。従って、放熱ユニットは、放熱ユニットに接続された半導体集積回路の内部で発生された熱を放出するだけで、他の電気的特性に影響しない。
図３を参照すると、説明の便宜のために、単一の出力パッドだけがチップに設けられている。しかしながら、上記説明は、電源電圧が印加されるチップ又はパッドから多くの熱が放出される出力端子にも適用され得る。チップの境界面にダミーパッドを使用することができる領域がある場合には、電源電圧が印加されるパッドのほかにも、電源電圧を、内部からダミーパッドに延長させて、放熱ユニットがダミーパッドに接続される。出力パッドに接続されている出力端子に加えて、内部機能ブロック内で多くの熱を放出する出力端子をダミーパッドに接続させることができる。
図４は、本発明の一実施形態に係る、半導体集積回路に使用されたノーマルパッド及びダミーパッドと、システムボードに配置された放熱ユニットの構成を示す図である。
図４を参照すると、半導体集積回路のダミーパッドに接続された放熱ユニット（円の内部）は、システムボードに装着される。放熱ユニットのサイズが大きくなるにつれて、より多くの熱が放出される。図面では、ＶＳＳダミーパッドとノーマル出力パッドが放熱ユニットに接続されている。しかしながら、その説明は、ＶＤＤダミーパッドにも適用できる。
図５は、本発明の別の実施形態に係る半導体集積回路に使用されるダミーパッドとシステムボードに配置された放熱ユニットの構成を示す図である。
図５を参照すると、半導体集積回路の隅（円の内部）に設けられた２個のダミーパッド（ＶＳＳ及びＶＤＤ用）は、夫々、システムボードに配置された２個の放熱ユニットに接続される。従って、２個の放熱パターン（不図示）、出力端子メタル（不図示）とダミーパッドを介して２個の放熱ユニットに伝達される熱は、システムボードの上部に放出される。放熱ユニットのサイズが大きくなるにつれて、熱を放出する能力を向上させることができる。
ダミーパッドは、チップの内部に配置されたノーマルパッドと同一又は類似の形状を有すると共に、熱をチップの外部に放出するための経路として使用される。
本発明を、例示的な実施形態に関して説明したが、本発明の精神と範囲を逸脱せずに各種の変更が可能であることは、当業者であれば理解されるだろう。

Claims (6)

  1. 放熱パターンを有する出力端子に直接接続された１個以上の出力パッドと、
    電力を供給する電源パッドと、
    電力を供給するメタルライン又は内部機能ブロックの内部出力端子に接続された１個以上のダミーパッドと
    を備え、
    前記放熱パターンは、前記出力端子において、複数のユニット接点又は前記ユニット接点の２個以上の和に近い又は前記和より大きい面積を有する複数のストリップ接点を含むことを特徴とする半導体集積回路。
  2. 前記ダミーパッドは、半導体集積回路内で、前記メタルライン及び前記内部出力端子と直接接続されることを特徴とする請求項１に記載の半導体集積回路。
  3. １個以上のユニット接点を有する出力端子又は前記ユニット接点の２個以上の和に近い又は前記和より大きい面積を有する１個以上のストリップ接点を有する出力端子に接続された１個以上の出力パッド、半導体集積回路に電力を供給する１個以上の電源パッド、及び半導体集積回路に電力を供給するメタルライン又は半導体集積回路内に配置された内部機能ブロックの出力端子に接続された１個以上のダミーパッドを含む半導体集積回路と、
    前記出力パッド、前記電源パッドと前記ダミーパッドに接続された１個以上の放熱ユニットと
    を備えることを特徴とするシステムボード。
  4. 同じ電気的特性を有する、前記電源パッドと前記ダミーパッドに接続された放熱ユニットが、システムボード上で互いに接続されることを特徴とする請求項３に記載のシステムボード。
  5. 前記放熱ユニット、前記半導体集積回路の入出力パッド、前記電源パッドと前記ダミーパッドをシステムボードに電気的に接続するために使用される材料が、前記半導体集積回路で使用される前記メタルラインの材料と同じ成分を含むことを特徴とする請求項３に記載のシステムボード。
  6. 前記放熱ユニットの成分は銅であることを特徴とする請求項５に記載のシステムボード。
JP2009542630A 2006-12-21 2007-11-26 放熱パターンを有する半導体集積回路 Pending JP2010514197A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060131969A KR100798895B1 (ko) 2006-12-21 2006-12-21 방열패턴을 구비하는 반도체 집적회로
PCT/KR2007/005979 WO2008075838A1 (en) 2006-12-21 2007-11-26 Semiconductor integrated circuit having heat release pattern

Publications (1)

Publication Number Publication Date
JP2010514197A true JP2010514197A (ja) 2010-04-30

Family

ID=39219596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009542630A Pending JP2010514197A (ja) 2006-12-21 2007-11-26 放熱パターンを有する半導体集積回路

Country Status (6)

Country Link
US (1) US20100027223A1 (ja)
JP (1) JP2010514197A (ja)
KR (1) KR100798895B1 (ja)
CN (1) CN101563766B (ja)
TW (1) TWI350580B (ja)
WO (1) WO2008075838A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5067295B2 (ja) * 2008-07-17 2012-11-07 大日本印刷株式会社 センサ及びその製造方法
KR101113031B1 (ko) 2009-09-25 2012-02-27 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125047A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体集積回路装置
JPH10116990A (ja) * 1996-10-09 1998-05-06 Seiko Epson Corp 薄膜トランジスタ及びそれを用いた液晶表示装置
JPH10233473A (ja) * 1996-10-16 1998-09-02 Nkk Corp 半導体素子の放熱構造とその放熱方法
JP2005158777A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384487A (en) * 1993-05-05 1995-01-24 Lsi Logic Corporation Off-axis power branches for interior bond pad arrangements
KR0170023B1 (ko) * 1994-12-16 1999-02-01 황인길 반도체 패키지
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
US6031283A (en) * 1996-09-09 2000-02-29 Intel Corporation Integrated circuit package
KR19980045612A (ko) * 1996-12-10 1998-09-15 김광호 냉각부를 가지는 반도체 칩
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100483403B1 (ko) * 1997-11-27 2005-08-10 삼성전자주식회사 표시장치용인쇄회로기판의패드패턴
TW462121B (en) * 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US6597059B1 (en) * 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
KR20030006472A (ko) * 2001-07-13 2003-01-23 엘지이노텍 주식회사 반도체 패키지의 방열 장치
KR100508682B1 (ko) * 2002-11-20 2005-08-17 삼성전자주식회사 더미 와이어를 이용한 열방출형 적층 칩 패키지
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
US6954360B2 (en) * 2003-08-22 2005-10-11 Nokia Corporation Thermally enhanced component substrate: thermal bar
US7190056B2 (en) * 2004-03-31 2007-03-13 Nokia Corporation Thermally enhanced component interposer: finger and net structures
JP4931908B2 (ja) * 2006-03-14 2012-05-16 シャープ株式会社 回路基板、電子回路装置及び表示装置
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조
KR101361828B1 (ko) * 2007-09-03 2014-02-12 삼성전자주식회사 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
US7787252B2 (en) * 2008-12-04 2010-08-31 Lsi Corporation Preferentially cooled electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125047A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体集積回路装置
JPH10116990A (ja) * 1996-10-09 1998-05-06 Seiko Epson Corp 薄膜トランジスタ及びそれを用いた液晶表示装置
JPH10233473A (ja) * 1996-10-16 1998-09-02 Nkk Corp 半導体素子の放熱構造とその放熱方法
JP2005158777A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100798895B1 (ko) 2008-01-29
US20100027223A1 (en) 2010-02-04
CN101563766B (zh) 2010-12-01
TW200830492A (en) 2008-07-16
CN101563766A (zh) 2009-10-21
TWI350580B (en) 2011-10-11
WO2008075838A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
JP2010503189A (ja) 電子装置
JP3804861B2 (ja) 電気装置および配線基板
JP3051011B2 (ja) パワ−モジュ−ル
US6101094A (en) Printed circuit board with integrated cooling mechanism
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
US20060086449A1 (en) Semiconductor device having element portion and control circuit portion
JP2010129877A (ja) 電子部品モジュール
US8963303B2 (en) Power electronic device
JP2014528172A (ja) プリント回路基板に嵌め込まれたチップを接続するための方法および装置
JP2845227B2 (ja) マルチチップモジュールの実装構造
JP2006120996A (ja) 回路モジュール
US7310224B2 (en) Electronic apparatus with thermal module
JP2010514197A (ja) 放熱パターンを有する半導体集積回路
JP2012009717A (ja) 半導体チップ及びそれを搭載した半導体モジュール
JP3764214B2 (ja) プリント回路基板およびこれを備えた電子機器
US20080054450A1 (en) Chip package structure and heat sink for chip package
US20130285229A1 (en) Through-hole electronic device with double heat-sink
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
CN107710883B (zh) 使用高导电散热垫的印刷电路板散热系统
US7696626B2 (en) Semiconductor device and method of arranging pad thereof
US20230011922A1 (en) Circuit board module
JP7342803B2 (ja) 電子部品内蔵基板及びこれを備える電子機器
JP7494901B2 (ja) 回路基板モジュール
US9942977B2 (en) Heatsink-less electronic unit
JP2001028410A (ja) 半導体パッケージ及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130813