JP2014027311A - 電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP2014027311A
JP2014027311A JP2013229310A JP2013229310A JP2014027311A JP 2014027311 A JP2014027311 A JP 2014027311A JP 2013229310 A JP2013229310 A JP 2013229310A JP 2013229310 A JP2013229310 A JP 2013229310A JP 2014027311 A JP2014027311 A JP 2014027311A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
core member
resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013229310A
Other languages
English (en)
Inventor
Takaaki Morita
高章 森田
Zenichi Kanamaru
善一 金丸
Kiyoka Katayanagi
清香 片柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013229310A priority Critical patent/JP2014027311A/ja
Publication of JP2014027311A publication Critical patent/JP2014027311A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】狭ピッチで形成された端子を有する電子部品の接続信頼性を十分に向上させることが可能な電子部品内蔵基板及びその製造方法を提供する。
【解決手段】電子部品５０，５１が内蔵された電子部品内蔵基板２の製造方法は、コア部材６の前駆体である金属板に、貫通口及びアライメントマーク６１，６３となる孔を同時に形成する工程と、未硬化状態の第１樹脂層２１上に、コア部材６を載置する工程と、電子部品５０，５１の端子５２が未硬化状態の第１樹脂層２１に接するように、該電子部品５０，５１を該未硬化状態の第１樹脂層２１上に載置する工程と、未硬化状態の第１樹脂層２１を硬化する工程と、硬化した第１樹脂層２１、コア部材６、及び電子部品５０，５１上に、未硬化状態の第２樹脂層３１を設ける工程と、未硬化状態の第２樹脂層３１を硬化する工程と、を含むものである。
【選択図】図１

Description

本発明は、基板の内部に電子部品が埋め込まれた（内蔵された）電子部品内蔵基板の製造方法に関する。
従来、プリント配線基板の高密度実装構造として、配線パターンが形成された導体層と絶縁層とを複数積層した多層構造を用いるとともに、そのプリント配線基板の内部にＩＣ（ベアチップ、ダイ）やＬＳＩといった半導体装置等の能動部品や抵抗、キャパシタ等の受動部品といった電子部品を内蔵させた電子部品内蔵基板が知られている。
かかる電子部品内蔵基板に対しては、近時のエレクトロニクス技術の進歩に伴い、更なる薄層化や高密度化が求められており、そのため、様々な大きさを有する複数の電子部品を同一の電子部品内蔵基板に内蔵させることが求められている。また、上述した電子部品のなかでも、例えば、半導体装置に代表される能動部品においては、それ自体の小型化と多ピン化により、導体端子間を短い距離で形成した、いわゆる狭ピッチ化が急速に進んでおり、かかる傾向は更に加速される傾向にあるため、そのような狭ピッチ化された端子を有する電子部品に対する接続信頼性の向上も喫緊の課題となっている。
このような状況において、例えば、特許文献１には、切削深さが互いに異なる複数の孔状の収容部が形成された金属コア層を備え、且つ、大きさが互いに異なる複数の電子部品が、各収容部の内部に配置された電子部品内蔵基板たる多層基板が提案されている。このように、金属コア層を設けることにより、低背化された電子部品の搭載によって多層基板が薄層化される場合でも、その機械的な強度を高め易い利点がある。
特開２００５−３１１２４９号公報
ところで、上記従来の積層構造を有する電子部品内蔵基板においては、一般に、電子部品の端子に導体接続を行うため、その電子部品を覆うように設けられた樹脂等からなる絶縁層に、レーザーやブラスト等を用いた任意の方法によってビアホールやスルーホール等の接続孔を穿設することにより、電子部品の端子を露呈させ、その接続孔の内部に、所望の導体を、例えば無電解めっき及び電解めっき等によって形成する方法が用いられる。その際、電子部品の端子へ導体を確実に接続するための信頼性（接続信頼性）は、接続孔の加工精度（例えば、孔径精度）やその接続孔の内部へのめっき導体金属の充填性（カバレッジ）といった因子に左右される傾向にある。
さらに、このような接続信頼性にかかる因子の影響の大小（良否）は、通常、接続孔の加工対象である絶縁層の厚さに依存する傾向にある。すなわち、接続孔の内部に、目的とする電子部品の端子を確実に露呈させつつ、その接続孔の導体によるカバレッジを確保することにより電子部品の接続信頼性を向上させるためには、接続孔が形成される部位の絶縁層が厚くなればなるほど、その接続孔の開口径を大きく設定する必要がある。
よって、電子部品内蔵基板、特に、異なる大きさの複数の電子部品が内蔵された電子部品内蔵基板においては、それらの電子部品の極力すべてについて、端子上の絶縁層の層厚を薄くし、且つ、その厚さの均一性を十分に高める（厚さのばらつきを十分に抑制する）ことが、狭ピッチ化された端子を有する電子部品の接続信頼性を高める上で極めて重要となる。すなわち、例えば、上述の如く極めて狭ピッチ化された端子を有する能動部品と、さほど狭ピッチ化されていない（例えば、外形精度の規格がゆるい）受動部品が同一の絶縁層に埋設された電子部品内蔵基板であっても、その能動部品の端子上の絶縁層の厚さの均一性のみならず、その部位の厚さと、受動部品の端子上の絶縁層の厚さとの間にばらつきが生じてしまうと、殊に能動部品の接続信頼性を高めることが困難となってしまう。逆に言えば、かかる絶縁層の厚さの均一性を実現することができなければ、接続孔の深さと大きさをある程度確保するべく孔径（開口径）を縮小するのに限界が生じてしまい、或いは、能動部品の端子に再配線を施してその面積を十分に確保する必要があり、そうなると、電子部品の更なる狭ピッチ化に十分に対応することができない。
これに対し、特許文献１に記載された多層基板においては、予め切削形成された収容部の内部に配置される各電子部品の高さ（レベル）が調節されているものの、近時要求されている電子部品（単独部品でも複数部品でも）の端子の狭ピッチ化に対応した接続信頼性を実現できる程度にまで、各電子部品の端子上部の絶縁層の層厚を所望に均一化することは未だ不十分であった。
そこで、本発明は、かかる事情に鑑みてなされたものであり、狭ピッチで形成された端子を有する電子部品の接続信頼性を十分に向上させることが可能な電子部品内蔵基板の製造方法を提供することを目的とする。
上記課題を解決するために、本発明による電子部品内蔵基板の製造方法は、電子部品（単数でも複数でもよい；以下同様）が内蔵された電子部品内蔵基板を製造するための方法であって、未硬化状態（熱硬化性の樹脂において粘度の急激に低下する温度（軟化点）を持っている状態）第１樹脂層上に、コア部材（単数でも複数でもよい；以下同様）を載置する工程と、電子部品の端子が未硬化状態の第１樹脂層に接するように（すなわち、電子部品の端子が形成された面である主面が第１樹脂層に当接される状態；いわゆるフェイスダウンの形態）、電子部品をその未硬化状態の第１樹脂層上に載置する工程と、その未硬化状態の第１樹脂層を硬化する工程と、硬化した第１樹脂層、コア部材、及び電子部品上に、未硬化状態の第２樹脂層を設ける工程と、その未硬化状態の第２樹脂層を硬化する工程とを含む。
このような方法においては、コア部材が載置された状態の未硬化状態の第１樹脂層上に電子部品がフェイスダウンの形態で更に載置されるので、第１樹脂層の表面レベル（電子部品内蔵基板の積層方向、つまり面方向に垂直な方向における高さ）と、コア部材及び電子部品の両方の端子が設けられている端面（第１樹脂層と当接する面）のレベルが一致され得る。この第1樹脂層は、電子部品内蔵基板の製造において、言わば基端（基準）となる層であり、その厚さを薄くして層厚を均一化し易い傾向にある。したがって、第１樹脂層下に配線層が形成される場合、その配線層から各電子部品までの距離、さらには、その配線層からコア部材までの距離を、極力小さくし、且つ、そのばらつきを十分に小さく抑えることが可能となる。よって、配線層と電子部品、さらには、配線層とコア部材を接続するために第１樹脂層に穿設する複数のビアホール等の接続孔の孔径を、極力小さく且つ揃えることができるので、電子部品に設けられた端子が狭ピッチ化されたものであっても、電子部品やコア部材への導体接続の接続信頼性が高められる。そして、第１樹脂層上に第２樹脂層が形成され、電子部品及びコア部材が封止され、更に必要に応じて、適宜の積層構造を形成することにより、後述する本発明による電子部品内蔵基板が有効に製造される。
なお、本明細書において、「電子部品内蔵基板」とは、電子部品が内蔵された単位基板である個別基板（個片、個品）のみではなく、その個別基板を複数有する集合基板（ワークボード、ワークシート）を含む概念であり、その「電子部品」とは、その種類は特に制限されず、例えば、通常の電子機器に用いられるＩＣチップ等の半導体装置といった能動部品、より具体的には、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いデジタルＩＣ、又は、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログＩＣ等や、受動部品が挙げられる。また、「電子部品」に設けられる端子は、その形状や配置（配列）が特に制限されるものではない。さらに、「コア部材」とは、電子部品内蔵基板の機械強度を向上させ得る構造体を示し、そのコア部材に電子部品が近接して配置されていることが好ましく、コア部材によって電子部品を囲んだり挟んだりするように構成しても好適である。またさらに、１つのコア部材は、単一の部材から構成されていても、複数の部材から構成されていてもよい。
また、コア部材にアライメントマークを形成する工程を、更に含んでいても好ましい。このようにすれば、第１樹脂層上において、コア部材の近傍に電子部品を配置するようにし、そのコア部材において電子部品に極力近い部位にアライメントマークを形成することにより、電子部品内蔵基板の面方向における電子部品のアライメント精度が格段に向上され、その位置ずれが防止され得る。その結果、電子部品の端子位置を高い精度で把握（設定）することができるので、第１絶縁層に形成する接続孔径を過度に大きくすることなく、配線層と電子部品を確実に接続でき、電子部品の接続信頼性が更に向上される。
さらに、コア部材の前駆体である部材（コア部材を形成するための板状部材、シート状部材等）に貫通口を形成する工程を更に含み、アライメントマークを形成する工程を、その貫通口を形成する工程と同時に行えば、アライメントマークを形成するための工程数を増やすことなく、短時間でアライメントマークが形成され得るので、工数の増加を抑止して生産性を向上させることができる。
また、本発明による電子部品内蔵基板は、本発明による電子部品内蔵基板の製造方法によって有効に形成されるものであり、第１樹脂層と、第１樹脂層上に載置されたコア部材と、端子を有しており、且つ、その端子が第１樹脂層に接するように設けられた電子部品（つまり、第１樹脂層に対して、電子部品がいわゆるフェイスダウンの状態で設置されている）と、第１樹脂層、コア部材、及び電子部品上に、それらを覆うように設けられた第２樹脂層を備える。
或いは、本発明による電子部品内蔵基板は、第１樹脂層と、第１樹脂層上に載置され、且つ、アライメントマークが形成されたコア部材と、端子を有しており、且つ、その端子が第１樹脂層に接するように設けられた電子部品と、第１樹脂層、コア部材、及び電子部品上に、それらを覆うように設けられた第２樹脂層を備えるものであってもよく、この場合も、上述した本発明による電子部品内蔵基板の製造方法によって有効に形成されるものである。
本発明の電子部品内蔵基板によれば、薄く且つ層厚を均一化し易い第１樹脂層上に電子部品をフェイスダウンの形態で配置することにより、狭ピッチで形成された端子を有する電子部品の接続信頼性を向上させることができ、これにより、端子が狭ピッチ化された電子部品を備える電子部品内蔵基板における更なる低背化及び高密度化に資することができるとともに、製品の信頼性及び生産性を向上させることが可能となる。また、電子部品の近くに配置され得るコア部材にアライメントマークを設けることにより、電子部品のアライメント精度を高めることもできるので、その結果、狭ピッチで形成された端子を有する電子部品の接続信頼性をより一層向上させることが可能となる。
第１実施形態による電子部品内蔵モジュール１の構造を概略的に示す断面図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。 電子部品内蔵基板２を製造する手順の一例を示す工程図である。
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
図１は、第１実施形態による電子部品内蔵モジュール１の構造を概略的に示す断面図である。電子部品内蔵モジュール１は、電子部品５０，５１及びコア部材６が内蔵されている電子部品内蔵基板２と、電子部品内蔵基板２上に電子部品８とを有する。電子部品内蔵基板２に内蔵される電子部品５０，５１は、例えば、ＩＣチップ等の能動部品で構成される電子部品であり、電子部品内蔵基板２上に載置される電子部品８は、例えば、コンデンサ（キャパシタ）、インダクタ、サーミスタ、抵抗等の受動部品で構成される電子部品である。
より具体的には、電子部品５０は、例えば、ベアチップ状態の半導体ＩＣ（ダイ）であり、略矩形板状をなす主面に多数のランド電極５２（内部電極やバンプ等であってもよい）を有しており、このランド電極５２が、電子部品内蔵基板２の最下層側に向けて配置された、いわゆるフェイスダウンの形態で電子部品内蔵基板２の内部の所定位置に埋設されている。
また、電子部品５１は、例えば、電子部品５０とは異なる大きさを有したコンデンサであり、このコンデンサが、電子部品内蔵基板２の内部の所定位置に埋設されている。なお、電子部品５１は、電子部品５０と同じ大きさの受動部品でもよく、電子部品５１の大きさや種類は上述に限定されるものではない。
また、コア部材６は、例えば、その外形が、電子部品５０，５１の外形と略相似の略矩形状をなす適宜の金属材料（合金や複合材料を含む）で形成されており、電子部品５０もしくは電子部品５１の、いずれか高い電子部品の高さと略同程度の高さを有している。このコア部材６を構成する具体的な金属材料としては、ＳＵＳ４００、ＳＵＳ４１０、ＳＵＳ４３０、ＳＵＳ６３０、ＳＵＳ６３１、ＳＵＳ３１６、ＳＵＳ３０４、４２アロイ、インコネル、ニッケル、ニッケルクロムモリブデン鋼、鉄、鋳鉄、チタン、銅、銅合金等が挙げられる。
さらに、電子部品８の接合端部８１が電子部品内蔵基板２と接続されることにより、電子部品内蔵モジュール１が構成される。また、電子部品内蔵基板２の最下層には出力端子９（例えば、ＢＧＡ：Ball Grid Array）が設けられており、この出力端子９は、例えば、いわゆるユーザー端子として用いられるものであり、外部素子等と電気的に接続されることにより、電子部品内蔵モジュール１が他の部材、機器、デバイス、装置、システム等に実装される。
またさらに、電子部品内蔵基板２には、その下層から、配線層１２，２２，３２，４２と絶縁層１１，２１，３１，４１とが、交互に積層されるように順次配設されている。上述した電子部品５０，５１は、これらの絶縁層のうち、絶縁層２１上に載置され、且つ、絶縁層３１の内部の所定位置に埋設されるように配置されているとともに、その電子部品５０，５１の周囲を取り囲むように、任意の形状を有する上述したコア部材６，６が、電子部品５０，５１と同層（つまり、絶縁層２１上で且つ絶縁層３１の内部）に配設されている。
また、電子部品内蔵基板２の絶縁層２１，３１には、それらを貫通するスルーホール部７，７が穿設されており、各スルーホール部７の内壁周面には、配線層２２，３２間を電気的に接続する導体がめっき等により形成されており、各スルーホール部７の内部は、絶縁層４１と同種の部材で（絶縁層４１と一体に）充填されている。さらに、配線層１２，２２は、それぞれ、絶縁層１１，２１を貫通するビア１５、及びビア２６を介して電子部品５０，５１と電気的に接続され、絶縁層１１，２１を貫通するビア１５、及びビア２５を介してコア部材６と電気的に接続される。一方、配線層３２，４２が、絶縁層３１，４１を貫通するビア３５，３６，４５を介して電子部品８，８と電気的に接続されている。
ここで、配線層１２，２２，３２，４２の材質としては、特に制限されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、鉄（Ｆｅ）、チタン（Ｔｉ）、ステンレス鋼（ＳＵＳ材）等の金属導電材料が挙げられ、これらのなかでは、導電率やコストの観点から銅（Ｃｕ）等が好ましい。
また、絶縁層１１，２１，３１，４１に用いる樹脂母材料としては、シート状又はフィルム状に成型可能なものであれば特に制限されず使用可能であり、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレンエーテル（ポリフェニレンオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ樹脂、エポキシ＋活性エステル硬化樹脂、ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、（芳香族）ポリエステル樹脂、（芳香族）液晶ポリエステル樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、フェノール樹脂、液晶ポリマー、シリコーン樹脂、ベンゾオキサジン樹脂、若しくは、アクリルゴム、エチレンアクリルゴム等のゴム材料やゴム成分を一部に含むような樹脂、又は、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させた材料等が挙げられ、これらは、単独で又は複数組み合わせて使用することができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
また、これらの樹脂に、適宜のフィラーを添加剤として加えてもよい。かかるフィラーとしては、特に制限されないが、例えば、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム、窒化ホウ素、又は、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末等が挙げられ、樹脂母材料と同様、これらも、単独で又は複数組み合わせて使用することができ、また、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、これらの樹脂に、安定化剤等の適宜の他の添加剤を加えても構わない。
次に、図２乃至図１２を参照しながら、上記電子部品内蔵基板２を製造する製造手順の一例について説明する。
（樹脂シートの形成）
まず、配線層２２の前駆体（膜）である銅箔が貼付、塗布、蒸着等によって形成された樹脂シート（絶縁層２１）を形成する（図２）。なお、銅箔としては、例えば、上述した配線層１２，２２，３２，４２に用いるものを使用でき、また、樹脂としては、例えば、上述した絶縁層１１，２１，３１，４１に用いるものを使用できる。この場合、予めＣＣＬ（Copper Clad Laminate）構造が形成された樹脂シートを用いてもよく、或いは、予めＣＣＬ構造が形成されていない未硬化又は半硬化状態の樹脂シートを用い、その樹脂シート上に電子部品５０，５１及びコア部材６を載置した後、硬化させることにより、それらを樹脂シート（絶縁層２１，第１樹脂層）上に固定させてもよい。また、樹脂シートの厚さは、絶縁性が確保できる程度の薄さであることが好ましい。
（コア部材の作成）
次に、所定の厚さを有する金属板６’（コア部材６の前駆体である部材）を加工し、任意の形状に形成されたコア部材６を作成する（図３）。電子部品５０，５１が配置される金属板６’の部位、及びスルーホールが形成される金属板６’の部位をエッチング処理により取り除いて、電子部品５０，５１を配置する貫通口（開口）、及びスルーホールを形成する貫通口（開口）を形成し、これら以外の部位を残してコア部材６を形成する。なお、金属板６’に用いられる金属材料としては、例えば、上述したコア部材６に用いるものを使用でき、エッチング剤等により腐食可能な材料が挙げられる。
また、コア部材６にはアライメントマーク６１，６３を設ける。より具体的には、アライメントマーク６１，６３は、それぞれ、コア部材６の近傍に電子部品５０，５１を配置するようにし、そのコア部材６において、電子部品５０，５１に極力近い部位にアライメントマーク６１，６３を設ける。
本実施形態では、電子部品５０，６３を配置する貫通口の近くに形成されたコア部材６の上面６２に任意の形状に形成された孔を設け、この孔をアライメントマーク６１，６３としている。この孔は、上面６２から下面６４に向かって、且つ、下面６４まで貫通しないように形成する。このように、コア部材６にアライメントマーク６１，６３として孔を設ける場合には、フォトリソグラフィ処理により、電子部品５０，５１を配置する貫通口、及びスルーホールを形成する貫通口と、コア部材６の上面６２にアライメントマークとなるパターンを一度にパターニングし、その後、上述したエッチング処理により、貫通口を形成するのと同時にアライメントマーク６１，６３となる孔を形成する。
なお、アライメントマークは、電子部品５０を配置する際の目印であり、例えば、電子部品５１の近くに形成されたコア部材６のエッジや電子部品５０，５１を配置する貫通口そのものでも良く、上述した孔には限られない。
（コア部材の接着）
次に、電子部品内蔵基板２の最下層側の面に銅箔（配線層２２）が貼付、塗布、蒸着等によって形成された樹脂シート（絶縁層２１）上にコア部材６を接着する（図４）。具体的には、樹脂シート（絶縁層２１）上にコア部材６を載置した後、熱プレス等により押圧することにより、樹脂シート（絶縁層２１）上にコア部材６を接着する。押圧する温度は、樹脂シートに用いられる樹脂の軟化点付近であり、樹脂が硬化を開始する温度以下である。
（電子部品の接着）
樹脂シート（絶縁層２１）上にコア部材６を接着した後、又は該接着と同時に樹脂シート（絶縁層２１）上に電子部品５０，５１をいわゆるフェイスダウンの形態で接着し、電子部品５０，５１を固定する（図５）。
電子部品５０を樹脂シート（絶縁層２１）上に載置する場合、コア部材６に設けられたアライメントマーク６１を電子部品５０における載置基準として使用する。そして、２つのアライメントマーク６１，６１の間に形成された貫通口であって、且つ、樹脂シート（絶縁層２１）上に形成された貫通口に、電子部品５０のランド電極５２が接地側に向くように電子部品５０を配置し、位置合わせをする。
また、電子部品５１を樹脂シート（絶縁層２１）上に載置する場合、コア部材６に設けられたアライメントマーク６３を電子部品５１における載置基準として使用する。そして、２つのアライメントマーク６３の間に形成された貫通口であって、且つ、樹脂シート（絶縁層２１）上に形成された貫通口に、電子部品５１の端子（図示せず）が接地側に向くように電子部品５１を配置し、位置合わせをする。このように電子部品５０，５１を載置すると、樹脂シート（絶縁層２１）の表面レベルと、電子部品５０のランド電極５２及び電子部品５１の端子が設けられている端面（樹脂シートと当接する面）のレベルと、コア部材６が設けられている端面（樹脂シートと当接する面）のレベルとが、一致する。
樹脂シート（絶縁層２１）上に電子部品５０，５１を載置した後、熱プレス等により押圧することにより、樹脂シート（絶縁層２１）上に電子部品５０，５１を接着する。なお、押圧処理は、樹脂シート（絶縁層２１）に用いられる樹脂が硬化する温度で行えばよいが、好ましくは、オートクレーブ等の耐熱耐圧容器を用いて行うと、樹脂シート（絶縁層２１）と電子部品５０，５１との接着性がより高められる。
（電子部品の埋め込み）
次いで、電子部品５０及びコア部材６が絶縁層２１上に接着固定された状態で、それらの電子部品５０及びコア部材６を未硬化又は半硬化の樹脂（絶縁層３１，第２樹脂層）で封入する。未硬化又は半硬化の樹脂（絶縁層３１）上に、配線層３２の前駆体（膜）となる金属箔（好ましくは銅箔）を、未硬化または半硬化の樹脂（絶縁層３１）をラミネートプレスや熱プレス等を行って押圧する際に張り合わせる（挟み込む）ことにより、絶縁層３１の硬化と同時に、絶縁層２１，３１、金属箔（配線層３２）、電子部品５０、及び、コア部材６を互いに密着させる（図６）。なお、銅箔（配線層２２）及び金属箔（配線層３２）は、略同じ厚さに形成することが好ましい。
（ビアホールの形成）
それから、コア部材６の上面６２に設けたアライメントマーク６１，６３と同時に形成した基板周辺部に位置するマーク（図示せず）を、例えばエッチング処理やレーザー加工等の、任意の方法で露出し、その基板周辺部に位置するマークを使用して電子部品５０の電極位置５２に、絶縁層２１を貫通するように、レーザー処理、ブラスト処理、反応性イオンエッチング（ＲＩＥ）処理等の任意の手法により、銅箔（配線層２２）及び電子部品５０のランド電極５２間にビアホール２６’を形成する。また、上述した処理方法により、銅箔（配線層２２）及び電子部品５１の端子間にビアホール２６’を形成し、銅箔（配線層２２）及びコア部材６間にビアホール２５’を形成する（図７）。なお、電子部品５０，５１が内蔵された単位基板である個別基板（個片、個品）を複数有する集合基板（ワークボード、ワークシート）自体を基板周辺部に位置するマークとしてもよいし、集合基板の所定の部位に視認できるマークを設け、それを基板周辺部に位置するマークとしてもよい。
なお、ビアホール２５’，２６’の形成は、フォトリソグラフィを用いて対応する部分の銅箔（配線層２２）を開口した後、炭酸ガスレーザーなどを用いたレーザー処理やブラスト処理などを行い、絶縁層２１に孔形成してもよく、直接銅箔（配線層）にＹＡＧレーザーを用いて配線層２２と絶縁層２１を貫通した孔を形成してもよい。
また、同様に絶縁層３１を貫通するように、レーザー処理、ブラスト処理、反応性イオンエッチング（ＲＩＥ）処理等により、金属箔（配線層３２）及び電子部品５１間にビアホール３６’を形成し、金属箔（配線層３２）及びコア部材６間に、ビアホール３５’を形成する（図７）。
さらに、銅箔（配線層２２）金属箔（配線層３２）間に、ＮＣドリル、レーザー処理、ブラスト処理、ディープ反応性イオンエッチング（ＤＲＩＥ）処理等によりにより、スルーホール７’を形成する（図７）。なお、絶縁層２１，３１、銅箔（配線層２２）及び金属箔（配線層３２）からなる基板が比較的厚みを有している場合であっても、上述したレーザーやドリルを用いてビアホール２５’，２６’の微小な孔を形成することができる。
（ビア導体の形成）
その後、形成されたビアホール２５’，２６’，３５’，３６’及びスルーホール７’に、無電解銅めっき等によりめっき等を塗布し、ビア導体２５，２６，３５，３６及びスルーホール部７の内壁周面の導体を形成する（図８）。
（第２配線層及び第３配線層の形成）
さらに、銅箔（配線層２２）、及び金属箔（配線層３２）を、例えばパターンめっき法を用いて、エッチング等によりパターニングして配線パターン（配線層２２，３２）を形成する（図９）。
なお、より微細な配線パターンを形成させるため、薄い銅箔又は金属箔を形成し、無電解銅めっき又は電解銅めっきを行う際に、絶縁層２１，３１上において、感光性レジストによりめっきを形成させるエリアを限定して配線パターン（配線層２２，３２）を形成後、フラッシュエッチングにより配線パターン（配線層２２，３２）の線間を取り除くという、セミアディティブ法を用いてもよい。
また、銅箔又は金属箔を取り除いた後、再び、配線パターンを形成させたい部位に電解銅めっき又は電解銅めっきを行い、配線パターンを形成するアディティブ法を用いてもよい。
（他の絶縁層の形成）
次いで、パターニングされた配線層２２，３２上に、絶縁層１１，４１、及び配線層１２，４２の前駆体（膜）である金属箔（好ましくは銅箔）を順次配し、再び熱プレス等で押圧することにより、絶縁層１１，２１，３１，４１の硬化と同時に、配線層２２，３２、金属箔（配線層１２，４２）、絶縁層１１，２１，３１，４１、及び電子部品５０，５１間の密着や、配線層２２，３２、金属箔（配線層１２，４２）、絶縁層１１，２１，３１，４１、及びコア部材６間の密着を行う（図１０）。
（ビア導体の形成）
そして、絶縁層１１，４１のそれぞれを貫通するようにビアホールを形成し、さらに、めっき等を施してビア導体１５，４５を形成する（図１１）。
（他の配線層の形成）
次いで、金属箔（配線層１２，４２）をエッチング等によりパターニングして配線パターン（配線層１２，４２）を形成し、電子部品内蔵基板２を得る（図１２）。
（電子部品内蔵モジュールの形成）
このようにして形成された電子部品内蔵基板２の最上面（最上層）に保護膜１０を塗布した後、半田付け等の処理を用い、接合端部８１を介して各受動部品８を載置して固定し、また、電子部品内蔵基板２の最下面（最下層）に保護膜１０を塗布した後、出力端子９を設け、全体として回路を構成することにより、電子部品内蔵モジュール１を得る（図１）。
本実施形態によれば、異なる大きさの電子部品５０，５１を絶縁層２１上に載置し、接着する工程において、電子部品５０のランド電極５２や端子が接地側を向くように、コア部材６に設けた貫通口に配置する。これにより、絶縁層２１が基端（基準）となるので、その層厚が均一化され易い。その結果、配線層２２から電子部品５０，５１までの距離、及び配線層２２からコア部材６までの距離を極力小さくし、そのばらつきを十分に小さく抑えることができる。これにより、ビアホールの形成工程において、絶縁層２１に形成するビアホールの孔径を極力小さく抑えることができるので、電子部品５０，５１に設けられた端子間同士の距離が短く形成（狭ピッチ化）されたものであっても、電子部品５０，５１やコア部材６への導体接続の接続信頼性を高めることができる。このことから、端子が狭ピッチ化された電子部品５０，５１を備える電子部品内蔵基板２における更なる低背化及び高密度化が実現できるので、製品の信頼性及び生産性を向上することができる。
また、電子部品５０のランド電極５２及び電子部品５１の端子が設けられている端面（樹脂シートと当接する面）のレベルと、コア部材６が設けられている端面（樹脂シートと当接する面）のレベルとは、樹脂シート（絶縁層２１）上で一致させることができるので、端子が狭ピッチ化された電子部品５０，５１を備える電子部品内蔵基板２における一層の低背化及び高密度化が実現できる。
従来の構成においては、電子部品内蔵基板に形成された収容部の内部に電子部品が配置される際に、その基準となるアライメントマーク（又はガイド）として、収容部の外壁位置を使う傾向があったものの、収容部を形成するための開口をエッチングで行うときに、その開口面積を高精度で制御するのは非常に困難であるため、収容部の外壁位置はバラツキをもってしまい、その結果、配置される電子部品には、十分なアライメント精度を得ることができなかった。これに対し、本実施形態の構成においては、コア部材６において、各電子部品５０，５１に極力近い部位にアライメントマーク６１，６３を設け、電子部品５０，５１を絶縁層２１上に載置する際の載置基準としたため、コア部材６を基準に正確な位置に電子部品５０，５１を配置でき、電子部品内蔵基板２の面方向における電子部品５０，５１のアライメント精度が格段に向上する。これにより、電子部品５０，５１を載置する際に生じていた位置ずれを防止することができるので、電子部品５０，５１の端子位置を高い精度で設定することができる。その結果、絶縁層２１に形成するビアホールを過度に大きくする必要がなく、電子部品５０，５１と配線層２２，３２とを確実に接続でき、電子部品５０，５１の接続信頼性が更に向上する。
金属板６’に貫通口を形成する工程において、アライメントマーク６１，６３を形成する工程を、その貫通口の形成と同時に行えば、アライメントマーク６１，６３を形成するための工程数を増やすことなく、短時間でアライメントマーク６１，６３を形成することができる。
配線層２２，３２を形成する工程において、従来、電子部品内蔵基板内部に必要であった支持体を要しないため、絶縁層２１，３１、銅箔（配線層２２）、金属箔（配線層３２）からなる基板両面からパターニングすることが可能となる。このことから、本実施形態は、各層を一層ずつ積み上げる従来の方法と比して、電子部品内蔵基板を作成する工程数を大幅に作成することができる。
以上説明したとおり、本発明の電子部品内蔵基板の製造方法は、狭ピッチで形成された端子を有する電子部品の接続信頼性が向上できる。これにより、端子が狭ピッチ化された電子部品を備える電子部品内蔵基板における更なる低背化及び高密度化が実現でき、製品の信頼性及び生産性を向上させることが可能となるので、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に低背化及び高密度化が要求されるもの、及び、それらの製造に広く且つ有効に利用することができる。
１…電子部品内蔵モジュール、２…電子部品内蔵基板、１１，４１…絶縁層、２１…絶縁層（第１樹脂層）、３１…絶縁層（第２樹脂層）、１２，２２，３２，４２…配線層、２５，２６，３５，３６…ビア導体、２５’，２６’，３５’，３６’…ビアホール、６’…金属板（コア部材の前駆体である部材）、５０，５１…電子部品、５２…ランド電極、６…コア部材、６１，６３…アライメントマーク、７…スルーホール部、７’…スルーホール、８…受動部品。

Claims (1)

  1. 電子部品が内蔵された電子部品内蔵基板の製造方法であって、
    コア部材の前駆体である部材に、貫通口及びアライメントマークとなる孔を同時に形成してコア部材を作成する工程と、
    未硬化状態の第１樹脂層上に、前記コア部材を載置する工程と、
    前記電子部品の端子が前記未硬化状態の第１樹脂層に接するように、該電子部品を該未硬化状態の第１樹脂層上に載置する工程と、
    前記未硬化状態の第１樹脂層を硬化する工程と、
    前記硬化した第１樹脂層、前記コア部材、及び前記電子部品上に、未硬化状態の第２樹脂層を設ける工程と、
    前記未硬化状態の第２樹脂層を硬化する工程と、
    を含む電子部品内蔵基板の製造方法。
JP2013229310A 2013-11-05 2013-11-05 電子部品内蔵基板の製造方法 Pending JP2014027311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013229310A JP2014027311A (ja) 2013-11-05 2013-11-05 電子部品内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013229310A JP2014027311A (ja) 2013-11-05 2013-11-05 電子部品内蔵基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010053501A Division JP5441007B2 (ja) 2010-03-10 2010-03-10 電子部品内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
JP2014027311A true JP2014027311A (ja) 2014-02-06

Family

ID=50200630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013229310A Pending JP2014027311A (ja) 2013-11-05 2013-11-05 電子部品内蔵基板の製造方法

Country Status (1)

Country Link
JP (1) JP2014027311A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198241A1 (ja) * 2018-04-13 2019-10-17 株式会社メイコー 部品内蔵基板の製造方法及び部品内蔵基板
WO2019198154A1 (ja) * 2018-04-10 2019-10-17 株式会社メイコー 部品内蔵基板、及び部品内蔵基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2009302563A (ja) * 2007-09-05 2009-12-24 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302563A (ja) * 2007-09-05 2009-12-24 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198154A1 (ja) * 2018-04-10 2019-10-17 株式会社メイコー 部品内蔵基板、及び部品内蔵基板の製造方法
WO2019198241A1 (ja) * 2018-04-13 2019-10-17 株式会社メイコー 部品内蔵基板の製造方法及び部品内蔵基板

Similar Documents

Publication Publication Date Title
JP5441007B2 (ja) 電子部品内蔵基板の製造方法
US9257217B2 (en) Inductor element, method for manufacturing inductor element, and wiring board
US8779299B2 (en) Electronic component-embeded board and method for manufacturing the same
US8093503B2 (en) Multilayer wiring board
TWI451536B (zh) 多層配線基板及其製造方法
EP2592915B1 (en) Manufacturing method for laminated wiring board
JP4518113B2 (ja) 電子部品内蔵基板及びその製造方法
US20080308305A1 (en) Wiring substrate with reinforcing member
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2006049424A (ja) 電子部品内蔵基板およびその製造方法
US20150271923A1 (en) Printed wiring board and method for manufacturing printed wiring board
US11096286B2 (en) Printed circuit board and manufacturing method thereof
CN103871996A (zh) 封装结构及其制作方法
US7772109B2 (en) Manufacturing method of multilayer wiring substrate
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2014027311A (ja) 電子部品内蔵基板の製造方法
EP2911485B1 (en) Printed circuit board and method of manufacturing the same
JP2016134622A (ja) エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
CN111385971B (zh) 电路基板及其制造方法
KR20190023297A (ko) 절연 필름 및 이를 구비한 회로 기판
JP2011009491A (ja) 積層配線基板及びその製造方法
US10356916B2 (en) Printed circuit board with inner layer and outer layers and method of manufacturing the same
KR20170076409A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106