JP2812107B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2812107B2 JP2812107B2 JP4292821A JP29282192A JP2812107B2 JP 2812107 B2 JP2812107 B2 JP 2812107B2 JP 4292821 A JP4292821 A JP 4292821A JP 29282192 A JP29282192 A JP 29282192A JP 2812107 B2 JP2812107 B2 JP 2812107B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- holding plate
- emitter
- lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に高周波高出力用半導体装置に関する。
に高周波高出力用半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図３（ａ），
（ｂ），（ｃ）に示すように、銅よりなる金属放熱板１
の上に、絶縁性がありかつ熱伝導度の高い材質（例えば
ベリリアセラミック）から成る半導体保持板７が接合さ
れ、この半導体保持板７上にメタライズ層４が施され、
このメタライズ層４上に半導体素子８が搭載されてい
る。
（ｂ），（ｃ）に示すように、銅よりなる金属放熱板１
の上に、絶縁性がありかつ熱伝導度の高い材質（例えば
ベリリアセラミック）から成る半導体保持板７が接合さ
れ、この半導体保持板７上にメタライズ層４が施され、
このメタライズ層４上に半導体素子８が搭載されてい
る。
【０００３】半導体素子８がバイポーラトランジスタの
場合、この半導体素子８の裏面は一般にコレクタになっ
ており、メタライズ層４はコレクタと接続され、更にこ
のメタライズ層４はボンディングワイヤ１０によりコレ
クタリード６と電気的に接続されている。一方エミッタ
側は、半導体素子８の表面上の入力電極とエミッタ接地
電極３，５へボンディングワイヤ１０により電気的に接
続されて半導体保持板７へ接地されている。また半導体
素子８もボンディングワイヤ１０によりベースリード２
と電気的に接続されている。
場合、この半導体素子８の裏面は一般にコレクタになっ
ており、メタライズ層４はコレクタと接続され、更にこ
のメタライズ層４はボンディングワイヤ１０によりコレ
クタリード６と電気的に接続されている。一方エミッタ
側は、半導体素子８の表面上の入力電極とエミッタ接地
電極３，５へボンディングワイヤ１０により電気的に接
続されて半導体保持板７へ接地されている。また半導体
素子８もボンディングワイヤ１０によりベースリード２
と電気的に接続されている。
【０００４】
【発明が解決しようとする課題】上述した半導体装置で
は、図３に示されるように、エミッタ接地電極３，また
は５が経路Ａ→Ｂ→Ｃを通り金属放熱板１へ接地される
ために、エミッタ接地電極３，５の経路Ａ→Ｂ間の距離
が長くなる。そのため図３（ｄ）に示すように、ベー
ス，コレクタおよびエミッタのボンディングワイヤイン
ダクタンスＬ１，Ｌ２，Ｌ３およびエミッタ電極インダ
クタンスＬ４があるが、エミッタ電極インダクタンスＬ
４が大きくなり、ＲＦ特性が低下するという問題点があ
った。
は、図３に示されるように、エミッタ接地電極３，また
は５が経路Ａ→Ｂ→Ｃを通り金属放熱板１へ接地される
ために、エミッタ接地電極３，５の経路Ａ→Ｂ間の距離
が長くなる。そのため図３（ｄ）に示すように、ベー
ス，コレクタおよびエミッタのボンディングワイヤイン
ダクタンスＬ１，Ｌ２，Ｌ３およびエミッタ電極インダ
クタンスＬ４があるが、エミッタ電極インダクタンスＬ
４が大きくなり、ＲＦ特性が低下するという問題点があ
った。
【０００５】本発明の目的は、このような問題を解決
し、エミッタ電極のインダクタンスを小さくし、高周波
特性を改善した半導体装置を提供することにある。
し、エミッタ電極のインダクタンスを小さくし、高周波
特性を改善した半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の構成は、金属放
熱板上に絶縁半導体保持板が接合され、この半導体保持
板上に島状に形成された複数のメタライズ層を設け、こ
れらメタライズ層の１つに半導体素子が搭載され、前記
半導体保持板の端部に入力部、出力部の各リードを設け
た半導体装置において、前記メタライズ層のうち接地電
極となるメタライズ層が前記入力部、出力部の各リード
の一方または両方のリード中央部に突出した凸部を設け
ると共に、この凸部に対応して前記入力部、出力部の各
リードに凹部を設け、前記凸部から前記半導体保持板の
端面を経由して前記金属放熱板へ接地されていることを
特徴とする。
熱板上に絶縁半導体保持板が接合され、この半導体保持
板上に島状に形成された複数のメタライズ層を設け、こ
れらメタライズ層の１つに半導体素子が搭載され、前記
半導体保持板の端部に入力部、出力部の各リードを設け
た半導体装置において、前記メタライズ層のうち接地電
極となるメタライズ層が前記入力部、出力部の各リード
の一方または両方のリード中央部に突出した凸部を設け
ると共に、この凸部に対応して前記入力部、出力部の各
リードに凹部を設け、前記凸部から前記半導体保持板の
端面を経由して前記金属放熱板へ接地されていることを
特徴とする。
【０００７】
【実施例】図１（ａ），（ｂ），（ｃ）は、本発明の第
１の実施例の平面図および側面図を示している。図に示
す様に、本実施例も、銅よりなる金属放熱板１の上に、
絶縁性がありかつ熱伝導度の高い材質（例えばベリリア
セラミック）から成る半導体保持板７が接合され、この
半導体保持板７上にメタライズ層４が施され、このメタ
ライズ層４上に半導体素子８が搭載され、エミッタ接地
電極３，５へボンディングワイヤ１０で電気的に接続さ
れている。
１の実施例の平面図および側面図を示している。図に示
す様に、本実施例も、銅よりなる金属放熱板１の上に、
絶縁性がありかつ熱伝導度の高い材質（例えばベリリア
セラミック）から成る半導体保持板７が接合され、この
半導体保持板７上にメタライズ層４が施され、このメタ
ライズ層４上に半導体素子８が搭載され、エミッタ接地
電極３，５へボンディングワイヤ１０で電気的に接続さ
れている。
【０００８】この場合、図１（ｂ）に示すように、エミ
ッタ接地電極３（入力側）の中央部を一部ベースリード
側へ伸ばして凸部を設けると共に、ベースリード中央部
には凹部（３×２ｍｍ）を設け、その凸部を介し半導体
保持板７の端面を経由して金属放熱板１へ接地される。
この構造をとる事で、半導体素子８と金属放熱板１間の
距離が短くなる。
ッタ接地電極３（入力側）の中央部を一部ベースリード
側へ伸ばして凸部を設けると共に、ベースリード中央部
には凹部（３×２ｍｍ）を設け、その凸部を介し半導体
保持板７の端面を経由して金属放熱板１へ接地される。
この構造をとる事で、半導体素子８と金属放熱板１間の
距離が短くなる。
【０００９】そこで具体例について説明する。従来例と
して、エミッタ接地電極３の幅Ｗ＝１．５ｍｍ，厚さｄ
＝０．１ｍｍとし、図中の最長経路Ａ→Ｂ→Ｃをｌ＝１
０ｍｍとする。この時のエミッタ電極のインダクタンス
Ｌ４は６．１２〔ｎＨ〕となる。次に、本実施例として
幅Ｗ＝１．５ｍｍ，厚さｄ＝０．１ｍｍとし、図中の最
長経路Ｆ→Ａ→Ｄ→Ｅをｌ＝９ｍｍとする。この時のエ
ミッタ電極インダクタンスＬ４は５．３３〔ｎＨ〕とな
る。この結果、従来エミッタ電極インダクタンスＬ４が
６．１２〔ｎＨ〕だったものが、本実施例では５．３３
〔ｎＨ〕（約８７％）まで低下することがわかる。
して、エミッタ接地電極３の幅Ｗ＝１．５ｍｍ，厚さｄ
＝０．１ｍｍとし、図中の最長経路Ａ→Ｂ→Ｃをｌ＝１
０ｍｍとする。この時のエミッタ電極のインダクタンス
Ｌ４は６．１２〔ｎＨ〕となる。次に、本実施例として
幅Ｗ＝１．５ｍｍ，厚さｄ＝０．１ｍｍとし、図中の最
長経路Ｆ→Ａ→Ｄ→Ｅをｌ＝９ｍｍとする。この時のエ
ミッタ電極インダクタンスＬ４は５．３３〔ｎＨ〕とな
る。この結果、従来エミッタ電極インダクタンスＬ４が
６．１２〔ｎＨ〕だったものが、本実施例では５．３３
〔ｎＨ〕（約８７％）まで低下することがわかる。
【００１０】図２は本発明の第２の実施例の平面図であ
る。図に示すように、エミッタ電極３（入力側）と５
（出力側）をそれぞれベースリード側，コレクタリード
側へ一部伸ばして凸部を設けると共に、リード中央部に
凹部（３×２ｍｍ）を設け、その凸部を介して半導体保
持板７の端面を経由して金属放熱板１へ接地する。この
構造でさらに、エミッタ接地電極インダクタンスＬ４を
小さくできる。
る。図に示すように、エミッタ電極３（入力側）と５
（出力側）をそれぞれベースリード側，コレクタリード
側へ一部伸ばして凸部を設けると共に、リード中央部に
凹部（３×２ｍｍ）を設け、その凸部を介して半導体保
持板７の端面を経由して金属放熱板１へ接地する。この
構造でさらに、エミッタ接地電極インダクタンスＬ４を
小さくできる。
【００１１】
【発明の効果】以上説明したように本発明は、エミッタ
接地電極を一部ベースリード側へ伸ばして凸部を設ける
と共に、ベースリード中央部へ凹部を設け、その凸部を
介して半導体保持板の端面を経由し、金属放熱板へ接地
しているので、エミッタ接地電極インダクタンスが小さ
くなり、ＲＦ特性が改善されるという効果を有する。
接地電極を一部ベースリード側へ伸ばして凸部を設ける
と共に、ベースリード中央部へ凹部を設け、その凸部を
介して半導体保持板の端面を経由し、金属放熱板へ接地
しているので、エミッタ接地電極インダクタンスが小さ
くなり、ＲＦ特性が改善されるという効果を有する。
【図１】本発明の第１の実施例の平面図および側面図。
【図２】本発明の第２の実施例の平面図。
【図３】従来例の半導体装置の平面図、側面図およびそ
の等価回路図。
の等価回路図。
１ 金属放熱板 ２ エミッタリード（入力側） ３ エミッタ電極 ４ メタライズ層 ５ エミッタ電極 ６ コレクタリード（出力側） ７ 半導体保持板 ８ 半導体素子 １０ ボンディングワイヤ Ｌ１ ベースボンディングワイヤインダクタンス Ｌ２ コレクタボンディングワイヤインダクタンス Ｌ３ エミッタボンディングワイヤインダクタンス Ｌ４ エミッタ電極インダクタンス
Claims (1)
- 【請求項１】 金属放熱板上に絶縁半導体保持板が接合
され、この半導体保持板上に島状に形成された複数のメ
タライズ層を設け、これらメタライズ層の１つに半導体
素子が搭載され、前記半導体保持板の端部に入力部、出
力部の各リードを設けた半導体装置において、前記メタ
ライズ層のうち接地電極となるメタライズ層が前記入力
部、出力部の各リードの一方または両方のリード中央部
に突出した凸部を設けると共に、この凸部に対応して前
記入力部、出力部の各リードに凹部を設け、前記凸部か
ら前記半導体保持板の端面を経由して前記金属放熱板へ
接地されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292821A JP2812107B2 (ja) | 1992-10-30 | 1992-10-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292821A JP2812107B2 (ja) | 1992-10-30 | 1992-10-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151631A JPH06151631A (ja) | 1994-05-31 |
| JP2812107B2 true JP2812107B2 (ja) | 1998-10-22 |
Family
ID=17786786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4292821A Expired - Fee Related JP2812107B2 (ja) | 1992-10-30 | 1992-10-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2812107B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2944449B2 (ja) | 1995-02-24 | 1999-09-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452746U (ja) * | 1990-09-11 | 1992-05-06 |
-
1992
- 1992-10-30 JP JP4292821A patent/JP2812107B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151631A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3784884A (en) | Low parasitic microwave package | |
| JP2931741B2 (ja) | 半導体装置 | |
| US4314270A (en) | Hybrid thick film integrated circuit heat dissipating and grounding assembly | |
| JPH0810739B2 (ja) | ハイブリッドｉｃ | |
| US3728589A (en) | Semiconductor assembly | |
| JP2812107B2 (ja) | 半導体装置 | |
| JPH0563454A (ja) | 半導体装置 | |
| JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
| JPH05121589A (ja) | 厚膜混成集積回路 | |
| US5161000A (en) | High-frequency thick-film semiconductor circuit | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2758888B2 (ja) | 半導体装置 | |
| JPS5844636Y2 (ja) | 混成集積回路装置 | |
| JP2550922B2 (ja) | マルチチップモジュールの実装構造 | |
| JPH11135532A (ja) | 半導体チップ及び半導体装置 | |
| JP3450465B2 (ja) | 高周波パワーモジュール | |
| JPH04320041A (ja) | 厚膜混成集積回路 | |
| JP3102006B2 (ja) | 高周波高出力トランジスタ | |
| JPH0755003Y2 (ja) | 半導体素子用セラミックパッケージ | |
| JP4859289B2 (ja) | ガンダイオード発振器 | |
| JP2540766B2 (ja) | 半導体容器 | |
| JPH0697203A (ja) | 半導体装置 | |
| JPH0618242B2 (ja) | ハイブリツド集積回路 | |
| JP2701644B2 (ja) | 半導体装置 | |
| JPH0727635Y2 (ja) | 高周波混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |