KR20140064530A - 광 연결을 포함하는 다중 칩 패키지 - Google Patents

광 연결을 포함하는 다중 칩 패키지 Download PDF

Info

Publication number
KR20140064530A
KR20140064530A KR1020120131951A KR20120131951A KR20140064530A KR 20140064530 A KR20140064530 A KR 20140064530A KR 1020120131951 A KR1020120131951 A KR 1020120131951A KR 20120131951 A KR20120131951 A KR 20120131951A KR 20140064530 A KR20140064530 A KR 20140064530A
Authority
KR
South Korea
Prior art keywords
mirror
optical
substrate
light
waveguide
Prior art date
Application number
KR1020120131951A
Other languages
English (en)
Inventor
조성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120131951A priority Critical patent/KR20140064530A/ko
Priority to US14/059,874 priority patent/US20140140658A1/en
Priority to EP13193465.5A priority patent/EP2733513A1/en
Publication of KR20140064530A publication Critical patent/KR20140064530A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections

Abstract

개시된 광 연결을 포함하는 다중 칩 패키지는 제1 광전칩과 상기 제1 광전칩 상에 적층된 제2 광전칩을 포함한다. 상기 제1 광전칩은 제1 기판의 제1면 상에 배치된 제1 광소자, 상기 제1 광소자로부터의 광을 상기 제1면에 평행하게 전송하는 제1 광도파로, 및 상기 제1 광도파로로부터의 광을 상방으로 반사시키는 제1 미러를 구비한다.
상기 제2 광전칩은, 상기 제1면과 마주보는 제2면을 가진 제2 기판 상에 배치되며, 상기 제1 미러로부터 광을 받아서 상기 제2면에 평행하게 반사하는 제2 미러, 상기 제2 미러로부터의 광을 받아서 전송하는 제2 도파로, 및 상기 제2 도파로부터의 광이 입사하는 제2 광소자를 한다.
상기 제1 미러의 반사면 및 상기 제2 미러의 반사면은 서로 마주보게 배치된다.

Description

광 연결을 포함하는 다중 칩 패키지{Multichip package having optical interconnection}
적층된 광전 칩 사이의 정보 전송을 광 연결을 이용하는 다중 칩 패키지에 관한 것이다.
적층 다중 칩 패키지는 수직으로 배치된 복수의 칩을 포함한다. 이들 칩 들은 전기적 신호를 전기적으로 송수신하는 전기적 통신을 이용하여 왔다. 전기적 통신은 칩들 사이의 전기적 저항을 감소시키는 데 한계가 있다. 또한, 전기적 통신은 외부 전자파동에 의해 영향을 받을 수 있다. 이러한 이유로 반도체 집적회로들 간의 통신속도를 증가시키기가 어렵다.
최근에 칩들간의 통신속도를 향상시키기 위해 광접속(optical interconnect) 또는 광통신(optical communication)이 채용되고 있다. 소자 사이의 신호 교환을 광신호로 대체하는 경우, 외부 전자파에 의한 간섭이 적으며, 고속 통신이 가능하기 때문이다.
본 발명의 실시예는 광 연결을 통해서 적층된 칩 사이의 신호를 전달하는 적층 다중 칩 패키지를 제공한다.
본 발명에 일 실시예에 따른 광 연결을 포함하는 다중 칩 패키지는:
제1 광전칩과 상기 제1 광전칩 상에 적층된 제2 광전칩을 구비하며,
상기 제1 광전칩은: 제1 기판, 상기 제1 기판의 제1면 상에 배치된 제1 광소자, 상기 제1 광소자로부터의 광을 상기 제1면에 평행하게 전송하는 제1 광도파로, 및 상기 제1 광도파로로부터의 광을 상방으로 반사시키는 제1 미러를 구비하며,
상기 제2 광전칩은: 상기 제1면과 마주보는 제2면을 가진 제2 기판, 상기 제2면 상에 배치되며, 상기 제1 미러로부터 광을 받아서 상기 제2면에 평행하게 반사하는 제2 미러, 상기 제2 미러로부터의 광을 받아서 전송하는 제2 도파로, 및 상기 제2 도파로부터의 광이 입사하는 제2 광소자를 구비하며,
상기 제1 미러의 반사면 및 상기 제2 미러의 반사면은 서로 마주보게 배치되어 광연결을 한다.
상기 제1 미러 및 상기 제2 미러를 잇는 선은 상기 제1면에 대해서 실질적으로 수직일 수 있다.
상기 기판은 매립 옥사이드층을 구비하는 SOI(silicon on insulator) 기판일 수 있으며, 상기 제1 광소자, 상기 제1 도파로, 상기 제1 미러, 상기 제2 광소자, 상기 제2 도파로, 상기 제2 미러는 상기 매립 옥사이드층 상의 실리콘층에 형성될 수 있다.
상기 제1 미러 및 상기 제2 미러는, 각각 해당 기판의 물질 보다 굴절률이 낮은 물질로 이루어지며, 각각 상기 제1면 및 상기 제2면에 대해서 경사진 전반사면을 가질 수 있다.
일 국면에 따르면, 상기 제1 미러 및 상기 제2 미러는 실리콘 옥사이드로 이루어질 수 있다.
상기 제1 미러 및 상기 제2 미러는 0.5~5㎛ 두께를 가질 수 있다.
다른 국면에 따르면, 상기 제1 미러 및 상기 제2 미러는 금속층일 수 있다.
상기 제1 광전 칩에서 상기 제1 광소자를 구동하는 제1 구동회로와,
상기 제2 광전 칩에서 상기 제2 광소자를 구동하는 제2 구동회로를 더 구비할 수 있다.
상기 제1면 및 상기 제2면 중 적어도 하나의 면 상에는 해당 미러에 대응되게 형성되어서 입사되는 광을 다른 미러로 집광하는 렌즈를 더 구비할 수 있다.
상기 렌즈는 해당 면 상에 형성된 반구형인 볼록렌즈일 수 있다.
상기 렌즈는 폴리머 또는 옥사이드로 이루어질 수 있다.
상기 제1 광전 칩과 상기 제2 광전 칩에서 상기 제1면과 상기 제2면과 마주보는 면에서 해당 구동회로와 전기적으로 연결된 전자회로를 더 구비할 수 있다.
상기 제1 광전 칩과 상기 제2 광전 칩 사이를 채우는 밀봉층을 더 구비할 수 있다.
상기 제1 광소자는 발광소자며, 상기 제2 광소자는 수광소자일 수 있다.
본 발명의 실시예에 따르면, 광연결을 이용하여 신호를 전송하므로 종래의 전기적 배선에 의한 신호 전송 보다 고속 전송이 가능하다.
또한, 칩들을 수직으로 배치하고 광파이버 대신에 수직으로 배치된 미러를 사용하므로 광도파로 대 광도파로의 광 커플링 효율이 향상된다.
도 1은 일 실시예에 따른 적층 다중 칩 패키지의 개략적인 구조를 보여주는 단면도다.
도 2a 내지 도 2d는 제1 미러의 제조방법을 설명하는 도면들이다.
도 3a 및 도 3b는 다른 방법으로 제1 미러의 제조방법을 설명하는 도면들이다.
도 4는 본 발명의 다른 실시예에 따른 광 연결을 포함하는 다중 칩 패키지(200)를 보여주는 개략적 단면도다.
도 5a 내지 도 5b는 도 4의 볼록렌즈를 형성하는 방법을 보여주는 단면도다.
도 6a 내지 도 6d는 도 4의 볼록렌즈를 형성하는 다른 방법을 보여주는 단면도다.
도 7은 본 발명의 또 다른 실시예에 따른 광 연결을 포함하는 다중 칩 패키지를 보여주는 개략적 단면도다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 명세서를 통하여 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 1은 일 실시예에 따른 적층 다중 칩 패키지(100)의 개략적인 구조를 보여주는 단면도다.
적층 다중 칩 패키지(100)는 수직으로 적층되는 제1 광전 칩(101)과 제2 광전 칩(102)을 포함한다.
제1 광전 칩(101)은 제1 기판(110) 상의 적어도 하나의 제1 광소자(122)와, 적어도 하나의 제1 구동회로(124)를 포함한다. 도 1에는 편의상 하나의 제1 광소자(122)와 하나의 제1 구동회로(124)를 도시하였다.
제2 광전 칩(102)도 제2 기판(150) 상의 적어도 하나의 제2 광소자(162)와, 적어도 하나의 제2 구동회로(164)를 포함한다. 도 1에는 편의상 하나의 제2 광소자(162)와 하나의 제2 구동회로(164)를 도시하였다.
제1 기판(110) 및 제2 기판(150)은 실리콘, GaAs, InP 또는 도전성 폴리머 등의 물질로 형성될 수 있다. 제1 기판(110) 및 제2 기판(150)은 소이(SOI: silicon on insulator) 기판일 수 있다. 이하의 실시예에서는 제1 기판(110) 및 제2 기판(150)이 소이 기판인 예를 가지고 설명한다. 제1 기판(110)은 순차적으로 적층된 제1 실리콘층(111), 제1 매립산화물층(buried oxide layer)(112), 및 제2 실리콘층(113)을 포함할 수 있다. 제1 광소자(122)는 발광소자 또는 수광소자를 포함한다.
이하에서는, 제1 광전 칩(101)이 발광소자를 포함하고, 제2 광전 칩(102)이 수광소자를 포함하는 예를 가지고 설명한다. 제1 광소자(122)는 레이저 다이오드일 수 있다. 제1 광소자(122)는 제1 매립산화물층(112) 상에 형성되거나, 개별 소자를 제1 구동회로(124)와 연결되게 배치하여 사용될 수 있다. 제1 광소자(122)로부터 방출된 광은 제1면(101a)에 평행하게 방출된다.
제1 구동회로(124)는 외부의 전기적 신호를 받아서 제1 광소자(122)로 구동신호를 전송하거나, 제1 광소자(122)로부터의 전기적 신호를 외부로 전송할 수 있다.
제1 기판(110)은 그 내부에 임베드된 제1 미러(130)를 포함한다. 제1 미러(130)는 광 커플러로 칭할 수도 있다. 제1 미러(130)는 반사면(130a)이 제1 광소자(122)에 대해서 경사지게 형성되어서, 제1 광소자(122)로부터의 광을 받아서 상방으로 반사시킬 수 있다. 제1 광소자(122) 및 제1 미러(130) 사이에는 광전송부, 예컨대 제1 도파로(126)가 형성될 수 있다. 제1 광소자(122)로부터의 광은 제1 도파로(126)에서 화살표로 도시된 것처럼 제1 도파로(126)을 통해서 제1 미러(130)로 입사된다. 제1 도파로(126) 대신에 광파이버를 제1 광소자(122) 및 제1 미러(130) 사이에 배치할 수도 있다.
제1 미러(130)는 제2 실리콘층(113)에 형성될 수 있다. 제1 미러(130)는 제2 실리콘층(113) 보다 굴절률이 낮은 물질로 이루어져 제1 광소자(122)로부터 입사된 광을 제2 실리콘층(113) 내부로 전반사시켜서 화살표로 표시된 상방으로 출사시킨다. 반사면(150a)는 전반사면일 수 있다. 제1 미러(130)는 실리콘 옥사이드 또는 실리콘 나이트라이드로 형성될 수 있다.
반사면(130a)은 기판(110)의 일면(110a)과 이루는 각(θ)은 기판(110) 재질의 굴절률(n1)과 제1 미러(130)의 굴절률(n2)의 관계에서 전반사 임계각(sin-1(n2/n1))보다 커야 한다. 제1 미러(130)의 형상은 도시된 형상에 한정되지 않으며, 전반사면(130a)을 구비하는 어떤 형상이든지 가능하다. 제1 미러(130)의 두께(T)는 커플링 효율을 고려하여 적절히 정할 수 있으며, 예를 들어, 제1 미러(130)의 두께(T)는 대략 0.5~5㎛ 일 수 있으며, 이 경우, 광 커플링 효율은 90% 이상이 된다. 제1 미러(130)의 두께가 0.5㎛ 보다 작은 경우 광 커플링 효율이 감소될 수 있으며, 제1 미러(130)의 두께가 5㎛ 이상일 경우 제조비용이 증가할 수 있다.
한편, 제1 미러(130)는 경사지게 형성된 금속층일 수 있다. 금속층은 Au, Al 등으로 형성될 수 있다. 금속층은 10nm ~ 1㎛ 두께로 형성될 수 있다.
제2 기판(150)은 순차적으로 적층된 제1 실리콘층(151), 제2 매립산화물층(buried oxide layer)(152), 및 제2 실리콘층(153)을 포함할 수 있다. 제2 기판(150)은 그 내부에 임베드된 제2 미러(170)를 포함한다. 제2 미러(170)는 광 커플러로 칭할 수도 있다. 제2 미러(170)는 반사면(170a)이 제2 광소자(162)에 대해서 경사지게 형성되어서, 제1 미러(130)로부터 입사된 광을 받아서 수평방향으로 제2 광소자(162)에 전송할 수 있다. 제1 미러(130) 및 제2 미러(170)이 연결하는 선은 실질적으로 제1면(101a) 및 제2면(102a)에 수직일 수 있다.
제2 광소자(162) 및 제2 미러(170) 사이에는 광전송부, 예컨대 제2 도파로(166)가 형성될 수 있다. 제2 미러(170)로 입사된 광은 도 1에 도시된 화살표 방향으로 제2 도파로(166)를 통해서 제2면(102a)에 평행하게 제2 광소자(162)로 입사된다. 제2 도파로(166) 대신에 광파이버를 제2 광소자(162) 및 제2 미러(170) 사이에 배치할 수도 있다.
제2 미러(170)는 제2 실리콘층(153) 상에 형성될 수 있다. 제2 미러(170)는 실리콘 옥사이드 또는 실리콘 나이트라이드로 형성될 수 있다. 제2 미러(170)는 제2 실리콘층(153) 보다 굴절률이 낮은 물질로 이루어져 제1 미러(130)로부터 입사된 광을 제2 실리콘층(153) 내부로 전반사시켜서 수광소자(162)로 출사시키는 전반사면(170a)을 구비한다.
전반사면(170a)은 기판(110)의 일면(110a)과 이루는 각(θ)은 기판(110) 재질의 굴절률(n1)과 커플러 영역(150)의 굴절률(n2)의 관계에서 전반사 임계각(sin-1(n2/n1))보다 커야 한다.
제2 미러(170)의 형상은 도시된 형상에 한정되지 않으며, 전반사면(170a)을 구비하는 어떤 형상이든지 가능하다. 제2 미러(170)의 두께는 제1 미러(130)의 두께(T)와 동일할 수 있다.
한편, 제2 미러(170)는 경사진 금속층일 수 있다. 금속층은 Au, Al 등으로 형성될 수 있다. 금속층은 10nm ~ 1㎛ 두께로 형성될 수 있다.
제1 광전 칩(101)과 제2 광전 칩(102)은 매우 근접하게 배치된다. 예컨대, Rayleigh 범위인 수 ㎛ 이내의 간격으로 배치될 수 있다. 제1 광전 칩(101)과 제2 광전 칩(102) 사이에는 밀봉층(180)이 형성될 수 있다. 밀봉층(180)은 에폭시, 수지, 플라스틱 등으로 형성될 수 있다. 밀봉층(180)은 제1 광전 칩(101)과 제2 광전 칩(102)의 외부를 덮을 수도 있다.
상기 실시예에 따르면, 적층된 칩 들 사이의 신호전달을 광통신을 사용하여 하므로, 고속 통신이 가능하다. 또한, 통신에 필용한 전력 소비가 감소한다.
도 2a 내지 도 2d는 제1 미러의 제조방법을 설명하는 도면들이다. 제2 미러의 제조방법은 제1 미러의 제조방법과 동일할 수 있으며, 상세한 설명은 생략한다.
도 2a를 참조하면, 소이 기판(210)을 준비한다.
소이 기판(210)은 순차적으로 적층된 제1 실리콘층(211), 제1 매립산화물층(212), 및 제2 실리콘층(213)을 포함한다. 제2 실리콘층(213)은 (100)면을 가진다. 제2 실리콘층(213)의 소정 영역을 노출시키는 제1패턴(220)을 형성한 다음, 습식식각을 하여 그루브(G)를 형성한다. 습식 식각에 의해 소정 각도(θ)의 경사면(213a, 213b)을 가지는 그루브(G)가 형성된다. 각도(θ)는 54.7° 정도가 된다. 제1패턴(220)을 제거한다.
도 2b를 참조하면, 그루브(G) 상으로 경사면(113a)을 노출시키는 제2패턴(230)을 형성한다. 제2패턴(230)은 감광제로 이루어질 수 있다.
그루브(G) 상으로 제1층(240)을 증착한다. 제1층(240)은 실리콘 옥사이드 또는 실리콘 나이트라이드를 사용하여 대략 0.5~5㎛ 두께(T)로 증착한다.
도 2c를 참조하면, 제2패턴(230)을 제거하면, 제2패턴(230) 상에 형성된 제1층(240)도 함께 제거될 수 있다. 경사면(213a) 상의 제1층(242)이 남는다. 도 2d를 참조하면, 그루브(G) 상으로 실리콘과 동일하거나 유사한 굴절률을 가지는 물질(250)을 채운다. 예컨대 a-Si(amorphous silicon) 또는 poly-Si(poly-silicon)을 채운다. 제2 실리콘층(213) 상의 물질(250)을 화학적-기계적 평탄화(CMP)를 수행하여 제거할 수 있다.
제1층(242)은 실리콘 옥사이드 또는 실리콘 나이트라이드로 이루어진 전반사면을 가진 미러가 된다.
한편, 제1층(240)을 실리콘 옥사이드 또는 실리콘 나이트라이드 대신에 Au, Al 등과 같은 금속으로 대략 0.1~1㎛ 두께로 증착하는 경우, 제1층(242)은 금속으로 이루어진 반사층이 된다.
도 3a 및 도 3b는 다른 방법으로 제1 미러의 제조방법을 설명하는 도면들이다. 제2 미러의 제조방법은 제1 미러의 제조방법과 동일할 수 있으며, 상세한 설명은 생략한다.
도 3a를 참조하면, 소이 기판(310)을 준비한다. 소이 기판(310)은 순차적으로 적층된 제1 실리콘층(311), 매립산화물층(312), 및 제2 실리콘층(313)을 포함한다. 제2 실리콘층(313) 상으로 대략 0.5~5㎛ 폭의 개구부(322)가 형성된 마스크(320)를 형성한다.
이어서, 개구부(322)에 대해서 대략 45° 경사를 가지고 산소 이온을 임플랜테이션을 한다. 이때 임플랜테이션 강도를 순차적으로 강하게 하여 임플랜테이션 깊이를 변경하면서 경사진 형상의 산소 이온이 들어간 층(330)을 형성한다.
도 3b를 참조하면, 마스크(320)를 제거한 후, 소이 기판(310)을 대략 1000~1500℃에서 열처리하면, 층(330)이 실리콘과 반응하여 실리콘 옥사이드층(340)으로 바뀐다. 이 실리콘 옥사이드층(340)은 주변의 제2 실리콘층(313) 보다 굴절률이 낮은 전반사층(340a)을 형성한다.
다른 방법으로는, 광소자 및 미러 사이의 도파로에 Focus ion beam으로 대략 45° 경사지게 입사시켜서 도파로의 일부를 제거할 수 있다. 제거된 부분에 에어층 또는 실리콘 보다 굴절률이 낮은 물질로 채우면, 경사진 전반사면이 형성될 수도 있다.
본 발명의 실시예에 따른 광 연결을 포함하는 다중 칩 패키지는 광연결을 이용하여 신호를 전송하므로 종래의 전기적 배선에 의한 신호 전송 보다 고속 전송이 가능하다.
또한, 칩들을 수직으로 배치하고 광파이버 대신에 수직으로 배치된 미러를 사용하므로 광도파로 대 광도파로의 광 커플링 효율이 향상된다.
도 4는 본 발명의 다른 실시예에 따른 광 연결을 포함하는 다중 칩 패키지(200)를 보여주는 개략적 단면도다. 상기 실시예의 구성과 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 4를 참조하면, 제1 광전 칩(101)의 제2 실리콘층(113) 상에서 광통과 영역 상에 광을 집속하는 제1볼록렌즈(291)가 형성되어 있다. 제1 볼록렌즈(291)는 미러들(130, 170)의 정렬이 정확하게 이루어지지 않은 경우에도 광 전달을 효율적으로 하게 한다. 또한, 제1 미러(130)의 전반사면(130a)이 실리콘층의 식각으로 형성된 경우, 그 각도가 대략 54°로 되어 광이 퍼져나가는 경우에도 광을 집속하여 상방으로 잘 전달할 수 있다.
제2 광전 칩(102)의 제2 실리콘층(153) 상에서 광통과 영역 상에 광을 집속하는 제2 볼록렌즈(292)가 제1 볼록렌즈(291)와 대응되게 형성되어 있다. 제2 볼록렌즈(292)는 제2 미러(170)의 하방에 배치되어서 제1 미러(130)로부터의 광을 수광하여 집속하여 제2 미러(170)로 전송한다.
제1 볼록렌즈(291) 및 제2 볼록렌즈(292)는 폴리머 또는 산화물로 형성될 수 있다. 제1 볼록렌즈(291) 및 제2 볼록렌즈(292)는 반구 형상일 수 있다.
도 4에는 두 개의 볼록렌즈(291, 292)가 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 두 개의 볼록렌즈(291, 292) 중 하나의 볼록렌즈만 설치될 수도 있다.
제1 광전 칩(101)과 제2 광전 칩(102) 사이에는 이들 사이를 채우는 밀봉층(180)이 더 형성될 수 있다. 밀봉층(180)은 제1 볼록렌즈(291)와 제2 볼록렌즈(292)가 각각 서로 접촉하지 않게 일정한 간격을 하는 두께로 형성될 수 있다. 밀봉층(180) 제1 볼록렌즈(291) 및 제2 볼록렌즈(292) 보다 작은 굴절률을 가지는 물질로 형성될 수 있다.
상기 실시예에 따르면, 렌즈의 사용으로 적층된 칩들 사이의 정렬오차에 의한 광 커플링 효율의 감소를 보완할 수 있다.
도 5a 내지 도 5b는 도 4의 볼록렌즈를 형성하는 방법을 보여주는 단면도다.
도 5a를 참조하면, 실리콘 기판(310)을 준비한다. 실리콘 기판(310)은 도 1 및 도 4의 소이 기판의 제2 실리콘층에 해당될 수 있다. 실리콘 기판(310) 상에서, 도 1 및 도 4의 미러(130, 170)의 반사면(130a, 170a) 상방의 영역에 폴리머 패턴(320)을 형성한다.
도 5b를 참조하면, 폴리머 패턴(320)에 소정의 열을 가하는 리플로우 공정을 하면, 폴리머 패턴(320)은 반구 형상 패턴(330)으로 된다. 이 반구 형상 패턴(330)은 볼록렌즈(도 4의 291, 292)로 사용될 수 있다.
도 6a 내지 도 6d는 도 4의 볼록렌즈를 형성하는 다른 방법을 보여주는 단면도다.
도 6a를 참조하면, 실리콘 기판(410)을 준비한다. 실리콘 기판(410)은 도 1 및 도 4의 소이 기판의 제2 실리콘층에 해당될 수 있다.
실리콘 기판(410) 상에 순차적으로 실리콘 옥사이드층(420)과 폴리머층(430)을 형성한다.
도 6b를 참조하면, 폴리머층(430)을 패터닝하여 미러 영역에 대응하는 폴리머 패턴(432)을 형성한다.
도 6c를 참조하면, 폴리머 패턴(432)에 열을 가하는 리플로우 공정을 수행하면, 폴리머 패턴(432)은 반구 형상 패턴(434)으로 된다.
도 6d를 참조하면, 이 반구 형상 패턴(434) 위로 건식 식각을 하면, 반구 형상 패턴(434)이 실리콘 옥사이드층(420)에 전사되어서 반구형상의 실리콘 옥사이드층(422)이 남는다. 결과적으로 반구형상의 볼록렌즈(422)가 형성된다.
도 7은 본 발명의 또 다른 실시예에 따른 광 연결을 포함하는 다중 칩 패키지(500)를 보여주는 개략적 단면도다. 도 1의 다중 칩 패키지(100)의 구성과 실질적으로 동일한 구성요소에는 동일한 참조번호를 사용하고 상세한 설명은 생략한다.
도 7을 참조하면, 제1 광전 칩(101)의 하부에 제1 전자회로(510)가 배치된다. 제1 전자 회로(510)는 CPU, 메모리, 디스플레이 칩 등일 수 있다. 또한, 제1 구동회로(124)가 제1 전자 회로(510)에 포함될 수도 있다. 제1 전자회로(510)는 제1 실리콘층(111)에 형성된 비아와 제1 전자회로에 형성된 비아를 채운 제1 비아 메탈(512)로 전기적으로 연결될 수 있다. 제1 비아 메탈(512)은 미도시된 배선을 통해서 제1 구동회로(124)와 전기적으로 연결될 수 있다. 제1 비아 메탈(512) 대신에 와이어로 사용하여 제1 전자회로(510)를 제1 구동회로(124)에 전기적으로 연결될 수도 있다.
제2 광전 칩(102)의 상부에 제2 전자회로(520)가 배치된다. 제2 전자 회로(520)는 CPU, 메모리, 디스플레이 칩 등일 수 있다. 또한, 제2 구동회로(164)가 제2 전자회로(520)에 포함될 수도 있다. 제2 전자회로(520)는 제1 실리콘층(151)에 형성된 비아와 제2 전자회로(520)에 형성된 비아를 채운 제2 비아 메탈(522)로 전기적으로 연결될 수 있다. 제2 비아 메탈(522)은 미도시된 배선을 통해서 제2 구동회로(164)와 전기적으로 연결될 수 있다. 제2 비아 메탈(522) 대신에 와이어로 제2 전자회로(520)와 제2 구동회로(164)가 연결될 수도 있다.
본 발명의 실시예는 도 7의 구조에 한정되지 않는다. 예컨대, 도 4의 구조에서 제1 광전 칩(101)의 하부에 제1 전자회로가 배치되고 제2 광전 칩(102)의 상부에 제2 전자회로가 배치될 수 있으며, 상세한 설명은 생략한다.
이상에서 첨부된 도면을 참조하여 설명된 본 발명의 실시예들은 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
100: 다중 칩 패키지 110, 150: 소이 기판
101, 102: 광전칩 111, 151: 제1 실리콘층
112, 152: 매립산화물층 113, 153: 제2 실리콘층
122, 162: 광소자 124, 164: 구동회로
126, 166: 도파로 130, 170: 미러
130a, 170a: 반사면 180: 밀봉층

Claims (15)

  1. 제1 광전칩과 상기 제1 광전칩 상에 적층된 제2 광전칩을 구비하며,
    상기 제1 광전칩은: 제1 기판, 상기 제1 기판의 제1면 상에 배치된 제1 광소자, 상기 제1 광소자로부터의 광을 상기 제1면에 평행하게 전송하는 제1 도파로, 및 상기 제1 도파로로부터의 광을 상방으로 반사시키는 제1 미러를 구비하며,
    상기 제2 광전칩은: 상기 제1면과 마주보는 제2면을 가진 제2 기판, 상기 제2면 상에 배치되며, 상기 제1 미러로부터 광을 받아서 상기 제2면에 평행하게 반사하는 제2 미러, 상기 제2 미러로부터의 광을 받아서 전송하는 제2 도파로, 및 상기 제2 도파로부터의 광이 입사하는 제2 광소자를 구비하며,
    상기 제1 미러의 반사면 및 상기 제2 미러의 반사면은 서로 마주보게 배치되어 광연결을 하는 광 연결을 포함하는 다중 칩 패키지.
  2. 제1항에 있어서,
    상기 제1 미러 및 상기 제2 미러를 잇는 선은 상기 제1면에 대해서 실질적으로 수직인 광 연결을 포함하는 다중 칩 패키지.
  3. 제2항에 있어서,
    상기 기판은 매립 옥사이드층을 구비하는 SOI(silicon on insulator) 기판이며, 상기 제1 광소자, 상기 제1 도파로, 상기 제1 미러, 상기 제2 광소자, 상기 제2 도파로, 상기 제2 미러는 상기 매립 옥사이드층 상의 실리콘층에 형성된 광 연결을 포함하는 다중 칩 패키지.
  4. 제1항에 있어서,
    상기 제1 미러 및 상기 제2 미러는, 각각 해당 기판의 물질 보다 굴절률이 낮은 물질로 이루어지며, 각각 상기 제1면 및 상기 제2면에 대해서 경사진 전반사면을 가진 광 연결을 포함하는 다중 칩 패키지.
  5. 제4항에 있어서,
    상기 제1 미러 및 상기 제2 미러는 실리콘 옥사이드로 이루어진 광 연결을 포함하는 다중 칩 패키지.
  6. 제5항에 있어서,
    상기 제1 미러 및 상기 제2 미러는 0.5~5㎛ 두께를 가지는 광 연결을 포함하는 다중 칩 패키지.
  7. 제1항에 있어서,
    상기 제1 미러 및 상기 제2 미러는 금속층인 광 연결을 포함하는 다중 칩 패키지.
  8. 제7항에 있어서,
    상기 금속층은 100nm ~ 1㎛ 두께를 가지는 광 연결을 포함하는 다중 칩 패키지.
  9. 제1항에 있어서,
    상기 제1 광전 칩에서 상기 제1 광소자를 구동하는 제1 구동회로와,
    상기 제2 광전 칩에서 상기 제2 광소자를 구동하는 제2 구동회로를 더 구비한 광 연결을 포함하는 다중 칩 패키지.
  10. 제1항에 있어서,
    상기 제1면 및 상기 제2면 중 적어도 하나의 면 상에는 해당 미러에 대응되게 형성되어서 입사되는 광을 다른 미러로 집광하는 렌즈를 더 구비한 광 연결을 포함하는 다중 칩 패키지.
  11. 제10항에 있어서,
    상기 렌즈는 해당 면 상에 형성된 반구형인 광 연결을 포함하는 다중 칩 패키지.
  12. 제10항에 있어서,
    상기 렌즈는 폴리머 또는 옥사이드로 이루어진 광 연결을 포함하는 다중 칩 패키지.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 광전 칩과 상기 제2 광전 칩에서 상기 제1면과 상기 제2면과 마주보는 면에서 해당 구동회로와 전기적으로 연결된 전자회로를 더 구비한 광 연결을 포함하는 다중 칩 패키지.
  14. 제1항에 있어서,
    상기 제1 광전 칩과 상기 제2 광전 칩 사이를 채우는 밀봉층을 더 구비한 광 연결을 포함하는 다중 칩 패키지.
  15. 제1항에 있어서,
    상기 제1 광소자는 발광소자며, 상기 제2 광소자는 수광소자인 광 연결을 포함하는 다중 칩 패키지.
KR1020120131951A 2012-11-20 2012-11-20 광 연결을 포함하는 다중 칩 패키지 KR20140064530A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120131951A KR20140064530A (ko) 2012-11-20 2012-11-20 광 연결을 포함하는 다중 칩 패키지
US14/059,874 US20140140658A1 (en) 2012-11-20 2013-10-22 Multichip package having optical interconnection
EP13193465.5A EP2733513A1 (en) 2012-11-20 2013-11-19 Multichip package having optical interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120131951A KR20140064530A (ko) 2012-11-20 2012-11-20 광 연결을 포함하는 다중 칩 패키지

Publications (1)

Publication Number Publication Date
KR20140064530A true KR20140064530A (ko) 2014-05-28

Family

ID=49680803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120131951A KR20140064530A (ko) 2012-11-20 2012-11-20 광 연결을 포함하는 다중 칩 패키지

Country Status (3)

Country Link
US (1) US20140140658A1 (ko)
EP (1) EP2733513A1 (ko)
KR (1) KR20140064530A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609489B (zh) * 2015-12-29 2019-06-18 中国工程物理研究院电子工程研究所 基于改进的波导探针过渡对芯片进行模块化封装的结构
GB2563278B (en) 2017-06-09 2022-10-26 Univ Southampton Optoelectronic device and method of manufacturing thereof
GB2566673B (en) * 2017-07-21 2022-10-26 Flexenable Ltd Thin-Film Transistor (TFT) Architecture for Liquid Crystal Displays
CN115542478B (zh) * 2022-11-25 2023-04-07 之江实验室 一种基于光电芯片双面工艺的三维封装结构及封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4732446A (en) * 1985-10-02 1988-03-22 Lamar Gipson Electrical circuit and optical data buss
EP0548440A1 (en) * 1991-12-23 1993-06-30 International Business Machines Corporation Bilithic composite for optoelectronic integration
JP3768901B2 (ja) * 2002-02-28 2006-04-19 松下電器産業株式会社 立体光導波路の製造方法
JP2004069798A (ja) * 2002-08-02 2004-03-04 Canon Inc 光電融合ビアをもつ光電融合配線基板
JP2010140967A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 光モジュール
TWI522668B (zh) * 2009-02-25 2016-02-21 Hitachi Chemical Co Ltd Optical waveguide and optical waveguide module
US8267583B2 (en) * 2009-10-19 2012-09-18 Oracle America, Inc. Three-dimensional macro-chip including optical interconnects

Also Published As

Publication number Publication date
US20140140658A1 (en) 2014-05-22
EP2733513A1 (en) 2014-05-21

Similar Documents

Publication Publication Date Title
JP6172679B2 (ja) 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法
US9715064B1 (en) Multi-chip modules with vertically aligned grating couplers for transmission of light signals between optical waveguides
US9910232B2 (en) Method and system for a chip-on-wafer-on-substrate assembly
US7668414B2 (en) System and method for the fabrication of an electro-optical module
TWI317030B (en) An optical interconnection module
US11378751B2 (en) Laser patterned adapters with waveguides and etched connectors for low cost alignment of optics to chips
CN112103275B (zh) 硅光模块的封装方法及硅光模块
US10712497B2 (en) Photonic integrated circuit packages and methods of manufacturing the same
US10818650B2 (en) Semiconductor module and method of manufacturing the same, and method of communication using the same
Snyder et al. Packaging and assembly challenges for 50G silicon photonics interposers
US20240118505A1 (en) Optical Coupling
KR20140064530A (ko) 광 연결을 포함하는 다중 칩 패키지
US11137560B2 (en) Semiconductor module, manufacturing method thereof, and communication method using the same
KR20100123019A (ko) 인쇄 회로 기판에 형성되는 광전 변환 모듈 및 이를 포함하는 ｌｓｉ 패키지
JP2007114583A (ja) 光素子モジュール、光電気配線基板、および光電子複合組立体
CN219936147U (zh) 封装结构
US20240103236A1 (en) Optical Engine Including Fiber Deflection Unit and Method Forming the Same
TWI813229B (zh) 封裝及其製造方法
US8995799B2 (en) Optoelectronic chips including coupler region and methods of manufacturing the same
US20230066363A1 (en) Package having prism structure and manufacturing method thereof
US20240094469A1 (en) Packages With Photonic Engines and Method of Forming the Same
US9239438B2 (en) Optical semiconductor element and method of manufacturing the same
CN117369060A (zh) 封装件及其形成方法
KR20240043683A (ko) 파이버 편향 유닛을 포함하는 광학 엔진 및 그 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid