TWI813229B - 封裝及其製造方法 - Google Patents

封裝及其製造方法 Download PDF

Info

Publication number
TWI813229B
TWI813229B TW111111795A TW111111795A TWI813229B TW I813229 B TWI813229 B TW I813229B TW 111111795 A TW111111795 A TW 111111795A TW 111111795 A TW111111795 A TW 111111795A TW I813229 B TWI813229 B TW I813229B
Authority
TW
Taiwan
Prior art keywords
photonic
die
waveguide
silicon
nitride
Prior art date
Application number
TW111111795A
Other languages
English (en)
Other versions
TW202318049A (zh
Inventor
余振華
夏興國
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202318049A publication Critical patent/TW202318049A/zh
Application granted granted Critical
Publication of TWI813229B publication Critical patent/TWI813229B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4296—Coupling light guides with opto-electronic elements coupling with sources of high radiant energy, e.g. high power lasers, high temperature light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12147—Coupler
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optical Integrated Circuits (AREA)
  • Packages (AREA)

Abstract

一種方法包括形成第一光子晶粒，其包括形成第一矽波導，以及形成第一氮化物波導。該方法更包括形成延伸到第一光子晶粒中的第一多個介電層中的第一通孔，以及將第二光子晶粒接合到第一光子晶粒。第二光子晶粒包括一個第二氮化物波導。通所述第一矽波導經由所述第一氮化物波導光耦合至所述第二氮化物波導。形成延伸到所述第二光子晶粒中的第二多個介電層內的第二通孔。

Description

封裝及其製造方法
本發明實施例是有關於一種封裝及其製造方法。
電訊號的發出與處理是訊號傳輸與處理的技術之一。近年來，光訊號的發出及處理已經使用在越來越多的應用中，特別是基於使用與光纖相關的應用進行訊號傳輸。
光訊號的發出及處理通常與電訊號的發出及處理相結合，以提供成熟的應用。例如，光纖可用於遠距離訊號傳輸，電訊號可用於短距離訊號傳輸以及處理與控制。相應地，形成了整合光元件及電元件的裝置，用於光訊號及電訊號之間的轉換，以及光訊號及電訊號的處理。因此，封裝可以包括具有光學裝置的光學(光子)晶粒及具有電子裝置的電子晶粒。
本發明實施例提供一種方法，其包括形成第一光子晶粒，包括形成第一矽波導以及形成第一氮化物波導；形成延伸到所述第一光子晶粒中的第一多個介電層中的第一通孔；將第二光 子晶粒接合到所述第一光子晶粒，其中第二光子晶粒包括第二氮化物波導，其中所述第一矽波導經由所述第一氮化物波導光耦合至所述第二氮化物波導；以及形成延伸到所述第二光子晶粒中的第二多個介電層內的第二通孔。
本發明實施例提供一種封裝包括第一光子晶粒、第二光子晶粒以及位於所述第二通孔之下的導電結構。第一光子晶粒包括第一矽波導、位於所述第一矽波導之下的第一多個介電層、位於所述第一多個介電層之一中的第一氮化物波導以及貫穿第一多個介電層的第一通孔。第二光子晶粒位於第一光子晶粒下面並與所述第一光子晶粒結合，其中所述第二光子晶粒包括：第二多個介電層、在所述第二多個介電層之一中的第二氮化物波導，其中所述第二氮化物波導經由所述第一氮化物波導光耦合至所述第一矽波導；以及穿過第二多個介電層的第二通孔。
本發明實施例提供一種封裝包括電子晶粒；多個光子晶粒堆疊形成晶粒堆疊，所述電子晶粒與所述晶粒堆疊中的頂部光子晶粒接合，其中所述多個光子晶粒中的每一個包括：多個介電層；貫穿所述多個介電層的導電路徑；以及氮化物波導，其中所述多個光子晶粒中的所述氮化物波導彼此光耦合，並且被配置為將所述多個光子晶粒中的底部晶粒中的光傳輸到所述多個光子晶粒中的頂部晶粒。
20:基底基板
20A、120A:塊體基板
20B、28、128、36、42、142、58、58A、58B、58C、58D、90、158、158A、158B、158C、158D:介電層
20C:矽層
21、121、68:矽特徵
22、122:波導
24、124:光子元件
26、126:光柵耦合器
30、130:通孔
32、132:接觸插塞
34、134、84:重佈線結構
38:導電結構
40、40’、46、140、62、162:導電接墊、接合接墊
41:凹槽、互連結構
44:電子晶粒
45:半導體基板
46、166:電連接件
48:間隙填充材料
50:支撐基板
52、76:含矽介電層、介電層
54:微透鏡
56、56A、56B、156、156REC:氮化物波導
57:反射器
60、160:通孔
64、164、70:光子晶圓
70’、64’、164’:光子晶粒、光子封裝
72:光學通孔
73:箭頭、光路
74:支撐基板
75:光線
78:光子元件
80:發光區
81:電極
82:光學膠
84:接合線
86:重佈線元件
88:基板
92:重佈線路
94:密封劑
96:封裝元件
98:散熱塊
102:開口
103:接合線
120B:氧化物層
200:製作流程
202~234:製程
D1、D2:垂直距離
D3:橫向距離
結合附圖閱讀以下詳細描述會最好地理解本揭露實施例的各方面。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，為了論述清楚起見，可任意增大或減小各種特徵的尺寸。
圖1-5、6A、6B及7-18示出了根據一些實施例的包括堆疊光子晶粒的封裝的形成中的中間階段的截面圖。
圖19-24示出了根據一些實施例的包括堆疊光子晶粒與光學裝置的封裝的形成及集成中的中間階段的截面圖。
圖25-31示出了根據一些實施例的包括堆疊光子晶粒與光學裝置的封裝的形成及集成中的中間階段的截面圖。
圖32-43示出了根據一些實施例的包括堆疊光子晶粒與光學裝置的封裝的形成及集成中的中間階段的截面圖。
圖44示出了根據一些實施例的採用背面照明的封裝。
圖45示出了根據一些實施例的採用正面照明的封裝。
圖46圖示了根據一些實施例的光學裝置的側視圖。
圖47示出了根據一些實施例的用於形成包括堆疊光子晶粒的封裝的製程流程。
以下揭露提供用於實施本揭露的不同特徵的許多不同實施例或實例。以下闡述元件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第 一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
提供了一種包括堆疊光子晶粒的封裝及其形成方法。根據本揭露的一些實施例，多個光子晶粒被形成及堆疊，並且被接合到電子晶粒。部分光子晶粒中的矽基板可以在封裝製程中被去除，或者可以被減薄並用於形成諸如矽波導、光柵耦合器等的光學裝置。例如氮化矽波導等非矽波導形成於堆疊光子晶粒中，並作為光訊號通過的垂直光學通孔使用。電通孔也形成以傳導電訊號通過堆疊光子晶粒。在堆疊光子晶粒的配置下，光子晶粒佔用的尺寸更小。此外，可能不需要在光子晶粒之間使用光纖來傳導光。本文討 論的實施例提供示例以實現或使用本揭露的主題，並且本領域普通技術人員將容易理解在保持在不同實施例的預期範圍內的同時可以進行的修改。在各個視圖及說明性實施例中，相同的附圖標記用於表示相同的元件。儘管可以將方法實施例討論為以特定順序執行，但是其他方法實施例可以以任何邏輯順序執行。
圖1至圖18示出了根據本揭露的一些實施例的包括堆疊光子晶粒的封裝形成中的中間階段的截面圖。相應的製程也示意性地反映在如圖47所示的製作流程200中。
參考圖1，提供了基底基板20。根據一些實施例，基底基板20包括塊體基板(bulk substrate)20A、塊體基板20A上方的介電層20B及介電層20B上方的矽層20C(其是毯式覆蓋層(blanket layer))。塊體基板20A可以由介電材料、半導體材料等或其組合形成。根據一些實施例，塊體基板20A包括半導體基板，例如矽基板。介電層20B可以由氧化矽層形成或包括氧化矽層，或者可以由對光透明的其他介電材料(例如氮氧化矽)形成。根據一些實施例，介電層20B可以具有在大約0.5μm及大約4μm之間的範圍內的厚度。矽層20C的厚度可以在大約0.1μm及大約1.5μm之間的範圍內。基底基板20可以被稱為具有前側或前表面(例如，圖1中朝上的一側)及背面或背表面(例如，圖1中朝下的一側)。基底基板20的前側也稱為所得的光子晶圓及光子晶粒的前側。
在圖2中，矽層20C被圖案化以形成多個光子裝置，這些光子裝置也被稱為矽裝置。相應的製程在如圖47所示的製作流 程200中被繪示為製程202。光子裝置的一些示例包括光學裝置，其可以包括波導22、光子元件(photonic component)24及光柵耦合器26。可以理解，所示波導22、光子元件24及光柵耦合器26中的每一個可代表多個裝置。可以使用合適的微影及蝕刻技術對矽層20C進行圖案化，這可以涉及使用光阻以定義圖案的蝕刻製程。在整個描述中，由矽層20C所形成的特徵(features)統稱為光子層。
根據一些實施例，光子元件24在物理及/或光耦合至波導22是為了通過光訊號與波導22光學相互作用(optically interact)。示例的光子元件24可以包括但不限於光偵測器(photodetector)、調製器(modulator)等。例如，光偵測器可以與波導22光耦合以偵測波導22內的光訊號並產生對應於光訊號的電訊號。調製器也可接收電訊號並調製波導22內的光功率以產生相應的光訊號。以這種方式，光子元件24可以從波導22輸入光訊號或將光訊號輸出到波導22。根據其他實施例，光子元件可以包括其他主動或被動元件，例如雷射二極體、光訊號分離器或其他類型的光子結構或裝置。
根據一些實施例，一個或多個光柵耦合器26可以與波導22整合，並且可以通過圖案化矽層20C來形成。光柵耦合器26是允許光訊號及/或光功率傳輸於波導22與光子元件之間的光子裝置，其中，光子元件例如為隨後形成的光學通孔、微透鏡等。可以使用微影及蝕刻製程來形成光柵耦合器26。光柵耦合器26、波導 22及光子元件24可以共享一些共同的蝕刻製程及蝕刻罩幕。
參考圖3，介電層28形成在波導22、光子元件24、光柵耦合器26及介電層20B上。介電層28可以由氧化矽、氮化矽、其組合等而形成或是包括一層或多層的氧化矽、氮化矽、其組合等，並且可以通過化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、旋塗介電材料製程、高密度電漿化學氣相沉積(high density plasma chemical vapor deposition,HDP-CVD)、可流動化學氣相沉積(flowable CVD,FCVD)等或其組合而形成。介電層28對光是透明的。根據一些實施例，介電層28通過平坦化製程例如CMP製程或機械研磨製程而平坦化。介電層28在光學層上方的部分可以具有在大約10nm及大約500nm之間的範圍內的厚度。
由於波導22及介電層28的材料的折射率不同，波導22具有高內反射，使得光基本上被限制在波導22內，這取決於光的波長及相應材料的折射率。根據一些實施例，波導22的材料的折射率高於介電層28的材料的折射率。例如，波導22可以包括矽，而介電層28可以包括氧化矽。
進一步參考圖3，通孔30及接觸插塞(contact plug)32形成在介電層28中。根據一些實施例，通孔30及接觸插塞32通過鑲嵌製程形成，例如單鑲嵌、雙鑲嵌等。例如，可以通過形成延伸穿過介電層28的開口並用導電材料填充開口來形成通孔30。導電材料可以包括由TiN、TaN、Ti、Ta等形成的擴散阻擋層以及諸 如鎢、銅、鈷等的金屬材料。可以執行諸如CMP製程之類的平坦化製程或機械研磨製程以去除多餘的導電材料。擴散阻擋層及金屬材料的剩餘部分是通孔30及接觸插塞32。接觸插塞電連接至光子元件。
根據一些實施例，接觸插塞32延伸穿過介電層28，並且電連接到光子元件24。接觸插塞32允許將電力或電訊號傳輸到光子元件24，並允許從光子元件24傳輸電訊號。以這種方式，光子元件24可以將電訊號轉換成由波導22傳輸的光訊號及/或可以將來自波導22的光訊號轉換成電訊號。
進一步參考圖3，重佈線結構34形成在介電層28上方。相應的製程在如圖47所示的製作流程200中被繪示為製程204。重佈線結構34包括介電層36及形成在介電層36中的導電結構(conductive features)38。導電結構38提供互連及電性佈局(electrical routing)。導電結構38的電連接到通孔30、接觸插塞32及/或諸如電子晶粒等上覆裝置(overlying devices)。介電層36可以是例如絕緣及/或鈍化層，並且可以包括氧化矽、氮化矽或其他材料。介電層36對光可以是透明的或不透明的。介電層36可以通過鑲嵌製程形成。導電接墊40形成在介電層36的最頂層中。
在圖4及5中，重佈線結構34的一部分被移除並由介電層42取代。參考圖4，可以通過蝕刻去除重佈線結構34的一部分，從而形成凹槽41。相應的製程在如圖47所示的製作流程200中被圖示為製程206。重佈線結構34的移除部分可能直接位於光 柵耦合器26上方。接下來，如圖5所示，沉積介電層42，然後進行平坦化製程以露出導電接墊40。相應的製程在如圖47所示的製作流程200中被圖示為製程208。
選擇介電層42的材料以在光柵耦合器26及垂直安裝的光纖(未示出)及/或微透鏡(例如圖8中的微透鏡54)之間提供更有效的光學耦合。例如，介電層42可以比介電層36更透明、具有更低的損耗並且反射性更小。根據一些實施例，介電層42的材料類似於介電層36的材料，但是使用形成具有更好質量(例如，更少的雜質、錯位(dislocations)等)的材料的技術來沉積。以這種方式，用介電層42代替重佈線結構34的介電層36的一部分可以允許所得的光子封裝的更有效操作，並且可以減少光訊號損失。例如，介電層42可以由氧化矽形成或包括氧化矽。
根據其他實施例，介電層36不被介電層42替代。在這些實施例中，重佈線結構34的一些區域可以基本上沒有導電結構38及導電接墊40，以便允許光訊號通過介電層36傳輸。例如，這些無金屬區域可以在光柵耦合器26及微透鏡54(圖8)之間延伸，微透鏡54可以與垂直安裝的光纖對位，以允許光訊號在光柵耦合器26及光纖之間耦合。
參考圖6A，根據一些實施例，一個(或多個)電子晶粒44接合到重佈線結構34。相應的製程在如圖47所示的製作流程200中被圖示為製程210。例如，電子晶粒44可以是使用電訊號與光子元件24通訊的半導體裝置、晶粒或晶片。圖6A中示出了 一個電子晶粒44，而根據其他實施例，所得的光子封裝70'(圖18)也可以包括兩個或更多個電子晶粒44。電子晶粒44包括半導體基板45、互連結構41及電連接件46，其可以是例如導電接墊、導電柱等。
電子晶粒44可以包括用於與光子元件24接口的集成電路，例如用於控制光子元件24操作的電路。例如，電子晶粒44可以包括控制器、驅動器、放大器等或其組合。電子晶粒44也可包括CPU。根據一些實施例，電子晶粒44包括用於處理從光子元件24接收的電訊號的電路。根據一些實施例，電子晶粒44也可根據從另一裝置或晶粒接收的電訊號(數位或類比)來控制光子元件24的高頻信令(signaling)。根據一些實施例，電子晶粒44可以是提供串化器(serializer)/解串器(deserializer,SerDes)功能的電子積體電路(electronic integrated circuit,EIC)等。以這種方式，電子晶粒44可以作為光訊號及電訊號之間的I/O介面的一部分。
根據一些實施例，電子晶粒44通過混合接合(包括介電質-介電質接合及金屬-金屬接合兩者)、直接金屬-金屬接合、焊料接合等被接合到重佈線結構34。
圖6B示出了圖6A所示結構的示例頂視圖。根據一些實施例，波導22在電子晶粒44下方延伸。可以有多個波導22。而且，可以有多個接合接墊40及46。
參考圖7，間隙填充材料48形成在電子晶粒44及重佈線結構34上。相應的製程在如圖47所示的製作流程200中被圖示 為製程212。間隙填充材料48可以由氧化矽、氮化矽、聚合物等或其組合形成。間隙填充材料48可通過CVD、PVD、ALD、旋塗製程、HDP-CVD、FCVD等或其組合形成。間隙填充材料48可以是對適合在其中傳輸光訊號或光功率的波長的光透明的材料(例如，氧化矽)。根據不通過間隙填充材料48向上投射光的一些實施例，間隙填充材料48可以包括相對不透明的材料，例如密封劑、封裝膠體等。可以使用諸如CMP製程、研磨製程等的平坦化製程來平坦化間隙填充材料48。根據一些實施例，平坦化製程可以暴露電子晶粒44，其中電子晶粒44的頂表面及間隙填充材料48是共面的。
圖8顯示了支撐基板50的附接。相應的製程在如圖47所示的製作流程200中被圖示為製程214。根據一些實施例，可以包括氧化矽、氮氧化矽、碳氮化矽等的含矽介電層52用於將支撐基板50接合到電子晶粒44的半導體基板以及接合到間隙填充材料48。可以通過熔融接合(fusion bonding)來進行接合，並形成Si-O-Si鍵合。支撐基板50可以形成微透鏡54。根據一些實施例，支撐基板50為矽基板或是包括矽基板。
接下來，可以移除塊基板20A。相應的製程在如圖47所示的製作流程200中被圖示為製程216。生成的結構如圖9所示。可以使用平坦化製程(例如，CMP或研磨製程)、蝕刻製程、其組合等來移除塊體基板20A。根據一些實施例，介電層20B也被減薄。介電層20B可以作為塊體基板20A的移除製程的一部分而被 減薄，或者介電層20B可以在單獨的步驟中被減薄。根據一些實施例，在減薄之後，介電層20B可以具有在大約0.05μm到大約0.5μm的範圍內的厚度，並且該厚度可以在大約0.05μm及大約0.5μm之間的範圍內。
在替代實施例中，不是完全去除塊體矽基板20A，而是將塊體矽基板20A減薄，然後圖案化，形成矽特徵21，其可以包括矽波導、光柵耦合器、光子元件等，其與上文分別針對矽波導22、光柵耦合器26及光子元件24所討論的基本相同。相應的製程在如圖47所示的製作流程200中也顯示為製程216。在圖9及所得封裝70'(圖18)中，矽特徵21被示為虛線以指示矽特徵21可以形成或可以不形成。
在隨後的製程中，形成了氮化物波導56(包括56A及56B，可能還有更多)。參考圖10，氮化物波導56A形成在介電層20B上。相應的製程在如圖47所示的製作流程200中被圖示為製程218。形成製程可以包括沉積製程，隨後通過蝕刻進行圖案化製程。沉積製程可以包括CVD、PECVD、LPCVD、PVD等。氮化物波導56A可以由氮化矽、氧氮化矽等而形成或包括氮化矽、氧氮化矽等。替代性地，可以形成聚合物波導而不是形成氮化物波導56A。根據一些實施例，氮化物波導56A的厚度可以在大約0.2μm及大約1.0μm之間的範圍內，而其他厚度也是可能的。
根據一些實施例，氮化物波導56A可以包括諸如光柵耦合器、邊緣耦合器或耦合器(例如，模式轉換器)等的光子結構， 其允許光訊號被傳輸或處理。由氮化矽形成的波導(例如，氮化物波導56A)可以比由矽形成的波導(例如，波導22)具有優勢。例如，氮化矽具有比矽更高的介電常數，因此氮化物波導可以比矽波導具有更大的內部光限制(internal confinement of light)。這也可以允許氮化物波導的性能或泄漏(leakage)對製程變化不太敏感，對尺寸均勻性不太敏感，並且對表面粗糙度(例如，邊緣粗糙度或線寬粗糙度)不太敏感。降低的製程靈敏度可以使氮化物波導比矽波導更容易製造或製程成本更低。這些特性可以允許氮化物波導具有比矽波導更低的傳播損耗。在某些情況下，氮化物波導的傳播損耗(dB/cm)可能在矽波導的大約0.1%及大約50%之間。
參考圖11，介電層58A形成在氮化物波導56A上。相應的製程在如圖47所示的製作流程200中被圖示為製程220。介電層58A可以包括一種或多種類似於上述介電層28或介電層42的材料。例如，介電層58A可以包括氧化矽、旋塗玻璃等。介電層58A可以使用與上述介電層28或介電層42類似的製程形成，或者可以使用不同的製程形成。例如，可以使用CVD、PVD、旋塗等形成介電層58A，而可以使用另一個製程。根據一些實施例，諸如CMP製程或機械研磨製程的平坦化製程用於去除介電層58A的多餘材料。在平坦化之後，介電層58A可以具有與氮化物波導56A的表面共面的表面(圖示的底表面)。或者，介電層58A可以比氮化物波導56A厚，並且可以具有與氮化物波導56A重疊的部分。
參考圖12，逐層形成更多的氮化物波導56(包括波導56B) 及介電層58(包括介電層58B及58C)。相應的製程在如圖47所示的製作流程200中被圖示為製程222。也可以形成可以由諸如銅、鎢、鎳等金屬形成的反射器57。額外的氮化物波導56及介電層58可以使用選自與用於形成波導56A及介電層58A相同的候選材料及製程來形成。根據一些實施例，附加的氮化物波導56通過介電層58與其上覆的氮化物波導56物理上分離。此外，氮化物波導56的至少一些或全部完全封閉在介電層58中。或者說，至少一些或全部氮化物波導56的所有表面與介電層58接觸。每個波導56可以具有至少一部分或全部與緊鄰上覆(immediate overlying)的波導56重疊。此外，每個波導56及其緊鄰上覆的波導56以小的垂直距離(例如，小於約1μm)而彼此分開。
參考圖13，(導電的)通孔60及接合接墊62形成在介電層58及介電層20B中。相應的製程在如圖47所示的製作流程200中被圖示為製程224。製程可以包括蝕刻穿過介電層58及介電層20B以形成通孔開口並露出通孔30，用導電材料(例如TiN、TaN、Ti、Ta、Cu、W、Co、等)填充通孔開口，並執行平坦化製程。可能有或可能沒有圍繞導電材料形成的介電襯墊(liner)。也可形成接合接墊62，並且可以形成附加介電層58D。介電層58D可以由類似於其他介電層58的材料形成。光子晶圓64因此形成，其接合到電子晶粒44。
參考圖14，形成光子晶圓164。根據一些實施例，使用與用於形成光子晶圓64的製程相似的製程(或不同的製程)來形成 光子晶圓164。光子晶圓164的結構可以與光子晶圓64的結構相同、相似或不同。根據一些實施例，光子晶圓164中的元件使用光子晶粒64中類似元件的附圖標記來表示，其中添加了數字“1”作為前綴。光子晶圓164中的類似元件可能類似於光子晶圓64中的相應元件。例如，光子晶圓164中的波導、光子元件、光柵耦合器及氮化物波導分別使用參考標號122、124、126及156來表示。此外，還可以形成重佈線結構134、介電層128、介電層142、通孔130及132、塊體基板120A及氧化物層120B以及接合接墊140。
根據一些實施例，氮化物波導68形成在介電層142中。根據可選實施例，當重佈線結構134很薄時，例如，比約2μm或約1μm薄，在介電層142中不形成氮化物波導。
接下來，如圖15所示，光子晶圓164接合到光子晶圓64。相應的製程在如圖47所示的製作流程200中被圖示為製程226。接合可以通過混合接合(hybrid bonding)來執行，其中光子晶圓164中的接合接墊140接合到光子晶圓64中的接合接墊62，並且介電層58D接合到光子晶圓164中的表面介電層及介電層142。
接下來，根據一些實施例，塊體矽基板120A被減薄，然後被圖案化，形成矽特徵121，其可以包括矽波導、光柵耦合器、光子元件等。根據替代實施例，在接合之後，完全去除塊體矽基板120A，並且可以減薄氧化物層120B。相應的製程在如圖47所示的製作流程200中被圖示為製程228。因此，在圖15中，矽特徵121被示為虛線以指示可以形成或可以不形成矽特徵121。
圖16說明更多氮化物波導156及介電層158(包括158A、158B、158C及158D)的形成。相應的製程在如圖47所示的製作流程200中被圖示為製程230。材料及結構製程可以參考氮化物波導56及介電層58的形成。
根據完全去除塊體矽基板120A的一些實施例，形成一些氮化物波導156，以物理接觸氧化物層120B。因此，在圖16中，矽特徵121及氮化物波導156都被示為虛線，以指示可以形成矽特徵121及/或氮化物波導156，以接觸氧化物層120B。
圖17繪示通孔160及接合接墊162的形成。相應的製程在如圖47所示的製作流程200中被圖示為製程232。這樣就完成了光子晶圓164的形成。結構製程及材料分別參見結構製程及介質層58、通孔60及接合接墊62的材料，在此不再贅述。
圖18示出了電連接件166的形成，其可以形成在接合接墊162上(可以是凸塊下金屬)。相應的製程在製作流程200中被圖示為製程234，如圖47所示。所得結構稱為光子晶圓70。根據一些實施例，除了圖示的光子晶圓64及164之外，在光子晶圓64及164之間堆疊有一個或多個光子晶圓，並且用於形成及堆疊附加光子晶圓的製程類似於圖1中所示的製程。圖14至17。在隨後的製程中，執行單體化製程以將光子晶圓70分開，並形成彼此相同的分立光子晶粒70’。光子晶粒70’中的每一個包括一個或多個電子晶粒44，並且更包括光子晶圓64中的光子晶粒64’之一及光子晶圓164中的光子晶粒164’之一。在隨後的製程中，光子 封裝70'被進一步封裝。例如，光纖(未示出)可以附接到微透鏡54並對位於微透鏡54。
在光子封裝70'中，電子晶粒44被黏合堆疊光子晶粒64’、164'等。存在多個用於傳導電流及訊號的電子傳導路徑。電子導電路徑連接電子晶粒44，並延伸到光子封裝70'的底部。例如，箭頭71被繪製以表示導電路徑之一，其包括通孔60及160以及相應的接墊，以及重佈線結構34及134中的重佈線路。
光子封裝70'進一步包括光學通孔(optical through-via)72，其包括矽波導(silicon waveguides)22、122及氮化物波導(nitride waveguides)56及156，並且可能包括矽波導21、121及68。當相鄰的矽波導22、122及氮化物波導56之間的水平距離較小時，例如，當存在重疊時，以及當相鄰的矽波導22、122及氮化物波導56之間的垂直距離D1及D2較小時，光可以在相鄰的矽波導22、122及氮化物波導56之間進行光學耦合。因此，底部氮化物波導56中的光可以通過箭頭73標記的光路耦合到重疊的矽波導22、122(以及可能的矽波導21、121及68)以及氮化物波導56及156。儘管圖18說明矽波導21及121在光路73之外，但矽波導21及/或121也可以形成在對應的氮化物波導56A及/或156A的位置以形成光路73的一部分。當在光路73中形成時，光學通孔72還可以包括矽特徵68。
光也可以通過光柵耦合器26發射到微透鏡54，並發射到上覆的光纖(未示出)，相應的光顯示為光線75。因此，光路73中 的矽波導22、122、氮化物波導56及156以及可能的矽特徵21、121及/或68統稱為光學通孔72，其可以延伸進入兩個或更多個光子晶粒64'/164'。
為了有效地相互耦合光，光學通孔72中相鄰的矽波導22、122及氮化物波導56具有較小的距離，以實現有效的光耦合及低光損耗。例如，矽波導22/122與其相鄰的氮化物波導56之間的垂直距離D1可以小於約2,000埃，而相鄰的氮化物波導56之間的垂直距離D2可以小於約2μm。此外，為了有效的光傳輸，包括介電層58及158以及氧化物層20B及120B、142等在內的光路中的所有材料可以是透光的，並且可以具有小於氮化矽的光折射率。例如，這些介電層中的一些或全部可以由氧化矽形成或包括氧化矽。
圖19至24示出了根據本揭露的一些實施例的光子封裝的形成及光子元件的集成中的中間階段的截面圖。除非另有說明，否則這些實施例中的元件的材料及結構製程與圖1-5、6A、6B及7-1所示的前述實施例中的類似元件基本相同(以類似的參考標號表示)。因此，關於圖19-24(以及圖25-31、32-43、44及45中的實施例)中所示的構件製程及材料的細節可以在前述實施例的討論中找到。這些實施例的初始步驟與圖1-5、6A、6B及7-17所示的基本相同，得到的結構如圖19所示。
圖20繪示了支撐基板74的接合。根據一些實施例，含矽介電層76(可包括氧化矽、氮氧化矽、碳氮化矽或其類似物) 用於將支撐基板74接合到支撐基板50。根據替代實施例，不採用支撐基板50及介電層52，並且支撐基板74及介電層76直接接合到電子晶粒44及間隙填充材料48。可以通過電介質-電介質接合來執行接合，形成Si-O-Si鍵合。支撐基板74可以形成微透鏡54。根據一些實施例，支撐基板74為矽基板、玻璃基板或其類似物，或是包括矽基板、玻璃基板或其類似物。
參考圖21，光子元件78附接到支撐基板74(例如，連接到介電層76)。可以通過熔接、黏合劑接合、焊料接合等來實現黏合。根據一些實施例，光子元件78是光電二極體(例如雷射二極體)，其可以由III-V半導體材料形成或包括III-V半導體材料。根據一些實施例，光子元件78被配置為接收電訊號，並發射光線(例如雷射光束)。發光區80可以水平對齊到氮化物波導156之一(表示為156REC)，其接收由發光區80發射的光線，並沿光路73向上傳輸光。根據一些實施例，發光區80及光接收氮化物波導156REC之間的橫向距離D3很小，例如，小於約300nm，並且可以在約200nm及約300nm之間的範圍內。
圖22及23繪示接合線84的形成及光學膠82的填充，光學膠82對光子元件78發射的光是透明的，因此光子元件78是固定的。接合線84的形成順序及光學膠82的填充順序也可以顛倒。光子元件78可以通過接合線84電連接到接合接墊162的其中之一。圖24繪示電連接件166的形成，從而形成了光子晶圓70。在隨後的製程中，執行單體化製程以將分立(discrete)光子封裝 70'彼此鋸開。
圖25至31示出了根據替代實施例的光子封裝的形成以及光子元件與光子封裝的整合。參考圖25，形成重佈線元件86。重佈線元件86包括基板88及基板88之上的重佈線結構87。基板88可以是半導體基板、電介質基板、玻璃載體等。重佈線結構87更包括介電層90及介電層90中的重佈線路92。重佈線路92可以通過鑲嵌製程或通過電鍍製程形成。
參考圖26，光子封裝70'接合到重佈線元件86。接合可以是通過混合接合、金屬對金屬直接接合等。接下來，參見圖27，光子元件78被接合到重佈線元件86。接合可以是通過金屬對金屬直接接合、焊料接合等。光子元件78的電極81與接合接墊(其為重佈線路92的一部分)電連接並且可以物理地接合至接合接墊。因此，光子元件78可以通過重佈線路92及通孔60及160電連接到電子晶粒44。根據一些實施例，光子元件78的側壁接觸光子封裝70'的側壁。根據替代實施例，在光子封裝70'及光子元件78之間存在間隙(類似於圖22)。
參考圖28，密封劑94被分配(dispensed)及固化。根據一些實施例，密封劑94包括封裝膠體(molding compound)。根據替代實施例，密封劑94包括氧化矽、氮化矽等。在隨後的製程中，可以執行平面化製程，例如CMP製程或機械拋光製程，並且所得結構如圖29所示。
圖29進一步示出了支撐件基板74的附接，該支撐件基 板74可以通過熔融接合到支撐件基板50，介電層76位於其間。微透鏡54可以形成在支撐基板74中。
在隨後的製程中，例如通過CMP製程、機械研磨製程、蝕刻製程等去除基板88。生成的結構如圖30所示。圖31示出電連接件166的形成，從而形成光子晶圓70。隨後，執行分割製程以將分立光子封裝70'彼此鋸開。
圖32至43示出了根據替代實施例的光子封裝的形成以及光子元件與光子封裝的集成。初始製程與圖1到5中所示的相同，生成的結構也如圖32所示。接下來，參考圖33，將電子晶粒44接合到重佈線結構34。此外，具有高熱導率值(例如，高於約1W/m*K)的散熱塊(thermal block)98附接到重佈線結構34。散熱塊98可以是矽塊、金屬塊等。根據一些實施例，通過將散熱塊98黏附到金屬接墊40'的熱界面材料(未示出)來實現附接。金屬接墊40'可以連接到接合接墊40之一，此接合接墊40將接合到電子晶粒44。
圖34至38所示的後續製程與圖7至17所示的基本相同。因此這裡不再詳細討論材料及製程的細節。例如，如圖34所示，形成並平坦化間隙填充材料48。圖35顯示了支撐基板50的連接。圖36繪示去除塊體基板20A，然後形成如圖37所示的介電層58及氮化物波導56。圖38繪示光子晶圓164的形成，其包括通孔60及接合接墊62。
參考圖39，執行異向性蝕刻(anisotropic etching)製程 以蝕刻穿過光子晶圓164、介電層56、介電層20B及互連結構34中的介電層36。開口102因而形成。根據一些實施例，開口102停止在互連結構34中的金屬接墊40'上。
圖40示出了光子元件78到金屬接墊40'的附接，其中光子元件78中的電極81接合到金屬接墊40'並且電連接到金屬接墊40'。接下來，如圖41所示，進行平面化製程以去除光子元件78中延伸到開口102之外的部分。接下來，光學膠82被分配及固化，如圖42所示。根據一些實施例，如圖41及42所示的製程可以顛倒。圖43示出了電連接件166的形成，從而形成光子晶圓70。在隨後的製程中，執行單體化製程以將分立的光子封裝70'彼此鋸開。還顯示了從光子元件78中的發光區80到氮化物波導156REC以及到波導22及光柵耦合器26的光路。
本申請的實施例可以採用前側照明(front-side illumination)方案，其中光可以從光子封裝的前側發射或接收，即光子封裝70'。例如，圖44示出了採用前側照明的光子封裝70'，其中前側是指光子晶粒64及164的前側(正面)。在圖44中，封裝元件96，其可以是中介層、封裝元件、封裝、印刷電路板等，被接合到光子封裝70'。
圖45示出了採用背側照明方案(backside illumination)的光子封裝70'。採用背側照明，可以有更多的晶片區域用於感測器照明(如果採用影像感測器)，並且可以增加影像感測器的密度。除了執行打線接合(通過接合線103)以將光子封裝70'電連接到 下方的封裝元件以外，用於封裝相應光子封裝的製作流程類似於在前面的實施例中已經討論的流程。在圖44中，封裝元件96(可為中介板(interposer)、封裝元件、封裝、印刷電路板或其類似物)附接到光子封裝70'。
在上述實施例中，根據本揭露的一些實施例討論了一些製程及特徵以形成三維(3D)封裝。其他功能及製程也可能包括在內。例如，可以包括測試結構以幫助對3D封裝或3DIC設備進行驗證測試。測試結構可以包括例如形成在重佈線層中或基板上的測試接墊，其允許測試3D封裝或3DIC、使用探針及/或探針卡等。驗證測試可以在中間結構以及最終結構上執行。此外，本文揭露的結構及方法可以與合併(incorporate)已知良好晶粒(known good dies)的中間驗證(intermediate verification)的測試方法結合使用以增加產量並降低成本。
本揭露的實施例具有一些有利特徵。通過將光子晶粒與電子晶粒堆疊，相應的光子封裝的尺寸減少了。可以採用包括氮化物波導及矽波導的光學通孔來提供光子晶粒之間的光通訊，而不需要使用光纖。
根據本揭露的一些實施例，一種方法包括形成第一光子晶粒，包括形成第一矽波導以及形成第一氮化物波導；形成延伸到所述第一光子晶粒中的第一多個介電層中的第一通孔；將第二光子晶粒接合到所述第一光子晶粒，其中第二光子晶粒包括第二氮化物波導，其中所述第一矽波導經由所述第一氮化物波導光耦合 至所述第二氮化物波導；以及形成延伸到所述第二光子晶粒中的第二多個介電層內的第二通孔。在一個實施例中，該方法更包括將電子晶粒接合到所述第一光子晶粒，其中所述第二通孔經由所述第一通孔電耦合到所述電子晶粒。在一個實施例中，其中形成所述第一矽波導包括蝕刻位在基底基板的氧化層上的矽層，所述方法更包括在所述氧化層上形成重佈線結構，其中，所述重佈線結構包括第三多個介電層以及所述第三多個重佈線路中的多個介電層。在一個實施例中，蝕刻矽層更形成光柵耦合器。在一個實施例中，所述基底基板更包括位於所述氧化層之下的塊體矽基板，並且所述方法更包括在將所述第二光子晶粒接合到所述第一光子晶粒之前移除所述塊體矽基板。在一個實施例中，基底基板更包括位於氧化層之下的塊體矽基板，該方法更包括：在將第二光子晶粒與第一光子晶粒接合之前，將塊體矽基板減薄。並對經減薄的塊體矽基板進行蝕刻以形成第二矽波導。在一個實施例中，第二矽波導將第二氮化物波導光耦合到第一矽波導。在一個實施例中，形成所述第一光子晶粒更包括形成第三氮化物波導，其中所述第三氮化物波導光耦合於所述第二氮化物波導以及所述第一氮化物波導之間。在一個實施例中，形成所述第一光子晶粒更包括形成第四氮化物波導，其中所述第四氮化物波導將所述第二氮化物波導光學耦合到所述第一矽波導。在一個實施例中，該方法更包括附接光子元件，其中所述光子元件包括與所述第二氮化物波導對位的發光區，並且其中所述第二氮化物波導被配置為接收從所述發光區發射的光 線。在一個實施例中，該方法更包括附接矽支撐基板，其中矽支撐基板及所述第二光子晶粒位在所述第一光子晶粒的相對側上。
根據本揭露的一些實施例，一種封裝包括第一光子晶粒、第二光子晶粒以及位於所述第二通孔之下的導電結構。第一光子晶粒包括第一矽波導、位於所述第一矽波導之下的第一多個介電層、位於所述第一多個介電層之一中的第一氮化物波導以及貫穿第一多個介電層的第一通孔。第二光子晶粒位於第一光子晶粒下面並與所述第一光子晶粒結合，其中所述第二光子晶粒包括：第二多個介電層、在所述第二多個介電層之一中的第二氮化物波導，其中所述第二氮化物波導經由所述第一氮化物波導光耦合至所述第一矽波導；以及穿過第二多個介電層的第二通孔。導電結構位於第二通孔下方，並經由所述第二通孔電連接至所述第一通孔。在一個實施例中，封裝更包括在所述第一光子晶粒上方並接合到所述第一光子晶粒的電子晶粒，其中所述第二通孔經由所述第一通孔電連接到所述電子晶粒。在一個實施例中，封裝更包括光子元件，其中所述光子元件包括與所述第二氮化物波導對位的發光區，並且其中所述第二氮化物波導被配置為接收從所述發光區發射的光線。在一個實施例中，所述第一光子晶粒及所述第二光子晶粒被配置為將所述光線光傳輸到所述第一矽波導。在一個實施例中，封裝更包括在所述第二多個介電層中的介電層中的第二矽波導。
根據本揭露的一些實施例，一種封裝包括電子晶粒；多個光子晶粒堆疊形成晶粒堆疊，所述電子晶粒與所述晶粒堆疊中的 頂部光子晶粒接合，其中所述多個光子晶粒中的每一個包括：多個介電層；貫穿所述多個介電層的導電路徑；以及氮化物波導，其中所述多個光子晶粒中的所述氮化物波導彼此光耦合，並且被配置為將所述多個光子晶粒中的底部晶粒中的光傳輸到所述多個光子晶粒中的頂部晶粒。在一個實施例中，中所述多個光子晶粒之一更包括矽波導。在一個實施例中，封裝更包括雷射二極體，所述雷射二極體包括與位於所述多個光子晶粒之一中的所述氮化物波導對位的發光區。在一個實施例中，封裝更包括光電二極體，其包括與所述多個光子晶粒之一中的光接收氮化物波導對位的發光區，其中所述光電二極體及所述多個光子晶粒的所述之一被配置為允許所述光接收氮化物波導接收從所述發光區發射的光線。
前述概述了幾個實施例的特徵，以便本領域的技術人員可以更好地理解本揭露的各個方面。本領域技術人員應當理解，他們可以容易地使用本揭露作為設計或修改其他製程及結構的基礎，以實現與本文介紹的實施例相同的目的及/或實現相同的優點。本領域技術人員也應該意識到，這樣的等價結構並不脫離本揭露的精神及範圍，並且可以在不脫離本揭露的精神及範圍的情況下對本文進行各種改動、替換及變更。
200:製作流程
202~234:製程

Claims (10)

  1. 一種封裝的製作方法，包括：形成一個第一光子晶粒，包括：形成第一矽波導；以及形成第一氮化物波導；形成延伸到所述第一光子晶粒中的第一多個介電層中的第一通孔；將第二光子晶粒接合到所述第一光子晶粒，其中所述第二光子晶粒包括：第二氮化物波導，其中所述第一矽波導經由所述第一氮化物波導光耦合至所述第二氮化物波導；以及形成延伸到所述第二光子晶粒中的第二多個介電層內的第二通孔。
  2. 如請求項1所述的方法，更包括將電子晶粒接合到所述第一光子晶粒，其中所述第二通孔經由所述第一通孔電耦合到所述電子晶粒。
  3. 如請求項1所述的方法，其中形成所述第一矽波導包括蝕刻位在基底基板的氧化層上的矽層，所述方法更包括在所述氧化層上形成重佈線結構，其中，所述重佈線結構包括第三多個介電層以及所述第三多個重佈線路中的多個介電層。
  4. 如請求項3所述的方法，其中所述基底基板更包括位於所述氧化層之下的塊體矽基板，並且所述方法更包括在將所述 第二光子晶粒接合到所述第一光子晶粒之前移除所述塊體矽基板。
  5. 如請求項3所述的方法，其中所述基底基板更包括位於所述氧化層之下的塊體矽基板，並且所述方法更包括在將所述第二光子晶粒接合到所述第一光子晶粒之前：減薄所述塊體矽基板；以及蝕刻經減薄的所述塊體矽基板以形成第二矽波導，其中所述第二矽波導將所述第二氮化物波導光耦合到所述第一矽波導。
  6. 如請求項1所述的方法，更包括附接矽支撐基板，其中矽支撐基板及所述第二光子晶粒位在所述第一光子晶粒的相對側上。
  7. 一種封裝，包括：第一光子晶粒包括：第一矽波導；位於所述第一矽波導之下的第一多個介電層；位於所述第一多個介電層之一中的第一氮化物波導；以及貫穿所述第一多個介電層的第一通孔；第二光子晶粒，位於所述第一光子晶粒之下並與所述第一光子晶粒結合，其中所述第二光子晶粒包括：第二多個介電層；在所述第二多個介電層之一中的第二氮化物波 導，其中所述第二氮化物波導經由所述第一氮化物波導光耦合至所述第一矽波導；以及第二通孔，貫穿所述第二多個介電層；以及位於所述第二通孔之下的導電結構，並經由所述第二通孔電連接至所述第一通孔。
  8. 如請求項7所述的封裝，更包括在所述第一光子晶粒上方並接合到所述第一光子晶粒的電子晶粒，其中所述第二通孔經由所述第一通孔電連接到所述電子晶粒。
  9. 如請求項7所述的封裝，更包括光子元件，其中所述光子元件包括與所述第二氮化物波導對位的發光區，並且其中所述第二氮化物波導被配置為接收從所述發光區發射的光線，其中所述第一光子晶粒及所述第二光子晶粒被配置為將所述光線光傳輸到所述第一矽波導。
  10. 一種封裝，包括：電子晶粒；以及多個光子晶粒堆疊形成晶粒堆疊，其中所述電子晶粒與所述晶粒堆疊中的頂部光子晶粒接合，其中所述多個光子晶粒中的每一個包括：多個介電層；貫穿所述多個介電層的導電路徑；以及氮化物波導，其中所述多個光子晶粒中的所述氮化物波導彼此光耦合，並且被配置為將所述多個光子晶粒中的底部晶粒中的 光傳輸到所述多個光子晶粒中的頂部晶粒。
TW111111795A 2021-07-06 2022-03-29 封裝及其製造方法 TWI813229B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163218671P 2021-07-06 2021-07-06
US63/218,671 2021-07-06
US202163231051P 2021-08-09 2021-08-09
US63/231,051 2021-08-09
US17/648,375 US11796735B2 (en) 2021-07-06 2022-01-19 Integrated 3DIC with stacked photonic dies and method forming same
US17/648,375 2022-01-19

Publications (2)

Publication Number Publication Date
TW202318049A TW202318049A (zh) 2023-05-01
TWI813229B true TWI813229B (zh) 2023-08-21

Family

ID=83698304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111111795A TWI813229B (zh) 2021-07-06 2022-03-29 封裝及其製造方法

Country Status (5)

Country Link
US (2) US11796735B2 (zh)
KR (1) KR20230007929A (zh)
CN (1) CN115248477A (zh)
DE (1) DE102022102022A1 (zh)
TW (1) TWI813229B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230221511A1 (en) * 2022-01-12 2023-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with vertically stacked waveguides

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202017195A (zh) * 2018-06-27 2020-05-01 台灣積體電路製造股份有限公司 光子半導體裝置及方法
TWI721444B (zh) * 2018-06-27 2021-03-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3170043A4 (en) * 2014-07-14 2018-06-20 Biond Photonics Inc. 3d photonic integration with light coupling elements
US10718904B2 (en) * 2017-04-26 2020-07-21 University Of Central Florida Research Foundation, Inc. Thin-film integration compatible with silicon photonics foundry production
US10698156B2 (en) * 2017-04-27 2020-06-30 The Research Foundation For The State University Of New York Wafer scale bonded active photonics interposer
US10371893B2 (en) * 2017-11-30 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect device and method
US11550099B2 (en) * 2018-11-21 2023-01-10 The Research Foundation For The State University Of New York Photonics optoelectrical system
TWI829761B (zh) * 2018-11-21 2024-01-21 紐約州立大學研究基金會 具有積體雷射的光學結構
CN112558240A (zh) * 2019-09-26 2021-03-26 台湾积体电路制造股份有限公司 封装总成及其制造方法
US11635566B2 (en) * 2019-11-27 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202017195A (zh) * 2018-06-27 2020-05-01 台灣積體電路製造股份有限公司 光子半導體裝置及方法
TWI721444B (zh) * 2018-06-27 2021-03-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
US20230358950A1 (en) 2023-11-09
DE102022102022A1 (de) 2023-01-12
KR20230007929A (ko) 2023-01-13
TW202318049A (zh) 2023-05-01
US11796735B2 (en) 2023-10-24
CN115248477A (zh) 2022-10-28
US20230012157A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US10333623B1 (en) Optical transceiver
US11415762B2 (en) Optical bench, method of making and method of using
US7259454B2 (en) Semiconductor chip manufacturing method, semiconductor chip, semiconductor device manufacturing method, and semiconductor device
US20120181648A1 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
TW202125789A (zh) 半導體封裝及其形成方法
US20240103220A1 (en) Photonic semiconductor device and method of manufacture
US10818650B2 (en) Semiconductor module and method of manufacturing the same, and method of communication using the same
TWI781650B (zh) 光子半導體裝置及製造方法
TW202113410A (zh) 半導體裝置與系統及其製造方法
US20220099887A1 (en) Photonic package and method of manufacture
TWI822265B (zh) 半導體封裝件及其形成方法
US20230358950A1 (en) Integrated 3DIC With Stacked Photonic Dies and Method Forming Same
JP7316304B2 (ja) 埋設型レーザ光源を備えた光チップ
US9331051B2 (en) Wafer scale technique for interconnecting vertically stacked dies
US20230417993A1 (en) Photonic Package and Method of Manufacture
US20240085610A1 (en) Photonic Package and Method of Manufacture
US20240085621A1 (en) Signal Communication Through Optical-Engine Based Interconnect Component
US20240069277A1 (en) Semiconductor package and manufacturing method thereof
TW202417909A (zh) 封裝體及其形成方法
CN117369061A (zh) 封装件及其制造方法
CN117369060A (zh) 封装件及其形成方法
TW202243119A (zh) 積體電路元件
TW202414722A (zh) 具有重構晶圓上晶片接合或堆疊重構晶圓接合之3d封裝