KR20230007929A - 스택된 포토닉 다이들을 갖는 통합된 3dic 및 이를 형성하는 방법 - Google Patents

스택된 포토닉 다이들을 갖는 통합된 3dic 및 이를 형성하는 방법 Download PDF

Info

Publication number
KR20230007929A
KR20230007929A KR1020220033525A KR20220033525A KR20230007929A KR 20230007929 A KR20230007929 A KR 20230007929A KR 1020220033525 A KR1020220033525 A KR 1020220033525A KR 20220033525 A KR20220033525 A KR 20220033525A KR 20230007929 A KR20230007929 A KR 20230007929A
Authority
KR
South Korea
Prior art keywords
photonic
die
waveguide
silicon
nitride
Prior art date
Application number
KR1020220033525A
Other languages
English (en)
Inventor
첸-후아 유
싱-쿠오 시아
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20230007929A publication Critical patent/KR20230007929A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4296—Coupling light guides with opto-electronic elements coupling with sources of high radiant energy, e.g. high power lasers, high temperature light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12147—Coupler
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/34—Optical coupling means utilising prism or grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optical Integrated Circuits (AREA)
  • Packages (AREA)

Abstract

방법은 제 1 실리콘 도파관을 형성하는 단계, 및 제 1 질화물 도파관을 형성하는 단계를 포함하는 제 1 포토닉 다이를 형성하는 단계를 포함한다. 방법은 제 1 포토닉 다이 내에 제 1의 복수의 유전체층들 내로 연장되는 제 1 관통 비아를 형성하는 단계, 및 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계를 더 포함한다. 제 2 포토닉 다이는 제 2 질화물 도파관을 포함한다. 제 1 실리콘 도파관은 제 1 질화물 도파관을 통해 제 2 질화물 도파관에 광학적으로 커플링된다. 제 2 관통 비아는 제 2 포토닉 다이 내의 제 2의 복수의 유전체층들 내로 연장된다.

Description

스택된 포토닉 다이들을 갖는 통합된 3DIC 및 이를 형성하는 방법{INTEGRATED 3DIC WITH STACKED PHOTONIC DIES AND METHOD FORMING SAME}
본 출원은 다음의 가출원된 미국 특허 출원들의 이익을 주장한다: 2021년 7월 6일에 출원되고 "Structure to Integrate Photonic Silicon in a 3DIC Package"로 명칭된 출원 제 63/218,671 호; 및 2021년 8월 9일에 출원되고 "Structure and Process for Photonics 3DIC Package"로 명칭된 출원 제 63/231,051 호, 이 출원들은 이로써 참조로서 본원에 포함됨.
전기 시그널링 및 프로세싱은 신호 송신 및 프로세싱을 위한 기술들 중 하나이다. 특히 신호 송신을 위한 광섬유 관련 응용들의 사용으로 인해, 광학 시그널링 및 프로세싱이 점점 더 많은 응용들에서 최근 사용되어 왔다.
광학 시그널링 및 프로세싱은 일반적으로, 전면적인 응용(full-fledged application)들을 제공하기 위해 전기 시그널링 및 프로세싱과 조합된다. 예를 들어, 광섬유들은 장거리 신호 송신(long-range signal transmission)을 위해 사용될 수 있고, 전기 신호들은 프로세싱 및 제어뿐만 아니라 단거리 신호 송신(short-range signal transmission)을 위해 사용될 수 있다. 따라서, 광학 컴포넌트들 및 전기 컴포넌트들을 통합한 디바이스들은, 광학 신호들 및 전기 신호들의 프로세싱뿐만 아니라, 광학 신호들과 전기 신호들 사이의 변환을 위해 형성된다. 패키지들은 따라서 광학 디바이스들을 포함하는 광학(포토닉) 다이들 및 전자 디바이스들을 포함하는 전자 다이들 둘 다를 포함할 수 있다.
본 개시의 양태는 첨부 도면들과 함께 읽을 때, 이어지는 상세한 설명으로부터 최상으로 이해된다. 본 산업에서의 표준적인 관행에 따라, 다양한 피처들이 축척대로 도시되지 않은 점을 유념한다. 실제로, 다양한 피처들의 치수(dimension)들은 논의의 명확성을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1 내지 도 5, 도 6a, 도 6b, 및 도 7 내지 도 18은 일부 실시예들에 따른 스택된(stacked) 포토닉 다이들을 포함하는 패키지의 형성에서의 중간 스테이지들의 단면도들을 예시한다.
도 19 내지 도 24는 일부 실시예들에 따른 광학 디바이스와의 스택된 포토닉 다이들을 포함하는 패키지의 형성 및 통합에서의 중간 스테이지들의 단면도들을 예시한다.
도 25 내지 도 31은 일부 실시예들에 따른 광학 디바이스와의 스택된 포토닉 다이들을 포함하는 패키지의 형성 및 통합에서의 중간 스테이지들의 단면도들을 예시한다.
도 32 내지 도 43은 일부 실시예들에 따른 광학 디바이스와의 스택된 포토닉 다이들을 포함하는 패키지의 형성 및 통합에서의 중간 스테이지들의 단면도들을 예시한다.
도 44는 일부 실시예들에 따른 후측부 조명(backside illumination)을 채택한 패키지를 예시한다.
도 45는 일부 실시예들에 따른 전측 조명(front illumination)을 채택한 패키지를 예시한다.
도 46은 일부 실시예들에 따른 광학 디바이스의 측면도를 예시한다.
도 47은 일부 실시예들에 따른 스택된 포토닉 다이들을 포함하는 패키지를 형성하기 위한 프로세스 흐름을 예시한다.
이어지는 개시는 본 발명의 상이한 피처들을 구현하기 위한 많은 상이한 실시예들 또는 예시들을 제공한다. 본 개시를 단순화하기 위해 컴포넌트들 및 배열들의 특정 예들이 아래에서 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 제한적으로 의도되는 것은 아니다. 예를 들어, 이어지는 설명에서 제 2 피처 위의 또는 제 2 피처 상의 제 1 피처의 형성은 제 1 피처 및 제 2 피처가 직접적으로 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 제 1 피처 및 제 2 피처가 직접적으로 접촉하지 않을 수 있도록 추가적인 피처가 제 1 피처와 제 2 피처 사이에 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시는 다양한 예시들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명확화의 목적을 위한 것이며, 그 자체가 논의되는 다양한 실시예 및/또는 구성 사이의 관계에 영향을 주는 것은 아니다.
또한, "밑", "아래", "보다 아래", "위", "보다 위" 등과 같은 공간 상대적 용어들은, 도면들에 도시된 바와 같이, 다른 엘리먼트(들) 또는 피처(들)에 대한 하나의 엘리먼트 또는 피처의 관계를 설명하도록 설명의 용이성을 위해 본원에서 사용될 수 있다. 공간 상대적 용어들은 도면들에 도시된 배향에 더하여, 사용 중이거나 또는 동작 중인 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와 다르게 배향(90° 또는 다른 배향으로 회전)될 수 있으며, 본원에서 사용되는 공간 상대적 기술어들이 그에 따라 유사하게 해석될 수 있다.
스택된 포토닉 다이들을 포함하는 패키지 및 이를 형성하는 방법이 개시된다. 본 개시의 일부 실시예들에 따르면, 복수의 포토닉 다이들이 형성되고 스택되며, 전자 다이에 본딩된다. 포토닉 다이들 중 일부 포토닉 다이의 실리콘 기판들이 패키징 프로세스에서 제거될 수 있거나, 또는 실리콘 도파관들, 격자 커플러(grating coupler)들 등과 같은 광학 디바이스들을 형성하기 위해 시닝(thinning)되고 사용될 수 있다. 실리콘 질화물 도파관들과 같은 비실리콘 도파관들이 스택된 포토닉 다이들 내에 형성되고, 광학 신호들을 통과시키기 위한 수직 광학 비아들로서 사용된다. 스택된 포토닉 다이들을 통해 전기 신호들을 전도하기 위해 전기적 관통 비아(electrical through-via)들이 또한 형성된다. 포토닉 다이들이 스택되면서, 포토닉 다이들이 더 작은 푸티지(footage)를 점유한다. 또한, 포토닉 다이들 간에 광을 전도시키기 위해 광섬유를 가질 필요가 없을 수 있다. 본원에서 논의되는 실시예들은 본 개시의 발명내용(subject matter)을 구성하거나 사용하는 것을 가능하게 하기 위한 예시들을 제공하기 위한 것이며, 당업자는, 상이한 실시예들의 고려된 범위 내에 있으면서 구성될 수 있는 변형예들을 쉽게 이해할 것이다. 다양한 도면들 및 예시적인 실시예들 전반에 걸쳐, 유사한 엘리먼트들을 지정하기 위해 유사한 참조 번호들이 사용된다. 방법 실시예들이 특정 순서로 수행되는 것으로서 논의될 수 있지만, 다른 방법 실시예들이 임의의 논리적 순서로 수행될 수 있다.
도 1 내지 도 18은 본 개시의 일부 실시예들에 따른 스택된 포토닉 다이들을 포함하는 패키지의 형성에서의 중간 스테이지들의 단면도들을 예시한다. 대응하는 프로세스들은 또한, 도 47에 도시된 바와 같은 프로세스 흐름(200)에 개략적으로 반영된다.
도 1을 참조하면, 베이스 기판(20)이 제공된다. 일부 실시예들에 따르면, 베이스 기판(20)은 벌크 기판(20A), 벌크 기판(20A) 위의 유전체층(20B), 및 유전체층(20B) 위의 [블랭킷층(blanket layer)인] 실리콘층(20C)을 포함한다. 벌크 기판(20A)은 유전체 재료, 반도체 재료 등, 또는 이들의 조합으로 형성될 수 있다. 일부 실시예들에 따르면, 벌크 기판(20A)은 실리콘 기판과 같은 반도체 기판을 포함한다. 유전체층(20B)은 실리콘 산화물층으로 형성되거나 이를 포함할 수 있거나, 광에 투과성인 (실리콘 산질화물과 같은) 다른 유전체 재료들로 형성될 수 있다. 일부 실시예들에 따르면, 유전체층(20B)은 약 0.5 μm 내지 약 4 μm 사이의 범위 내의 두께(T1)를 가질 수 있다. 실리콘층(20C)은 약 0.1 μm 내지 약 1.5 μm 사이의 범위 내의 두께를 가질 수 있다. 베이스 기판(20)은 전측부 또는 전면(예를 들어, 도 1에서 상방을 향하는 측부) 및 후측부 또는 후면(예를 들어, 도 1에서 하방을 향하는 측부)을 갖는 것으로서 지칭될 수 있다. 베이스 기판(20)의 전측부는 결과적인 포토닉 웨이퍼 및 포토닉 다이의 전측부로도 지칭된다.
도 2에서, 실리콘 디바이스로도 지칭되는 복수의 포토닉 디바이스들을 형성하기 위해 실리콘층(20C)이 패터닝된다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(202)로서 예시된다. 포토닉 디바이스들의 일부 예시들은, 도파관(22), 포토닉 컴포넌트(24), 및 격자 커플러(26)를 포함할 수 있는 광학 디바이스들을 포함한다. 예시된 도파관(22), 포토닉 컴포넌트(24), 및 격자 커플러(26) 각각이 다수의 디바이스들을 나타낼 수 있다는 점이 이해되어야 한다. 실리콘층(20C)은, 패턴들을 정의하기 위해 포토레지스트들을 사용하는 에칭 프로세스들을 포함할 수 있는 적절한 포토리소그래피 및 에칭 기술들을 사용하여 패터닝될 수 있다. 설명 전반에 걸쳐, 실리콘층(20C)으로 형성되는 피처들은 집합적으로 포토닉층으로 지칭된다.
일부 실시예들에 따르면, 포토닉 컴포넌트(24)는 광학 신호들을 통해 도파관(22)과 광학적으로 상호작용하도록 도파관(22)에 물리적으로 그리고/또는 광학적으로 커플링된다. 예시적인 포토닉 컴포넌트(24)는 광검출기, 변조기 등을 포함할 수 있지만 이에 제한되는 것은 아니다. 예를 들어, 광검출기는 도파관(22) 내의 광학 신호들을 검출하고 광학 신호들에 대응하는 전기 신호들을 생성하도록 도파관(22)에 광학적으로 커플링될 수 있다. 변조기는 또한 전기 신호들을 수신하고 대응하는 광학 신호들을 생성하기 위해 도파관(22) 내의 광학 전력을 변조할 수 있다. 이 방식으로, 포토닉 컴포넌트(24)는 도파관(22)으로부터의 광학 신호들을 입력하고 도파관(22)에 광학 신호를 출력할 수 있다. 다른 실시예들에 따르면, 포토닉 컴포넌트들은 레이저 다이오드들, 광학 신호 분할기들, 또는 다른 유형들의 포토닉 구조물들 또는 디바이스들과 같은 다른 능동 또는 수동 컴포넌트들을 포함할 수 있다.
일부 실시예들에 따르면, 하나 이상의 격자 커플러(26)가 도파관(22)과 통합될 수 있고, 실리콘층(20C)을 패터닝함으로써 형성될 수 있다. 격자 커플러(26)는, 후속하여 형성되는 광학 관통 비아, 마이크로 렌즈 등과 같은 광학 신호들 및/또는 광학 전력이 도파관(22)과 포토닉 컴포넌트 사이에 전달되는 것을 가능하게 하는 포토닉 디바이스이다. 격자 커플러(26)는 포토리소그래피 및 에칭 프로세스들을 사용하여 형성될 수 있다. 격자 커플러(26), 도파관(22), 및 포토닉 컴포넌트(24)는 일부 공통 에칭 프로세스들 및 에칭 마스크들을 공유할 수 있다.
도 3을 참조하면, 도파관(22), 포토닉 컴포넌트(24), 격자 커플러(26), 및 유전체층(20B) 상에 유전체층(28)이 형성된다. 유전체층(28)은 실리콘 산화물, 실리콘 질화물, 이들의 조합 등의 하나 이상의 층으로 형성되거나 이들을 포함할 수 있고, CVD, PVD, 원자 층 증착(atomic layer deposition; ALD), 스핀 온 유전체 프로세스(spin-on-dielectric process), 고밀도 플라즈마 화학적 기상 증착(high density plasma chemical vapor deposition; HDP-CVD), 유동가능 CVD(flowable CVD; FCVD) 등, 또는 이들의 조합에 의해 형성될 수 있다. 유전체층(28)은 광에 투과성이다. 일부 실시예들에 따르면, 유전체층(28)이 CMP 프로세스 또는 기계적 그라인딩 프로세스와 같은 평탄화 프로세스를 통해 평탄화된다. 광학층 위의 유전체층(28)의 일부가 약 10 nm 내지 약 500 nm 사이의 범위 내에 있는 두께를 가질 수 있다.
도파관(22) 및 유전체층(28)의 재료들의 굴절률(refractive index)들에서의 차이로 인해, 도파관(22)이 높은 내부 반사들을 가져서 광이 개별 재료들의 광의 파장 및 굴절률들에 따라 도파관(22) 내에 실질적으로 가두어진다. 일부 실시예들에 따르면, 도파관(22)의 재료의 굴절률이 유전체층(28)의 재료의 굴절률보다 높다. 예를 들어, 도파관(22)은 실리콘을 포함할 수 있고, 유전체층(28)은 실리콘 산화물을 포함할 수 있다.
도 3을 또한 참조하면, 유전체층(28) 내에 비아들(30) 및 접촉 플러그(32)가 형성된다. 일부 실시예들에 따르면, 비아들(30) 및 접촉 플러그(32)는 다마신 프로세스(damascene process), 예를 들어 단일 다마신, 이중 다마신 등을 통해 형성된다. 비아들(30)은 예를 들어, 유전체층(28)을 관통하여 연장되는 개구부들을 형성하고, 개구부들은 전도성 재료들로 충전함으로써 형성될 수 있다. 전도성 재료는 TiN, TaN, Ti, Ta 등으로 형성된 확산 장벽층, 및 텅스텐, 구리, 코발트 등과 같은 금속성 재료를 포함할 수 있다. 과잉 전도성 재료를 제거하기 위해 CMP 프로세스 또는 기계적 그라인딩 프로세스와 같은 평탄화 프로세스가 수행될 수 있다. 확산 장벽층 및 금속성 재료의 남아있는 부분들이 비아들(30) 및 접촉 플러그들(32)이다. 접촉 플러그들은 광학 컴포넌트에 전기적으로 연결된다.
일부 실시예들에 따르면, 접촉 플러그(32)는 유전체층(28)을 관통하여 연장되고, 포토닉 컴포넌트(24)에 전기적으로 연결된다. 접촉 플러그(32)는 전기 전력 또는 전기 신호들이 포토닉 컴포넌트(24)로 전송되는 것, 및 전기 신호들이 포토닉 컴포넌트(24)로부터 전송되는 것을 가능하게 한다. 이 방식으로, 포토닉 컴포넌트(24)는 전기 신호들을 도파관(22)에 의해 전송되는 광학 신호들로 변환할 수 있고/있거나 도파관(22)으로부터의 광학 신호들을 전기 신호들로 변환할 수 있다.
도 3을 또한 참조하면, 유전체층(28) 위에 재배선 구조물(redistribution structure)(34)이 퇴적된다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(204)로서 예시된다. 재배선 구조물(34)은 유전체층들(36) 및 유전체층들(36) 내에 형성된 전도성 피처들(38)을 포함한다. 전도성 피처들(38)은 상호연결부들 및 전기적 라우팅을 제공한다. 전도성 피처들(38)은 비아들(30), 접촉 플러그(32), 및/또는 전자 다이들과 같은 그 위에 있는 디바이스들에 전기적으로 연결된다. 유전체층들(36)은 예를 들어, 절연층 및/또는 패시베이팅층(passivating layer)일 수 있고, 실리콘 산화물, 실리콘 질화물, 또는 다른 재료를 포함할 수 있다. 유전체층들(36)은 광에 투과성이거나 불투과성일 수 있다. 유전체층들(36)은 다마신 프로세스를 통해 형성될 수 있다. 유전체층(36)의 최상층 내에 전도성 패드들(40)이 형성된다.
도 4 및 도 5에서, 재배선 구조물(34)의 일부가 제거되고 유전체층(42)에 의해 대체된다. 도 4를 참조하면, 리세스(41)가 형성되도록, 재배선 구조물(34)의 일부가 에칭을 통해 제거될 수 있다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(206)로서 예시된다. 재배선 구조물(34)의 제거된 부분이 격자 커플러(26) 바로 위에 있을 수 있다. 다음으로, 도 5에 도시된 바와 같이, 유전체층(42)이 퇴적되고, 전도성 패드들(40)을 드러내기 위한 평탄화 프로세스가 이어진다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(208)로서 예시된다.
유전체층(42)의 재료는, 격자 커플러(26)와 수직으로 마운팅된 광섬유(미도시) 및/또는 [도 8 내의 마이크로 렌즈(54)와 같은] 마이크로 렌즈 사이의 더 효율적인 광학 커플링을 제공하기 위해 선택된다. 예를 들어, 유전체층(42)은 유전체층들(36)보다 더 투과성일 수 있고, 낮은 손실을 가지며, 덜 반사적이다. 일부 실시예들에 따르면, 유전체층(42)의 재료가 유전체층들(36)의 재료와 유사하지만, 더 나은 품질[예를 들어, 더 적은 불순물들, 전위(dislocation)들]을 갖는 재료를 형성하는 기술을 사용하여 퇴적된다. 이 방식으로, 재배선 구조물(34)의 유전체층들(36)의 일부를 유전체층(42)으로 대체하는 것이 결과적인 포토닉 패키지의 더 효율적인 동작을 가능하게 할 수 있고, 광학 신호 손실을 감소시킬 수 있다. 예를 들어, 유전체층(42)이 실리콘 산화물로 형성되거나 이를 포함할 수 있다.
다른 실시예들에 따르면, 유전체층들(36)이 유전체층(42)으로 대체되지 않는다. 이 실시예들에서, 재배선 구조물(34)의 일부 영역들에는, 유전체층들(36)을 통한 광학 신호들의 송신을 가능하게 하기 위해 전도성 피처들(38) 및 전도성 패드들(40)이 실질적으로 없을 수 있다. 예를 들어, 이 금속이 없는 영역들은, 광학 신호들이 격자 커플러(26)와 광섬유 사이에서 커플링되는 것을 가능하게 하기 위해 수직으로 마운팅된 광섬유에 정렬될 수 있는 마이크로 렌즈(54)(도 8)와 격자 커플러(26) 사이에서 연장될 수 있다.
도 6a를 참조하면, 일부 실시예들에 따라, 재배선 구조물(34)에 하나의 (또는 그 이상의) 전자 다이(44)가 본딩된다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(210)로서 예시된다. 전자 다이(44)은 예를 들어, 전기 신호들을 사용하여 포토닉 컴포넌트(24)와 통신하는 반도체 디바이스들, 다이들, 또는 칩들일 수 있다. 하나의 전자 다이(44)가 도 6a에 도시되지만, 결과적인 포토닉 패키지들(70')(도 18)이 다른 실시예들에 따라 2개 이상의 전자 다이(44)를 또한 포함할 수 있다. 전자 다이(44)는 반도체 기판(45), 상호연결 구조물(41), 및 예를 들어 전도성 패드들, 전도성 필러(conductive pillar)들 등일 수 있는 전기 커넥터들(46)을 포함한다.
전자 다이(44)는 포토닉 컴포넌트(24)의 동작을 제어하기 위한 회로들과 같은, 포토닉 컴포넌트(24)와 인터페이싱하기 위한 집적 회로들을 포함할 수 있다. 예를 들어, 전자 다이(44)는 컨트롤러들, 드라이버들, 증폭기들 등, 또는 이들의 조합들을 포함할 수 있다. 전자 다이(44)는 CPU를 또한 포함할 수 있다. 일부 실시예들에 따르면, 전자 다이(44)는 포토닉 컴포넌트(24)로부터 수신된 전기 신호들을 프로세싱하기 위한 회로들을 포함한다. 전자 다이(44)는 일부 실시예들에 따르면, 다른 디바이스 또는 다이로부터 수신된 전기 신호들(디지털 또는 아날로그)에 따라 포토닉 컴포넌트(24)의 고주파 시그널링을 또한 제어할 수 있다. 일부 실시예드레 따르면, 전자 다이(44)는 SerDes(Serializer/Deserializer) 기능을 제공하는 EIC(electronic integrated circuit) 등일 수 있다. 이 방식으로, 전자 다이(44)는 광학 신호들과 전기 신호들 사이의 I/O 인터페이스의 부분으로서 역할할 수 있다.
일부 실시예들에 따르면, 전자 다이(44)는 (유전체 대 유전체 본딩 및 금속 대 금속 본딩 둘 다를 포함하는) 하이브리드 본딩, 직접 금속 대 금속 본딩, 솔더 본딩 등을 통해 재배선 구조물(34)에 본딩된다.
도 6b는 도 6a에 도시된 구조물의 예시적인 상면도를 예시한다. 일부 실시예들에 따르면, 도파관들(22)이 전자 다이(44) 아래로 연장된다. 다수의 도파관들(22)이 있을 수 있다. 또한, 다수의 본드 패드들(40 및 46)이 있을 수 있다.
도 7을 참조하면, 전자 다이(44) 및 재배선 구조물(34) 위에 갭 충전 재료(48)가 형성된다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(212)로서 예시된다. 갭 충전 재료(48)는 실리콘 산화물, 실리콘 질화물, 폴리머 등, 또는 이들의 조합으로 형성될 수 있다. 갭 충전 재료(48)는 CVD, PVD, ALD, 스핀 온 코팅 프로세스, HDP-CVD, FCVD 등, 또는 이들의 조합을 통해 형성될 수 있다. 갭 충전 재료(48)는 내부에서 광학 신호들 또는 광학 전력을 전송하기 위해 적절한 파장들에서 광에 투과성인 재료(예를 들어, 실리콘 산화물)일 수 있다. 광이 갭 충전 재료(48)를 통해 상방으로 투사되지 않는 일부 실시예들에 따르면, 갭 충전 재료(48)는 봉지제(encapsulant), 몰딩 화합물 등과 같은 비교적 불투과성 재료를 포함할 수 있다. 갭 충전 재료(48)는 CMP 프로세스, 그라인딩 프로세스 등과 같은 평탄화 프로세스를 사용하여 평탄화될 수 있다. 일부 실시예들에 따르면, 평탄화 프로세스는, 전자 다이(44) 및 갭 충전 재료(48)의 상면들이 동일 평면 상에 있는 상태로, 전자 다이(44)를 노출시킬 수 있다.
도 8은 지지 기판(50)의 부착을 예시한다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(214)로서 예시된다. 일부 실시예들에 따르면, 실리콘 산화물, 실리콘 산질화물, 실리콘 탄질화물 등을 포함할 수 있는 실리콘 함유 유전체층(52)이 지지 기판(50)을 전자 다이(44)의 반도체 기판에, 그리고 갭 충전 재료(48)에 본딩하기 위해 사용된다. 본딩은 Si-O-Si 본드들이 형성되는 퓨전 본딩을 통해 수행될 수 있다. 지지 기판(50) 내에 형성된 마이크로 렌즈(54)가 있을 수 있다. 일부 실시예들에 따르면, 지지 기판(50)은 실리콘 기판이거나 이를 포함한다.
다음으로, 벌크 기판(20A)이 제거될 수 있다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(216)로서 예시된다. 결과적인 구조물이 도 9에 도시된다. 벌크 기판(20A)은 평탄화 프로세스(예를 들어, CMP 또는 그라인딩 프로세스), 에칭 프로세스, 이들의 조합 등을 사용하여 제거될 수 있다. 일부 실시예들에 따르면, 유전체층(20B)이 또한 시닝된다. 유전체층(20B)이 벌크 기판(20A)에 대한 제거 프로세스의 부분로서 시닝될 수 있거나, 또는 유전체층(20B)이 별도 단계에서 시닝될 수 있다. 일부 실시예들에 따르면, 시닝 후, 유전체층(20B)은 약 0.05 μm 내지 약 0.5 μm의 범위 내의 두께를 가질 수 있고, 두께는 약 0.05 μm 내지 약 0.5 μm 사이의 범위 내일 수 있다.
대안적인 실시예들에 따르면, 벌크 실리콘 기판(20A)을 완전히 제거하는 대신, 벌크 실리콘 기판(20A)이 시닝되고, 이어서 패터닝되어, 실리콘 도파관들(22), 격자 커플러들(26), 및 포토닉 컴포넌트들(24)에 대해 각각 위에서 설명된 것과 본질적으로 동일한 실리콘 도파관들, 격자 커플러들, 포토닉 컴포넌트들 등을 포함할 수 있는 실리콘 피처들(21)을 형성한다. 개별적인 프로세스는 또한, 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(216)로서 예시된다. 도 9 및 결과적인 패키지(70')(도 18)에서, 실리콘 피처들(21)이 형성될 수 있거나, 또는 형성되지 않을 수 있음을 표시하기 위해 실리콘 피처들(21)이 점선으로 예시된다.
후속 프로세스들에서, 질화물 도파관들[56(56A 및 56B, 및 가능하게는 더 많이 포함함)]이 형성된다. 도 10을 참조하면, 유전체층(20B) 상에 질화물 도파관(56A)이 형성된다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(218)로서 예시된다. 형성 프로세스는 퇴적 프로세스, 이에 이은 에칭을 통한 패터닝 프로세스를 포함할 수 있다. 퇴적 프로세스는 CVD, PECVD, LPCVD, PVD 등을 포함할 수 있다. 질화물 도파관(56A)은 실리콘 질화물, 실리콘 산질화물 등으로 형성되거나 이들을 포함할 수 있다. 대안적으로, 질화물 도파관(56A)을 형성하는 대신, 폴리머 도파관이 형성될 수 있다. 일부 실시예들에 따르면, 질화물 도파관(56A)의 두께는 다른 두께들이 가능하지만 약 0.2 μm 내지 약 1.0 μm 사이의 범위 내일 수 있다.
일부 실시예들에 따르면, 질화물 도파관(56A)은 격자 커플러들, 에지 커플러들, 또는 광학 신호들이 송신되거나 프로세싱되는 것을 가능하게 하는 커플러들(예를 들어, 모드 변환기들)과 같은 포토닉 구조물들을 포함할 수 있다. 실리콘 질화물로 형성된 도파관[예를 들어, 질화물 도파관(56A)]은 실리콘으로 형성된 도파관[예를 들어, 도파관(22)]에 비해 이점들을 가질 수 있다. 예를 들어, 실리콘 질화물은 실리콘보다 더 높은 유전 상수를 갖고, 따라서 질화물 도파관이 실리콘 도파관보다 더 큰 광의 내부 가둠(internal confinement)을 가질 수 있다. 이는 또한 질화물 도파관들의 성능 또는 누설(leakage)이 프로세스 변화들에 덜 민감하고, 치수 균일성에 덜 민감하며, 표면 거칠기(예를 들어, 에지 거칠기 또는 라인폭 거칠기)에 덜 민감하게 할 수 있다. 감소된 프로세스 민감도는 질화물 도파관들이 실리콘 도파관들보다 프로세스에 대해 더 쉽거나 덜 비싸게 할 수 있다. 이 특성들은 질화물 도파관이 실리콘 도파관보다 더 낮은 전파 손실을 갖는 것을 가능하게 할 수 있다. 일부 경우들에서, 질화물 도파관의 전파 손실(dB/cm)은 실리콘 도파관의 약 0.1% 내지 약 50% 사이일 수 있다.
도 11을 참조하면, 질화물 도파관(56A) 상에 유전체층(58A)이 형성된다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(220)로서 예시된다. 유전체층(58A)은 유전체층(28) 또는 유전체층(42)에 대해 위에서 설명된 것과 유사한 하나 이상의 재료를 포함할 수 있다. 예를 들어, 유전체층(58A)은 실리콘 산화물, 스핀 온 글래스 등을 포함할 수 있다. 유전체층(58A)은 유전체층(28) 또는 유전체층(42)에 대해 위에서 설명된 것과 유사한 프로세스를 사용하여 형성될 수 있거나, 또는 상이한 프로세스를 사용하여 형성될 수 있다. 예를 들어, 유전체층(58A)은 다른 프로세스가 사용될 수 있지만, CVD, PVD, 스핀 온 코팅 등을 사용하여 형성될 수 있다. 일부 실시예들에 따르면, 유전체층(58A)의 과잉 재료를 제거하기 위해 CMP 프로세스 또는 기계적 그라인딩 프로세스와 같은 평탄화 프로세스가 사용된다. 평탄화 후, 유전체층(58A)은 질화물 도파관(56A)의 표면과 동일 평면 상에 있는 표면(예시된 하면)을 가질 수 있다. 대안적으로, 유전체층(58A)이 질화물 도파관(56A)보다 두꺼울 수 있고, 질화물 도파관(56A)에 의해 오버랩된 부분을 가질 수 있다.
도 12를 참조하면, 더 많은 질화물 도파관(들)(56)[도파관(56B) 포함] 및 유전체층(들)(58)[유전체층들(58B 및 58C) 포함]이 층별로(layer by layer) 형성된다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(222)로서 예시된다. 구리, 텅스텐, 니켈 등과 같은 금속들로 형성될 수 있는 반사체들(57)이 또한 형성될 수 있다. 추가적인 질화물 도파관(들)(56) 및 유전체층(들)(58)이 도파관(56A) 및 유전체층(58A)을 형성하기 위한 동일한 후보 재료들 및 프로세스들로부터 선택된 재료들 및 프로세스들을 사용하여 형성될 수 있다. 일부 실시예들에 따르면, 추가적인 질화물 도파관들(56)은 자신 위에 있는 질화물 도파관들(56)로부터 유전체층들(58)에 의해 물리적으로 분리된다. 또한, 질화물 도파관들(56) 중 적어도 일부 또는 모두가 유전체층들(58)에 완전히 둘러싸인다. 대안적으로 언급하면, 질화물 도파관들(56) 중 적어도 일부 또는 모두의 표면들 모두가 유전체층들(58)과 접촉한다. 도파관들(56) 각각은 바로 위에 있는 도파관(56)에 의해 오버랩된 적어도 일부 또는 전체를 가질 수 있다. 또한, 도파관(56) 및 자신 바로 위에 있는 도파관(56) 각각은 예를 들어 약 1 μm보다 작은, 작은 수직 거리들만큼 분리될 수 있다.
도 13을 참조하면, (전기 전도성) 관통 비아들(60) 및 본드 패드들(62)이 유전체층들(58) 및 유전체층(20B) 내에 형성된다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(224)로서 예시된다. 형성 프로세스는 비아 개구부들을 형성하기 위해 유전체층들(58) 및 유전체층(20B)을 관통 에칭하는 것, 그리고 비아들(30)을 드러내기 위해, 비아 개구부들을 (TiN, TaN, Ti, Ta, Cu, W, Co 등과 같은) 전도성 재료들로 충전하고 평탄화 프로세스를 수행하는 것을 포함할 수 있다. 전도성 재료들을 둘러싸서 형성된 유전체 라이너가 있거나 없을 수 있다. 본드 패드들(62)이 또한 형성되고, 추가적인 유전체층(58D)이 형성될 수 있다. 유전체층(58D)은 다른 유전체층들(58)과 유사한 재료로 형성될 수 있다. 따라서 전자 다이(44)에 본딩된 포토닉 웨이퍼(64)가 형성된다.
도 14를 참조하면, 포토닉 웨이퍼(164)가 형성된다. 일부 실시예들에 따르면, 포토닉 웨이퍼(164)는 포토닉 웨이퍼(64)를 형성하기 위한 프로세스들과 유사한 프로세스들(또는 상이한 프로세스들)을 사용하여 형성된다. 포토닉 웨이퍼(164)의 구조는 포토닉 웨이퍼(64)의 구조와 동일하거나, 유사하거나, 또는 상이할 수 있다. 일부 실시예들에 따르면, 포토닉 웨이퍼(164) 내의 컴포넌트들이 포토닉 다이(64) 내의 유사한 컴포넌트들의 참조 번호들을 사용하여 나타내어지며, 숫자 "1"이 접두어로서 추가된다. 포토닉 웨이퍼(164) 내의 유사한 컴포넌트들은 포토닉 웨이퍼(64) 내의 대응하는 컴포넌트들과 유사할 수 있다. 예를 들어, 포토닉 웨이퍼(164) 내의 도파관, 포토닉 컴포넌트, 격자 커플러, 및 질화물 도파관이 각각 참조 표기들(122, 124, 126, 및 156)을 사용하여 나타내어진다. 또한, 재배선 구조물(134), 유전체층(128), 유전체층(142), 비아들(130 및 132), 벌크 기판(120A) 및 산화물층(120B), 및 본드 패드들(140)이 또한 형성될 수 있다.
일부 실시예들에 따르면, 유전체층(142) 내에 질화물 도파관들(68)이 형성된다. 재배선 구조물(134)이 얇은, 예를 들어 약 2 μm 또는 약 1 μm보다 얇을 때의 대안적인 실시예들에 따르면, 유전체층(142) 내에 질화물 도파관이 형성되지 않는다.
다음으로, 도 15에 도시된 바와 같이, 포토닉 웨이퍼(164)가 포토닉 웨이퍼(64)에 본딩된다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(226)로서 예시된다. 본딩은, 포토닉 웨이퍼(164) 내의 본드 패드들(140)이 포토닉 웨이퍼(64) 내의 본드 패드들(62)에 본딩되고, 유전체층(58D)이 포토닉 웨이퍼(164) 내의 표면 유전체층에, 그리고 유전체층(142)에 본딩되는 하이브리드 본딩을 통해 수행될 수 있다.
다음으로, 일부 실시예들에 따르면, 벌크 실리콘 기판(120A)이 시닝되고, 이어서 패터닝되어, 실리콘 도파관들, 격자 커플러들, 포토닉 컴포넌트들 등을 포함할 수 있는 실리콘 피처들(121)을 형성한다. 대안적인 실시예들에 따르면, 본딩 후, 벌크 실리콘 기판(120A)이 완전히 제거되고, 산화물층(120B)이 시닝될 수 있다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(228)로서 예시된다. 따라서, 도 15에서, 실리콘 피처들(121)이 형성될 수 있거나, 또는 형성되지 않을 수 있음을 표시하기 위해 실리콘 피처들(121)이 점선으로 예시된다.
도 16은 더 많은 질화물 도파관들(156) 및 유전체층들(158)(158A, 158B, 158C, 및 158D 포함)의 형성을 예시한다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(230)로서 예시된다. 재료 및 형성 프로세스들은 질화물 도파관들(56) 및 유전체층들(58)의 형성을 참조하여 찾을 수 있다.
벌크 실리콘 기판(120A)이 완전히 제거되는 일부 실시예들에 따르면, 질화물 도파관(156)의 일부가 산화물층(120B)과 물리적으로 접촉하도록 형성된다. 따라서, 도 16에서, 실리콘 피처들(121) 또는 질화물 도파관(156) 중 어느 하나, 또는 둘 다가 산화물층(120B)과 접촉하도록 형성될 수 있음을 표시하기 위해 실리콘 피처들(121) 및 하나의 질화물 도파관(156) 둘 다가 점선으로 예시된다.
도 17은 관통 비아들(160) 및 본드 패드들(162)의 형성을 예시한다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(232)로서 예시된다. 따라서 포토닉 웨이퍼(164)의 형성이 완료된다. 형성 프로세스 및 재료들은 각각 유전체층들(58), 관통 비아들(60), 및 본드 패드들(62)의 형성 프로세스 및 재료들을 참조하여 찾을 수 있고, 여기서 반복되지 않는다.
도 18은 [언더 범프 금속부(under-bump metallurgy)들일 수 있는] 본드 패드들(162) 상에 형성될 수 있는 전기 커넥터들(166)의 형성을 예시한다. 개별 프로세스는 도 47에 도시된 바와 같은 프로세스 흐름(200)에서 프로세스(234)로서 예시된다. 결과적인 구조물이 포토닉 웨이퍼(70)로 지칭된다. 일부 실시예들에 따르면, 예시된 포토닉 웨이퍼들(64 및 164)에 추가하여, 포토닉 웨이퍼들(64 및 164) 사이에 스택된 하나의 포토닉 웨이퍼 또는 복수의 포토닉 웨이퍼들이 있고, 추가적인 포토닉 웨이퍼들을 형성하고 스택하기 위한 프로세스들은 도 14 내지 도 17에 도시된 프로세스들과 유사하다. 후속 프로세스에서, 포토닉 웨이퍼(70)를 따로따로 소잉(sawing)하고, 서로 동일한 개별 포토닉 다이들(70')을 형성하기 위해 개별화 프로세스가 수행된다. 포토닉 다이들(70') 각각은 하나 이상의 전자 다이(44)를 포함하고, 포토닉 웨이퍼들(64) 내의 포토닉 다이들(64') 중 하나 및 포토닉 웨이퍼(164) 내의 포토닉 다이들(164') 중 하나를 더 포함한다. 후속 프로세스에서, 포토닉 패키지들(70')이 또한 패키징된다. 예를 들어, 광섬유(미도시)가 마이크로 렌즈(54)에 부착되고 정렬될 수 있다.
포토닉 패키지(70')에서, 스택된 포토닉 다이들(64', 164' 등)에 전자 다이(44)가 본딩된다. 전기 전류들 및 신호들을 전도시키기 위한 복수의 전자 전도 경로들이 있다. 전자 전도 경로들은 전자 다이(44)에 연결되고 포토닉 패키지들(70')의 하부로 연장된다. 예를 들어, 화살표(71)는, 관통 비아들(60 및 160) 및 대응하는 본딩 패드들, 및 재배선 구조물들(34 및 134) 내의 재배선 라인들을 포함하는 전기 전도 경로들 중 하나를 나타내기 위해 그려진다.
포토닉 패키지(70')는, 실리콘 도파관들(22, 122), 질화물 도파관들(56 및 156), 및 가능하게는 실리콘 도파관들(21, 121, 및 68)을 포함하는 광학 관통 비아(72)를 더 포함한다. 이웃하는 실리콘 도파관들(22, 122)과 질화물 도파관들(56) 사이의 수평 거리가 작을 때, 예를 들어 오버랩이 있을 때, 또한 이웃하는 실리콘 도파관들(22, 122)과 질화물 도파관들(56) 사이의 수직 거리(D1) 및 질화물 도파관들(56) 간의 수직 거리(D2)가 작을 때, 광이 이웃하는 실리콘 도파관들(22, 122)과 질화물 도파관들(56) 사이에서 광학적으로 상호 커플링될 수 있다. 따라서, 하부 질화물 도파관(56) 내의 광이 오버랩된 실리콘 도파관들(22, 122)[및 가능하게는 실리콘 도파관들(21, 121, 및 68)], 및 질화물 도파관들(56 및 156)에 화살표(73)에 의해 마킹된 광 경로를 통해 커플링될 수 있다. 실리콘 도파관들(21 및 121)이 광 경로들(73) 외측에 있는 것을 도 18이 예시하지만, 실리콘 도파관들(21 및/또는 121)은 광 경로(73)의 부분들을 형성하도록 대응하는 질화물 도파관들(56A 및/또는 156A)의 위치에 형성될 수 있다. 광학 관통 비아(72)는 실리콘 피처들(68)을 이들이 광 경로(73)에 형성될 때 또한 포함할 수 있다.
광은 또한 마이크로 렌즈(54)에, 그리고 그 위에 있는 광섬유(미도시)에 격자 커플러(26)에 의해 방출될 수 있고, 대응하는 광이 광 빔(75)으로서 도시된다. 따라서, 광 경로(73) 내의 실리콘 도파관들(22, 122), 질화물 도파관들(56 및 156), 및 가능하게는 실리콘 피처들(21, 121, 및/또는 68)이 2개 이상의 포토닉 다이(64'/164') 내로 연장될 수 있는 광학 관통 비아(72)로 집합적으로 지칭된다.
광을 효율적으로 상호 커플링하기 위해, 광학 관통 비아(72) 내의 이웃하는 실리콘 도파관들(22, 122), 및 질화물 도파관들(56)이 효율적인 광학 커플링 및 낮은 광 손실을 달성하도록 작은 거리들을 갖는다. 예를 들어, 실리콘 도파관(22/122)과 이의 이웃하는 질화물 도파관들(56) 사이의 수직 거리(D1)가 약 2,000 Å보다 작을 수 있고, 이웃하는 질화물 도파관들(56) 간의 수직 거리(D2)가 약 2 μm보다 작을 수 있다. 또한, 효율적인 광 전달을 위해, 유전체층들(58 및 158) 및 산화물층들(20B 및 120B, 142 등)을 포함하는 광 경로들 내의 모든 재료들이 광투과성일 수 있고, 실리콘 질화물의 광굴절률보다 작은 광굴절률을 가질 수 있다. 예를 들어, 이 유전체층들 중 일부 또는 모두가 실리콘 산화물로 형성되거나 이를 포함할 수 있다.
도 19 내지 도 24는 본 개시의 일부 실시예들에 따른 포토닉 패키지의 형성 및 포토닉 컴포넌트의 통합에서의 중간 스테이지들의 단면도들을 예시한다. 달리 명시되지 않는 한, 이 실시예들에서의 컴포넌트들의 재료들 및 형성 프로세스들은 도 1 내지 도 5, 도 6a, 도 6b, 및 도 7 내지 도 18에 도시된 이전의 실시예들에서 유사한 참조 번호들에 의해 나타내어진 동일한 컴포넌트들과 본질적으로 동일하다. 도 19 내지 도 24에 도시된 컴포넌트들(및 도 25 내지 도 31, 도 32 내지 도 43, 및 도 44 및 도 45 내의 실시예들)의 형성 프로세스 및 재료들에 관한 상세사항들은 따라서 이전의 실시예들의 논의에서 찾을 수 있다. 이 실시예들의 초기 단계들은 도 1 내지 도 5, 도 6a, 도 6b, 및 도 7 내지 도 17에 도시된 것과 본질적으로 동일하며, 결과적인 구조물이 도 19에 도시된다.
도 20은 지지 기판(74)의 본딩을 예시한다. 일부 실시예들에 따르면, 실리콘 산화물, 실리콘 산질화물, 실리콘 탄질화물 등을 포함할 수 있는 실리콘 함유 유전체층(76)이 지지 기판(74)을 지지 기판(50)에 본딩하기 위해 사용된다. 대안적인 실시예들에 따르면, 지지 기판(50) 및 유전체층(52)이 채택되지 않고, 지지 기판(74) 및 유전체층(76)이 전자 다이(44) 및 갭 충전 재료(48)에 직접적으로 본딩된다. 본딩은 Si-O-Si 본드들이 형성되는 유전체 대 유전체 본딩을 통해 수행될 수 있다. 지지 기판(74) 내에 형성된 마이크로 렌즈(54)가 있을 수 있다. 일부 실시예들에 따르면, 지지 기판(74)은 실리콘 기판, 글래스 기판 등이거나 이들을 포함한다.
도 21을 참조하면, 지지 기판(74)에[예를 들어, 유전체층(76)에] 포토닉 컴포넌트(78)가 부착된다. 퓨전 본딩, 접착 본딩, 솔더 본딩 등을 통해 접착이 달성될 수 있다. 일부 실시예들에 따르면, 포토닉 컴포넌트(78)는 III-V족 반도체 재료로 형성되거나 이를 포함할 수 있는 (레이저 다이오드와 같은) 포토 다이오드이다. 일부 실시예들에 따르면, 포토닉 컴포넌트(78)는 전기 신호를 수신하고, (레이저 빔과 같은) 광 빔을 방출하도록 구성된다. 발광 영역(80)은, 발광 영역(80)에 의해 방출된 광 빔을 수신하고, 광을 광 경로(73)를 따라 상방으로 전달하는 질화물 도파관들(156)(156REC로 나타내어짐) 중 하나에 수평으로 정렬될 수 있다. 일부 실시예들에 따르면, 발광 영역(80)과 수광 질화물 도파관(light-receiving nitride waveguide)(156REC) 사이의 측방 거리(lateral distance)(D3)가 작고, 예를 들어 약 300 nm보다 작고, 약 200 nm 내지 약 300 nm 사이의 범위 내일 수 있다.
도 22 및 도 23은, 본드 와이어(84)의 형성 및 포토닉 컴포넌트(78)가 고정되도록 하는, 포토닉 컴포넌트(78)에 의해 방출되는 광에 투과성인 광학 글루(82)의 충전을 예시한다. 본드 와이어(84)의 형성 및 광학 글루(82)의 충전의 순서가 역일 수도 있다. 포토닉 컴포넌트(78)는 본드 와이어(84)를 통해 본드 패드들(162) 중 하나에 전기적으로 연결될 수 있다. 도 24는 포토닉 웨이퍼(70)가 형성되도록 하는 전기 커넥터들(166)의 형성을 예시한다. 후속 프로세스들에서, 개별 포토닉 패키지들(70')을 서로 따로따로 소잉하기 위해 개별화 프로세스가 수행된다.
도 25 내지 도 31은 대안적인 실시예들에 따른 포토닉 패키지의 형성 및 포토닉 패키지와 포토닉 컴포넌트의 통합을 예시한다. 도 25를 참조하면, 재배선 컴포넌트(86)가 형성된다. 재배선 컴포넌트(86)는 기판(88), 및 기판(88) 위의 재배선 구조물(87)을 포함한다. 기판(88)은 반도체 기판, 유전체 기판, 글래스 캐리어 등일 수 있다. 재배선 구조물(87)은 유전체층들(90), 및 유전체층들(90) 내의 재배선 라인들(92)을 더 포함한다. 재배선 라인들(92)은 다마신 프로세스들을 통해, 또는 도금 프로세스들을 통해 형성될 수 있다.
도 26을 참조하면, 재배선 컴포넌트(86)에 포토닉 패키지(70')가 본딩된다. 본딩은 하이브리드 본딩, 금속 대 금속 직접 본딩 등을 통할 수 있다. 다음으로, 도 27을 참조하면, 재배선 컴포넌트(86)에 포토닉 컴포넌트(78)가 본딩된다. 본딩은 금속 대 금속 직접 본딩, 솔더 본딩 등을 통할 수 있다. 포토닉 컴포넌트(78)의 전극(81)이 재배선 라인(92)의 일부인 본드 패드에 전기적으로 연결되고, 이 본드 패드에 물리적으로 본딩될 수 있다. 따라서, 포토닉 컴포넌트(78)는 재배선 라인(92) 및 관통 비아들(60 및 160)을 통해 전자 다이(44)에 전기적으로 연결될 수 있다. 일부 실시예들에 따르면, 포토닉 컴포넌트(78)는 포토닉 패키지(70')의 측벽과 접촉하는 자신의 측벽을 갖는다. 대안적인 실시예들에 따르면, 포토닉 패키지들(70')과 포토닉 컴포넌트(78) 사이에 (도 22와 유사한) 갭이 있다.
도 28을 참조하면, 봉지제(94)가 디스펜싱되고 큐어링된다. 일부 실시예들에 따르면, 봉지제(94)는 몰딩 화합물을 포함한다. 대안적인 실시예들에 따르면, 봉지제(94)는 실리콘 산화물, 실리콘 질화물 등을 포함한다. 후속 프로세스에서, CMP 프로세스 또는 기계적 폴리싱 프로세스와 같은 평탄화 프로세스가 수행될 수 있고, 결과적인 구조물이 도 29에 도시된다.
도 29는 퓨전 본딩을 통해 지지 기판(50)에 본딩될 수 있는 지지 기판(74)의 부착을 또한 예시하고, 이들 사이에 유전체층(76)이 있다. 지지 기판(74) 내에 마이크로 렌즈(54)가 형성될 수 있다.
후속 프로세스에서, 예를 들어, CMP 프로세스, 기계적 그라인딩 프로세스, 에칭 프로세스 등을 통해 기판(88)이 제거된다. 결과적인 구조물이 도 30에 도시된다. 도 31은 포토닉 웨이퍼(70)가 형성되도록 하는 전기 커넥터들(166)의 형성을 예시한다. 후속하여, 개별 포토닉 패키지들(70')을 서로 따로따로 소잉하기 위해 개별화 프로세스가 수행된다.
도 32 내지 도 43은 대안적인 실시예들에 따른 포토닉 패키지의 형성 및 포토닉 패키지와 포토닉 컴포넌트의 통합을 예시한다. 초기 프로세스들은 도 1 내지 도 5에 도시된 것과 동일하며, 결과적인 구조물이 또한 도 32에 도시된다. 다음으로, 도 33을 참조하면, 재배선 구조물(34)에 전자 다이(44)가 본딩된다. 또한, 높은 열 전도율 값(예를 들어, 약 1 watt/m*K보다 높음)을 갖는 열 블록(98)이 재배선 구조물(34)에 부착된다. 열 블록(98)은 실리콘 블록, 금속 블록 등일 수 있다. 일부 실시예들에 따르면, 부착은 열 블록(98)을 금속 패드(40')에 접착하는 열 계면 재료(미도시)를 통해 달성된다. 금속 패드(40')는 전자 다이(44)에 본딩될 본드 패드들(40) 중 하나에 연결될 수 있다.
도 34 내지 도 38에 도시된 바와 같은 후속 프로세스들은 도 7 내지 도 17에 도시된 것과 본질적으로 동일하다. 재료들 및 프로세스들의 상세사항들이 따라서 여기서 상세히 논의되지 않는다. 예를 들어, 도 34에 도시된 바와 같이, 갭 충전 재료(48)가 형성되고 평탄화된다. 도 35는 지지 기판(50)의 부착을 예시한다. 도 36은 벌크 기판(20A)의 제거를 예시하고, 도 37에 도시된 바와 같은 유전체층들(58) 및 질화물 도파관들(56)의 형성이 이어진다. 도 38은 관통 비아들(60) 및 본드 패드들(62)을 포함하는 포토닉 웨이퍼(164)의 형성을 예시한다.
도 39를 참조하면, 포토닉 웨이퍼(164), 유전체층들(56), 유전체층(20B), 및 상호연결 구조물(34) 내의 유전체층들(36)을 관통 에칭하기 위해 이방성 에칭 프로세스가 수행된다. 따라서 개구부(102)가 형성된다. 일부 실시예들에 따르면, 개구부(102)는 상호연결 구조물(34) 내의 금속 패드(40') 상에서 중단된다.
도 40은 금속 패드(40')에의 포토닉 컴포넌트(78)의 부착을 예시하고, 포토닉 컴포넌트(78) 내의 전극(81)이 금속 패드(40')에 본딩되고 전기적으로 연결된다. 다음으로, 도 41에 도시된 바와 같이, 개구부(102) 외측으로 연장된 포토닉 컴포넌트(78)의 부분을 제거하기 위해 평탄화 프로세스가 수행된다. 다음으로, 도 42에 도시된 바와 같이, 광학 글루(82)가 디스펜싱되고 큐어링된다. 일부 실시예들에 따르면, 도 41 및 도 42에 도시된 프로세스들이 역순이 될 수 있다. 도 43은 포토닉 웨이퍼(70)가 형성되도록 하는 전기 커넥터들(166)의 형성을 예시한다. 후속 프로세스들에서, 개별 포토닉 패키지들(70')을 서로 따로따로 소잉하기 위해 개별화 프로세스가 수행된다. 포토닉 컴포넌트(78) 내의 발광 영역(80)으로부터 질화물 도파관(156REC)까지의, 그리고 도파관(22) 및 격자 커플러(26)까지의 광 경로가 또한 도시된다.
본 출원의 실시예들은 포토닉 패키지(70')의 전측부로부터 광이 방출되거나 수신될 수 있는 전측부 조명 방식을 채택할 수 있다. 예를 들어, 도 44는, 전측부가 포토닉 다이들(64 및 164)의 전측부를 말하는, 전측부 조명을 채택한 포토닉 패키지(70')를 예시한다. 도 44에서, 인터포저, 패키지 컴포넌트, 패키지, 인쇄 회로 보드 등일 수 있는 패키지 컴포넌트(96)가 포토닉 패키지(70')에 본딩된다.
도 45는 후측부 조명 방식을 채택한 포토닉 패키지(70')를 예시한다. 후측부 조명으로, (이미지 센서들이 채택된다면) 센서 조명을 위해 더 많은 칩 면적이 사용될 수 있고, 이미지 센서들의 밀도가 증가될 수 있다. 대응하는 포토닉 패키지를 패키징하기 위한 프로세스 흐름은, 포토닉 패키지(70')를 그 아래에 있는 패키지 컴포넌트에 전기적으로 연결하기 위해 [본드 와이어(103)를 통한] 와이어 본딩이 수행되는 점을 제외하고, 이전의 실시예들에서 논의된 것과 유사하다. 도 44에서, 인터포저, 패키지 컴포넌트, 패키지, 인쇄 회로 보드 등일 수 있는 패키지 컴포넌트(96)가 포토닉 패키지(70')에 부착된다.
위에 예시된 실시예들에서, 일부 프로세스들 및 피처들이 3차원(three-dimensional; 3D) 패키지를 형성하기 위한 본 개시의 일부 실시예들에 따라 논의되었다. 다른 피처들 및 프로세스들이 또한 포함될 수 있다. 예를 들어, 테스팅 구조물들이 3D 패키징 또는 3DIC 디바이스들의 검증 테스팅에서 지원하도록 포함될 수 있다. 테스팅 구조물들은, 예를 들어 3D 패키징 또는 3DIC의 테스팅, 프로브들 및/또는 프로브 카드들의 사용 등을 가능하게 하는 재배선층 내에 또는 기판 상에 형성된 테스트 패드들을 포함할 수 있다. 검증 테스팅은 최종 구조물뿐만 아니라 중간 구조물들에 대해 수행될 수 있다. 추가적으로, 본원에서 개시되는 구조물들 및 방법들은, 수율(yield)을 증가시키고 비용을 감소시키기 위한 KGD(known good die)들의 중간 검증을 포함하는 테스팅 방법론들과 관련하여 사용될 수 있다.
본 개시의 실시예들은 일부 바람직한 피처들을 갖는다. 전자 다이와 포토닉 다이들을 스택함으로써, 대응하는 포토닉 패키지의 푸티지가 감소된다. 광섬유들을 사용할 필요 없이 포토닉 다이들 간의 광학 통신을 제공하기 위해 질화물 도파관들 및 실리콘 도파관들을 포함하는 광학 관통 비아들이 채택될 수 있다.
본 개시의 일부 실시예들에 따르면, 방법은, 제 1 포토닉 다이를 형성하는 단계로서, 제 1 실리콘 도파관을 형성하는 단계; 및 제 1 질화물 도파관을 형성하는 단계를 포함하는, 제 1 포토닉 다이를 형성하는 단계; 제 1 포토닉 다이 내에 제 1의 복수의 유전체층들 내로 연장되는 제 1 관통 비아를 형성하는 단계; 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계로서, 제 2 포토닉 다이는, 제 2 질화물 도파관 - 제 1 실리콘 도파관은 제 1 질화물 도파관을 통해 제 2 질화물 도파관에 광학적으로 커플링됨 - 을 포함하는 것인, 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계; 및 제 2 포토닉 다이 내에 제 2의 복수의 유전체층들 내로 연장되는 제 2 관통 비아를 형성하는 단계를 포함한다. 실시예에서, 방법은 제 1 포토닉 다이에 전자 다이를 본딩하는 단계를 더 포함하고, 제 2 관통 비아는 제 1 관통 비아를 통해 전자 다이에 전기적으로 커플링된다. 실시예에서, 제 1 실리콘 도파관을 형성하는 단계는 베이스 기판의 산화물층 상의 실리콘층을 에칭하는 단계를 포함하고, 방법은 산화물층 위에 재배선 구조물을 형성하는 단계를 더 포함하며, 재배선 구조물은 제 3의 복수의 유전체층들 및 제 3의 복수의 유전체층들 내의 복수의 재배선 라인들을 포함한다. 실시예에서, 실리콘층을 에칭하는 단계는 또한 격자 커플러를 형성한다. 실시예에서, 베이스 기판은 산화물층 아래에 있는 벌크 실리콘 기판을 더 포함하고, 방법은 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계 전에, 벌크 실리콘 기판을 제거하는 단계를 더 포함한다. 실시예에서, 베이스 기판은 산화물층 아래에 있는 벌크 실리콘 기판을 더 포함하고, 방법은 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계 전에, 벌크 실리콘 기판을 시닝하는 단계; 및 시닝된 벌크 실리콘 기판을 제 2 실리콘 도파관을 형성하기 위해 에칭하는 단계를 더 포함한다. 실시예에서, 제 2 실리콘 도파관은 제 2 질화물 도파관을 제 1 실리콘 도파관에 광학적으로 커플링한다. 실시예에서, 제 1 포토닉 다이를 형성하는 단계는 제 3 질화물 도파관을 형성하는 단계를 더 포함하고, 제 3 질화물 도파관은 제 2 질화물 도파관과 제 1 질화물 도파관 사이에 광학적으로 커플링된다. 실시예에서, 제 1 포토닉 다이를 형성하는 단계는 제 4 질화물 도파관을 형성하는 단계를 더 포함하고, 제 4 질화물 도파관은 제 2 질화물 도파관을 제 1 실리콘 도파관에 광학적으로 커플링한다. 실시예에서, 방법은 포토닉 컴포넌트를 부착하는 단계를 더 포함하고, 포토닉 컴포넌트는 제 2 질화물 도파관에 정렬된 발광 영역을 포함하며, 제 2 질화물 도파관은 발광 영역으로부터 방출된 광 빔을 수신하도록 구성된다. 실시예에서, 방법은 실리콘 지지 기판을 부착하는 단계를 더 포함하고, 제 2 포토닉 다이 및 실리콘 지지 기판은 제 1 포토닉 다이의 양측 상에 있다.
본 개시의 일부 실시예들에 따르면, 패키지는, 제 1 포토닉 다이로서, 제 1 실리콘 도파관; 제 1 실리콘 도파관 아래에 있는 제 1의 복수의 유전체층들; 제 1의 복수의 유전체층들 중 하나 내의 제 1 질화물 도파관; 및 제 1의 복수의 유전체층들을 관통하는 제 1 관통 비아를 포함하는, 제 1 포토닉 다이; 제 1 포토닉 다이 아래에 있고 제 1 포토닉 다이에 본딩된 제 2 포토닉 다이로서, 제 2 포토닉 다이는 제 2의 복수의 유전체층들; 제 2의 복수의 유전체층들 중 하나 내의 제 2 질화물 도파관 - 제 2 질화물 도파관은 제 1 질화물 도파관을 통해 제 1 실리콘 도파관에 광학적으로 커플링됨 - ; 및 제 2의 복수의 유전체층들을 관통하는 제 2 관통 비아를 포함하는 것인, 제 2 포토닉 다이; 및 제 2 관통 비아 아래에 있고, 제 2 관통 비아를 통해 제 1 관통 비아에 전기적으로 연결된 전도성 피처를 포함한다. 실시예에서, 패키지는 제 1 포토닉 다이 위에 있고 제 1 포토닉 다이에 본딩된 전자 다이를 더 포함하고, 제 2 관통 비아는 제 1 관통 비아를 통해 전자 다이에 전기적으로 연결된다. 실시예에서, 패키지는 포토닉 컴포넌트를 더 포함하고, 포토닉 컴포넌트는 제 2 질화물 도파관에 정렬된 발광 영역을 포함하며, 제 2 질화물 도파관은 발광 영역으로부터 방출된 광 빔을 수신하도록 구성된다. 실시예에서, 제 1 포토닉 다이 및 제 2 포토닉 다이는 광 빔을 제 1 실리콘 도파관에 광학적으로 전달하도록 구성된다. 실시예에서, 패키지는 제 2의 복수의 유전체층들 내의 유전체층 내의 제 2 실리콘 도파관을 더 포함한다.
본 개시의 일부 실시예들에 따르면, 패키지는, 전자 다이; 및 다이 스택을 형성하기 위해 스택된 복수의 포토닉 다이들을 포함하고, 전자 다이는 다이 스택 내의 상부 포토닉 다이에 본딩되고, 복수의 포토닉 다이들 각각은, 복수의 유전체층들; 복수의 유전체층들을 관통하는 전기 전도성 경로; 및 질화물 도파관 - 복수의 포토닉 다이들 내의 질화물 도파관들이 광학적으로 커플링되고, 복수의 포토닉 다이들 내의 하부 다이 내의 광을 복수의 포토닉 다이들 내의 상부 다이에 전달하도록 구성됨 - 을 포함한다. 실시예에서, 복수의 포토닉 다이들 중 하나는 실리콘 도파관을 더 포함한다. 실시예에서, 패키지는 복수의 포토닉 다이들 중 하나 내의 질화물 도파관에 정렬된 발광 영역을 포함하는 레이저 다이오드를 더 포함한다. 실시예에서, 패키지는 복수의 포토닉 다이들 중 하나 내의 수광 질화물 도파관에 정렬된 발광 영역을 포함하는 포토 다이오드를 더 포함하고, 포토 다이오드 및 복수의 포토닉 다이들 중 하나는, 수광 질화물 도파관이 발광 영역으로부터 방출된 광 빔을 수신하는 것을 가능하게 하도록 구성된다.
상술한 것은 당업자가 본 개시의 양태들을 더 잘 이해할 수 있도록 일부 실시예들의 특징들의 개요를 서술한 것이다. 당업자는, 본원에 소개되는 실시예와 동일한 목적을 실행하거나 및/또는 동일한 장점을 달성하도록, 다른 프로세스 및 구조를 설계하거나 또는 변경하기 위한 기반으로서, 그들이 본 개시를 쉽게 사용할 수 있다는 것을 인식해야 한다. 당업자는, 그러한 균등한 구성이 본 개시의 사상 및 범위로부터 벗어나지 않는다는 점과, 본 개시의 사상 및 범위로부터 벗어나지 않고 본원의 다양한 변경, 대체, 및 개조를 행할 수 있다는 점을 또한 자각해야 한다.
실시예들
실시예 1. 방법에 있어서,
제 1 포토닉 다이(photonic die)를 형성하는 단계로서,
제 1 실리콘 도파관을 형성하는 단계; 및
제 1 질화물 도파관을 형성하는 단계를 포함하는, 상기 제 1 포토닉 다이를 형성하는 단계;
상기 제 1 포토닉 다이 내에 제 1의 복수의 유전체층들 내로 연장되는 제 1 관통 비아(through-via)를 형성하는 단계;
상기 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩(bonding)하는 단계로서, 상기 제 2 포토닉 다이는,
제 2 질화물 도파관 - 상기 제 1 실리콘 도파관은 상기 제 1 질화물 도파관을 통해 상기 제 2 질화물 도파관에 광학적으로 커플링됨 - 을 포함하는 것인, 상기 상기 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계; 및
상기 제 2 포토닉 다이 내에 제 2의 복수의 유전체층들 내로 연장되는 제 2 관통 비아를 형성하는 단계
를 포함하는, 방법.
실시예 2. 실시예 1에 있어서, 상기 제 1 포토닉 다이에 전자 다이를 본딩하는 단계를 더 포함하고, 상기 제 2 관통 비아는 상기 제 1 관통 비아를 통해 상기 전자 다이에 전기적으로 커플링되는 것인, 방법.
실시예 3. 실시예 1에 있어서, 상기 제 1 실리콘 도파관을 형성하는 단계는 베이스 기판의 산화물층 상의 실리콘층을 에칭하는 단계를 포함하고, 상기 방법은 상기 산화물층 위에 재배선 구조물(redistribution structure)을 형성하는 단계를 더 포함하며, 상기 재배선 구조물은 제 3의 복수의 유전체층들 및 상기 제 3의 복수의 유전체층들 내의 복수의 재배선 라인들을 포함하는 것인, 방법.
실시예 4. 실시예 3에 있어서, 상기 실리콘층을 에칭하는 단계는 또한 격자 커플러(grating coupler)를 형성하는 것인, 방법.
실시예 5. 실시예 3에 있어서, 상기 베이스 기판은 상기 산화물층 아래에 있는 벌크 실리콘 기판을 더 포함하고, 상기 방법은 상기 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계 전에, 상기 벌크 실리콘 기판을 제거하는 단계를 더 포함하는 것인, 방법.
실시예 6. 실시예 3에 있어서, 상기 베이스 기판은 상기 산화물층 아래에 있는 벌크 실리콘 기판을 더 포함하고, 상기 방법은 상기 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계 전에,
상기 벌크 실리콘 기판을 시닝(thinning)하는 단계; 및
상기 시닝된 벌크 실리콘 기판을 제 2 실리콘 도파관을 형성하기 위해 에칭하는 단계
를 더 포함하는 것인, 방법.
실시예 7. 실시예 6에 있어서, 상기 제 2 실리콘 도파관은 상기 제 2 질화물 도파관을 상기 제 1 실리콘 도파관에 광학적으로 커플링하는 것인, 방법.
실시예 8. 실시예 1에 있어서, 상기 제 1 포토닉 다이를 형성하는 단계는 제 3 질화물 도파관을 형성하는 단계를 더 포함하고, 상기 제 3 질화물 도파관은 상기 제 2 질화물 도파관과 상기 제 1 질화물 도파관 사이에 광학적으로 커플링되는 것인, 방법.
실시예 9. 실시예 8에 있어서, 상기 제 1 포토닉 다이를 형성하는 단계는 제 4 질화물 도파관을 형성하는 단계를 더 포함하고, 상기 제 4 질화물 도파관은 상기 제 2 질화물 도파관을 상기 제 1 실리콘 도파관에 광학적으로 커플링하는 것인, 방법.
실시예 10. 실시예 1에 있어서, 포토닉 컴포넌트를 부착하는 단계를 더 포함하고, 상기 포토닉 컴포넌트는 상기 제 2 질화물 도파관에 정렬된 발광 영역(light-emitting region)을 포함하며, 상기 제 2 질화물 도파관은 상기 발광 영역으로부터 방출된 광 빔을 수신하도록 구성되는 것인, 방법.
실시예 11. 실시예 1에 있어서, 실리콘 지지 기판을 부착하는 단계를 더 포함하고, 상기 제 2 포토닉 다이 및 상기 실리콘 지지 기판은 상기 제 1 포토닉 다이의 양측 상에 있는 것인, 방법.
실시예 12. 패키지에 있어서,
제 1 포토닉 다이로서,
제 1 실리콘 도파관;
상기 제 1 실리콘 도파관 아래에 있는 제 1의 복수의 유전체층들;
상기 제 1의 복수의 유전체층들 중 하나 내의 제 1 질화물 도파관; 및
상기 제 1의 복수의 유전체층들을 관통하는 제 1 관통 비아를 포함하는, 상기 제 1 포토닉 다이;
상기 제 1 포토닉 다이 아래에 있고 상기 제 1 포토닉 다이에 본딩된 제 2 포토닉 다이로서, 상기 제 2 포토닉 다이는,
제 2의 복수의 유전체층들;
상기 제 2의 복수의 유전체층들 중 하나 내의 제 2 질화물 도파관 - 상기 제 2 질화물 도파관은 상기 제 1 질화물 도파관을 통해 상기 제 1 실리콘 도파관에 광학적으로 커플링됨 - ; 및
상기 제 2의 복수의 유전체층들을 관통하는 제 2 관통 비아를 포함하는 것인, 상기 제 2 포토닉 다이; 및
상기 제 2 관통 비아 아래에 있고, 상기 제 2 관통 비아를 통해 상기 제 1 관통 비아에 전기적으로 연결된 전도성 피처
를 포함하는, 패키지.
실시예 13. 실시예 12에 있어서, 상기 제 1 포토닉 다이 위에 있고 상기 제 1 포토닉 다이에 본딩된 전자 다이를 더 포함하고, 상기 제 2 관통 비아는 상기 제 1 관통 비아를 통해 상기 전자 다이에 전기적으로 연결되는 것인, 패키지.
실시예 14. 실시예 12에 있어서, 포토닉 컴포넌트를 더 포함하고, 상기 포토닉 컴포넌트는 상기 제 2 질화물 도파관에 정렬된 발광 영역을 포함하며, 상기 제 2 질화물 도파관은 상기 발광 영역으로부터 방출된 광 빔을 수신하도록 구성되는 것인, 패키지.
실시예 15. 실시예 14에 있어서, 상기 제 1 포토닉 다이 및 상기 제 2 포토닉 다이는 상기 광 빔을 상기 제 1 실리콘 도파관에 광학적으로 전달하도록 구성되는 것인, 패키지.
실시예 16. 실시예 12에 있어서, 상기 제 2의 복수의 유전체층들 내의 유전체층 내의 제 2 실리콘 도파관을 더 포함하는, 패키지.
실시예 17. 패키지에 있어서,
전자 다이; 및
다이 스택을 형성하기 위해 스택된(stacked) 복수의 포토닉 다이들
을 포함하고, 상기 전자 다이는 상기 다이 스택 내의 상부 포토닉 다이에 본딩되고, 상기 복수의 포토닉 다이들 각각은,
복수의 유전체층들;
상기 복수의 유전체층들을 관통하는 전기 전도성 경로; 및
질화물 도파관 - 상기 복수의 포토닉 다이들 내의 질화물 도파관들이 광학적으로 커플링되고, 상기 복수의 포토닉 다이들 내의 하부 다이 내의 광을 상기 복수의 포토닉 다이들 내의 상부 다이에 전달하도록 구성됨 - 을 포함하는 것인, 패키지.
실시예 18. 실시예 17에 있어서, 상기 복수의 포토닉 다이들 중 하나는 실리콘 도파관을 더 포함하는 것인, 패키지.
실시예 19. 실시예 17에 있어서, 상기 복수의 포토닉 다이들 중 하나 내의 질화물 도파관에 정렬된 발광 영역을 포함하는 레이저 다이오드를 더 포함하는, 패키지.
실시예 20. 실시예 17에 있어서, 상기 복수의 포토닉 다이들 중 하나 내의 수광 질화물 도파관(light-receiving nitride waveguide)에 정렬된 발광 영역을 포함하는 포토 다이오드를 더 포함하고, 상기 포토 다이오드 및 상기 복수의 포토닉 다이들 중 하나는, 상기 수광 질화물 도파관이 상기 발광 영역으로부터 방출된 광 빔을 수신하는 것을 가능하게 하도록 구성되는 것인, 패키지.

Claims (10)

  1. 방법에 있어서,
    제 1 포토닉 다이(photonic die)를 형성하는 단계로서,
    제 1 실리콘 도파관을 형성하는 단계; 및
    제 1 질화물 도파관을 형성하는 단계를 포함하는, 상기 제 1 포토닉 다이를 형성하는 단계;
    상기 제 1 포토닉 다이 내에 제 1의 복수의 유전체층들 내로 연장되는 제 1 관통 비아(through-via)를 형성하는 단계;
    상기 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩(bonding)하는 단계로서, 상기 제 2 포토닉 다이는,
    제 2 질화물 도파관 - 상기 제 1 실리콘 도파관은 상기 제 1 질화물 도파관을 통해 상기 제 2 질화물 도파관에 광학적으로 커플링됨 - 을 포함하는 것인, 상기 상기 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계; 및
    상기 제 2 포토닉 다이 내에 제 2의 복수의 유전체층들 내로 연장되는 제 2 관통 비아를 형성하는 단계
    를 포함하는, 방법.
  2. 제 1 항에 있어서, 상기 제 1 포토닉 다이에 전자 다이를 본딩하는 단계를 더 포함하고, 상기 제 2 관통 비아는 상기 제 1 관통 비아를 통해 상기 전자 다이에 전기적으로 커플링되는 것인, 방법.
  3. 제 1 항에 있어서, 상기 제 1 실리콘 도파관을 형성하는 단계는 베이스 기판의 산화물층 상의 실리콘층을 에칭하는 단계를 포함하고, 상기 방법은 상기 산화물층 위에 재배선 구조물(redistribution structure)을 형성하는 단계를 더 포함하며, 상기 재배선 구조물은 제 3의 복수의 유전체층들 및 상기 제 3의 복수의 유전체층들 내의 복수의 재배선 라인들을 포함하는 것인, 방법.
  4. 제 3 항에 있어서, 상기 베이스 기판은 상기 산화물층 아래에 있는 벌크 실리콘 기판을 더 포함하고, 상기 방법은 상기 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계 전에, 상기 벌크 실리콘 기판을 제거하는 단계를 더 포함하는 것인, 방법.
  5. 제 3 항에 있어서, 상기 베이스 기판은 상기 산화물층 아래에 있는 벌크 실리콘 기판을 더 포함하고, 상기 방법은 상기 제 1 포토닉 다이에 제 2 포토닉 다이를 본딩하는 단계 전에,
    상기 벌크 실리콘 기판을 시닝(thinning)하는 단계; 및
    상기 시닝된 벌크 실리콘 기판을 제 2 실리콘 도파관을 형성하기 위해 에칭하는 단계
    를 더 포함하는 것인, 방법.
  6. 제 1 항에 있어서, 상기 제 1 포토닉 다이를 형성하는 단계는 제 3 질화물 도파관을 형성하는 단계를 더 포함하고, 상기 제 3 질화물 도파관은 상기 제 2 질화물 도파관과 상기 제 1 질화물 도파관 사이에 광학적으로 커플링되는 것인, 방법.
  7. 제 1 항에 있어서, 포토닉 컴포넌트를 부착하는 단계를 더 포함하고, 상기 포토닉 컴포넌트는 상기 제 2 질화물 도파관에 정렬된 발광 영역(light-emitting region)을 포함하며, 상기 제 2 질화물 도파관은 상기 발광 영역으로부터 방출된 광 빔을 수신하도록 구성되는 것인, 방법.
  8. 제 1 항에 있어서, 실리콘 지지 기판을 부착하는 단계를 더 포함하고, 상기 제 2 포토닉 다이 및 상기 실리콘 지지 기판은 상기 제 1 포토닉 다이의 양측 상에 있는 것인, 방법.
  9. 패키지에 있어서,
    제 1 포토닉 다이로서,
    제 1 실리콘 도파관;
    상기 제 1 실리콘 도파관 아래에 있는 제 1의 복수의 유전체층들;
    상기 제 1의 복수의 유전체층들 중 하나 내의 제 1 질화물 도파관; 및
    상기 제 1의 복수의 유전체층들을 관통하는 제 1 관통 비아를 포함하는, 상기 제 1 포토닉 다이;
    상기 제 1 포토닉 다이 아래에 있고 상기 제 1 포토닉 다이에 본딩된 제 2 포토닉 다이로서, 상기 제 2 포토닉 다이는,
    제 2의 복수의 유전체층들;
    상기 제 2의 복수의 유전체층들 중 하나 내의 제 2 질화물 도파관 - 상기 제 2 질화물 도파관은 상기 제 1 질화물 도파관을 통해 상기 제 1 실리콘 도파관에 광학적으로 커플링됨 - ; 및
    상기 제 2의 복수의 유전체층들을 관통하는 제 2 관통 비아를 포함하는 것인, 상기 제 2 포토닉 다이; 및
    상기 제 2 관통 비아 아래에 있고, 상기 제 2 관통 비아를 통해 상기 제 1 관통 비아에 전기적으로 연결된 전도성 피처
    를 포함하는, 패키지.
  10. 패키지에 있어서,
    전자 다이; 및
    다이 스택을 형성하기 위해 스택된(stacked)된 복수의 포토닉 다이들
    을 포함하고, 상기 전자 다이는 상기 다이 스택 내의 상부 포토닉 다이에 본딩되고, 상기 복수의 포토닉 다이들 각각은,
    복수의 유전체층들;
    상기 복수의 유전체층들을 관통하는 전기 전도성 경로; 및
    질화물 도파관 - 상기 복수의 포토닉 다이들 내의 질화물 도파관들이 광학적으로 커플링되고, 상기 복수의 포토닉 다이들 내의 하부 다이 내의 광을 상기 복수의 포토닉 다이들 내의 상부 다이에 전달하도록 구성됨 - 을 포함하는 것인, 패키지.
KR1020220033525A 2021-07-06 2022-03-17 스택된 포토닉 다이들을 갖는 통합된 3dic 및 이를 형성하는 방법 KR20230007929A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163218671P 2021-07-06 2021-07-06
US63/218,671 2021-07-06
US202163231051P 2021-08-09 2021-08-09
US63/231,051 2021-08-09
US17/648,375 US11796735B2 (en) 2021-07-06 2022-01-19 Integrated 3DIC with stacked photonic dies and method forming same
US17/648,375 2022-01-19

Publications (1)

Publication Number Publication Date
KR20230007929A true KR20230007929A (ko) 2023-01-13

Family

ID=83698304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220033525A KR20230007929A (ko) 2021-07-06 2022-03-17 스택된 포토닉 다이들을 갖는 통합된 3dic 및 이를 형성하는 방법

Country Status (5)

Country Link
US (2) US11796735B2 (ko)
KR (1) KR20230007929A (ko)
CN (1) CN115248477A (ko)
DE (1) DE102022102022A1 (ko)
TW (1) TWI813229B (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107111060A (zh) * 2014-07-14 2017-08-29 拜奥德光电公司 与光耦合元件的3d光子集成
US10718904B2 (en) * 2017-04-26 2020-07-21 University Of Central Florida Research Foundation, Inc. Thin-film integration compatible with silicon photonics foundry production
US10698156B2 (en) * 2017-04-27 2020-06-30 The Research Foundation For The State University Of New York Wafer scale bonded active photonics interposer
US10371893B2 (en) * 2017-11-30 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect device and method
US10777430B2 (en) * 2018-06-27 2020-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated package and method forming same
US10746923B2 (en) * 2018-06-27 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
TWI829761B (zh) * 2018-11-21 2024-01-21 紐約州立大學研究基金會 具有積體雷射的光學結構
US11550099B2 (en) * 2018-11-21 2023-01-10 The Research Foundation For The State University Of New York Photonics optoelectrical system
US11635566B2 (en) * 2019-11-27 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method of forming same

Also Published As

Publication number Publication date
US11796735B2 (en) 2023-10-24
TWI813229B (zh) 2023-08-21
US20230012157A1 (en) 2023-01-12
US20230358950A1 (en) 2023-11-09
TW202318049A (zh) 2023-05-01
DE102022102022A1 (de) 2023-01-12
CN115248477A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
US10333623B1 (en) Optical transceiver
US11415762B2 (en) Optical bench, method of making and method of using
US11728276B2 (en) Semiconductor devices having integrated optical components
US11852868B2 (en) Photonic semiconductor device and method of manufacture
US10712497B2 (en) Photonic integrated circuit packages and methods of manufacturing the same
US20210096311A1 (en) Photonic semiconductor device and method of manufacture
US20230393336A1 (en) Photonic semiconductor device and method of manufacture
CN113764392A (zh) 光子封装及制造方法
US20190372676A1 (en) Semiconductor module, manufacturing method thereof, and communication method using the same
US9331051B2 (en) Wafer scale technique for interconnecting vertically stacked dies
TWI822265B (zh) 半導體封裝件及其形成方法
US11796735B2 (en) Integrated 3DIC with stacked photonic dies and method forming same
US20240085621A1 (en) Signal Communication Through Optical-Engine Based Interconnect Component
US20240085610A1 (en) Photonic Package and Method of Manufacture
US20230417993A1 (en) Photonic Package and Method of Manufacture
US20230066363A1 (en) Package having prism structure and manufacturing method thereof
CN117369060A (zh) 封装件及其形成方法
US20240103236A1 (en) Optical Engine Including Fiber Deflection Unit and Method Forming the Same
US20240069277A1 (en) Semiconductor package and manufacturing method thereof
TW202417909A (zh) 封裝體及其形成方法
CN117369061A (zh) 封装件及其制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal