JPH0472690A - 微小リード付配線板の製造法 - Google Patents

微小リード付配線板の製造法

Info

Publication number
JPH0472690A
JPH0472690A JP18499690A JP18499690A JPH0472690A JP H0472690 A JPH0472690 A JP H0472690A JP 18499690 A JP18499690 A JP 18499690A JP 18499690 A JP18499690 A JP 18499690A JP H0472690 A JPH0472690 A JP H0472690A
Authority
JP
Japan
Prior art keywords
leads
micro
film
wiring board
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18499690A
Other languages
English (en)
Inventor
Yukihisa Hiroyama
幸久 廣山
Masayoshi Ikeda
正義 池田
Tetsuya Okishima
沖島 哲哉
Ritsuo Yokoyama
横山 律夫
Takeshi Ishii
剛 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP18499690A priority Critical patent/JPH0472690A/ja
Publication of JPH0472690A publication Critical patent/JPH0472690A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電子部品の接続に用いる微小リード付セラミッ
ク配線板の製造法に関する。
(従来の技術) 近年は電子計算機ヤ高級な電子装置においては接続端子
数の多いLSI(ラージ・スケール・インチグレイティ
ド・サーキット(Large  ScaleInteg
rated C1rcuit ) ) fンプの実装が
要求されている。
特に論理用LSIの端子数の増加が著しく、それらは高
密度配列、電源特性上から格子状的端子配置のチップ構
造になりつつある。
従来LSIチップと配線基板とを電気的に接続するには
、ワイヤーポンディング法、テープキャリアボンディン
グ法及びフリンプチップボンデイフグ法が一般に知られ
ている。
(発明が解決しようとする課題) しかしながらワイヤーボンディング法及びテープキャリ
アボンディング法(以下TAB法とする)では以下に示
すような欠点が生じ適用することができない。
例えばワイヤーボンディング法は、LSIチップの端子
からその外部周辺に金又はアルミニウムの細線を引き出
して接続する方法であり、このためチップの外周にリー
ド(ワイヤ)を引き出し。
それを接続するためのスペースが必要であり、チップが
占める面積以上の余計なスペースが必要であると共にリ
ード同士が接触するおそれがあるため論理用LSIチッ
プのように高密度でかつ格子状端子配置である構造のチ
ップ接続には適用することができない。
一方’l’AB法は、フィルム上に配線用のリードを設
け、このフィルムごとリードを通じてチップを接続する
方法であるが、この方法ではリード線をフィルムに固定
するのにその接着代としての余分なリード部分が必要で
リード長さの短縮に難点があるため、インナリーリード
が平面的に内側に向って直線的配線された形状では格子
状端子配置の論理LSIチップを接続することはできな
い。
すなわち上記の2つの方法の欠点を要約すれば。
LSIチップが占める面積以上の余計なスペースを要す
ること、論理LSIチップのようにチップ中心部まで格
子状的に端子のある構造のチップには適用できないこと
である。
以上の理由によシ、論理LSIチップなどの格子状的で
高密度にかつコンパクトに接続・実装できる方法は先に
述べfcCCB〔コンドロールド・コランブスーポンデ
イング(Controlled CCo11apseB
ondin ) )法などに代表されるフリップチップ
ボンディング法のみである。
しかしCCD法などの7リツプチツプポンデイング法に
おいては、ボール状のはんだで直接接続するものであり
、基本的には剛(硬い)構造の接続方法である。このた
め近年はこの方法において不都合が生じるに至っている
すなわち従来のLSIチップ接続方法のように。
配線基板にLSIチップをはんだで固定すると。
配線基板とLSIチップの主成分である珪素との熱膨張
係数の差が大きいため、Viんだ接続部に熱応力が生じ
、はんだ接続部は熱応力による歪に応じきれず破壊され
、接続部が断線するという欠点が生じる。
上記のような欠点を解消する方法として特開昭62−2
70125号公報、特開昭63−58260号公報等に
示される方法がある。
これらの方法は、電子部品が接続される面に電極群が形
成された配線基板に配線基板の電極を除いた全面にアル
ミニウムの被膜を形成し、一方前記電極上を含み全面に
微小リード形成用導電膜を設け、さらに前記微小リード
形成用導電膜上にレジスト膜を形成し、うず巻状のリー
ドパターンマスクを前記電極上にあらかじめ定められた
マイク01J−ドの一端が位置するように配置して、露
光。
現イ象処理することによシ微小リードのレジストパター
ンを形成する。この後、上記レジストパターンをマスク
として前記微小リード形成用導電層をエツチングし、ア
ルミニウムの被膜及びレジストを パターン溶解除去し、電子部品の接続を行うものハ である。
しかし上記の方法では、微小リードとセラミックスのス
ルホール部とは一部良好な密着強度を有するものもある
が、−射的には微小リードとセラミックスのスルホール
部との密着強度が弱く。
またばらつきが多く微小リードが剥離するという欠点が
ある。
本発明は上記のような欠点を解消した微小リード付配線
板の製造法を提供することを目的とするものでるる。
(課題を解決するための手段) 本発明者らは上記の欠点について種々検討した結果、微
小リードと配線基板との接合界面、詳しくは微小リード
群と配線基板のスルホール導体部上面の電極との接合界
面にニッケルめっきを施してニッケルの被膜を形成した
ところ微小リードとセラミックスとの密着力に優れ、ま
たばらつきが少なく微小リードの剥離が生じない微小リ
ード付配線板が得られることを見出した。
本発明は微小電極リード群が形成された配線基板の電子
部品が接続される側の電極を除いた全面にアルミニウム
の被膜を形成した後、前記電極の上面及びアルミニウム
の被膜の上面に微小リード形成用導電膜を形成し、屈曲
又は旋回したうず巻状の微小リードパターンマスクを前
記電極上にあらかじめ定められた微小リードの一端が位
置するように配置して、露光、現像して微小リードのレ
ジストパターンを形成し、上記レジストパターンをマス
クとして前記微小リード形成用導電膜をエツチング加工
し、さらに前記アルミニウムの被膜及びレジストパター
ンを溶解除去し、この後配線基板の電極に屈曲又は旋回
して空間に伸びたうず巻状の微小リードの一端を接合固
定し、他の一端を電子部品の接続端子に接続固定して微
小リード付記llJを製造する方法において、微小リー
ド群と配線基板の電極との接合界面にニッケルめっきを
施してニッケルの被膜を形成する微小リード付配線板の
製造法に関する。
本発明において微小リード群と配線基板の電極との接合
界面にニッケルめっきを施した後、窒素雰囲気中で60
0〜1000℃の温度で10〜1時間熱処理することが
好ましい。
本発明における電極部分を構成する材料としては、銀−
パラジウム、タングステン等を用いることが好ましい。
アルミニウムの被膜の形成方法については特に制限はな
く、従来公知の方法で行われる。
(実施例) 以下本発明の詳細な説明する。
第1図の+8+に示すように9寸法が80X80mmで
厚さが0.3 mmのアルミナ純度96%のセラミック
基板(日立化成工業製、商品名ハロツクス552)10
所定の位置にレーザー加工により第1図の(b)に示す
ような直径が0.1 anのスルホール17t−形成し
、ついで該スルホール17の内部に第1図のfc)に示
すように銀−パラジウムペースト(日中マツセイ製、商
品名TR−4811)2を充填し、オープン中で100
℃で30分間乾燥し、さらに850℃で10分間焼成し
た後、セラミック基板1の両面を研磨し、従来公知の方
法で無電解ニッケルーリンめっきを20分間行って、第
1図の(d)K示すように銀−パラジウムペースト2の
焼結物の表面にニッケルーリンの被1[3を形成した。
なお無電解ニッケルーリンめっき液は9日本カニゼン製
の商品名S −680で、液温80℃に保温しためつき
液を用いた。
めっき後、窒素雰囲気中で700℃で30分間熱処理(
シンタリング)を行い、ついでセラミック基板1及びニ
ッケルーリンの被膜3の上面に第1図の(e)に示すよ
うにアルミニウムを6μmの厚さに蒸着してアルミニウ
ムの被膜4を形成した後。
感光性レジスト(東京応化製、商品名TPR−201R
)5を全面に塗布し、さらにその上面にスルホール17
の上部に位置する部分が不透明で。
それ以外が透明な部分を形成したネガフィルム(図示せ
ず)を貼付し、露光してネガフィルムの透明な部分の下
面に配設した感光性レジストを硬化させた。
この後ネガフィルムを取り除き、さらに第1図のff)
に示すように現像して硬化していない部分。
詳しくは露光していない部分の感光性レジスト5を除去
し、ついで!1度5重量%で液温40℃の水酸化ナトリ
ウム水溶液でエツチングを行い、第1図の(g)K示す
ように不必要な部分(スルホール17の上部)のアルミ
ニウムの被膜4を除去した。
次に第1図の(h)に示すように塩化メチレン溶液音用
いて硬化している感光性レジスト5を剥離した後、アル
ミニウムの被膜4の上面に第1図の(ilK示すように
鋼を5μmの厚さに蒸着して銅の被膜6を形成し、さら
に銅の被膜6の上面に感光性レジストフィルム(日立化
成工業製、商品名PHT−862AF−25)7を貼付
し、その上面に得られる微小リードと同形状の部分が不
透明で、それ以外が透明な部分を形成したネガフィルム
(図示せず)を貼付し、露光してネガフィルムの透明な
部分の下面に配設した感光性レジストフィルム7を硬化
させた。
この後ネガフィルムを取り除き、さらに第1図の(j)
に示すように現像して硬化していない部分。
詳しくは露光していない部分の感光性レジストフィルム
7を除去し、ついで濃度10重量%の硫酸に浸漬して露
出している銅の被膜6の表面の酸化膜を除去した後、こ
の上面に従来公知の方法で硫酸鋼めっきを20μmの厚
さに施して第1図の(k)に示すように第2の銅の被膜
8を形成した。なお硫酸鋼めっき液は、荘原電産製、商
品名PC−636を用いた。
次に第1図の(1)に示すように塩化メチレン溶液を用
いて硬化している感光性レジストフィルム7を剥離した
後、第1図の(2))に示すように感光性レジスト(東
京応化製、商品名TPR−201R)9を全面に塗布し
、その上面に微小リードのCCB接合部分が不透明で、
それ以外が透明な部分を形成したネガフィルム(図示せ
ず)を貼付し、露光してネガフィルムの透明な部分の下
面に配設した感光性レジスト9を硬化させた。
この後ネガフィルムを取り除き、第1図のin)に示す
ように現像して硬化していない部分、詳しくは露光して
いない部分の感光性レジスト9を除去し、ついで濃度1
0重量%の硫酸に浸漬して露出している第2の鋼の被膜
8の表面の酸化膜を除去した後、この上面に従来公知の
方法でニッケルめっきを22μmの厚さに施して第1図
の(0)に示すようにニッケルの被膜10.さらにその
上面に従来公知の方法で金めつきを0.8μmの厚さに
施して金の被膜11を形成した。なおニッケルめっき液
は、上村工業製、商品名スルニック−Cを用い。
金めつき液は0日本高純度化学製、テンペレジスト7T
を用いた。
さらに第1図の(pK示すように塩化メチレン溶液を用
いて硬化している感光性レジスト9を剥離した後、液温
か50℃の硫酸−過酸化水素のエツチング液に20秒間
浸漬して第1図のfq)に示すように第2の銅の被膜8
の下面に蒸着法で形成した銅の被膜6の露出部分をエツ
チングして除去し。
ついで濃度20重量5%の水酸化す) IJウム水溶液
に10分間浸漬してアルミニウムの被膜4をエツチング
して除去し、微小リード18を形成した微小リード付配
線板を得た。第2図に微小リード18の斜視図を示す。
なお第2図において12はヌルホール導体接続部及び1
3はチップ接続部である。
得られた微小リード18を10ケ使用し、密着(接着)
強度を測定した。その結果121〜19.3MPaの範
囲で、平均値が15.0 MPaの密着強度を示し良好
でめった。また外観を観察したが微小リードの剥離は見
られなかった。
なおLSIチップと微小リード付配線板との接続は、第
3図に示すように微小リード付配線板における微小リー
ド18の上部の金の被膜11とLSIチップ15とをは
んだ14を介して接続することができる。第3図におい
て16は空間部である。
比較例1 銀−パラジウムペーストの焼結物の表面への無電解ニッ
ケルーリンめっき及び熱処理を除いた以外は実施例1と
同様の条件及び工程を経て微小リード付配線板を得た。
以下実施例1と同様に微小リードをlOケ使用し、密着
(接着)強度を測定した。その結果0.4〜1aOMP
aの範囲でばらつきが大きく、平均値が8.2MPaで
密着強度が弱かった。また外観を観察したところ一部に
剥離が観察された。
実施例2 実施例1で用いた銀−パラジウムペーストに代えてタン
グステンペースト(アサヒ化学表、商品名3T−W)を
用いた以外は実施例1と同様の条件及び工程を経て微小
リード付配線板を得た。
以下実施例1と同様に微小リードを10ケ使用し、密着
(接着)強度を測定した。その結果11.0〜18.3
 MPaの範囲で、平均値が1a4MPaの密着強度を
示し良好でめった。廿外観を一部したが微小リードの剥
離は見られなかつ次。
比較例2 タングステンペーストの焼結物の表面への無電解ニッケ
ルーリンめっき及び熱処理を除いた以外は実施例1と同
様の条件及び工程を経て微小り−ド付配線板を得た。
以下実施例1と同様に微小リードを10ケ使用し、密着
(接着)強度を測定した。その結果1.1〜10.8 
MPaの範囲でばらつきが大きく、平均値が6.7 M
Paで密着強度が弱かった。また外観を観察したところ
一部に剥離が観察された。
(発明の効果) 本発明の製造法によって得られる微小リード付配線板は
、微小リードとセラミックス詳しくは微小リードとセラ
ミックスのスルホール部との密着強度に優れ、また密着
強度のばらつきが少なく導体回路(微小リード)の剥離
が生じないため、工業的に極めて好適な微小リード付配
線板である。
【図面の簡単な説明】
第1図の(IL)乃至(r)は本発明の実施例における
微小リード付配線板の製造作業状態を示す断面図。 第2図は微小リードの斜視図及び第3図は微小リードの
接触状態を示す一部省略断面図である。 符号の説明 1・・・セラミック基板 2・・・銀−ハラジウムペースト 3・・・ニッケルーリンの被膜 4・・・アルミニウムの被膜 5・・・感光性レジスト   6・・・銅の被膜7・・
・感光性レジストフィルム 8・・・第2の銅の被膜   9・・・感光性レジスト
10・・・ニッケルの被膜  11・・・金の被膜12
・・・スルホール導体接続部 13・・・チップ接続部   14・・・はんだ15・
・・LSIチンプ   16・・・空間部17・・・ス
ルホール    18・・・微小リード第 1 図

Claims (1)

    【特許請求の範囲】
  1. 1、微小電極リード群が形成された配線基板の電子部品
    が接続される側の電極を除いた全面にアルミニウムの被
    膜を形成した後、前記電極の上面及びアルミニウムの被
    膜の上面に微小リード形成用導電膜を形成し、ついで微
    小リード形成用導電膜上にレジスト膜を形成し、屈曲又
    は旋回したうず巻状の微小リードパターンマスクを前記
    電極上にあらかじめ定められた微小リードの一端が位置
    するように配置して、露光、現像して微小リードのレジ
    ストパターンを形成し、上記レジストパターンをマスク
    として前記微小リード形成用導電膜をエッチング加工し
    、さらに前記アルミニウムの被膜及びレジストパターン
    を溶解除去し、この後配線基板の電極に屈曲又は旋回し
    て空間に伸びたうず巻状の微小リードの一端を接合固定
    し、他の一端を電子部品の接続端子に接続固定して微小
    リード付配線板を製造する方法において、微小リード群
    と配線基板の電極との接合界面にニッケルめつきを施し
    てニッケルの被膜を形成する微小リード付配線板の製造
    法。
JP18499690A 1990-07-12 1990-07-12 微小リード付配線板の製造法 Pending JPH0472690A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18499690A JPH0472690A (ja) 1990-07-12 1990-07-12 微小リード付配線板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18499690A JPH0472690A (ja) 1990-07-12 1990-07-12 微小リード付配線板の製造法

Publications (1)

Publication Number Publication Date
JPH0472690A true JPH0472690A (ja) 1992-03-06

Family

ID=16162962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18499690A Pending JPH0472690A (ja) 1990-07-12 1990-07-12 微小リード付配線板の製造法

Country Status (1)

Country Link
JP (1) JPH0472690A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147890A (ja) * 2004-11-22 2006-06-08 Advanced Systems Japan Inc スパイラル状接触子、および、それを用いた金属間接合方法
JP2008170476A (ja) * 2007-01-05 2008-07-24 Yamaha Corp 電子鍵盤楽器の外装構造
US7556501B2 (en) 2007-04-12 2009-07-07 Funai Electric Co., Ltd. Standing board fixing structure and television receiving apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147890A (ja) * 2004-11-22 2006-06-08 Advanced Systems Japan Inc スパイラル状接触子、および、それを用いた金属間接合方法
JP2008170476A (ja) * 2007-01-05 2008-07-24 Yamaha Corp 電子鍵盤楽器の外装構造
US7556501B2 (en) 2007-04-12 2009-07-07 Funai Electric Co., Ltd. Standing board fixing structure and television receiving apparatus

Similar Documents

Publication Publication Date Title
KR100297464B1 (ko) 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법
US6395626B1 (en) Method of forming bonding projecting electrodes
JP2002289739A (ja) 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2002016183A (ja) 半導体パッケージ用回路基板及びその製造方法
JP3003624B2 (ja) 半導体装置
US20020190377A1 (en) Circuit device and method for fabricating the same
JPH06132474A (ja) 半導体装置
JP2004311768A (ja) 基板の製造方法及び半導体装置用基板及び半導体装置
KR20000048246A (ko) 반도체 장치 제조용 캐리어 기판
JPH03178152A (ja) モールドicおよびその製造方法
JP3280327B2 (ja) テスト・プローブ構造体及びその製造方法
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPH10335337A (ja) 半導体装置及びその製造方法
JP2784122B2 (ja) 半導体装置の製法
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JPH0472690A (ja) 微小リード付配線板の製造法
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
JP4027147B2 (ja) パッケージ基板の製造方法
JPH11233545A (ja) 半導体装置とその製造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP3568249B2 (ja) 半導体装置及びそれに使用されるチップキャリアの製造方法
KR100192845B1 (ko) 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JPH04146624A (ja) 半導体装置の電極の製造方法
JP4521790B2 (ja) 配線板の製造法