JP2004311767A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2004311767A
JP2004311767A JP2003104038A JP2003104038A JP2004311767A JP 2004311767 A JP2004311767 A JP 2004311767A JP 2003104038 A JP2003104038 A JP 2003104038A JP 2003104038 A JP2003104038 A JP 2003104038A JP 2004311767 A JP2004311767 A JP 2004311767A
Authority
JP
Japan
Prior art keywords
bumps
semiconductor wafer
grinding
bump
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003104038A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Kazunao Arai
一尚 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2003104038A priority Critical patent/JP2004311767A/ja
Priority to DE102004017182A priority patent/DE102004017182A1/de
Priority to US10/819,179 priority patent/US20040203187A1/en
Priority to SG200401965-9A priority patent/SG139533A1/en
Priority to CNA2004100325194A priority patent/CN1536634A/zh
Publication of JP2004311767A publication Critical patent/JP2004311767A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ワイヤーボンディングによりバンプが形成される半導体ウェーハを製造する場合において、バンプをボンディングパッドに容易に形成すると共に、バンプの頭部の高さを均一にする。
【解決手段】半導体ウェーハ１０の表面に形成されたボンディングパッド１１にワイヤーボンディングによりバンプ１４を形成するバンプ形成工程と、バンプ１４が埋没するように表面に樹脂を被覆して樹脂層１５を形成する樹脂被覆工程と、樹脂層１５を研削してバンプ１４を表出させ、バンプ１４の高さを揃える研削工程とから構成される半導体ウェーハの製造方法を提供する。
【選択図】 図６

Description

【０００１】
【発明の属する技術分野】
本発明は、表面にバンプが形成された半導体ウェーハを製造する方法に関する。
【０００２】
【従来の技術】
ＩＣやＬＳＩ等の集積回路が複数形成された半導体ウェーハは、ダイシング装置等によって個々の半導体チップに分割され、パッケージングされて各種電子機器に利用されるが、電子機器の小型化、軽量化を図るために、ＣＳＰと呼ばれるチップサイズのパッケージに半導体チップをパッケージングする技術も開発され、実用に供されている。
【０００３】
ＣＳＰは、半導体ウェーハを分割する前に、個々の集積回路に形成されたボンディングパッドに、例えばスタッドバンプボンディングと称されるワイヤーボンディングを利用した方法によって５０μｍ〜１００μｍ程の高さの金、銀、銅等の金属からなる突起（バンプ）を形成し（例えば特許文献１参照）、エポキシ樹脂等の樹脂で回路面を被覆して保護した後に、ダイシング装置等によって回路毎の個々の半導体チップに分割することにより形成される（例えば特許文献２参照）。そして、プリント基板上の端子とバンプとがハンダ等によって接続されることによりＣＳＰがプリント基板に実装される。
【０００４】
【特許文献１】
特開２０００−３３２０４８号公報
【特許文献２】
特開２０００−１７３９５４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、バンプの直径は５０μｍ〜１００μｍ程であり、スタッドバンプボンディングにおいてはバンプの頭部にひげ状の突起が形成されて頭部の高さが不揃いになるという問題がある。
【０００６】
そして、バンプの頭部の高さを揃えるために、バンプの頭部をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって相当の時間をかけて研磨する必要があり、生産性が低下するという問題もある。
【０００７】
従って、ワイヤーボンディングによってバンプが形成される半導体ウェーハを製造する場合においては、バンプをボンディングパッドに容易に形成すると共に、効率的な方法でバンプの頭部の高さを均一にすることに課題を有している。
【０００８】
【課題を解決するための手段】
上記課題を解決するための具体的手段として本発明は、半導体ウェーハの表面に形成されたボンディングパッドにワイヤーボンディングによりバンプを形成するバンプ形成工程と、バンプが埋没するように表面に樹脂を被覆して樹脂層を形成する樹脂被覆工程と、樹脂層を研削してバンプを表出させる研削工程とから構成される半導体ウェーハの製造方法を提供する。
【０００９】
このように構成される半導体ウェーハの製造方法においては、ワイヤーボンディングによりバンプを形成した後に、バンプが埋没するように樹脂層を形成し、樹脂層を研削してバンプを表出させるようにしたため、バンプを短時間で形成することができると共に、効率的な方法でバンプの頭部の高さを揃えることができる。
【００１０】
【発明の実施の形態】
本発明の実施の形態の一例について、図１〜図６を参照して説明する。図１に示す半導体ウェーハ１０の表面においては、ストリートＳによって区画された領域にそれぞれ回路Ｃが形成されており、各回路Ｃには、図１において拡大して示すように、複数のボンディングパッド１１が形成されている。このボンディングパッド１１は、半導体ウェーハ１０の表面に形成された金属被膜による電極である。
【００１１】
各ボンディングパッド１１の上に、例えば図２に示すワイヤーボンディング装置２０を用いてバンプを形成する。ワイヤーボンディング装置２０を用いる場合は、図２（Ａ）に示すように、キャピラリ２１に形成された細孔から、例えば金で形成されたワイヤ１２を下方に突出させ、電気トーチ２２とワイヤ１２との間で放電を発生させることにより、図２（Ｂ）に示すように、ワイヤ１２の先端にボール１３を形成する。
【００１２】
そして、図２（Ｃ）に示すように、キャピラリ２１を下降させてボンディングパッド１１に押圧した状態で、キャピラリ２１から超音波振動を加えるか、または熱圧着を行い、図２（Ｄ）に示すように、キャピラリ２１を上昇させてワイヤ１２を引きちぎることにより、ワイヤーからなるバンプ１４が形成される（バンプ形成工程）。このようにしてバンプ形成工程を遂行すると、めっき等による場合より短時間でバンプを形成することができる。なお、バンプ１４の上端には、切断による切れ端である突起部１４ａが形成される。この突起部１４ａは、各バンプごとにその高さが異なるものである。
【００１３】
図３に示すように、すべてのボンディングパッド１１の上にバンプ１４が形成されると、次に図４に示すように、すべてのバンプ１４が埋没するように、エポキシ樹脂等の樹脂を被覆して樹脂層１５を形成する（樹脂被覆工程）。樹脂層１５の形成には、例えばスピンコータを用いることができる。
【００１４】
樹脂層１５が形成された後は、例えば図５に示す研削装置３０を用いて樹脂層１５を研削することによりバンプ１４を表出させる。この研削装置３０においては、基台３１の端部から壁部３２が起立しており、この壁部３２の内側の面には一対のレール３３が垂直方向に配設され、レール３３にガイドされて支持板３４が昇降するのに伴い支持板３４に取り付けられた研削手段３５が昇降するよう構成されている。また、基台３１上には、ターンテーブル３６が回転可能に配設され、更にターンテーブル３６は、半導体ウェーハ１０を保持する複数のチャックテーブル３７を回転可能に支持している。
【００１５】
研削手段３５においては、垂直方向の軸心を有するスピンドル３８の先端にマウンタ３９が装着され、更にその下部に研削ホイール４０が固定されている。研削ホイール４０の下面には研削砥石４１が固着されており、スピンドル３８の回転に伴って研削砥石４１が回転する構成となっている。なお、研削手段は、研削ホイール４０の下面にバイトを固定したものでもよい。
【００１６】
この研削装置３０を用いて半導体ウェーハ１０の表面に被覆された樹脂層１５を研削する際は、樹脂槽１５を上に向けて半導体ウェーハ１０をチャックテーブル３７に保持させて研削手段３５の直下に位置付け、スピンドル３８を回転させると共に、研削手段３５を下降させていく。そして、スピンドル３８の回転に伴って研削砥石４１が回転すると共に、回転する研削砥石４１が半導体ウェーハＷの表面に形成された樹脂層１５に接触して押圧力が加えられることにより、その樹脂層１５が研削砥石４１によって研削される。このようにして所定量研削を行うことにより、図６に示すように、バンプ１４が表出する（研削工程）。このとき、バンプ１４の突起部１４ａの高さが不揃いであっても、研削によって頭部の高さが均一になると共に、バンプ１４の頭部の面と樹脂層１５の上面とが面一になる。従って、プリント基板の端子との接続を円滑に行うことができる。また、ＣＭＰによらず研削によりバンプ１４を表出させて頭部を揃えることができるため、効率的であり、生産性を向上させることができる。
【００１７】
以上のようにしてバンプが形成された半導体ウェーハ１０は、図１に示したストリートＳを縦横に切削することにより個々の回路ごとの半導体チップとなる。そして、個々の半導体チップに形成されたバンプは、各種電子機器の内部に搭載されるプリント基板の端子と接続されることにより当該チップとしての機能を奏することができる。そして、バンプの高さが揃っていることにより、端子との接続が確実に行われ、接触不良等が起こらないため、機器全体の信頼性も向上させることができる。
【００１８】
【発明の効果】
以上説明したように、本発明に係る半導体ウェーハの製造方法によれば、ワイヤーボンディングによりバンプを形成した後に、バンプが埋没するように樹脂層を形成し、樹脂層を研削してバンプを表出させて頭部を揃えるようにしたため、バンプを短時間で形成することができると共に、効率的な方法でバンプの頭部の高さを揃えることができるため、高品質な半導体ウェーハを効率良く製造することができる。
【図面の簡単な説明】
【図１】ボンディングパッドが形成された半導体ウェーハを示す平面図である。
【図２】６ ワイヤーボンディングによりバンプを形成する様子を示す断面図である。
【図３】バンプ形成工程終了後の半導体ウェーハを示す断面図である。
【図４】樹脂被覆工程終了後の半導体ウェーハを示す断面図である。
【図５】研削工程に用いる研削装置の一例を示す斜視図である。
【図６】研削工程終了後の半導体ウェーハを示す断面図である。
【符号の説明】
１０…半導体ウェーハ １１…ボンディングパッド
１２…ワイヤ １３…ボール １４…バンプ
１４ａ…突起部
２０…ワイヤーボンディング装置 ２１…キャピラリ
２２…電気トーチ ２３…
３０…研削装置 ３１…基台 ３２…壁部
３３…レール ３４…支持板 ３５…研削手段
３６…ターンテーブル ３７…チャックテーブル
３８…スピンドル ３９…マウンタ
４０…研削ホイール ４１…研削ホイール

Claims (1)

  1. 半導体ウェーハの表面に形成されたボンディングパッドにワイヤーボンディングによりバンプを形成するバンプ形成工程と、
    該バンプが埋没するように該表面に樹脂を被覆して樹脂層を形成する樹脂被覆工程と、
    該樹脂層を研削して該バンプを表出させる研削工程と
    から構成される半導体ウェーハの製造方法。
JP2003104038A 2003-04-08 2003-04-08 半導体ウェーハの製造方法 Pending JP2004311767A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003104038A JP2004311767A (ja) 2003-04-08 2003-04-08 半導体ウェーハの製造方法
DE102004017182A DE102004017182A1 (de) 2003-04-08 2004-04-07 Verfahren zur Fertigung eines Halbleiterwafers
US10/819,179 US20040203187A1 (en) 2003-04-08 2004-04-07 Method for manufacturing semiconductor wafer
SG200401965-9A SG139533A1 (en) 2003-04-08 2004-04-07 Method for manufacturing semiconductor wafer
CNA2004100325194A CN1536634A (zh) 2003-04-08 2004-04-08 半导体晶片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003104038A JP2004311767A (ja) 2003-04-08 2003-04-08 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2004311767A true JP2004311767A (ja) 2004-11-04

Family

ID=33127776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003104038A Pending JP2004311767A (ja) 2003-04-08 2003-04-08 半導体ウェーハの製造方法

Country Status (5)

Country Link
US (1) US20040203187A1 (ja)
JP (1) JP2004311767A (ja)
CN (1) CN1536634A (ja)
DE (1) DE102004017182A1 (ja)
SG (1) SG139533A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7351657B2 (en) * 2005-06-10 2008-04-01 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance
JP5728423B2 (ja) * 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
JP6850099B2 (ja) * 2016-09-23 2021-03-31 株式会社岡本工作機械製作所 半導体装置の製造方法及び半導体製造装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4249827B2 (ja) * 1998-12-04 2009-04-08 株式会社ディスコ 半導体ウェーハの製造方法
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
US6787392B2 (en) * 2002-09-09 2004-09-07 Semiconductor Components Industries, L.L.C. Structure and method of direct chip attach

Also Published As

Publication number Publication date
SG139533A1 (en) 2008-02-29
CN1536634A (zh) 2004-10-13
US20040203187A1 (en) 2004-10-14
DE102004017182A1 (de) 2004-11-18

Similar Documents

Publication Publication Date Title
US7964446B2 (en) Semiconductor device and method of manufacturing the same
JP3446825B2 (ja) 半導体装置およびその製造方法
US8669140B1 (en) Method of forming stacked die package using redistributed chip packaging
KR100298828B1 (ko) 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
US20030071352A1 (en) Method of fabricating resin-encapsulated semiconductor device
US20230207476A1 (en) Package structure with adhesive element over semiconductor chip
JP2008235401A (ja) 半導体装置及びその製造方法
CN1645597B (zh) 半导体器件及其制造方法
JP2004282035A (ja) 半導体装置の製造方法
TW200836320A (en) Semiconductor device package with die receiving through-hole and connecting through hole and method of the same
US20090206480A1 (en) Fabricating low cost solder bumps on integrated circuit wafers
TWI248149B (en) Semiconductor device manufacturing method
TW201917848A (zh) 製造電子裝置的方法
TWI700796B (zh) 電子封裝件及其製法
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
JP3688065B2 (ja) 半導体装置の製造方法
JP2004311767A (ja) 半導体ウェーハの製造方法
JP2002222824A (ja) 半導体装置及びその製造方法
JP2004335540A (ja) 樹脂基板の研削方法
CN103915397A (zh) 多裸晶、高电流晶圆级封装
JPH10150069A (ja) 半導体パッケージ及びその製造方法
US20100289129A1 (en) Copper plate bonding for high performance semiconductor packaging
JP2000150557A (ja) 半導体装置およびその製造方法
US20030096451A1 (en) Bare chip mounting method and bare chip mounting system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819