DE102004017182A1 - Verfahren zur Fertigung eines Halbleiterwafers - Google Patents

Verfahren zur Fertigung eines Halbleiterwafers Download PDF

Info

Publication number
DE102004017182A1
DE102004017182A1 DE102004017182A DE102004017182A DE102004017182A1 DE 102004017182 A1 DE102004017182 A1 DE 102004017182A1 DE 102004017182 A DE102004017182 A DE 102004017182A DE 102004017182 A DE102004017182 A DE 102004017182A DE 102004017182 A1 DE102004017182 A1 DE 102004017182A1
Authority
DE
Germany
Prior art keywords
bumps
semiconductor wafer
grinding
resin layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004017182A
Other languages
English (en)
Inventor
Kazuma Sekiya
Kazuhisa Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102004017182A1 publication Critical patent/DE102004017182A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Um bei der Fertigung eines Halbleiterwafers, auf dem mittels Drahtbonden Bondhügel auszubilden sind, auf Bondinseln mühelos Bondhügel mit einheitlicher Kopfhöhe der Bondhügel auszubilden, weist ein Fertigungsverfahren für Halbleiterwafer die folgende Schritte auf: Ausbilden von Bondhügeln mittels Drahtbonden auf Bondinseln, die auf einer Halbleiterwaferoberfläche ausgebildet sind, Ausbilden einer Harzschicht, indem ein Harz so auf die Oberfläche aufgebracht wird, daß die Bondhügel überdeckt werden, und Oberflächenbearbeitung der Bondhügel durch Schleifen der Harzschicht und Bearbeiten der Bondhügelköpfe auf einheitliche Höhe.

Description

  • Die Erfindung betrifft ein Verfahren zur Fertigung eines Halbleiterwafers mit auf seiner Oberfläche ausgebildeten Bondhügeln.
  • Der Halbleiterwafer, der mit mehreren integrierten Schaltkreisen ausgebildet ist, wie z. B. ICs (integrierten Schaltkreisen) oder LSIs (hochintegrierten Schaltkreisen), wird durch eine Vereinzelungsvorrichtung oder dergleichen in einzelne Halbleiterchips zerteilt. Diese werden gekapselt und auf unterschiedliche Weise in elektronischen Geräten eingesetzt. Um Größe und Gewicht des elektronischen Geräts zu verringern, ist eine Technologie zur Kapselung eines Halbleiterchips in einem extrem kleinen Chipgehäuse, genannt CSP, entwickelt und zur praktischen Anwendung gebracht worden.
  • Das CSP wird geformt, indem Metallhügel aus Gold, Silber, Kupfer oder dergleichen mit einer Höhe von 50-100 μm auf den Bondinseln ausgebildet werden, die auf den einzelnen integrierten Schaltkreisen eines unzerteilten Halbleiterwafers ausgebildet werden, beispielsweise nach dem als Stud-Bump-Bonden (siehe z. B. JP-A-2000-332 048) bezeichneten Verfahren mit Hilfe des Drahtbondens, und indem der Halbleiterwafer, nachdem er durch ein Harz, wie z. B. ein Epoxidharz, auf den Schaltkreisoberflächen beschichtet und geschützt worden ist, für jeden Schaltkreis durch eine Vereinzelungsvorrichtung oder dergleichen in einzelne Halbleiterchips zerteilt wird (siehe z. B. JP-A-2000-173 954). Die Bondhügel werden durch Lot oder dergleichen mit Anschlüssen einer Leiterplatte verbunden, wodurch das CSP auf der Leiterplatte montiert wird.
  • Ein Problem ist jedoch, daß der Bondhügel einen Durchmesser von etwa 50-100 μm aufweist, wobei beim Stud-Bump-Bonden ein haarkristallähnlicher Vorsprung am Kopf eines Bondhügels entsteht und folglich eine ungleichmäßige Kopfhöhe ergibt.
  • Um eine einheitliche Kopfhöhe von Bondhügeln zu erzielen, muß der Bondhügelkopf eine beträchtliche Zeit durch che misch-mechanisches Polieren (CMP) poliert werden, wodurch die Produktivität vermindert wird.
    •
  • Dementsprechend besteht bei der Fertigung eines Halbleiterwafers, auf dem Bonhügeln durch Drahtbonden auszubilden sind, ein Problem mit der leichten Ausbildung von Bondhügeln auf Bondinseln und dem Erzielen einer einheitlichen Bondhügelhöhe durch ein rationelles Verfahren.
  • Die vorliegende Erfindung bietet als konkretes Mittel zur Lösung des obigen Problems ein Verfahren zur Fertigung eines Halbleiterwafers, das aufweist: einen Bondhügelbildungsschritt zum Formen von Bondhügeln durch Drahtbonden auf Bondinseln, die auf einer Oberfläche eines Halbleiterwafers ausgebildet sind; einen Harzbeschichtungsschritt zur Bildung einer Harzschicht, indem ein Harz so auf die Oberfläche des Halbleiterwafers aufgebracht wird, daß die Bondhügel überdeckt werden; und einen Schleifschritt zur Oberflächenbearbeitung der Bondhügel durch Schleifen der Harzschicht.
  • Bei dem Verfahren zur Fertigung eines so strukturierten Halbleiterwafers wird nach der Bildung der Bondhügel durch Drahtbonden eine Harzschicht so ausgebildet, daß die Bondhügel überdeckt werden, so daß der Bondhügel durch Schleifen der Harzschicht oberflächenbearbeitet werden kann. Dementsprechend können durch ein rationelles Verfahren Bondhügel in kurzer Zeit ausgebildet und eine einheitliche Höhe der Bondhügelköpfe erzielt werden.
    •
  • Nachstehend wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen 1 bis 6 erläutert.
  • 1 zeigt eine Draufsicht eines mit Bondinseln ausgebildeten Halbleiterwafers;
  • 2A bis 2D zeigen Schnittansichten, die darstellen, auf welche Weise ein Bondhügel durch Drahtbonden geformt wird;
  • 3 zeigt eine Schnittansicht, die einen Halbleiterwafer nach Beendigung des Bondhügelbildungsvorgangs darstellt;
  • 4 zeigt eines Schnittansicht, die einen Halbleiterwafer nach Beendigung eines Harzbeschichtungsvorgangs darstellt;
  • 5 zeigt eine perspektivische Ansicht, die ein Beispiel einer Schleifvorrichtung darstellt, die bei einem Schleifverfahren einzusetzen ist; und
  • 6 zeigt eine Schnittansicht, die einen Halbleiterwafer nach Beendigung des Schleifvorgangs darstellt.
  • 1 zeigt einen Halbleiterwafer 10 mit einer Oberfläche, auf der in entsprechenden, durch Ritzgräben S unterteilten Bereichen Schaltkreise C ausgebildet sind. Jeder Schaltkreis C wird mit mehreren Bondinseln 11 ausgebildet, wie durch die Vergrößerung in 1 dargestellt. Diese Bondinseln 11 sind Elektroden, die aus einem Metallüberzug bestehen, der auf der Oberfläche des Halbleiterwafers 10 ausgebildet ist.
  • Auf der Bondinsel 11 werden unter Verwendung eines in den 2A bis 2D dargestellten Drahtbonders 20 Bondhügel ausgebildet. Bei Verwendung des Drahtbonders 20 läßt man einen Draht 12, der zum Beispiel aus Gold besteht, aus der durch eine Kapillare 21 gebildeten dünnen Bohrung nach unten vorstehen, wie in 2A dargestellt. Durch Erzeugen einer elektrischen Entladung zwischen einem elektrischen Brenner 22 und dem Draht 12 entsteht an der Spitze des Drahts 12 eine Kugel 13, wie in 2B dargestellt.
  • Dann wird, wie in 2C dargestellt, die Kapillare 21 abgesenkt, um die Kugel 13 in Druckkontakt mit der Bondinsel 11 zu bringen, und in diesem Zustand wird eine Ultraschallvibration von der Kapillare 21 angelegt oder eine Thermokompression ausgeführt. Wie in 2D dargestellt, wird der Draht 12 durch Anheben der Kapillare 21 abgerissen, wodurch der Draht einen Bondhügel 14 bildet (Bondhügelbildungsvorgang). Durch Ausführen des Bondhügelbildungsvorgangs auf diese Weise können die Bondhügel in kürzerer Zeit ausgebildet werden als durch Plattieren oder dergleichen. Übrigens entsteht als Abrißende des Bruchs am oberen Ende des Bondhügels 14 ein Vorsprung 14a. Die Vorsprünge 14a weisen bei verschiedenen Bondhügeln unterschiedliche Höhen auf.
  • Nach der Ausbildung von Bondhügeln 14 auf allen Bondinseln 11, wie in 3 dargestellt wird ein Harz aufgetragen, wie z. B. ein Epoxidharz, um alle Bondhügel 14 zu überdecken, wodurch eine Harzschicht 15 entsteht (Harzbeschichtungsvor gang), wie in 4 dargestellt. Bei der Ausbildung der Harzschicht 15 kann ein Schleuderbeschichter eingesetzt werden.
  • Nach der Ausbildung der Harzschicht 15 wird die Harzschicht 15 geschliffen, beispielsweise unter Verwendung einer in 5 dargestellten Schleifvorrichtung 30, wodurch die Bondhügel 14 oberflächenbearbeitet werden. An der Schleifvorrichtung 30 ragt von einem Ende eines Sockels 31 ein Wandteil 32 nach oben. An der Innenfläche des Wandteils 32 ist vertikal ein Schienenpaar 33 angeordnet. Durch vertikales Verschieben einer auf den Schienen 33 geführten Trägerplatte 34 wird ein an der Trägerplatte 34 angebrachtes Schleifgerät 35 konstruktiv bzw. im Ganzen auf und ab bewegt. Dabei ist auf dem Sockel 31 ein Drehtisch 36 drehbar angeordnet. Ferner trägt der Drehtisch 36 mehrere drehbar darauf angeordnete Aufspanntische 37 zur Aufnahme der Halbleiterwafer 10.
  • Das Schleifgerät 35 weist eine Halterung 39 auf, die am Ende einer Spindel 38 mit vertikaler Achse angebracht ist, und am unteren Ende der Halterung ist eine Schleifscheibe 40 montiert. An der Unterseite der Schleifscheibe 40 ist ein Schleifkörper 41 befestigt. Der Schleifkörper 41 wird mit der Drehung der Spindel 38 konstruktiv bzw. im Ganzen in Drehung versetzt. Zu beachten ist, daß der Schleifkörper durch eine Reibschluß- bzw. Klettverschlußfläche an der Unterseite der Schleifscheibe 40 befestigt sein kann.
  • Beim Schleifen der über der Oberfläche des Halbleiterwafers 10 aufgebrachten Harzschicht 15 mit Hilfe der Schleifvorrichtung 30 wird der Halbleiterwafer 10 mit seiner Harzschicht 15 nach oben auf dem Aufspanntisch 37 festgehalten und unmittelbar unter dem Schleifgerät 35 positioniert. Die Spindel 38 wird in Drehung versetzt, und das Schleifgerät 35 wird abgesenkt. Durch Drehen der Spindel 38 wird der Schleifkörper 41 in Drehung versetzt. Der rotierende Schleifkörper 41 kommt in Kontakt mit der auf der Oberfläche des Halbleiterwafers 10 ausgebildeten Harzschicht 15 und übt Druck darauf aus. Infolgedessen wird die Harzschicht 15 durch den Schleifkörper 41 geschliffen. Durch Ausführen eines Schleifvorgangs in einem vorgegebenen Umfang erfolgt eine Oberflächenbearbeitung der Bondhügel 14, wie in 6 dargestellt (Schleifprozeß). In diesem Fall werden durch Schleifen auch dann einheitliche Kopfhöhen erzielt, wenn Höhenschwankungen zwischen den Bondhügeln 14 auftreten. Ferner wird der Kopf des Bondhügels 14 bündig mit der Oberseite der Harzschicht 15 gemacht. Dementsprechend ist eine glatte Verbindung mit Leiterplattenanschlüssen möglich. Da indessen die Oberflächenbearbeitung der Bondhügel 14 und ihre Einfluchtung an den Köpfen durch Schleifen statt durch chemisch-mechanisches Polieren (CMP) ausgeführt werden kann, ist das Verfahren rationell, und die Produktivität wird verbessert.
  • Der so entstandene Halbleiterwafer 10 mit Bondhügeln wird entlang der in 1 dargestellten Ritzgräben in Längs- und Querrichtung vereinzelt und auf diese Weise auf der Basis des jeweiligen Schaltkreises zu Chips verarbeitet. Die auf dem einzelnen Halbleiterchip ausgebildeten Bondhügel werden auf verschiedene Arten mit den Anschlüssen einer Leiterplatte verbunden, die in einem elektronischen Gerät zu montieren ist, und bieten damit die Funktionen des Chips. Die einheitliche Bondhügelhöhe ermöglicht eine formschlüssige Verbindung mit den Anschlüssen, ohne einen schlechten Kontakt oder dergleichen zu verursachen, und ermöglicht insgesamt eine Verbesserung der Zuverlässigkeit des Geräts.
  • Wie oben erläutert, wird gemäß dem erfindungsgemäßen Verfahren zur Fertigung eines Halbleiterwafers nach der Ausbildung von Bondhügeln durch Drahtbonden eine Harzschicht ausgebildet, um die Bondhügel zu überdecken, so daß durch Schleifen der Harzschicht die Bondhügel oberflächenbearbeitet und an ihren Köpfen gleichmäßig geschliffen werden können. Dementsprechend können durch ein rationelles Verfahren Bondhügel innerhalb kurzer Zeit ausgebildet und die Kopfhöhe der Bondhügel gleichmäßig abgeschliffen werden. Daher ist eine rationelle Fertigung eines hochwertigen Halbleiterwafers möglich.

Claims (1)

  1. Verfahren zur Fertigung eines Halbleiterwafers, das aufweist: einen Bondhügelbildungsschritt zum Formen von Bondhügeln durch Drahtbonden auf Bondinseln, die auf einer Oberfläche eines Halbleiterwafers ausgebildet sind; einen Harzbeschichtungsschritt zur Bildung einer Harzschicht, indem ein Harz so auf die Oberfläche aufgebracht wird, daß die Bondhügel überdeckt werden; und einen Schleifschritt zur Oberflächenbearbeitung der Bondhügel durch Schleifen der Harzschicht.
DE102004017182A 2003-04-08 2004-04-07 Verfahren zur Fertigung eines Halbleiterwafers Ceased DE102004017182A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-104038 2003-04-08
JP2003104038A JP2004311767A (ja) 2003-04-08 2003-04-08 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
DE102004017182A1 true DE102004017182A1 (de) 2004-11-18

Family

ID=33127776

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004017182A Ceased DE102004017182A1 (de) 2003-04-08 2004-04-07 Verfahren zur Fertigung eines Halbleiterwafers

Country Status (5)

Country Link
US (1) US20040203187A1 (de)
JP (1) JP2004311767A (de)
CN (1) CN1536634A (de)
DE (1) DE102004017182A1 (de)
SG (1) SG139533A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7351657B2 (en) * 2005-06-10 2008-04-01 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance
JP5728423B2 (ja) * 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
JP6850099B2 (ja) * 2016-09-23 2021-03-31 株式会社岡本工作機械製作所 半導体装置の製造方法及び半導体製造装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4249827B2 (ja) * 1998-12-04 2009-04-08 株式会社ディスコ 半導体ウェーハの製造方法
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
US6787392B2 (en) * 2002-09-09 2004-09-07 Semiconductor Components Industries, L.L.C. Structure and method of direct chip attach

Also Published As

Publication number Publication date
US20040203187A1 (en) 2004-10-14
SG139533A1 (en) 2008-02-29
JP2004311767A (ja) 2004-11-04
CN1536634A (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
KR100355974B1 (ko) 캐필러리를 사용한 와이어 본딩방법 및 장치
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
TWI502662B (zh) 成柱凸塊程序中增加支座高度之系統以及方法
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE69908639T2 (de) Testkarte für chips mit erhöhten kontaktelementen
DE69838849T2 (de) Mehrchip-Modulstruktur und deren Herstellung
DE102004047730B4 (de) Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US8329554B2 (en) Ultra thin bumped wafer with under-film
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE102016221544B4 (de) Waferbearbeitungsverfahren
US20090206480A1 (en) Fabricating low cost solder bumps on integrated circuit wafers
DE102020113774A1 (de) Lithographisch definierter vertikaler verbindungszugang (via) für eine brücken-die-erste-ebene-verbindung (fli)
DE102014119203A1 (de) Vorstehende Kontakthöckerpads für Verbindung-auf-Leitungs-Prozessierung
JP2002026048A (ja) 積層回路モジュールの製造方法
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE102004017182A1 (de) Verfahren zur Fertigung eines Halbleiterwafers
DE102005036646B4 (de) Halbleiterchip und Herstellungsverfahren
JPS63289824A (ja) 集積回路装置の実装方法
DE102011002170B4 (de) Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem
JPH07297196A (ja) バンプ電極の形成方法
DE10157205A1 (de) Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
DE102006038875B4 (de) Herstellungsverfahre für ein elektronisches Bauelement und elektronisches Bauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120327