DE102015113437A1 - Halbleitervorrichtung und ihr Herstellungsverfahren - Google Patents

Halbleitervorrichtung und ihr Herstellungsverfahren Download PDF

Info

Publication number
DE102015113437A1
DE102015113437A1 DE102015113437.3A DE102015113437A DE102015113437A1 DE 102015113437 A1 DE102015113437 A1 DE 102015113437A1 DE 102015113437 A DE102015113437 A DE 102015113437A DE 102015113437 A1 DE102015113437 A1 DE 102015113437A1
Authority
DE
Germany
Prior art keywords
semiconductor device
vias
reference via
protective coating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015113437.3A
Other languages
English (en)
Inventor
Jing-Cheng Lin
Chen-Hua Yu
Po-Hao Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015113437A1 publication Critical patent/DE102015113437A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine integrierte Fan-Out-Package-On-Package-Architektur wird mit einer Referenz-Durchkontaktierung verwendet, um eine Referenzspannung bereitzustellen, die sich durch die InFO-POP-Architektur erstreckt. Wenn erwünscht, kann die Referenz-Durchkontaktierung freigelegt und dann mit einer Schutzbeschichtung verbunden werden, die verwendet werden kann, um die InFO-POP-Architektur zu schützen. Die Referenz-Durchkontaktierung kann freigelegt werden, indem entweder eine obere Fläche oder eine Seitenwand der Referenz-Durchkontaktierung.

Description

  • HINTERGRUND
  • Die Halbleiterindustrie hat aufgrund von fortlaufenden Verbesserungen bei der Integrationsdichte einer Vielzahl von elektronischen Komponenten (z. B. Transistoren, Dioden, Widerständen, Kondensatoren etc.) ein schnelles Wachstum erlebt. Zumeist rührte diese Verbesserung der Integrationsdichte von der wiederholten Verkleinerung der minimalen Merkmalsgröße (z. B. dem Verkleinern des Halbleiter-Verfahrensknotens zu dem Unter-20 nm-Knoten) her, was es ermöglicht, dass mehr Komponenten in eine vorgegeben Fläche integriert werden. Da die Nachfrage nach Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie niedrigerem Stromverbrauch und Latenz in letzter Zeit gewachsen ist, ist ein Bedarf nach kleineren und kreativeren Kapselungstechniken von Halbleiter-Dies gewachsen.
  • Während die Halbleitertechnologien sich weiter entwickeln, zeigten sich gestapelte und verbundene Halbleitervorrichtungen als eine wirksame Alternative, um die Größe einer Halbleitervorrichtung weiter zu verringern. Bei einer gestapelten Halbleitervorrichtung werden aktive Schaltungen wie Logik-, Speicher-, Prozessorschaltungen und Ähnliches zumindest teilweise auf getrennten Substraten hergestellt und dann physisch und elektrisch verbunden, um eine funktionale Vorrichtung auszubilden. Solche Verbindungsverfahren verwenden komplexe Techniken und es werden Verbesserungen angestrebt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeigt sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
  • 1 zeigt das Ausbilden von Referenz-Durchkontaktierungen und Durchkontaktierungen in Übereinstimmung mit einigen Ausführungsformen.
  • 2 zeigt einen Halbleiter-Die in Übereinstimmung mit einigen Ausführungsformen.
  • 3 zeigt das Anordnen des Halbleiter-Dies zwischen den Durchkontaktierungen in Übereinstimmung mit einigen Ausführungsformen.
  • 4 zeigt das Kapseln der Referenz-Durchkontaktierung, der Durchkontaktierungen und des Halbleiter-Dies in Übereinstimmung mit einigen Ausführungsformen.
  • 5 zeigt das Ausbilden einer Umverteilungsschicht in Übereinstimmung mit einigen Ausführungsformen.
  • 6A–6B zeigen das Entfernen eines Trägers in Übereinstimmung mit einigen Ausführungsformen.
  • 7 zeigt das Strukturieren einer Polymerschicht in Übereinstimmung mit einigen Ausführungsformen.
  • 8 zeigt das Anordnen von externen Verbindungen in Übereinstimmung mit einigen Ausführungsformen.
  • 9 zeigt das Anordnen einer Schutzschicht in Übereinstimmung mit einigen Ausführungsformen.
  • 10 zeigt das Verbinden eines ersten Gehäuses und eines zweiten Gehäuses in Übereinstimmung mit einigen Ausführungsformen.
  • 11A–11B zeigen das Belichten der Referenz-Durchkontaktierungen in Übereinstimmung mit einigen Ausführungsformen.
  • 12A–12B zeigen das Ausbilden einer Schutzbeschichtung in Übereinstimmung mit einigen Ausführungsformen.
  • 13 zeigt das Vereinzeln der Schutzbeschichtung in Übereinstimmung mit einigen Ausführungsformen.
  • 14A–14B zeigen das Belichten einer Seitenwand der Referenz-Durchkontaktierung in Übereinstimmung mit einigen Ausführungsformen.
  • 15A–15B zeigen das Ausbilden der Schutzbeschichtung in Verbindung mit einer Seitenwand der Referenz-Durchkontaktierung in Übereinstimmung mit einigen Ausführungsformen.
  • 16 zeigt das Vereinzeln der Schutzbeschichtung in Übereinstimmung mit einigen Ausführungsformen.
  • 17A–17B zeigen das Belichten sowohl einer oberen Fläche als auch einer Seitenwand der Referenz-Durchkontaktierung in Übereinstimmung mit einigen Ausführungsformen.
  • 18A–18B zeigen das Ausbilden der Schutzbeschichtung in Verbindung mit der oberen Fläche und der Seitenwand der Referenz-Durchkontaktierung in Übereinstimmung mit einigen Ausführungsformen.
  • 19 zeigt das Vereinzeln der Schutzbeschichtung in Übereinstimmung mit einigen Ausführungsformen.
  • 20 zeigt verschiedene Formen, die für die Referenz-Durchkontaktierung verwendet werden können, in Übereinstimmung mit einigen Ausführungsformen.
  • 21A–21B zeigen eine Grat-förmige Referenz-Durchkontaktierung in Übereinstimmung mit einigen Ausführungsformen.
  • 22A–22B zeigen andere Formen der Referenz-Durchkontaktierung in Übereinstimmung mit einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen des vorgesehenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Bezieht man sich jetzt auf 1, ist ein Trägersubstrat 101 mit einer Haftschicht 103, einer Polymerschicht 105 und einer ersten Keimschicht 107 über dem ersten Trägersubstrat 101 gezeigt. Das erste Trägersubstrat 101 umfasst beispielsweise Silizium-basierte Materialien wie Glas oder Siliziumoxid oder andere Materialien wie Aluminiumoxid, Kombinationen dieser Materialien oder Ähnliches. Das erste Trägersubstrat 101 ist planar, um die Befestigung von Halbleitervorrichtungen oder Halbleiterbauteilen zu ermöglichen, etwa eine erste Halbleitervorrichtung 201 und eine zweite Halbleitervorrichtung 301 bzw. ein erstes Halbleiterbauteil 201 und ein zweites Halbleiterbauteil 301 (in 1 nicht gezeigt aber unten mit Bezug auf 2–3 gezeigt und beschrieben).
  • Die Haftschicht 103 ist auf dem ersten Trägersubstrat 101 angeordnet, um das Verbinden der darüber liegenden Strukturen (z. B. der Polymerschicht 105) zu fördern. In einer Ausführungsform kann die Haftschicht 103 einen Ultraviolett-Klebstoff umfassen, der seine Hafteigenschaften verliert, wenn er Ultraviolett-Licht ausgesetzt wird. Andere Arten von Klebstoffen wie drucksensible Klebstoffe, durch Strahlung aushärtbare Klebstoffe, Epoxide, Licht-Wärme-Umwandlungs-(LTHC)-Material, Kombinationen daraus oder Ähnliches können auch verwendet werden. Die Haftschicht 103 kann auf dem ersten Trägersubstrat 101 in einer halbflüssigen oder Gelform angeordnet werden, die unter Druck leicht deformierbar ist.
  • Die Polymerschicht 105 wird über der Haftschicht 103 angeordnet und wird verwendet, um Schutz für z. B. die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 zu bieten, nachdem die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 befestigt wurden. In einer Ausführungsform kann die Polymerschicht 105 aus Polybenzoxazole (PBO) sein, obwohl jedes geeignete Material wie Polyimid oder ein Polyimid-Derivat alternativ verwendet werden kann. Die Polymerschicht 105 kann mit z. B. einem Rotationsbeschichtungsverfahren auf eine Dicke zwischen etwa 0,5 μm und etwa 10 μm aufgebracht werden, etwa 5 μm, obwohl jedes geeignete Verfahren und jede geeignete Dicke auch verwendet werden können.
  • Die erste Keimschicht 107 wird über der Polymerschicht 105 ausgebildet. In einer Ausführungsform ist die erste Keimschicht 107 eine dünne Schicht aus einem leitenden Material, das dazu beiträgt, eine dickere Schicht während nachfolgender Verarbeitungsschritte auszubilden. Die erste Keimschicht 107 kann eine Schicht aus Titan von etwa 1.000 Å Dicke umfassen, gefolgt von einer Schicht aus Kupfer von etwa 5.000 Å Dicke. Die erste Keimschicht 107 kann mit Verfahren hergestellt werden wie physikalischer Gasphasenabscheidung, Verdampfung oder PECVD-Verfahren oder einem Metallfolien-Laminierverfahren oder Ähnlichem, abhängig von den erwünschten Materialien. Die erste Keimschicht 107 kann so ausgebildet werden, dass sie eine Dicke von zwischen etwa 0,3 μm und etwa 1 μm hat, etwa 0,5 μm.
  • 1 zeigt auch das Anordnen und Strukturieren eines Fotoresists 109 über der ersten Keimschicht 107. In einer Ausführungsform kann der Fotoresist 109 auf der ersten Keimschicht 107 z. B. mit einer Rotationsbeschichtungstechnik auf eine Höhe von zwischen etwa 50 μm und etwa 250 μm aufgebracht werden, etwa 120 μm. Vor Ort kann das Fotoresist 109 dann strukturiert werden, indem das Fotoresist 109 einer strukturierten Energiequelle (z. B. einer strukturierten Lichtquelle) ausgesetzt wird, um eine chemische Reaktion auszulösen, wodurch eine physikalische Veränderung der Abschnitte des Fotoresist 109 hervorgerufen wird, die der strukturierten Lichtquelle ausgesetzt ist. Ein Entwickler wird dann auf das freigelegte Fotoresist 109 aufgebracht, um die physikalischen Änderungen zu nutzen und entweder den freiliegenden Abschnitt des Fotoresist 109 oder den nicht freigelegten Abschnitt des Fotoresist 109 zu entfernen, abhängig von der erwünschten Struktur.
  • In einer Ausführungsform ist die Struktur, die in dem Fotoresist 109 ausgebildet wird, eine Struktur für Durchkontaktierungen 111 und Referenz-Durchkontaktierungen 113. Die Durchkontaktierungen 111 werden in einer Anordnung so ausgebildet, dass sie auf verschiedenen Seiten der nachfolgend befestigten Vorrichtungen angeordnet sind, etwa der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. Jede geeignete Anordnung für die Struktur der Durchkontaktierungen 111, etwa wenn sie so angeordnet werden, dass die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung auf gegenüberliegenden Seiten der Durchkontaktierungen 111 angeordnet werden, kann alternativ verwendet werden.
  • Die Referenz-Durchkontaktierungen 113 können so angeordnet werden, dass sie eine Referenzspannung (etwa eine Erd-Referenz) durch das Gehäuse aber nicht zu einer darüber liegenden Halbleitervorrichtung (etwa der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301) bieten. In einer weiteren Ausführungsform können die Referenz-Durchkontaktierungen 113 so angeordnet werden, dass sie ein Referenzpotential für eine Schutzbeschichtung 1201 bieten (in 1 nicht gezeigt, aber weiter unten mit Bezug auf 12 gezeigt und beschrieben). Es kann jedoch jede geeignete Anordnung auch verwendet werden.
  • In einer Ausführungsform können die Referenz-Durchkontaktierungen 113 in einer Zylinderform mit einem ersten Durchmesser D1 von zwischen etwa 70 μm und etwa 400 μm ausgebildet werden, etwa 190 μm. Jede geeignete Form (von denen einige unten mit Bezug auf die 21A–21B beschrieben sind) kann auch verwendet werden. Zusätzlich können andere geeignete Abmessungen auch verwendet werden. Alle diese Formen und Abmessungen sollen vollständig im Schutzumfang der Ausführungsformen umfasst sein.
  • In einer Ausführungsform werden die Durchkontaktierungen 111 und die Referenz-Durchkontaktierungen 113 in dem Fotoresist 109 ausgebildet. In einer Ausführungsform umfassen die Durchkontaktierungen 111 und die Referenz-Durchkontaktierungen 113 eine oder mehrere leitende Materialien wie Kupfer, Wolfram, andere leitenden Metalle oder Ähnliches und können beispielsweise durch Elektroplattieren, stromloses Plattieren oder Ähnliches ausgebildet werden. In einer Ausführungsform wird ein stromloses Verfahren verwendet, wobei die erste Keimschicht 107 und das Fotoresist 109 in eine Elektroplattierlösung getaucht oder versenkt werden. Die Oberfläche der ersten Keimschicht 107 ist mit der negativen Seite einer externen GS-Stromversorgung so elektrisch verbunden, dass die erste Keimschicht 107 als Kathode beim Elektroplattierverfahren dient. Eine massive leitende Anode, etwa eine Kupferanode, wird auch in die Lösung getaucht und wird an der positiven Seite der Stromversorgung angeschlossen. Die Atome aus der Anode werden in der Lösung gelöst, von der die Kathode, z. B. die erste Keimschicht 107, die gelösten Atome erhält, wodurch die freiliegenden leitenden Flächen der ersten Keimschicht 107 in der Öffnung des Fotoresist 109 plattiert werden.
  • Nachdem die Durchkontaktierungen 111 und die Referenz-Durchkontaktierungen 113 mittels des Fotoresist 109 und der ersten Keimschicht 107 ausgebildet wurden, kann das Fotoresist 109 durch ein geeignetes Entfernungsverfahren (in 1 nicht gezeigt, aber in 3 unten) entfernt werden. In einer Ausführungsform kann ein Plasma-Veraschungsverfahren verwendet werden, um das Fotoresist 109 zu entfernen, wodurch die Temperatur des Fotoresist 109 erhöht werden kann, bis das Fotoresist 109 eine thermische Zersetzung erfährt und entfernt werden kann. Jedes andere geeignete Verfahren wie Nass-Entfernen kann jedoch auch verwendet werden. Das Entfernen des Fotoresist 109 kann die darunter liegenden Abschnitte der ersten Keimschicht 107 freilegen.
  • Nachdem sie freigelegt wurden, kann können die freiliegenden Abschnitte der ersten Keimschicht 107 entfernt werden (in 1 nicht gezeigt, aber in 3 unten). In einer Ausführungsform können die freiliegenden Abschnitte der ersten Keimschicht 107 (z. B. die Abschnitte, die nicht von den Durchkontaktierungen 111 und den Referenz-Durchkontaktierungen 113 bedeckt sind) entfernt werden, beispielsweise durch ein Nass- oder Trockenätzverfahren. Bei einem Trockenätzverfahren können Reaktionsstoffe beispielsweise zu der ersten Keimschicht 107 mit den Durchkontaktierungen 111 und den Referenz-Durchkontaktierungen 113 als Masken geleitet werden. In einer weiteren Ausführungsform können Ätzmittel aufgesprüht oder sonst in Kontakt mit der ersten Keimschicht 107 gebracht werden, um die freiliegenden Abschnitte der ersten Keimschicht 107 zu entfernen. Nachdem die freiliegenden Abschnitte der ersten Keimschicht 107 weggeätzt wurden, wird ein Abschnitt der Polymerschicht 105 zwischen den Durchkontaktierungen 111 und den Referenz-Durchkontaktierungen 113 freigelegt.
  • 2 zeigt eine erste Halbleitervorrichtung 201, die an der Polymerschicht 105 in den Durchkontaktierungen 111 (in 2 nicht gezeigt, aber unten mit Bezug auf 3 gezeigt und beschrieben) befestigt wird. In einer Ausführungsform umfasst die erste Halbleitervorrichtung 201 ein erstes Substrat 203, erste aktive Vorrichtungen (nicht einzeln gezeigt), erste Metallisierungsschichten 205, erste Kontaktstellen 207, eine erste Passivierungsschicht 211 und erste externe Anschlussteile 209. Das erste Substrat 203 kann Bulk-Silizium, dotiert oder undotiert, oder eine aktive Schicht aus eine Silizium-auf-Isolator-(SOI)-Substrat umfassen. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium auf Isolator (SGOI) oder Kombinationen daraus. Andere Substrate, die verwendet werden können, umfassen Mehrschichtsubstrate, Gradienten-Substrate oder Substrate mit Hybridorientierung.
  • Die ersten aktiven Vorrichtungen umfassen eine breite Vielfalt von aktiven Vorrichtungen und passiven Vorrichtungen wie Kondensatoren, Widerständen, Induktoren und Ähnlichem, die verwendet werden können, um die angestrebten strukturellen und funktionalen Einrichtungen des Designs für die erste Halbleitervorrichtung 201 herzustellen. Die ersten aktiven Vorrichtungen können durch alle geeigneten Verfahren hergestellt werden, entweder in oder auf dem ersten Substrat 203.
  • Die ersten Metallisierungsschichten 205 werden über dem ersten Substrat 203 ausgebildet und die ersten aktiven Vorrichtungen sind so entworfen, dass sie die verschiedenen aktiven Vorrichtungen so verbinden, dass funktionale Schaltungen ausgebildet werden. In einer Ausführungsform werden die ersten Metallisierungsschichten 205 aus abwechselnden Schichten aus dielektrischem und leitendem Material ausgebildet und können durch jedes geeignete Verfahren ausgebildet werden (etwa Abscheiden, Damascene-, Dual-Damascene-Verfahren etc.). In einer Ausführungsform können vier Metallisierungsschichten vorhanden sein, getrennt von dem ersten Substrat 203 durch mindestens ein Zwischendielektrikum (ILD), aber die genaue Zahl der ersten Metallisierungsschichten 205 hängt von dem Design der ersten Halbleitervorrichtung 201 ab.
  • Die ersten Kontaktstellen 207 können über und in elektrischem Kontakt mit den ersten Metallisierungsschichten 205 ausgebildet werden. Die ersten Kontaktstellen 207 können Aluminium umfassen, aber andere Materialien wie Kupfer können auch verwendet werden. Die ersten Kontaktstellen 207 können durch ein Abscheidungsverfahren wie Sputtern ausgebildet werden, um eine Materialschicht (nicht gezeigt) auszubilden und Abschnitte der Materialschicht können dann durch ein geeignetes Verfahren (wie fotolithographisches Maskieren und Ätzen) entfernt werden, um die ersten Kontaktstellen 207 auszubilden. Jedes geeignete andere Verfahren kann jedoch verwendet werden, um die ersten Kontaktstellen 207 auszubilden. Die ersten Kontaktstellen können so ausgebildet werden, dass sie eine Dicke zwischen etwa 0,5 μm und etwa 4 μm haben, etwa 1,45 μm.
  • Die erste Passivierungsschicht 211 kann auf dem ersten Substrat 203 über den ersten Metallisierungsschichten 205 und den ersten Kontaktstellen 207 ausgebildet werden. Die erste Passivierungsschicht 211 kann aus einem oder mehreren Dielektrika wie Siliziumoxid, Siliziumnitrid, Low-k-Dielektrika wie Kohlenstoff-dotierten Oxiden, Extremely-Low-k-Dielektrika wie porösem Kohlenstoff-dotiertem Siliziumdioxid, Kombinationen davon oder Ähnlichem hergestellt werden. Die erste Passivierungsschicht 211 kann durch ein Verfahren wie chemischer Gasphasenabscheidung (CVD) ausgebildet werden, obwohl jedes geeignete Verfahren verwendet werden kann, und kann eine Dicke zwischen etwa 0,5 μm und etwa 5 μm haben, etwa 9,25 KÅ.
  • Die ersten externen Anschlussteile 209 können so ausgebildet werden, dass sie leitende Bereiche für den Kontakt zwischen den ersten Kontaktstellen 207 und z. B. einer Umverteilungsschicht (RDL) 501 (in 2 nicht gezeigt, aber unten mit Bezug auf 5 gezeigt und beschrieben) bereitstellen. In einer Ausführungsform können die ersten externen Anschlussteile 209 leitende Säulen sein und können ausgebildet werden, indem anfangs ein Fotoresist (nicht gezeigt) über der ersten Passivierungsschicht 211 mit einer Dicke zwischen etwa 5 μm und etwa 20 μm ausgebildet wird, etwa 10 μm. Das Fotoresist kann so strukturiert werden, dass es Abschnitte der ersten Passivierungsschicht 211 freilegt, durch die sich die leitenden Säulen erstrecken. Nachdem es strukturiert wurde, kann das Fotoresist dann als Maske verwendet werden, um die erwünschten Abschnitte der ersten Passivierungsschicht 211 zu entfernen, wodurch diese Abschnitte der darunter liegenden ersten Kontaktstellen 207 freigelegt werden, mit denen die ersten externen Anschlussteile 209 in Kontakt gebracht werden.
  • Die ersten externen Anschlussteile 209 können in den Öffnungen von sowohl der ersten Passivierungsschicht 211 als auch dem Fotoresist ausgebildet werden. Die ersten externen Anschlussteile 209 können aus einem leitenden Material wie Kupfer ausgebildet werden, obwohl andere leitende Materialien wie Nickel, Gold, Lötmittel, Metalllegierungen, Kombinationen daraus oder Ähnliches auch verwendet werden können. Zusätzlich können die ersten externen Anschlussteile 209 durch ein Verfahren wie Elektroplattieren ausgebildet werden, bei dem ein elektrischer Strom durch die leitenden Abschnitte der ersten Kontaktstellen 207 geleitet wird, mit denen die ersten externen Anschlussteile 209 ausgebildet werden sollen, und die ersten Kontaktstellen 207 werden in eine Lösung getaucht. Die Lösung und der elektrische Strom scheiden z. B. Kupfer in den Öffnungen ab, um die Öffnungen des Fotoresist und die erste Passivierungsschicht 211 zu füllen und/oder zu überfüllen, wodurch die ersten externen Anschlussteile 209 ausgebildet werden. Überschüssiges leitendes Material und Fotoresist außerhalb der Öffnungen der ersten Passivierungsschicht 211 kann dann beispielsweise durch ein Veraschungsverfahren, ein chemisch-mechanisches Polier-(CMP)-Verfahren, Kombinationen daraus oder Ähnliches entfernt werden.
  • Wie ein Fachmann jedoch erkennen wird, ist das oben beschriebene Verfahren, um die ersten externen Anschlussteile 209 auszubilden, nur eine solche Beschreibung und soll die Ausführungsformen nicht auf dieses spezielle Verfahren beschränken. Im Gegenteil soll das beschriebene Verfahren nur beispielhaft sein, da jedes geeignete Verfahren zum Ausbilden der ersten externen Anschlussteile 209 auch verwendet werden kann. Alle geeigneten Verfahren sollen vollständig in dem Schutzumfang der vorliegenden Ausführungsformen enthalten sein.
  • Ein erster Die-Befestigungsfilm 217 kann auf einer gegenüberliegenden Seite des ersten Substrats 203 angeordnet sein, um zum Befestigen der ersten Halbleitervorrichtung 201 an die Polymerschicht 105 beizutragen. In einer Ausführungsform ist der erste Die-Befestigungsfilm 217 ein Epoxidharz, ein Phenolharz, Acrylkautschuk, Siliziumoxid-Füllmaterial oder eine Kombination daraus und wird durch eine Laminiertechnik aufgetragen. Jedes geeignete andere Material und Ausbildungsverfahren kann jedoch auch verwendet werden.
  • 3 zeigt das Anordnen der ersten Halbleitervorrichtung 201 an die Polymerschicht 105 und das Anordnen der zweiten Halbleitervorrichtung 301. In einer Ausführungsform kann die zweite Halbleitervorrichtung 301 ein zweites Substrat 303, zweite aktive Vorrichtungen (nicht einzeln gezeigt), zweite Metallisierungsschichten 305, zweite Kontaktstellen 307, eine zweite Passivierungsschicht 311, zweite externe Anschlussteile 309 und einen zweiten Die-Befestigungsfilm 317 umfassen. In einer Ausführungsform können das zweite Substrat 303, die zweiten aktiven Vorrichtungen, die zweiten Metallisierungsschichten 305, die zweiten Kontaktstellen 307, die zweite Passivierungsschicht 311, die zweiten externen Anschlussteile 309 und der zweite Die-Befestigungsfilm 317 dem ersten Substrat 203, den ersten aktiven Vorrichtungen, den ersten Metallisierungsschichten 205, den ersten Kontaktstellen 207, der ersten Passivierungsschicht 211, den ersten externen Anschlussteilen 209 und dem ersten Die-Befestigungsfilm 217 ähneln, wie sie oben mit Bezug auf 2 beschrieben sind, obwohl sie sich auch unterscheiden können.
  • In einer Ausführungsform können die ersten Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 auf der Polymerschicht 105 zwischen Verschiedenen der Durchkontaktierungen 111 oder der Referenz-Durchkontaktierungen 113 angeordnet werden. In einer Ausführungsform können die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 durch Pick-and-Place-Verfahren angeordnet werden. Jedes andere Verfahren zum Anordnen der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301 auf die Polymerschicht 105 kann jedoch auch verwendet werden.
  • 4 zeigt das Kapseln der Durchkontaktierungen 111, der Referenz-Durchkontaktierungen 113, der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. Das Kapseln kann in einer Formvorrichtung (in 4 nicht getrennt gezeigt) ausgeführt werden, die einen oberen Formabschnitt und einen unteren Formabschnitt umfasst, der von dem oberen Formabschnitt getrennt werden kann. Wenn der obere Formabschnitt so gesenkt wird, dass er an den unteren Formabschnitt anschließt, kann ein Formhohlraum für das erste Trägersubstrat 101, die Durchkontaktierungen 111, die Referenz-Durchkontaktierungen 113, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 ausgebildet werden.
  • Während des Kapselungsverfahrens kann der obere Formabschnitt angrenzend an den unteren Formabschnitt angeordnet werden, wodurch das erste Trägersubstrat 101, die Durchkontaktierungen 111, die Referenz-Durchkontaktierungen 113, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 in dem Formhohlraum eingeschlossen werden. Nachdem sie eingeschlossen wurden, können der obere Formabschnitt und der untere Formabschnitt eine luftdichte Versiegelung bilden, um das Einströmen und Ausströmen von Gasen aus dem Formhohlraum zu steuern. Nachdem sie versiegelt wurde, kann ein Kapselungsmaterial 401 in dem Formhohlraum angeordnet werden. Das Kapselungsmaterial 401 kann ein Formmasse-Harz wie Polyimid, PPS, PEEK, PES ein wärmebeständiges Kristallharz, Kombinationen daraus oder Ähnliches sein. Das Kapselungsmaterial 401 kann in dem Formhohlraum vor dem Ausrichten des oberen Formabschnitts und des unteren Formabschnitts angeordnet werden oder kann sonst in den Formhohlraum durch eine Einspritzöffnung eingespritzt werden.
  • Nachdem das Kapselungsmaterial 401 in den Formhohlraum so angeordnet wurde, dass das Kapselungsmaterial 401 das erste Trägersubstrat 101, die Durchkontaktierungen 111, die Referenz-Durchkontaktierungen 113, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 kapselt, kann das Kapselungsmaterial 401 ausgehärtet werden, um das Kapselungsmaterial 401 für einen optimalen Schutz zu härten. Während das genaue Aushärteverfahren mindestens teilweise von dem bestimmten Material abhängt, das für das Kapselungsmaterial 401 gewählt wird, kann in einer Ausführungsform, in der Formmasse als Kapselungsmaterial 401 gewählt wird, das Aushärten über ein Verfahren wie das Erwärmen des Kapselungsmaterials 401 auf zwischen etwa 100°C und etwa 130°C geschehen, etwa 125°C für etwa 60 Sek. bis etwa 3600 Sek., etwa 600 Sek. Zusätzlich können Initiatoren und/oder Katalysatoren in dem Kapselungsmaterial 401 vorgesehen sein, um das Aushärteverfahren besser zu steuern.
  • Wie ein Fachmann jedoch erkennen wird, ist das oben beschriebene Aushärteverfahren nur ein beispielhaftes Verfahren und soll die vorliegenden Ausführungsformen nicht beschränken. Andere Aushärteverfahren wie Bestrahlung oder sogar das Aushärten lassen des Kapselungsmaterials 401, um bei einer Umgebungstemperatur zu härten, kann auch verwendet werden. Jedes geeignete Aushärteverfahren kann verwendet werden und alle diese Verfahren sollen vollständig in dem Schutzumfang der hier beschriebenen Ausführungsformen enthalten sein.
  • 4 zeigt auch das Verdünnen des Kapselungsmaterials 401, um die Durchkontaktierungen 111, die Referenz-Durchkontaktierungen 113, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 für weitere Verarbeitung freizulegen. Das Verdünnen kann z. B. durch mechanisches Schleifen oder ein chemisch-mechanisches Polier-(CMP)-Verfahren erreicht werden, wobei chemische Ätzmittel und Schleifmittel verwendet werden, um mit dem Kapselungsmaterial 401, der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301 zu reagieren und sie wegzuschleifen, bis die Durchkontaktierungen 111, die Referenz-Durchkontaktierungen 113, die ersten externen Anschlussteile 209 (auf der ersten Halbleitervorrichtung 201) und die zweiten externen Anschlussteile 309 (auf der zweiten Halbleitervorrichtung 301) freigelegt wurden. Als solche kann die erste Halbleitervorrichtung 201, die zweite Halbleitervorrichtung 301, die Durchkontaktierungen 111 und die Referenz-Durchkontaktierungen 113 eine planare Oberfläche haben, die auch mit dem Kapselungsmaterial 401 plan ist.
  • Während jedoch das oben beschriebene CMP-Verfahren als eine beispielhafte Ausführungsform dargestellt wurde, soll sie nicht für die Ausführungsformen einschränkend sein. Jedes andere geeignete Verfahren kann verwendet werden, um das Kapselungsmaterial 401, die Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 zu verdünnen und die Durchkontaktierungen 111 freizulegen. Eine Abfolge von chemischen Ätzungen kann beispielsweise verwendet werden. Dieses Verfahren und jedes andere geeignete Verfahren kann verwendet werden, um das Kapselungsmaterial 401, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 zu verdünnen und alle diese Verfahren sollen vollständig in dem Schutzumfang der Ausführungsformen enthalten sein.
  • 5 zeigt das Ausbilden der RDL 501, um die erste Halbleitervorrichtung 201, die zweite Halbleitervorrichtung 301, die Durchkontaktierungen 111, die Referenz-Durchkontaktierungen 113 und die dritten externen Anschlussteile 505 unter einander zu verbinden. Indem die RDL 501 verwendet wird, um die ersten Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 unter einander zu verbinden, können die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 eine Pinzahl von mehr als 1000 haben.
  • In einer Ausführungsform kann die RDL 501 ausgebildet werden, indem anfänglich eine Keimschicht (nicht gezeigt) aus Titan-Kupfer-Legierung durch ein geeignetes Ausbildungsverfahren wie CVD oder Sputtern ausgebildet wird. Ein Fotoresist (auch nicht gezeigt) kann dann ausgebildet werden, um die Keimschicht zu bedecken, und das Fotoresist kann dann strukturiert werden, um die Abschnitte der Keimschicht freizulegen, die dort angeordnet sind, wo die RDL 501 liegen soll.
  • Nachdem das Fotoresist ausgebildet und strukturiert wurde, kann ein leitendes Material wie Kupfer auf der Keimschicht durch ein Abscheidungsverfahren wie Plattieren ausgebildet werden. Das leitende Material kann so ausgebildet werden, dass es eine Dicke zwischen etwa 1 μm und etwa 10 μm, etwa 5 μm hat. Während jedoch das Material und die Verfahren, die her beschrieben sind, geeignet sind, um das leitende Material auszubilden, sind diese Materialien nur beispielhaft. Alle geeigneten anderen Materialien wie AlCu oder Au und alle anderen geeigneten Ausbildungsverfahren wie CVD oder PVD können verwendet werden, um die RDL 501 auszubilden.
  • Nachdem das leitende Material ausgebildet wurde, kann das Fotoresist durch ein geeignetes Entfernungsverfahren wie Veraschung entfernt werden. Zusätzlich können nach dem Entfernen des Fotoresist die Abschnitte der Keimschicht, die von dem Fotoresist bedeckt waren, beispielsweise durch ein geeignetes Ätzverfahren mit dem leitenden Material als Maske entfernt werden.
  • 5 zeigt auch das Ausbilden einer dritten Passivierungsschicht 503 über der RDL 501, um Schutz und Isolation für die RDL 501 und die anderen darunter liegenden Strukturen zu bieten. In einer Ausführungsform kann die dritte Passivierungsschicht 503 aus Polybenzoxazole (PBO) sein, obwohl jedes andere geeignete Material wie Polyimid oder ein Polyimid-Derivat verwendet werden kann. Die dritte Passivierungsschicht 503 kann z. B. durch ein Rotationsbeschichtungsverfahren auf eine Dicke zwischen etwa 5 μm und etwa 25 μm angeordnet werden, etwa 7 μm, obwohl jedes geeignete Verfahren und jede geeignete Dicke auch verwendet werden können.
  • In einer Ausführungsform kann die Dicke der Struktur von der dritten Passivierungsschicht 503 zu der Polymerschicht 105 kleiner oder gleich etwa 200 μm sein. Indem diese Dicke so klein wie möglich gemacht wird, kann die Gesamtstruktur in verschiedenen Anwendungen mit geringer Größe verwendet werden, etwa Mobiltelefonen und Ähnlichem, während die erwünschte Funktionalität erhalten bleibt. Wie ein Fachmann jedoch erkennen wird, kann die genaue Dicke der Struktur zumindest teilweise von dem Gesamtdesign für die Einheit abhängen und als solche kann jede geeignete Dicke auch verwendet werden.
  • Zusätzlich wird die RDL 501 so ausgebildet, dass sie die Referenz-Durchkontaktierungen 113 mit einem der dritten externen Anschlussteile 505 (wobei nur eine einzige der Referenz-Durchkontaktierungen 113 tatsächlich so gezeigt ist, dass sie verbunden ist) verbunden wird. In einer Ausführungsform kann der eine der dritten externen Anschlussteile 113, der mit den Referenz-Durchkontaktierungen 113 verbunden ist, mit einer Referenzspannung (z. B. durch eine Leiterplatte, die nicht gezeigt ist) verbunden werden, obwohl jede geeignete Referenzvorspannung verwendet werden kann.
  • Zudem dient, während nur eine einzige RDL 501 in 5 gezeigt ist, dies der Klarheit und soll die Ausführungsformen nicht einschränken. Im Gegenteil kann jede geeignete Zahl von leitenden und Passivierungsschichten, etwa drei RDL-Schichten 501, ausgebildet werden, indem die oben beschriebenen Verfahren zum Ausbilden der RDL 501 wiederholt werden. Jede geeignete Zahl von Schichten kann verwendet werden.
  • 5 zeigt weiter das Ausbilden der dritten externen Anschlussteile 505, um einen elektrischen Kontakt mit der RDL 501 herzustellen. In einer Ausführungsform kann, nachdem die dritte Passivierungsschicht 503 ausgebildet wurde, eine Öffnung durch die dritte Passivierungsschicht 503 erstellt werden, indem Abschnitte der dritten Passivierungsschicht 503 entfernt werden, um zumindest einen Teil der darunter liegenden RDL 501 freizulegen. Die Öffnung stellt einen Kontakt zwischen der RDL 501 und den dritten externen Anschlussteilen 505 her. Die Öffnung kann durch ein geeignetes fotolithographisches Maskier- und Ätzverfahren ausgebildet werden, obwohl jedes geeignete Verfahren, um Abschnitte der RDL 501 freizulegen, verwendet werden kann.
  • In einer Ausführungsform können die dritten externen Anschlussteile 505 auf der RDL 501 über die dritte Passivierungsschicht 503 angeordnet werden und können ein Ball-Grid-Array (BGA) sein, der ein eutektisches Material wie Lötmittel umfasst, obwohl alle geeigneten Materialien auch verwendet werden können. Optional kann eine Under-Bump-Metallisierung zwischen den dritten externen Anschlussteilen 505 und der RDL 501 verwendet werden. In einer Ausführungsform, in der die dritten externen Anschlussteile 505 Lötkugeln sind, können die dritten externen Anschlussteile 505 durch ein Kugel-Tropfverfahren ausgebildet werden, etwa ein direktes Kugel-Tropfverfahren. Alternativ können die Lötkugeln ausgebildet werden, indem anfangs eine Schicht aus Zinn durch jedes geeignete Verfahren wie Verdampfung, Elektroplattieren, Drucken, Lotmitteltransfer ausgebildet wird und dann ein Aufschmelzen ausgeführt wird, um das Material in die gewünschte Bondhügelform zu formen. Nachdem die dritten externen Anschlussteile 505 ausgebildet wurden, kann ein Test gemacht werden, um sicherzustellen, dass die Struktur weiter verarbeitet werden kann.
  • 6A zeigt das Lösen des ersten Trägersubstrats 101 von der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. In einer Ausführungsform können die dritten externen Anschlussteile 505 und somit die Struktur einschließlich der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301 an einer Ringstruktur 601 angebracht werden. Die Ringstruktur 601 kann ein Metallring sein, der während und nach dem Ablöseverfahren Halt und Festigkeit für die Struktur bietet. In einer Ausführungsform werden die dritten externen Anschlussteile 505, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 an der Ringstruktur z. B. durch ein Ultraviolett-Band 603 befestigt, obwohl jeder andere geeignete Klebstoff oder Befestigungsmittel auch verwendet werden kann.
  • Nachdem die dritten externen Anschlussteile 505 und so die Struktur einschließlich der dritten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301 an der Ringstruktur 601 befestigt wurden, kann der erste Trägersubstrat 101 von der Struktur einschließlich der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301 z. B. durch ein thermisches Verfahren gelöst werden, um die Hafteigenschaften der Haftschicht 103 zu ändern. In einer bestimmten Ausführungsform wird eine Energiequelle wie ein Ultraviolett-(UV)-Laser, ein Kohlendioxid-(CO2)-Laser oder ein Infrarot-(IR)-Laser verwendet, um die Haftschicht 103 zu bestrahlen und zu erwärmen, bis die Haftschicht 103 zumindest einen Teil ihrer Hafteigenschaften verliert. Nachdem dies abgeschlossen ist, können das erste Trägersubstrat 101 und die Haftschicht 103 physisch getrennt und von der Struktur entfernt werden, die die dritten externen Anschlussteile 505, die erste Halbleitervorrichtung 201 und die zweite Halbleitervorrichtung 301 umfasst.
  • 6B zeigt eine weitere Ausführungsform zum Lösen des ersten Trägersubstrats 101 von der ersten Halbleitervorrichtung 201 und der zweiten Halbleitervorrichtung 301. In dieser Ausführungsform können die dritten externen Anschlussteile 505 an einem zweiten Trägersubstrat 605 z. B. durch einen ersten Klebstoff 607 befestigt werden. In einer Ausführungsform ähnelt das zweite Trägersubstrat 605 dem ersten Trägersubstrat 101, obwohl sich auch unterscheiden kann. Nachdem es befestigt wurde, kann die Haftschicht 103 bestrahlt werden und die Haftschicht 103 und das erste Trägersubstrat 101 können physisch entfernt werden.
  • Wendet man sich wieder einer Ausführungsform zu, in der die Ringstruktur 601 verwendet wird, zeigt 7 das Strukturieren der Polymerschicht 105, um erste Öffnungen 703 auszubilden und die Durchkontaktierungen 111 (mit der zugehörigen ersten Keimschicht 107) freizulegen. In einer Ausführungsform kann die Polymerschicht 105 z. B. durch ein Laser-Bohrverfahren strukturiert werden, bei dem ein Laser auf die Abschnitte der Polymerschicht 105 gerichtet wird, die entfernt werden sollen, um die darunter liegenden Durchkontaktierungen 111 freizulegen. Während des Laser-Bohrverfahrens kann die Bohrenergie im Bereich von 0,1 mJ bis etwa 60 mJ liegen und der Bohrwinkel zwischen etwa 0 Grad (rechtwinklig zu der Polymerschicht 105) und etwa 85 Grad zu der Senkrechten der Polymerschicht 105 liegen. In einer Ausführungsform kann das Strukturieren so ausgeführt werden, dass Öffnungen über den Durchkontaktierungen 111 so ausgebildet werden, dass sie eine Breite zwischen etwa 70 μm und etwa 300 μm haben, etwa 200 μm.
  • In einer weiteren Ausführungsform kann die Polymerschicht 105 strukturiert werden, indem anfänglich ein Fotoresist (in 7 nicht einzeln gezeigt) auf die Polymerschicht 105 aufgebracht wird und dann das Fotoresist einer strukturierten Energiequelle (z. B. einer strukturierten Lichtquelle) ausgesetzt wird, um eine chemische Reaktion auszulösen, wodurch eine physikalische Änderung in den Abschnitten des Fotoresist ausgelöst wird, die der strukturierten Lichtquelle ausgesetzt wurden. Ein Entwickler wird dann auf das freiliegende Fotoresist aufgebracht, um die physikalischen Änderungen zu nutzen und entweder den freiliegenden Abschnitt des Fotoresist oder die nicht belichteten Abschnitte des Fotoresist selektiv zu entfernen, abhängig von der erwünschten Struktur, und die darunter liegenden freiliegenden Abschnitte der Polymerschicht 105 werden z. B. durch ein Trockenätzverfahren entfernt. Jedes andere geeignete Verfahren zum Strukturieren der Polymerschicht 105 wie ein Plasmaätzen (PLDC) kann jedoch verwendet werden.
  • 8 zeigt das Anordnen von rückseitigen Kontaktstellen 801 in den ersten Öffnungen 703, um die jetzt freigelegten Durchkontaktierungen 111 zu schützen. In einer Ausführungsform können die rückseitigen Kontaktstellen 801 ein leitendes Material wie Lötpaste oder ein Organic Solderability Preservative (OSP) umfassen, obwohl jedes geeignete Material auch verwendet werden kann. In einer Ausführungsform können die rückseitigen Kontaktstellen 801 durch eine Schablone aufgebracht werden, obwohl jedes geeignete Aufbringungsverfahren auch verwendet werden kann, und dann aufgeschmolzen werden, um eine Bondhügelform auszubilden.
  • 8 zeigt zusätzlich ein optionales Eineben- oder Prägeverfahren, das auf die rückseitigen Kontaktstellen 801 angewendet werden kann. In einer Ausführungsform können die rückseitigen Kontaktstellen 801 physisch z. B. durch eine Schablone geformt werden, die um jede der rückseitigen Kontaktstellen 801 angeordnet wird, und durch eine Presse, die Druck ausübt, um die Abschnitte der rückseitigen Kontaktstellen 801 physisch zu deformieren und die obere Fläche der rückseitigen Kontaktstellen 801 einzuebnen.
  • 9 zeigt das Anordnen und Strukturieren einer optionalen rückseitigen Schutzschicht 901 über den rückseitigen Kontaktstellen 801, was die Grenzfläche zwischen den rückseitigen Kontaktstellen 801 und den Durchkontaktierungen 111 wirksam vor Feuchtigkeit versiegelt. In einer Ausführungsform kann die rückseitige Schutzschicht 901 aus einem Schutzmaterial wie PBO, Lötresist (SR), Laminatverbindungs-(LC)-Band, Ajinomoto-Build-Up-Film (ABF), nichtleitende Paste (NCP), nichtleitender Film (NCF), strukturierte Unterfüllung (PUF), Verkrümmungs-Verbesserungsklebstoff (WIA), flüssige Formmasse V9, Kombinationen daraus oder Ähnliches. Jedes andere geeignete Material kann jedoch auch verwendet werden. Die rückseitige Schutzschicht 901 kann durch ein Verfahren wie Siebdruck, Laminieren, Rotationsbeschichtung oder Ähnliches auf eine Dicke zwischen etwa 1 μm und etwa 100 μm aufgebracht werden.
  • 9 zeigt auch dass, nachdem die rückseitige Schutzschicht 901 angeordnet wurde, die rückseitige Schutzschicht 901 strukturiert werden kann, um die rückseitigen Kontaktstellen 801 freizulegen. In einer Ausführungsform kann das Strukturieren so ausgeführt werden, dass zweite Öffnungen 905 über den rückseitigen Kontaktstellen 801 ausgebildet werden, und die zweiten Öffnungen 905 können so ausgebildet werden, dass sie einen Durchmesser zwischen etwa 30 μm und etwa 300 μm haben, etwa 150 μm. In einer Ausführungsform kann die rückseitige Schutzschicht 901 strukturiert werden, indem anfänglich ein Fotoresist (in 9 nicht einzeln gezeigt) auf die rückseitige Schutzschicht 901 aufgebracht wird und dann das Fotoresist einer strukturierten Energiequelle (z. B. einer strukturierten Lichtquelle) ausgesetzt wird, um eine chemische Reaktion auszulösen, wodurch eine physikalische Änderung in diesen Abschnitten des Fotoresist ausgelöst wird, die der strukturierten Lichtquelle ausgesetzt wurden. Ein Entwickler wird dann auf das freiliegende Fotoresist aufgebracht, um die physikalischen Änderungen zu nutzen und entweder den freiliegenden Abschnitt des Fotoresist oder den nicht belichteten Abschnitt des Fotoresist selektiv zu entfernen, abhängig von der erwünschten Struktur, und die darunter liegenden freiliegenden Abschnitt der rückseitigen Schutzschicht 901 werden z. B. durch ein Trockenätzverfahren entfernt. Jedes andere geeignete Verfahren zum Strukturieren der rückseitigen Schutzschicht 901 kann jedoch verwendet werden.
  • 9 zeigt auch das Anordnen von vierten externen Anschlussteilen 903 in den Öffnungen der strukturierten rückseitigen Schutzschicht 901. In einer Ausführungsform können die vierten externen Anschlussteile 903 so ausgebildet werden, dass sie eine externe Verbindung zwischen den rückseitigen Kontaktstellen 801 und z. B. einem ersten Gehäuse 1000 und einem zweiten Gehäuse 1019 (in 9 nicht gezeigt, aber unten mit Bezug auf 10 gezeigt und beschrieben). Die vierten externen Anschlussteile 903 können Kontakthöcker wie Micro-Bumps oder Flip-Chip-(C4)-Bumps sein und können ein Material wie Zinn oder andere geeignete Materialien umfassen, etwa Lötpaste, Silber oder Kupfer. In einer Ausführungsform, in der die vierten externen Anschlussteile 903 Zinn-Lötkugeln sind, können die vierten externen Anschlussteile 903 ausgebildet werden, indem anfänglich eine Schicht aus Zinn durch jedes geeignete Verfahren wie Verdampfung, Elektroplattieren, Drucken, Lotmitteltransfer, das Anordnen von Lotkugeln etc. auf eine Dicke von z. B. etwa 100 μm ausgebildet wird. Nachdem eine Schicht aus Zinn auf der Struktur ausgebildet wurde, wird ein Aufschmelzen ausgeführt, um das Material in die erwünschte Bondhügelform zu bringen.
  • 10 zeigt das Verbinden der rückseitigen Kontaktstellen 801 mit einem ersten Gehäuse 1000. In einer Ausführungsform kann das erste Gehäuse 1000 ein drittes Substrat 1003, eine dritte Halbleitervorrichtung 1005, eine vierte Halbleitervorrichtung 1007 (mit der dritten Halbleitervorrichtung 1005 verbunden), dritte Kontaktstellen 1009 (zur elektrischen Verbindung mit den vierten externen Anschlussteilen 903) und ein zweites Kapselungsmaterial 1011 umfassen. In einer Ausführungsform kann das dritte Substrat 1003 z. B. ein Kapselungssubstrat sein, das interne Verbindungen (z. B. über Substrat-Durchkontaktierungen 1015) umfasst, um die dritte Halbleitervorrichtung 1005 und die vierte Halbleitervorrichtung 1007 mit den rückseitigen Kontaktstellen 801 zu verbinden.
  • Alternativ kann das dritte Substrat 1003 ein Interposer sein, der als Zwischensubstrat verwendet wird, um die dritte Halbleitervorrichtung 1005 und die vierte Halbleitervorrichtung 1007 mit den rückseitigen Kontaktstellen 801 zu verbinden. In dieser Ausführungsform kann das dritte Substrat 1003 z. B. ein Siliziumsubstrat, dotiert oder undotiert oder eine aktive Schicht eines Silizium-auf-Isolator-(SOI)-Substrats. Das dritte Substrat 1003 kann jedoch alternativ ein Glassubstrat, ein Keramiksubstrat, ein Polymersubstrat oder jedes andere Substrat sein, das eine geeignete Schutz- und/oder Verbindungsfunktionalität bietet. Diese und andere geeignete Materialien können alternativ für das dritte Substrat 1003 verwendet werden.
  • Die dritte Halbleitervorrichtung 1005 kann eine Halbleitervorrichtung sein, die für einen bestimmten Zweck entworfen ist, etwa ein Logik-Die, einen Zentralprozessoreinheit-(CPU)-Die, einen Speicher-Die (z. B. einen DRAM-Die), Kombinationen daraus oder Ähnliches. In einer Ausführungsform umfasst die dritte Halbleitervorrichtung 1005 integrierte Schaltungsvorrichtungen, etwa Transistoren, Kondensatoren, Induktoren, Widerstände, erste Metallisierungsschichten (nicht gezeigt) und Ähnliches, wie es für eine bestimmte Funktionalität gewünscht ist. In einer Ausführungsform ist die dritte Halbleitervorrichtung 1005 so entworfen und hergestellt, dass sie zusammen mit oder gleichzeitig mit der ersten Halbleitervorrichtung 201 funktioniert.
  • Die vierte Halbleitervorrichtung 1007 kann der dritten Halbleitervorrichtung 1005 ähneln. Die vierte Halbleitervorrichtung 1007 kann beispielsweise eine Halbleitervorrichtung sein, die für einen bestimmten Zweck (z. B. einen DRAM-Die) entworfen ist und integrierte Schaltungsvorrichtungen für eine erwünschte Funktionalität umfasst. In einer Ausführungsform ist die vierte Halbleitervorrichtung 1007 so entworfen, dass sie zusammen oder gleichzeitig mit der ersten Halbleitervorrichtung 201 und/oder der dritten Halbleitervorrichtung 1005 funktioniert.
  • Die vierte Halbleitervorrichtung 1007 kann mit der dritten Halbleitervorrichtung 1005 verbunden werden. In einer Ausführungsform ist die vierte Halbleitervorrichtung 1007 nur physisch mit der dritten Halbleitervorrichtung 1005 verbunden, etwa durch Verwendung eines Klebstoffs. In dieser Ausführungsform können die vierte Halbleitervorrichtung 1007 und die dritte Halbleitervorrichtung 1005 mit dem dritten Substrat 1003 z. B. durch Drahtverbindungen 1017 elektrisch verbunden sein, obwohl jede geeignete elektrische Verbindung verwendet werden kann.
  • Alternativ kann die vierte Halbleitervorrichtung 1007 mit der dritten Halbleitervorrichtung 1005 sowohl physisch als auch elektrisch verbunden sein. In dieser Ausführungsform kann die vierte Halbleitervorrichtung 1007 vierte externe Verbindungen (in 10 nicht getrennt gezeigt) umfassen, die mit fünften externen Verbindungen (in 10 auch nicht getrennt gezeigt) auf der dritten Halbleitervorrichtung 1005 verbunden sind, um die vierte Halbleitervorrichtung 1007 mit der dritten Halbleitervorrichtung 1005 zu verbinden.
  • Die dritten Kontaktstellen 1009 können auf dem dritten Substrat 1003 ausgebildet sein, um elektrische Verbindungen zwischen der dritten Halbleitervorrichtung 1005 und z. B. der vierten externen Verbindung 903 auszubilden. In einer Ausführungsform können die dritten Kontaktstellen 1009 über und in elektrischem Kontakt mit der elektrischen Leitungsführung (etwa über Substrat-Durchkontaktierungen 1015) in dem dritten Substrat 1003 ausgebildet werden. Die dritten Kontaktstellen 1009 können Aluminium umfassen, aber andere Materialien wie Kupfer können auch verwendet werden. Die dritten Kontaktstellen 1009 können durch ein Abscheidungsverfahren wie Sputtern ausgebildet werden, um eine Materialschicht (nicht gezeigt) auszubilden und Teile der Materialschicht können dann während geeigneter Verfahren (wie fotolithographisches Maskieren und Ätzen) entfernt werden, um die dritten Kontaktstellen 1009 auszubilden. Jedes andere geeignete Verfahren kann jedoch verwendet werden, um die dritten Kontaktstellen 1009 auszubilden. Die dritten Kontaktstellen 1009 können so ausgebildet werden, dass sie eine Dicke zwischen etwa 0,5 μm und etwa 4 μm haben, etwa 1,45 μm.
  • Das zweite Kapselungsmaterial 1011 kann verwendet werden, um die dritte Halbleitervorrichtung 1005, die vierte Halbleitervorrichtung 1007 und das dritte Substrat 1003 zu kapseln und zu schützen. In einer Ausführungsform kann das zweite Kapselungsmaterial 1011 eine Formmasse sein und kann durch eine Formvorrichtung (in 10 nicht gezeigt) angeordnet werden. Das dritte Substrat 1003, die dritte Halbleitervorrichtung 1005 und die vierte Halbleitervorrichtung 1007 können beispielsweise in einer Vertiefung der Formvorrichtung angeordnet werden und die Vertiefung kann hermetisch versiegelt werden. Das zweite Kapselungsmaterial 1011 kann in der Vertiefung angeordnet werden, entweder bevor die Vertiefung hermetisch versiegelt wird oder kann in die Vertiefung durch eine Einspritzöffnung eingespritzt werden. In einer Ausführungsform kann das zweite Kapselungsmaterial 1011 aus einem Formmasse-Harz wie Polyimid, PPS, PEEK, PES, ein wärmebeständiges Kristallharz, Kombinationen daraus oder Ähnliches bestehen.
  • Nachdem das zweite Kapselungsmaterial 1011 in der Vertiefung so angeordnet wurde, dass das zweite Kapselungsmaterial 1011 den Bereich um das dritte Substrat 1003 kapselt, können die dritte Halbleitervorrichtung 1005, die vierte Halbleitervorrichtung 1007 und das zweite Kapselungsmaterial 1011 ausgehärtet werden, um das zweite Kapselungsmaterial 1011 für einen optimalen Schutz zu härten. Während das genaue Aushärteverfahren zumindest teilweise von dem bestimmten Material abhängt, das für das zweite Kapselungsmaterial 1011 gewählt wird, kann in einer Ausführungsform, in der Formmasse als zweites Kapselungsmaterial 1011 gewählt wird, das Aushärten über ein Verfahren wie das Erwärmen des zweiten Kapselungsmaterials 1011 auf zwischen etwa 100°C und etwa 130°C, etwa 125°C für etwa 60 Sek. bis etwa 3000 Sek., etwa 600 Sek. durchgeführt werden. Zusätzlich können Initiatoren und/oder Katalysatoren in dem zweiten Kapselungsmaterial 1011 vorgesehen sein, um das Aushärteverfahren besser zu steuern.
  • Wie ein Fachmann jedoch erkennen wird, ist das oben beschriebene Aushärteverfahren nur ein beispielhaftes Verfahren und soll die Ausführungsformen nicht einschränken. Andere Aushärteverfahren wie Bestrahlen oder sogar das Aushärten lassen des Kapselungsmaterials 1011, um bei einer Umgebungstemperatur zu härten, kann verwendet werden. Jedes geeignete Aushärteverfahren kann verwendet werden und alle diese Verfahren sollen vollständig in dem Schutzumfang der hier beschriebenen Ausführungsformen enthalten sein.
  • Nachdem die vierten externen Verbindungen 903 ausgebildet wurden, werden die vierten externen Verbindungen 903 mit den rückseitigen Kontaktstellen 801 ausgerichtet und in physischen Kontakt gebracht und eine Verbindung wird hergestellt. In einer Ausführungsform beispielsweise, in der die vierten externen Verbindungen 903 Lötkontaktkugeln sind, kann der Verbindungsverfahren ein Aufschmelzverfahren umfassen, bei dem die Temperatur der vierten externen Verbindungen 903 auf einen Pegel gehoben werden, bei dem die vierten externen Verbindungen 903 sich verflüssigen und fließen, wodurch das erste Gehäuse 1000 mit den rückseitigen Kontaktstellen 801 verbunden wird, nachdem die vierten externen Verbindungen 903 sich wieder verfestigt haben.
  • Indem das erste Gehäuse 1000 (das z. B. ein DRAM-Gehäuse sein kann) über der ersten Halbleitervorrichtung 301 angeordnet wird, wird das erste Gehäuse 1000 über einem ersten Aufnahmebereich 1002 angeordnet, der so entworfen ist, dass er das erste Gehäuse 1000 aufnimmt. In einer Ausführungsform hat der erste Aufnahmebereich 1002 eine Größe und Form, die von der erwünschten Größe des ersten Gehäuses 1000 bestimmt wird, das auf dem ersten Aufnahmebereich 1002 angeordnet ist. Die Referenz-Durchkontaktierungen 113 liegen jedoch außerhalb des ersten Aufnahmebereichs 1002 in einer Richtung parallel zu einer Hauptfläche des Kapselungsmaterials 401, so dass das erste Gehäuse 1000 nicht direkt über den Referenz-Durchkontaktierungen 113 liegt.
  • 10 zeigt zusätzlich das Verbinden eines zweiten Gehäuses 1019 mit den rückseitigen Kontaktstellen 801. In einer Ausführungsform kann das zweite Gehäuse 1019 dem ersten Gehäuse 1000 ähneln und kann mit den rückseitigen Kontaktstellen 801 verbunden sein, wobei ähnliche Verfahren verwendet werden. Das zweite Gehäuse 1019 kann sich jedoch auch von dem ersten Gehäuse 1000 unterscheiden.
  • 10 zeigt auch das Anordnen eines Unterfüllungsmaterials 1021 zwischen dem ersten Gehäuse 1000, dem zweiten Gehäuse 1019 und der rückseitigen Schutzschicht 901. In einer Ausführungsform ist das Unterfüllungsmaterial 1021 ein Schutzmaterial, das verwendet wird, um das erste Gehäuse 1000, das zweite Gehäuse 1019 und die rückseitige Schutzschicht 901 vor operationalem und Umgebungsverschleiß zu schützen, etwa Verzerrung, die von der Erzeugung von Wärme während des Betriebs hervorgerufen wird. Das Unterfüllungsmaterial 1021 kann eingespritzt oder anders in dem Raum zwischen dem ersten Gehäuse 1000, dem zweiten Gehäuse 1019 und der rückseitigen Schutzschicht 901 ausgebildet werden und kann beispielsweise ein flüssiges Epoxid umfassen, das zwischen dem ersten Gehäuse 1000, dem zweiten Gehäuse 1019 und der rückseitigen Schutzschicht 901 eingebracht und dann ausgehärtet wird, um zu härten.
  • 11A–11B zeigen ein erstes Vereinzelungsverfahren (in 11A durch das gestrichelte Rechteck 1101 dargestellt), das verwendet wird, um mit dem Vereinzeln und Ausbilden einer ersten integrierten Fan-Out-Package-On-Package-(InFO-POP)-Struktur 1103 und einer zweiten integrierten Fan-Out-Package-On-Package-(InFO-POP)-Struktur 1105 (wobei 11B eine vergrößerte Ansicht des gestrichelten Rechtecks in 11A zeigt, das mit 1103 bezeichnet ist). In einer Ausführungsform kann das erste Vereinzelungsverfahren 1101 ausgeführt werden, indem ein Sägeblatt (nicht einzeln gezeigt) verwendet wird, um das Unterfüllungsmaterial 1021, die rückseitige Schutzschicht 901 und die Polymerschicht 105 zwischen den Durchkontaktierungen 111 und in einem Rißlinienbereich zu durchschneiden, der die erste InFO-POP-Struktur 1103 und die zweite InFO-POP-Struktur 1105 umgibt und auch um eine obere Fläche der Referenz-Durchkontaktierungen 113 freizulegen. Wie ein Fachmann jedoch erkennen wird, ist die Verwendung eines Sägeblatts für das erste Vereinzelungsverfahren 1101 nur eine beispielhafte Ausführungsform und soll nicht einschränken. Jedes Verfahren zum Ausführen des ersten Vereinzelungsverfahrens 1101, etwa die Verwendung einer oder mehrerer Ätzungen, kann verwendet werden. Diese Verfahren und alle anderen geeigneten Verfahren können verwendet werden, um die erste InFO-POP-Struktur 1103 zu vereinzeln.
  • Zusätzlich soll, während 11A unter Verwendung eines einzelnen Schnitts zum Freilegen von mehreren Referenz-Durchkontaktierungen 113 gezeigt ist, dies als Beispiel dienen und die Ausführungsformen nicht einschränken. Im Gegenteil kann jede geeignete Zahl von Schnitten, etwa ein Schnitt, um je eine der Referenz-Durchkontaktierungen 113 freizulegen, oder eine Kombination von Schnitten, die mehrere der Referenz-Durchkontaktierungen 113 freilegen, oder jede andere Kombination verwendet werden. Alle geeigneten Kombinationen von Schnitten, Ätzungen oder anderen Vereinzelungsverfahren sollen ganz in dem Schutzumfang der Ausführungsformen enthalten sein.
  • Betrachtet man 11B näher, bleiben die erste Keimschicht 107 und die Durchkontaktierungen 111 durch das Kapselungsmaterial 401 isoliert. Indem jedoch das erste Vereinzelungsverfahren 1101 verwendet wird, um die obere Fläche der Referenz-Durchkontaktierungen 113 freizulegen, kann das erste Vereinzelungsverfahren 1101 in einigen Ausführungsformen einen Teil der Referenz-Durchkontaktierungen 113 entfernen, was zu einer Differenz der Höhe zwischen den Referenz-Durchkontaktierungen 113 (und den Abschnitten des Kapselungsmaterials 401, die von dem ersten Vereinzelungsverfahren 1101 betroffen waren) und den Abschnitten des Kapselungsmaterials 401, die nicht von dem ersten Vereinzelungsverfahren 1101 betroffen waren, führt und zu dem Ausbilden einer anderen Höhe als die Durchkontaktierungen 111. Nachdem das erste Vereinzelungsverfahren 1101 beispielsweise ausgeführt wurde, können die Referenz-Durchkontaktierungen 113 eine erste Höhe H1 von zwischen etwa 80 und etwa 250 μm haben, etwa 120 μm, während das Kapselungsmaterial 401 eine zweite Höhe H2 haben kann, die größer als die erste Höhe H1 ist, etwa zwischen etwa 100 μm und etwa 300 μm, z. B. 150 μm. Zusätzlich kann, da die Durchkontaktierungen 111 die gleiche zweite Höhe H2 (siehe 4) haben können, die erste Höhe H1 der Referenz-Durchkontaktierungen 111 auch kleiner als die zweite Höhe H2 der Durchkontaktierungen 111 sein.
  • 12A–12B zeigen dass, nachdem eine obere Fläche der Referenz-Durchkontaktierungen 113 freigelegt wurde, eine Schutzbeschichtung 1201 über der ersten InFO-POP-Struktur 1103 ausgebildet werden kann und die zweite InFO-POP-Struktur 1105 und in physischem und elektrischem Kontakt mit der freigelegten oberen Fläche der Referenz-Durchkontaktierungen 113 (wobei 12B eine vergrößerte Ansicht des gestrichelten Rechtecks von 12A zeigt). In einer Ausführungsform kann die Schutzbeschichtung 1201 kann mehrere einheitliche Materialschichten umfassen, wobei die Dicke der Schichten relativ gleich bleibt, während alle Schichten den Umrissen der darunter liegenden Struktur folgt, auf der sie ausgebildet ist, um die erste InFO-POP-Struktur 1103 und die zweite InFO-POP-Struktur 1105 zu schützen, obwohl eine einzelne Materialschicht verwendet werden kann, wenn gewünscht.
  • In einer Ausführungsform ist die Schutzbeschichtung 1201 eine Mehrschichtstruktur, etwa eine Zweischichtstruktur oder eine Dreischichtstruktur mit einer Haftschicht 1203, einem hochleitfähigen Metall 1205 und einem Oxidationsschutzmaterial 1207. Die Haftschicht 1203 wird verwendet, um die Haftung des hochleitfähigen Metalls 1205 an der darunter liegenden ersten InFO-POP-Struktur 1103 und der zweiten InFO-POP-Struktur 1105 zu unterstützen. In einer Ausführungsform kann die Haftschicht 1203 ein leitendes Metall wie Titan sein, obwohl jedes geeignete leitende Material auch verwendet werden kann, das die Haftung des hochleitenden Metalls unterstützt. Die Haftschicht 1203 kann z. B. durch ein Abscheidungsverfahren wie physikalischer Gasphasenabscheidung (PVD), chemischer Gasphasenabscheidung (CVD), Atomlagenabscheidung (ALD), Sprühbeschichtung, stromloses Plattieren oder Ähnliches auf eine Dicke zwischen etwa 0,05 μm und etwa 5 μm ausgebildet werden, etwa 0,1 μm.
  • Nachdem die Haftschicht 1203 ausgebildet wurde, kann das hochleitende Metall 1205 so ausgebildet werden, dass der erwünschte Schutz für die erste InFO-POP-Struktur 1103 und die zweite InFO-POP-Struktur 1105 geboten wird. In einer Ausführungsform kann das hochleitende Metall 1205 ein Material wie Kupfer, Silber, eine Palladium/Kupfer-Legierung oder Ähnliches sein und kann auf eine Dicke zwischen etwa 2 μm und etwa 10 μm ausgebildet werden, etwa 6 μm. Das hochleitende Metall 1205 kann durch ein Verfahren wie PVD, CVD, ALD, Plattieren oder Sprühen ausgebildet werden.
  • Optional kann, wenn erwünscht, nachdem das hochleitende Metall 1205 ausgebildet wurde, das hochleitende Metall 1205 vor Oxidation geschützt werden, indem das Oxidationsschutzmaterial 1207 aufgebracht wird. In einer Ausführungsform kann das Oxidationsschutzmaterial 1207 ein Schutzmaterial wie Nickel sein, obwohl jedes andere geeignete Material wie SUS verwendet werden kann. Das Oxidationsschutzmaterial 1207 kann durch ein Verfahren wie PVD, CVD, ALD, Plattieren oder Ähnliches auf eine Dicke zwischen etwa 0,1 μm und etwa 15 μm abgeschieden werden, etwa 0,3 μm.
  • Während des Ausbildens der Schutzbeschichtung 1201 wird die Schutzbeschichtung 1201 in physischem und elektrischem Kontakt mit den freiliegenden oberen Flächen einer oder mehrerer der Referenz-Durchkontaktierungen 113 und in physischem Kontakt mit dem Kapselungsmaterial 401 und dem Unterfüllungsmaterial 1021 ausgebildet. Indem die Schutzbeschichtung 1201 in elektrischem Kontakt mit den Referenz-Durchkontaktierungen 113 ausgebildet wird, kann die Schutzbeschichtung 1201 mit der Referenzspannung (z. B. der Erdspannung) über die dritten externen Anschlussteile 505 verbunden werden. Als solche kann die Referenzspannung (z. B. die Erde) an die Schutzbeschichtung 1201 angelegt werden und zum Abschirmen der ersten InFO-POP-Struktur 1103 und der zweiten InFO-POP-Struktur 1105 breitragen.
  • 13 zeigt ein zweites Vereinzelungsverfahren (in 13 durch das gestrichelte Rechteck wiedergegeben, das mit 1301 bezeichnet ist), das verwendet werden kann, um die erste InFO-POP-Struktur 1103 von der zweiten InFO-POP-Struktur 1105 zu trennen (wobei das erste Gehäuse 1000 an einer integrierten Fan-Out-Gehäuse (InFO-Gehäuse) 1303 befestigt ist). Zusätzlich ist zur Klarheit die Schutzbeschichtung 1201 in 13 als einzelne Schicht und nicht als die Dreischichtenstruktur gezeigt, die in 12A–12B gezeigt ist. In einer Ausführungsform kann das zweite Vereinzelungsverfahren 1301 ausgeführt werden, indem ein Sägeblatt (nicht gezeigt) verwendet wird, um die Schutzbeschichtung 1201 und das Kapselungsmaterial 401 zwischen den Referenz-Durchkontaktierungen 113 zu durchschneiden, wodurch ein Abschnitt von einem anderen getrennt wird, um die erste InFO-POP-Struktur 1103 und die zweite InFO-POP-Struktur 1105 auszubilden. Wie ein Fachmann jedoch erkennen wird, ist die Verwendung eines Sägeblatts, um die erste InFO-POP-Struktur 1103 von der zweiten InFO-POP-Struktur 1105 zu trennen, nur eine beispielhafte Ausführungsform und soll nicht einschränken. Andere Verfahren zum Vereinzeln der ersten InFO-POP-Struktur 1103 und der zweiten InFO-POP-Struktur 1105 wie die Verwendung einer oder mehrerer Ätzungen, um die erste InFO-POP-Struktur 1103 von der zweiten InFO-POP-Struktur 1105 zu trennen, können entweder getrennt oder zusammen verwendet werden. Diese Verfahren und alle anderen geeigneten Verfahren können auch verwendet werden, um die erste InFO-POP-Struktur 1103 von der zweiten InFO-POP-Struktur 1105 zu trennen.
  • Indem die Referenz-Durchkontaktierungen 113 verwendet werden, um die Schutzbeschichtung 1201 mit einem Referenzpotential zu verbinden, kann eine einheitliche Schutzstruktur für eine InFO-POP erzeugt werden, ohne die InFO-Die-Größe zu vergrößern, indem eine zusätzliche Erd-Kontaktstelle beim Ausbilden der Durchkontaktierungen 111 hinzugefügt wird, ohne eine weitere Kugel am Rand des InFO-Dies (z. B. eine DRAM-Kugel am Rand des InFO-Dies). Zusätzlich gibt es, ohne dass eine Erd-Kontaktstelle vorgesehen ist, kein weiteres Verfahren zum Schleifen der Erd-Kontaktstelle während des Ausbildens, so dass zusätzliche Kosteneinsparungen erreicht werden können. Schließlich gibt es keine Notwendigkeit, eine Erdung an der vorderseitigen Umverteilungsschicht oder der rückseitigen Umverteilungsschicht nur für die einheitliche Schutzbeschichtung 1201 vorzusehen, was Probleme mit Seitenverhältnissen für die Schutzbeschichtung 1201 verringert.
  • 14A–14B zeigen eine weitere Ausführungsform, bei der, anstatt das sowohl das erste Vereinzelungsverfahren 1101 als auch das zweite Vereinzelungsverfahren 1301 zu verwenden, um die Referenz-Durchkontaktierungen 113 freizulegen und dann die erste InFO-POP-Struktur 1103 von der zweiten InFO-POP-Struktur 1105 zu trennen, ein einziges kombiniertes drittes Vereinzelungsverfahren (in 14A durch die gestrichelte Linie 1401 angezeigt) verwendet wird, um sowohl die erste InFO-POP-Struktur 1103 von der zweiten InFO-POP-Struktur 1105 zu trennen als auch eine Seitenwand der Referenz-Durchkontaktierungen 113 (wobei 14B eine vergrößerte Ansicht des gestrichelten Rechtecks in 14A zeigt, das mit 1403 bezeichnet ist) freizulegen. In dieser Ausführungsform kann das dritte Vereinzelungsverfahren 1401 dem ersten Vereinzelungsverfahren 1101 ähneln, etwa indem es ein Sägeverfahren ist.
  • Anstatt jedoch eine obere Fläche der Referenz-Durchkontaktierungen 113 freizulegen, wie oben mit Bezug auf 11A–11B beschrieben ist, legt das dritte Vereinzelungsverfahren 1401 eine Seitenwand der Referenz-Durchkontaktierungen 113 frei, entweder indem durch das Kapselungsmaterial 401 angrenzend an die Referenz-Durchkontaktierungen 113 geschnitten wird oder indem tatsächlich durch die Referenz-Durchkontaktierungen 113 selbst geschnitten wird. Alle geeigneten Verfahren zur Verwendung des dritten Vereinzelungsverfahrens 1401, um eine Seitenwand der Referenz-Durchkontaktierungen 113 freizulegen, ohne die obere Fläche der Referenz-Durchkontaktierungen 113 freizulegen (die von der Polymerschicht 105 bedeckt bleibt), kann verwendet werden.
  • 15A–15B zeigen das Ausbilden der Schutzbeschichtung 1201 über der ersten InFO-POP-Struktur 1103 und der zweiten InFO-POP-Struktur 1105, nachdem die Seitenwand der Referenz-Durchkontaktierungen 113 freigelegt wurde (wobei 15B eine vergrößerte Ansicht des gestrichelten Rechtecks in 15A zeigt, das mit 1504 bezeichnet ist). In dieser Ausführungsform werden, da die erste InFO-POP-Struktur 1103 und die zweite InFO-POP-Struktur 1105 schon ganz getrennt wurden, die ersten InFO-POP-Struktur 1103 und die zweite InFO-POP-Struktur 1105 auf eine erste Haltestruktur 1501 verschoben. Zusätzlich sind die dritten externen Anschlussteile 505 abgedeckt, um Kontakt zwischen der Schutzbeschichtung 1201 und den dritten externen Anschlussteilen 505 zu verhindern.
  • Betrachtet man 18B genauer, wird, da die obere Fläche und die Seitenwand der Referenz-Durchkontaktierungen 113 beide freigelegt werden, wenn die Schutzbeschichtung 1201 ausgebildet wird, die Schutzbeschichtung 1201 in physischer und elektrischer Verbindung mit sowohl der oberen Fläche als auch der freigelegten Seitenwand der Referenz-Durchkontaktierungen 113 stehen. Als solche wird die Referenzspannung, die an die Referenz-Durchkontaktierungen 113 (z. B. über die dritten externen Anschlussteile 505) auch an die Schutzbeschichtung 1201 angelegt, die nun die erste InFO-POP-Struktur 1103 und die zweite InFO-POP-Struktur 1105 bedeckt. Als solche kann die Referenzspannung (z. B. Erde) verwendet werden, um zum Schutz der ersten InFO-POP-Struktur 1103 und der zweiten InFO-POP-Struktur 1105 beizutragen.
  • 19 zeigt, dass ein viertes Vereinzelungsverfahren 1601 verwendet werden kann, um die erste InFO-POP-Struktur 1103 von der zweiten InFO-POP-Struktur 1105 zu trennen, nachdem die Schutzbeschichtung 1201 in dieser Ausführungsform aufgebracht wurde. In einer Ausführungsform kann das vierte Vereinzelungsverfahren 1601 dem zweiten Vereinzelungsverfahren 1301 ähneln, das oben mit Bezug auf 13 beschrieben ist. Das vierte Vereinzelungsverfahren 1601 kann beispielsweise aus einer Säge bestehen, um durch die Schutzbeschichtung 1201 zu schneiden und die erste InFO-POP-Struktur 1103 von der zweiten InFO-POP-Struktur 1105 zu trennen. Jedes geeignete Vereinzelungsverfahren kann jedoch verwendet werden.
  • Wie vorher erwähnt, kann, indem die Referenz-Durchkontaktierungen 113 verwendet werden, um die Schutzbeschichtung 1201 mit einem Referenzpotential zu verbinden, eine einheitliche Schutzstruktur für einen InFO-POP hergestellt werden, ohne gleichzeitig die InFO-Die-Größe zu vergrößern, indem eine zusätzliche Erd-Kontaktstelle beim Ausbilden der Durchkontaktierungen 111 hinzuzufügen und ohne noch eine weitere Kugel am Rand des InFO-Dies (z. B. einer DRAM-Kugel am Rand des InFO-Dies). Zusätzlich benötigt es ohne das Vorhandensein einer Erd-Kontaktstelle kein weiteres Verfahren zum Schleifen der Erd-Kontaktstelle während dem Ausbilden, so dass zusätzliche Kosteneinsparungen erreicht werden können. Schließlich ist es nicht nötig, dass eine Erdung an der vorderseitigen Umverteilungsschicht oder der rückseitigen Umverteilungsschicht nur für die einheitliche Schutzbeschichtung 1201 vorliegt, was alle Probleme mit den Seitenverhältnissen für die Schutzbeschichtung 1201 verringert.
  • 20 zeigt eine Draufsicht der Referenz-Durchkontaktierungen 113 und den Durchkontaktierungen 111, die in einem Halbleiterwafer mit mehreren Gehäusen 2001 ausgebildet sind, wobei vier der mehreren Gehäuse 2001 sich in einem mittleren Abschnitt von 20 berühren. In dieser Ausführungsform werden die Referenz-Durchkontaktierungen 113 mit einer Zylinderform ausgebildet (wie man in der runden Draufsicht sieht). Wie man sieht, werden die Referenz-Durchkontaktierungen 113 in einer Ecke jedes der einzelnen mehreren Gehäusen 2001 ausgebildet. Die Zylinderform der Referenz-Durchkontaktierungen 113 soll jedoch nicht einschränken und jede andere geeignete Form kann auch verwendet werden.
  • 21A–21B zeigen ein weiteres Beispiel einer Form, die für die Referenz-Durchkontaktierungen 113 verwendet werden kann. In dieser Ausführungsform können die Referenz-Durchkontaktierungen 113 als ein erster Grat 2101 mit einer ersten Erweiterung 2103 ausgebildet werden. In einer Ausführungsform kann der erste Grat 2101 einen runden Abschnitt 2105 umfassen, beispielsweise einen zweiten Durchmesser D2 zwischen etwa 70 μm und etwa 400 μm, z. B. 190 μm. Der erste Grat 2101 kann weiter die erste Erweiterung 2103 mit einer ersten Breite W1 zwischen etwa 50 μm und etwa 200 μm umfassen, z. B. 140 μm. In einer Ausführungsform kann sich die erste Erweiterung 1203 bis zu einem Rand der Halbleitervorrichtung mit einer ersten Länge L1 zwischen etwa 100 μm und etwa 350 μm erstrecken (bevor sie freigelegt wird), z. B. 200 μm.
  • 21B zeigt eine Draufsicht des ersten Grats 2101, der in benachbarten der Halbleitervorrichtungen eingebaut ist. Wie man sieht, können mehrere der ersten Grate 2101 erste Erweiterungen 2103 haben, die in Richtung auf einander erweitert sind, bevor die Vorrichtungen vereinzelt werden. Wenn die ersten Grate 2101 freigelegt werden (z. B. durch das erste Vereinzelungsverfahren 1101, das dritte Vereinzelungsverfahren 1401 oder eine Kombination daraus), können entweder der runde Abschnitt 2105 oder die erste Erweiterung 2103 oder beide freigelegt werden, um mit einer danach abgeschiedenen Schutzbeschichtung 1201 verbunden zu werden.
  • 22A–22B zeigen weitere Formen, die verwendet werden können, um die Referenz-Durchkontaktierungen 113 auszubilden. 22A zeigt einen zweiten Grat 2201, der dem ersten Grat 2101 darin ähnelt, dass der zweite Grat 2201 einen runden Abschnitt 2105 und die erste Erweiterung 2103 aufweist. Zusätzlich hat der zweite Grat 2201, wie in 22A gezeigt ist, zwei weitere Erweiterungen 2203, die sich im rechten Winkel zu der ersten Erweiterung 2103 erstrecken. In einer Ausführungsform können die beiden Erweiterungen 2203 die erste Breite W1 haben und sich von der ersten Erweiterung 2103 um eine zweite Länge L2 zwischen etwa 30 μm und etwa 200 μm erstrecken, z. B. 100 μm.
  • 22B zeigt eine rechtwinklige Form 2205, die statt dem ersten Grat 2101 oder dem zweiten Grat 2201 verwendet werden kann. In dieser Ausführungsform kann die Form eine zweite Gesamtbreite W2 zwischen etwa 100 μm und etwa 600 μm haben, z. B. 250 μm, und eine dritte Gesamtlänge zwischen etwa 100 μm und etwa 600 μm, z. B. 250 μm. Weiter kann in dieser Ausführungsform die rechtwinklige Form 2205 mit einer dritten Breite W3 zwischen etwa 70 μm und etwa 400 μm ausgebildet werden, z. B. 190 μm. Jede geeignete Form kann jedoch auch verwendet werden.
  • Weiter sollen, während vier Formen in der obigen Beschreibung detailliert beschrieben wurden, diese Beschreibungen beispielhaft sein und die Ausführungsformen nicht einschränken. Im Gegenteil können alle geeigneten Formen mit allen geeigneten Abmessungen auch verwendet werden. Alle diese Formen und Abmessungen sollen vollständig in dem Schutzumfang der Ausführungsformen enthalten sein.
  • In Übereinstimmung mit einer Ausführungsform ist eine Halbleitervorrichtung, die einen Halbleiter-Die umfasst, der in einem Kapselungsmaterial eingeschlossen ist, vorgesehen. Erste Durchkontaktierungen erstrecken sich durch das Kapselungsmaterial und sind von dem Halbleiter-Die durch das Kapselungsmaterial getrennt. Mindestens eine Referenz-Durchkontaktierung erstreckt sich durch das Kapselungsmaterial, wobei ein Anrissbereich den Halbleiter-Die, die ersten Durchkontaktierungen und die mindestens eine Referenz-Durchkontaktierung umgibt, wobei der Halbleiter-Die der einzige Halbleiter-Die in dem Anrissbereich ist. Eine zweite Halbleitervorrichtung ist mit den ersten Durchkontaktierungen elektrisch verbunden, ist aber nicht mit der mindestens einen Referenz-Durchkontaktierung elektrisch verbunden.
  • In Übereinstimmung mit einer weiteren Ausführungsform ist eine Halbleitervorrichtung, die einen Halbleiter-Die und eine erste Menge von Durchkontaktierungen umfasst, die von dem Halbleiter-Die durch ein Kapselungsmaterial getrennt sind, vorgesehen. Eine Referenz-Durchkontaktierung ist von dem Halbleiter-Die und der ersten Menge von Durchkontaktierungen durch das Kapselungsmaterial getrennt und eine Schutzbeschichtung ist in physischem Kontakt mit einer ersten Oberfläche der Referenz-Durchkontaktierung.
  • In Übereinstimmung mit noch einer Ausführungsform ist ein Herstellungsverfahren einer Halbleitervorrichtung vorgesehen, die das Kapseln eines Halbleiter-Dies, einer ersten Menge von Durchkontaktierungen und einer Referenz-Durchkontaktierung und einer Referenz-Durchkontaktierung mit einem Kapselungsmaterial umfasst. Die erste Menge von Durchkontaktierungen und die Referenz-Durchkontaktierung werden durch ein Planarisierungsverfahren auf einer ersten Seite des Halbleiter-Dies freigelegt. Die erste Menge von Durchkontaktierungen auf einer zweiten Seite des Halbleiter-Dies gegenüber der ersten Seite sind mit einem zweiten Halbleiter-Die verbunden und, nachdem die erste Menge von Durchkontaktierungen verbunden wurde, wird eine erste Oberfläche der Referenz-Durchkontaktierung durch ein Vereinzelungsverfahren freigelegt.
  • Das Vorangegangene beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleitervorrichtung, die Folgendes umfasst: einen Halbleiter-Die, der in einem Kapselungsmaterial gekapselt ist; erste Durchkontaktierungen, die sich durch das Kapselungsmaterial erstrecken und von dem Halbleiter-Die durch das Kapselungsmaterial getrennt sind; mindestens eine Referenz-Durchkontaktierung, die sich durch das Kapselungsmaterial erstreckt, wobei der Halbleiter-Die, die ersten Durchkontaktierungen und die mindestens eine Referenz-Durchkontaktierung Teil einer ersten integrierten Fan-Out-Package sind; und eine zweite Halbleitervorrichtung, die mit den ersten Durchkontaktierungen elektrisch verbunden ist, aber mit der mindestens einen Referenz-Durchkontaktierung nicht elektrisch verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, die weiter eine Schutzbeschichtung über der zweiten Halbleitervorrichtung umfasst, wobei die Schutzbeschichtung in physischem Kontakt mit der mindestens einen Referenz-Durchkontaktierung steht.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Schutzbeschichtung in physischem Kontakt mit einer oberen Fläche der mindestens einen Referenz-Durchkontaktierung steht.
  4. Halbleitervorrichtung nach Anspruch 2, wobei die Schutzbeschichtung in physischem Kontakt mit einer oberen Fläche der mindestens einen Referenz-Durchkontaktierung steht.
  5. Halbleitervorrichtung nach Anspruch 2, wobei die Schutzbeschichtung in physischem Kontakt mit sowohl der oberen Fläche als auch einer Seitenwand der mindestens einen Referenz-Durchkontaktierung steht.
  6. Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die mindestens eine Referenz-Durchkontaktierung eine Erd-Durchkontaktierung ist.
  7. Halbleitervorrichtung nach einem der vorangegangenen Ansprüche, wobei die zweite Halbleitervorrichtung ein DRAM-Gehäuse ist, das über einem DRAM-Bereich der ersten integrierten Fan-Out-Package liegt, wobei die Referenz-Durchkontaktierungen außerhalb des DRAM-Bereichs in einer Richtung liegt, die parallel zu einer Hauptfläche der ersten integrierten Fan-Out-Package ist.
  8. Halbleitervorrichtung, die Folgendes umfasst: einen Halbleiter-Die; eine erste Menge von Durchkontaktierungen, die von dem Halbleiter-Die durch ein Kapselungsmaterial getrennt sind; eine Referenz-Durchkontaktierung, die von dem Halbleiter-Die und der ersten Menge von Durchkontaktierungen durch das Kapselungsmaterial getrennt sind; und eine Schutzbeschichtung in physischem Kontakt mit einer ersten Oberfläche der Referenz-Durchkontaktierung.
  9. Halbleitervorrichtung nach Anspruch 8, wobei das Kapselungsmaterial eine erste Dicke hat und die Referenz-Durchkontaktierung eine zweite Dicke hat, die kleiner als die erste Dicke ist.
  10. Halbleitervorrichtung nach Anspruch 8 oder 9, wobei die Schutzbeschichtung sich über einen zweiten Halbleiter-Die erstreckt, wobei der zweite Halbleiter-Die in elektrischer Verbindung mit der ersten Menge von Durchkontaktierungen aber nicht in elektrischer Verbindung mit der Referenz-Durchkontaktierung steht.
  11. Halbleitervorrichtung nach einem Ansprüche 8 bis 10, wobei die Referenz-Durchkontaktierung eine Grat-Form mit einer ersten Erweiterung hat.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die Gratform eine zweite Erweiterung in einem rechten Winkel zu der ersten Erweiterung hat.
  13. Halbleitervorrichtung nach einem der Ansprüche 8 bis 12, wobei die Referenz-Durchkontaktierung eine Wandform in einem rechten Winkel innerhalb der Wandform hat.
  14. Halbleitervorrichtung nach einem der Ansprüche 8 bis 13, wobei die Schutzbeschichtung in physischem Kontakt mit einer zweiten Fläche der Referenz-Durchkontaktierung steht, die sich von der ersten Oberfläche der Referenz-Durchkontaktierung unterscheidet.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung; Kapseln eines Halbleiter-Dies, einer ersten Menge von Durchkontaktierungen und einer Referenz-Durchkontaktierung mit einem Kapselungsmaterial; Freilegen der ersten Menge von Durchkontaktierungen und der Referenz-Durchkontaktierung durch ein Planarisierungsverfahren auf eine erste Seite des Halbleiter-Dies; Verbinden der ersten Menge von Durchkontaktierungen auf einer zweiten Seite des Halbleiter-Dies gegenüber der ersten Seite mit einem zweiten Halbleiter-Die; und nach dem Verbinden der ersten Menge von Durchkontaktierungen, Freilegen einer ersten Oberfläche der Referenz-Durchkontaktierung durch ein Vereinzelungsverfahren.
  16. Verfahren nach Anspruch 15, wobei die erste Oberfläche eine obere Fläche der Referenz-Durchkontaktierung ist.
  17. Verfahren nach Anspruch 15, wobei die erste Oberfläche eine Seitenwand der Referenz-Durchkontaktierung ist.
  18. Verfahren nach einem der Ansprüche 15 bis 17, das weiter das Freilegen einer zweiten Oberfläche der Referenz-Durchkontaktierung durch ein Vereinzelungsverfahren umfasst, wobei die erste Oberfläche eine obere Fläche der Referenz-Durchkontaktierung ist und die zweite Oberfläche eine Seitenwand-Oberfläche der Referenz-Durchkontaktierung ist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, das weiter das Beschichten der ersten Oberfläche mit einer Schutzbeschichtung umfasst.
  20. Verfahren nach Anspruch 19, wobei das Verbinden der ersten Oberfläche mit der Schutzbeschichtung weiter Folgendes umfasst: Abscheiden einer Haftschicht; Abscheiden eines Leiters; und Abscheiden einer Anti-Oxidationsbeschichtung.
DE102015113437.3A 2015-07-15 2015-08-14 Halbleitervorrichtung und ihr Herstellungsverfahren Ceased DE102015113437A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/799,756 2015-07-15
US14/799,756 US9842826B2 (en) 2015-07-15 2015-07-15 Semiconductor device and method of manufacture

Publications (1)

Publication Number Publication Date
DE102015113437A1 true DE102015113437A1 (de) 2017-01-19

Family

ID=57629914

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102015113437.3A Ceased DE102015113437A1 (de) 2015-07-15 2015-08-14 Halbleitervorrichtung und ihr Herstellungsverfahren
DE102015017329.4A Active DE102015017329B3 (de) 2015-07-15 2015-08-14 Herstellungsverfahren einer Halbleitervorrichtung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102015017329.4A Active DE102015017329B3 (de) 2015-07-15 2015-08-14 Herstellungsverfahren einer Halbleitervorrichtung

Country Status (5)

Country Link
US (5) US9842826B2 (de)
KR (1) KR101822236B1 (de)
CN (1) CN106356340B (de)
DE (2) DE102015113437A1 (de)
TW (1) TWI603452B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205542769U (zh) * 2015-11-30 2016-08-31 奥特斯(中国)有限公司 电子装置和电子设备
US9953929B2 (en) 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding
US10224255B2 (en) * 2016-06-14 2019-03-05 Nxp Usa, Inc. Shielded and packaged electronic devices, electronic assemblies, and methods
US10332841B2 (en) * 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
TWI676259B (zh) * 2016-09-02 2019-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10103125B2 (en) 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
MY191544A (en) * 2016-12-27 2022-06-30 Intel Corp Multi-conductor interconnect structure for a microelectronic device
US10553542B2 (en) 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
KR20190004964A (ko) * 2017-07-05 2019-01-15 삼성전자주식회사 반도체 패키지
US10777265B2 (en) 2017-11-13 2020-09-15 International Business Machines Corporation Enhanced FDSOI physically unclonable function
DE102018111389A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10586763B2 (en) * 2017-11-15 2020-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10510595B2 (en) * 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10861710B2 (en) 2018-06-29 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices
KR102545473B1 (ko) 2018-10-11 2023-06-19 삼성전자주식회사 반도체 패키지
US11088094B2 (en) 2019-05-31 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Air channel formation in packaging process
TWI736344B (zh) * 2020-01-14 2021-08-11 力成科技股份有限公司 成批具背沉積式遮蔽層之半導體封裝結構及其製法
CN113053866B (zh) * 2020-03-30 2024-11-15 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11901307B2 (en) 2020-03-30 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
TWI775280B (zh) * 2021-01-20 2022-08-21 力晶積成電子製造股份有限公司 電容集成結構、電容單元及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110127654A1 (en) * 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof
US20140035156A1 (en) * 2012-08-03 2014-02-06 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor package
US20150108621A1 (en) * 2013-10-17 2015-04-23 Eduard J. Pabst Shielded device packages and related fabrication methods
US20150145141A1 (en) * 2013-11-22 2015-05-28 Invensas Corporation Multiple Bond Via Arrays of Different Wire Heights on a Same Substrate

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
CN101930969B (zh) 2009-06-22 2012-06-13 日月光半导体制造股份有限公司 具有电磁干扰防护罩的半导体封装件
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
EP2557597A4 (de) 2010-04-07 2014-11-26 Shimadzu Corp Strahlungsdetektor und verfahren zu seiner herstellung
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9484279B2 (en) 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8754514B2 (en) 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
KR101798571B1 (ko) 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
KR20130111780A (ko) 2012-04-02 2013-10-11 삼성전자주식회사 Ｅｍｉ 차폐부를 갖는 반도체 장치
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8890269B2 (en) * 2012-05-31 2014-11-18 Stmicroelectronics Pte Ltd. Optical sensor package with through vias
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9553059B2 (en) 2013-12-20 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Backside redistribution layer (RDL) structure
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9318442B1 (en) * 2014-09-29 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package with dummy vias
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110127654A1 (en) * 2009-11-27 2011-06-02 Advanced Semiconductor Engineering, Inc.., Semiconductor Package and Manufacturing Methods Thereof
US20140035156A1 (en) * 2012-08-03 2014-02-06 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor package
US20150108621A1 (en) * 2013-10-17 2015-04-23 Eduard J. Pabst Shielded device packages and related fabrication methods
US20150145141A1 (en) * 2013-11-22 2015-05-28 Invensas Corporation Multiple Bond Via Arrays of Different Wire Heights on a Same Substrate

Also Published As

Publication number Publication date
KR20170009674A (ko) 2017-01-25
KR101822236B1 (ko) 2018-01-25
US9842826B2 (en) 2017-12-12
US11776935B2 (en) 2023-10-03
TWI603452B (zh) 2017-10-21
US11387217B2 (en) 2022-07-12
US10840218B2 (en) 2020-11-17
US20180102345A1 (en) 2018-04-12
CN106356340B (zh) 2019-02-12
US20210074683A1 (en) 2021-03-11
CN106356340A (zh) 2017-01-25
US20190189594A1 (en) 2019-06-20
TW201703219A (zh) 2017-01-16
DE102015017329B3 (de) 2022-04-14
US20170018531A1 (en) 2017-01-19
US10170451B2 (en) 2019-01-01
US20220328457A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102015105990B4 (de) Halbleiterbauelement und Herstellungsverfahren
DE102018130254B4 (de) Vorrichtung umfassend einen Induktor und Verfahren zur Bildung derselben
DE102015116822B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102016116088A1 (de) Halbleitervorrichtung und Verfahren
DE102019117006A1 (de) Halbleitervorrichtung und verfahren zur herstellung
DE102015117881A1 (de) Packagestrukturen und Verfahren zu deren Bildung
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102014113698A1 (de) Kontaktstelle für Halbleitervorrichtung
DE102015110635A1 (de) Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102016100021A1 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102020119295B4 (de) Halbleiterbauelemente und verfahren zur herstellung
DE102014117649A1 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102018121879A1 (de) Halbleiter-Package und Verfahren
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R130 Divisional application to

Ref document number: 102015017329

Country of ref document: DE

R003 Refusal decision now final