CN102034769A - 电路基板以及半导体模块 - Google Patents

电路基板以及半导体模块 Download PDF

Info

Publication number
CN102034769A
CN102034769A CN2010105021307A CN201010502130A CN102034769A CN 102034769 A CN102034769 A CN 102034769A CN 2010105021307 A CN2010105021307 A CN 2010105021307A CN 201010502130 A CN201010502130 A CN 201010502130A CN 102034769 A CN102034769 A CN 102034769A
Authority
CN
China
Prior art keywords
conductor pin
metallic plate
electrode
circuit substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105021307A
Other languages
English (en)
Other versions
CN102034769B (zh
Inventor
塚田辉代隆
村木哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102034769A publication Critical patent/CN102034769A/zh
Application granted granted Critical
Publication of CN102034769B publication Critical patent/CN102034769B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Abstract

本发明提供一种电路基板(10)以及半导体模块，该电路基板(10)具有：用于与半导体元件(50)的集电极电连接的第一导体柱(31)；与第一导体柱(31)连接的第一金属板(11)；用于与半导体元件(50)的门电极(52)电连接的第二导体柱(32)；与第二导体柱(32)连接的第二金属板(12)；用于与半导体元件(50)的发射电极(53)电连接的第三导体柱(33)；以及与第三导体柱(33)连接的第三金属板(13)。

Description

电路基板以及半导体模块
技术领域
本发明涉及一种电路基板以及半导体模块，特别涉及用于安装在机动车电气安装品、信息装置和电气设备等中所使用的开关元件、以及例如功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：功率场效应晶体管)、GTO(Gate Turn Off Thyristor：可关断晶闸管)、功率晶体管、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)元件等功率型半导体元件等的电路基板和半导体模块。
背景技术
在安装在大电流、大电压的工作环境下所使用的IGBT(绝缘栅型双极晶体管)等半导体元件的情况下，除了要保持部件的稳定以外，还需要高散热性以及对重复热循环的耐久性。
例如在专利文献1中公开了具有用于提高散热性的导体柱的半导体模块。该半导体模块具备：具有多个贯通孔的绝缘基板(支撑基板)、配置于绝缘基板的贯通孔中的导体柱(铜销)以及安装于绝缘基板上的半导体元件。并且，使导体柱与半导体元件的电极电连接。
专利文献1：日本专利申请公开2006-237429号公报
但是，在现有技术中，在如对半导体元件施加高负载那样的情况下，绝缘性支撑基板的热容量低而热电阻高，因此无法使由半导体元件产生高温热量进行充分散热，出现了导致半导体元件破损或异常动作的问题。再有，由于配置了绝缘性支撑基板和导体柱，因此，由于支撑基板与导体柱的热膨胀系数不同而产生翘曲、由于热膨胀差而作用有交变应力，致使在支撑基板与导体柱相接合的接合部发生裂纹等，从而降低了电连接的长期可靠性。
发明内容
本发明就是为解决上述课题而提出的，其目的在于提供一种能够提高散热性并可获得长期的可靠性的电路基板以及半导体模块。
本发明涉及的电路基板用于安装至少具有第一电极、第二电极以及第三电极的半导体元件，该电路基板具有：第一导体柱，其用于与所述半导体元件的所述第一电极进行电连接；第一金属板，其与所述第一导体柱连接；第二导体柱，其用于与所述半导体元件的所述第二电极进行电连接；第二金属板，其与所述第二导体柱连接；第三导体柱，其用于与所述半导体元件的所述第三电极进行电连接；以及第三金属板，其与所述第三导体柱连接。
本发明的半导体模块具有所述电路基板和半导体元件，该半导体元件至少具有第一电极、第二电极以及第三电极，所述第一至第三金属板中的至少一个金属板被配置为与所述半导体元件对置，并经由所述第一～第三导体柱的至少一个与所述半导体元件进行电连接。
发明效果
根据本发明，电路基板由导体柱和金属板构成，因此，能够使由半导体元件产生的热高效地扩散。并且，由金属材料构成结构部件，因此，能够提供耐冲击、耐振动且具有较高的长期可靠性的电路基板以及半导体模块。
附图说明
图1A是表示本发明的实施方式涉及的半导体模块的图。
图1B是图1A中的X-X’剖视图。
图1C是图1A中的Y1-Y1’剖视图。
图1D是图1A中的Y2-Y2’剖视图。
图1E是将电路基板从图1A的半导体模块中分离出来的分解图。
图2A是本发明的实施方式涉及的导体柱的侧视图。
图2B是本发明的实施方式涉及的导体柱的俯视图。
图2C是表示本发明的实施方式涉及的导体柱的变形例的剖视图。
图2D是表示图2C中的导体柱与金属板接触的接触部的剖视图。
图2E是表示本发明的实施方式涉及的导体柱的变形例的端部的图。
图2F是图2E中的导体柱的俯视图。
图2G是图2F中的导体柱的A-A’剖视图。
图3A是用于说明将本发明的实施方式涉及的第一～第三金属板固定在模具夹具(metal mold jig)中的工序的剖视图。
图3B是图3A中的A-A’剖视图。
图3C是用于说明浇注本发明的实施方式涉及的固定树脂的工序的剖视图。
图3D是用于说明贯穿设置供本发明的实施方式涉及的第一～第三导体柱插入的孔的工序的剖视图。
图3E是用于说明准备本发明的实施方式涉及的第一夹具和第二夹具的工序的图。
图3F是用于说明将本发明的实施方式涉及的导体柱嵌入于孔中的工序的图。
图3G是用于说明拆卸本发明的实施方式涉及的第二夹具的工序的图。
图3H是用于说明本发明的实施方式涉及的加压冲压工序的图。
图3I是用于说明装载本发明的实施方式涉及的焊料球的工序的图。
图3J是用于说明形成本发明的实施方式涉及的加固树脂的工序的图。
图4A是用于说明制造本发明的实施方式涉及的散热器的第一工序的剖视图。
图4B是用于说明在图4A的工序之后的第二工序的剖视图。
图4C是用于说明在图4B的工序之后的第三工序的剖视图。
图4D是用于说明在图4C的工序之后的第四工序的剖视图。
图5A是用于说明制造本发明的实施方式涉及的半导体模块的工序的图。
图5B是从与图5A不同的视点来观察图5A的工序的图。
图6A是用于说明除了安装有IGBT元件以外还安装有FWD元件的本发明的实施方式涉及的半导体模块的图。
图6B是将电路基板从图6A的半导体模块中分离出来的分解图。
图7A是表示本发明的实施方式涉及的电路基板的第一变形例的剖视图。
图7B是表示本发明的实施方式涉及的电路基板的第二变形例的剖视图。
图7C是表示本发明的实施方式涉及的电路基板的第三变形例的剖视图。
图7D是表示本发明的实施方式涉及的电路基板的第四变形例的剖视图。
图7E是表示本发明的实施方式涉及的电路基板的第五变形例的剖视图。
图7F是表示本发明的实施方式涉及的电路基板的第六变形例的剖视图。
图7G是表示在图7F所示的电路基板中插入导体柱并用加固树脂覆盖电路基板的两个面的例子的剖视图。
图8A是用于说明将本发明的实施方式涉及的导体柱设置于夹具中的方法的变形例中的第一工序的图。
图8B是用于说明在图8A的工序之后的第二工序的图。
图9A是用于说明本发明的实施方式涉及的电路基板的制造方法的变形例中的第一工序的图。
图9B是用于说明在图9A的工序之后的第二工序的图。
图9C是用于说明在图9B的工序之后的第三工序的图。
图9D是用于说明在图9C的工序之后的第四工序的图。
图9E是用于说明在图9D的工序之后的第五工序的图。
图9F是用于说明在图9E的工序之后的第六工序的图。
图9G是用于说明在图9F的工序之后的第七工序的图。
图9H是用于说明在图9G的工序之后的第八工序的图。
图10A是用于说明形成本发明的实施方式涉及的第一金属板和第三金属板的方法的变形例的第一工序的图。
图10B是用于说明在图10A的工序之后的第二工序的图。
标号说明
10：电路基板；11：第一金属板；12：第二金属板；13：第三金属板；21：固定树脂；22：加固树脂；25：钎焊料；31：第一导体柱；32：第二导体柱；33：第三导体柱；31a～33a：孔；50：半导体元件；51：集电极(第一电极)；52：门电极(第二电极)；53：发射电极(第三电极)；54：衬垫；52a～54a：钎焊料；60：FWD元件；100：散热器；100a：基板；104：金属层；500：凸缘部；501a：头部；501b：脚部；501c：切口部；1000：半导体模块。
具体实施方式
以下，参照附图对本发明的实施方式涉及的电路基板以及半导体模块进行说明。
图1A表示本实施方式的半导体模块1000。另外，在图1A中，为了容易观察到电路基板10与半导体元件50之间的连接部分，以虚线表示第二金属板12并使其成为透视的。图1B是图1A中的X-X’剖视图，图1C是图1A中的Y1-Y1’剖视图，图1D是图1A中的Y2-Y2’剖视图。图1E示出了将电路基板10从半导体模块1000中分离出来，并以箭头表示导体柱31～33的连接部分。
如图1A～图1E所示，本实施方式的半导体模块1000具有电路基板10、半导体元件50和散热器100。半导体模块1000装载于例如FCHEV(燃料电池混合动力车)等HV(混合动力车)中，以应用到例如用于对来自蓄电池的电力的升压或用于控制电动机的开关元件中。但是，半导体模块1000的用途并不限定于此。半导体元件50例如是矩形板状的IGBT元件、GTO半导体开关元件等。此外，即使具有两个电极的半导体元件、例如高速二极管(FWD：Free Wheeling Diode)等，也能够采用同样的结构。
在半导体元件50的下表面设置有散热器100。由此，可提高散热性，减小半导体元件50的温度上升，并抑制破损、异常动作等。另一方面，在半导体元件50的上表面电连接有电路基板10。
电路基板10具有第一金属板11、第二金属板12、第三金属板13、绝缘性的固定树脂21、加固树脂22、第一导体柱31、第二导体柱32和第三导体柱33。在此，优选的是，第一～第三金属板11～13中的至少一个板被配置为与半导体元件50对置，并经由第一～第三导体柱31～33中的至少一个导体柱与半导体元件50电连接。在本实施方式中，第一～第三金属板11～13分别被配置为与半导体元件50对置，并经由第一～第三导体柱31～33中的任一个导体柱与半导体元件50电连接。
第一～第三金属板11～13的材料优选为具有高热传导率、高热容量的导体材料。优选第一～第三金属板11～13由Cu、Cu-Cr合金、Cu-Ni-Si合金和Cu-Fe合金当中的任一种构成，特别优选由其中的Cu构成。第一～第三金属板11～13也可以分别与其中的任一电极相连接，优选第二金属板12与半导体元件50的控制用电极(例如门电极52)相连接。在考虑到第二金属板12与IPM(Intelligent Power Module：智能功率模块)基板等控制板的安装性或者设计上的自由度时，优选比其他金属板(第一金属板11、第三金属板13)更具有导电性和柔性，例如优选金属箔、挠性配线板。但是，第一～第三金属板11～13的材料并不仅限于这些材料。如果第一～第三金属板11～13中的至少一个金属板比其他金属板更具有柔软性，则能够提高与控制板的安装性以及设计的自由度。
在本实施方式中，第一金属板11和第三金属板13分别由例如厚度约为1.0mm的铜板构成。在FCHEV(燃料电池混合动力车)等HV(混合动力车)中流通有非常大的电流，优选提高其热容量以便于散热。
另外，在本实施方式中，第二金属板12由例如厚度约为0.2mm的铜板构成。这样能够使第二金属板12具有柔性，也提高了安装性。
如图1B～图1D所示，固定树脂21以及加固树脂22用于固定例如第一～第三金属板11～13。固定树脂21配置于第一导体柱31与第二导体柱32之间、第二导体柱32与第三导体柱33之间、以及第三导体柱33与第一导体柱31之间，固定树脂21使第一～第三金属板11～13相互间机械性地连接并且电绝缘。加固树脂22覆盖了第一～第三金属板11～13和固定树脂21。
通过以上述的固定树脂21和加固树脂22进行固定，提高了第一～第三金属板11～13间的连结强度。通过同时使用固定树脂21和加固树脂22，能够进一步稳定地保持第一～第三金属板11～13和其他部件。此外，考虑到如果固定树脂21位于第一导体柱31与第二导体柱32之间、第二导体柱32与第三导体柱33之间、以及第三导体柱33与第一导体柱31之间当中的至少一个处，并将第一～第三金属板11～13中的至少两个金属板相互机械性地连接并进行电绝缘的话，则起到稳定地保持第一～第三金属板11～13等部件的效果。另外，考虑到如果用加固树脂22覆盖第一～第三金属板11～13中的至少一个金属板和固定树脂21的话，则起到进一步稳定地保持第一～第三金属板11～13和其他部件的效果。
在本实施方式中，固定树脂21和加固树脂22均由双马来酰亚胺三嗪树脂(BT树脂)构成。但并不仅限于此，固定树脂21和加固树脂22只要是具有绝缘性和耐热性的树脂即可。作为固定树脂21或加固树脂22的材料，可列举例如环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酰胺以及硅树脂等。优选固定树脂21由双马来酰亚胺三嗪树脂树脂、环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酰胺以及硅树脂当中的任一种树脂构成。另外，优选加固树脂22由双马来酰亚胺三嗪树脂树脂、环氧树脂、酚醛树脂、聚酰亚胺树脂，聚酰胺以及硅树脂当中的任一种树脂构成。但是，固定树脂21、加固树脂22可根据需要来形成，它们的形状、材料等可根据用途等来变更。
在固定树脂21以及第一～第三金属板11～13的预定位置形成有用于插入(例如嵌入)第一～第三导体柱31～33的孔31a、32a、33a。孔31a、32a、33a例如是贯通孔或有底孔。
第一～第三导体柱31～33分别与第一～第三金属板11～13相连接，还分别与半导体元件50的集电极51(第一电极)、门电极52(第二电极)以及发射电极53(第三电极)进行电连接。具体而言，第一、第二、第三导体柱31、32、33分别依次插入孔31a、32a、33a中。并且，钎焊料25分别配置于第一～第三导体柱31～33的一端。该钎焊料25也流入到第一～第三导体柱31～33与第一～第三金属板11～13接触的接触部(参照图2D)。由此，如图1B～图1D所示，第一～第三导体柱31～33的一端与第一～第三金属板11～13分别通过钎焊料25进行电连接。从连接强度以及电气特性等观点出发，优选第一导体柱31与第一金属板11之间的连接部、第二导体柱32与第二金属板12之间的连接部、以及第三导体柱33与第三金属板13之间的连接部中的至少一处连接部通过钎焊料来连接。优选第一～第三导体柱31～33分别与第一～第三金属板11～13嵌合。如果是这样的结构，则上述两者间能够以高可靠性连接起来。另外，优选加固树脂22覆盖第一～第三导体柱31～33的插入孔。因为这样能够防止钎焊料25发生剥离，并能够保持连接的可靠性。
第一～第三导体柱31～33的材质是任意的，但第一～第三导体柱31～33优选由Cu、Cu-Cr合金、Cu-Ni-Si合金、Cu-Fe合金、Al和Al合金当中的任一种构成，其中特别优选由Cu构成。另外，优选第一金属板11与第一导体柱31、第二金属板12与第二导体柱32、以及第三金属板13与第三导体柱33中的至少1组由彼此相同的材料构成。可以考虑以此来提高连接强度、电气特性等。
钎焊料25的种类是任意的，但钎焊料25优选为Sn-Cu系、Bi-Sn系、Sn-Pb系、Zn-Al系和Sn-Zn系中的任一种。
半导体元件50具有集电极51、门电极52和发射电极53。半导体元件50和衬垫54(spacer)安装于在散热器100所形成的金属层104上。衬垫54的材料只要是导体便可以是任意的材料，可以使用例如Cu或Cu合金等作为衬垫54的材料。进而，衬垫54还可以通过在由树脂、金属或者陶瓷构成的芯材上电镀铜等金属而形成。
集电极51与金属层104电连接，并经由衬垫54以及第一导体柱31与第一金属板11电连接。门电极52经由第二导体柱32与第二金属板12电连接。发射电极53经由第三导体柱33与第三金属板13电连接。第一～第三金属板11～13与半导体元件50的表面大致平行地进行配置。此外，衬垫54根据第一导体柱31的长度来设置，在导体柱长度不统一等情况下也可以不设置。
散热器100由基板100a和在基板100a的上下表面形成的金属层104构成。此外，在本实施方式中，金属层104形成于散热器100的两个面上，但并不仅限于此，金属层104也可以只形成于散热器100的上表面(安装侧表面)。
基板100a的材料优选具备高散热性的材料。在本实施方式中，基板100a由例如陶瓷(例如氮化铝：AlN，氮化硅：SiN；氧化铝：Al2O3；氧化铍：BeO等)构成。但是，基板100a的材料并不仅限于陶瓷等无机材料，也可以是例如树脂或金属等。并且，在基板100a由金属构成的情况下，也可以省去金属层104。
在散热器100上安装有半导体元件50。如上所述那样，金属层104经由衬垫54以及第一导体柱31与第一金属板11电连接。此外，在本实施方式中，仅仅安装侧的金属层104与第一金属板11电连接，但并不仅限于此，也可以是两个面的金属层104都与第一金属板11电连接。
图2A是第一～第三导体柱31～33的剖视图，图2B是第一～第三导体柱31～33的俯视图。第一～第三导体柱31～33分别具有凸缘部500、头部501a和脚部501b。此外，第一～第三导体柱31～33也可以根据需要改变形状。优选头部501a的长度与脚部501b的长度大致相等，但也不局限于此。
再有，如图2C所示，优选第一～第三导体柱31～33的凸缘部500的表面500、头部501a或脚部501b的表面501s包括凹凸面。这样一来，第一～第三导体柱31～33的表面积增大，如图2D所示，将第一～第三导体柱31～33插入于第一～第三金属板11～13的孔31a～33a(贯通孔)中，在形成钎焊料25时，第一～第三导体柱31～33与第一～第三金属板11～13之间的接触面积增大。其结果是，能够提高连接可靠性。
进而，如图2E～图2G所示，优选在第一～第三导体柱31～33的头部501a和脚部501b(各端部)中的一方或双方形成切口部501c。这样不仅增大了接触面积，而且可有效地供钎焊料回流(reflow)时排气用。
第一～第三导体柱31～33的粗细度也可以根据所连接的电极来改变。第一～第三导体柱31～33的粗细度也可以相互不同。例如，优选分别与供大电流流通的集电极51、发射电极53相连接的第一导体柱31、第三导体柱33的直径，小于与供较小电流流通的门电极52相连接的第二导体柱32的直径。这是因为，第一～第三导体柱31～33与半导体元件50之间的接触面积越小，则越不易形成裂缝，从而能够提高连接可靠性。进而，由于第一、第三导体柱31、33需要流通大电流，因此优选通过增加各导体柱的根数等来使第一、第三导体柱31、33的所有剖面积，大于与门电极52相连接的第二导体柱32的剖面积。由此，能够将第一、第三导体柱31、33的焦耳电阻抑制得较小。
优选第一～第三导体柱31～33从第一～第三金属板11～13突出的方向(第一～第三导体柱31～33的长度方向)相互平行。并且，优选第一～第三导体柱31～33的末端面也相互平行。这是因为，这样一来，在使散热器100与电路基板10平行配置的情况下，能够使半导体元件50以及衬垫54的表面与第一～第三导体柱31～33以直角相交。其结果是，不使第一～第三导体柱31～33的旋转方向的方向性一致，就能够将第一～第三金属板11～13与半导体元件50等连接起来。在本实施方式中，第一～第三导体柱31～33的突出方向均为Z方向(图1)，第一～第三导体柱31～33的末端面均为X-Y面(图1)。
在本实施方式中，第一～第三金属板11～13经由第一～第三导体柱31～33而与半导体元件50表面的导体(门电极52、发射电极53)及散热器100表面的导体(衬垫54)相连接。根据这样的结构，即使半导体模块1000超过了在高温中曝露使用的树脂的玻化转变温度，第一～第三金属板11～13也容易单独地使部件及金属板自身保持稳定。并且，第一～第三金属板11～13与树脂基板不同，不易保持热变形，不易一直保持变形后的状态。因此，即使在机动车等运输工具等受到振动、冲击的环境下，也能够期待稳定地保持部件等的效果。
以下，对电路基板10的制造方法进行说明。此外，图3A是沿金属板位置的剖视图，图3B是图3A中的A-A’剖视图。
如图3A以及图3B所示，将第一～第三金属板11～13配置于模具夹具1031的预定位置上，用模具夹具1032来固定第一～第三金属板11～13。接着，如图3C所示，从在模具夹具1031或1032设有的注入口(未图示)流入固定树脂21。并且，在进行加热且固化后，卸下模具夹具1031、1032。
接着，如图3D所示，在预定位置贯通设置用于插入第一～第三导体柱31～33的孔31a、32a、33a(仅图示孔32a、33a)。
然后，如图3E～图3G所示，使用第一夹具1011和第二夹具1012，将第一～第三导体柱31～33分别嵌入第一～第三金属板11～13中。
如图3E所示，准备第一夹具1011和第二夹具1012。第一夹具1011具有直径与第一～第三导体柱31～33的轴径同等或稍大的孔1011a。孔1011a相应地形成于用于嵌入第一～第三导体柱31～33的位置。第二夹具1012是用于将第一～第三导体柱31～33的凸缘部500(图2A)收纳于孔1012a中的夹具。如图3F所示，通过使第一夹具1011和第二夹具1012振动，从而使第一～第三导体柱31～33(仅图示第二、第三导体柱32、33)嵌入到孔1011a中。
如图3G所示，在卸下第二夹具1012后，如图3H所示，采用按压夹具1013对由固定树脂21所固定的第一～第三金属板11～13加压冲压。由此，将第一～第三导体柱31～33分别嵌入(压配合插入)到在第一～第三金属板11～13上分别形成的孔31a、32a、33a(参照图1B、图1C)中。其结果是使两者嵌合起来。
接着，如图3I所示，使用焊料掩模1014，将球状的钎焊料25(焊料球)装载于第一～第三导体柱31～33上。焊料掩模可以使用在与导体柱对应的位置穿孔的薄板材。另外，焊料球是通过使例如Sn-Cu系、Bi-Sn系、Sn-Pb系、Zn-Al系、Sn-Zn系等的钎焊料呈球状而形成的，根据钎焊料的需要量，其尺寸的选择范围约为几十μm～1mm。
然后，在卸下焊料掩模后在例如200～250℃下进行软熔回流(reflow)，由此使钎焊料25熔融后进入至孔31a、32a、33a的间隙中(图2D)。其结果是，能够使第一～第三金属板11～13与第一～第三导体柱31～33强固地连接起来。
其后，如图3J所示，在包括钎焊料25在内的金属板11～13整个面上形成加固树脂22。通过以上的处理，电路基板10制作完成。
接着，对散热器100的制造方法进行说明。
如图4A所示，准备由陶瓷构成的基板100a。接着，如图4B所示，在DG4～5kW的条件下例如用Ar等离子喷镀5～15分钟，在基板100a的两个面上依次形成由厚度为0.1μm的钛(Ti)构成的第一基底层102a、和由厚度为1.0μm的铜构成的第二基底层102b。由此，形成由第一基底层102a和第二基底层102b构成的基底层102。第一、第二基底层102a、102b分别形成为整体图案(ベタパタ一ン)。
接着，如图4C所示，在基底层102上的整个面上形成电镀膜104c。具体而言，例如将基板100a作为阴极，将铜板电极作为阳极而浸渍于硫酸铜溶液中，以3A/dm2的电流量进行30分钟的电解铜电镀。
然后，在电镀膜104c的预定位置形成抗蚀剂1021a。抗蚀剂形成电路图案。作为抗蚀剂，例如能够利用以耐酸性墨进行网板印刷的印刷法以及照相法等，该照相法是以感光剂或干膜等覆盖电镀膜104c的整个面，仅仅对导体图案部进行曝光并进行显影定影，从而残留耐酸性覆膜。
接着，如图4D所示，在基板100a的两侧通过蚀刻除去从抗蚀剂1021a露出的电镀膜104c和基底层102。由此，在基板100a的两侧形成金属层104a和基底层103，从而完成由上述的金属层104a和基底层103构成的金属层104。基底层103由第一基底层103a和第二基底层103b构成，并形成电路图案而非整体图案。作为铜的蚀刻液能够采用CuCl2溶液，在蚀刻Ti时能够采用氟硝酸溶液(氟∶硝酸∶水＝1∶1∶18)。通过以上的处理，完成了散热器100。
并且，如图5A(与图1B的剖面相对应)以及图5B(与图1C的剖面相对应)所示，借助钎焊料52a～54a将被装载于散热器100上的半导体元件50及衬垫54与电路基板10安装在一起，由此制作完成本发明的实施方式涉及的半导体模块1000。
第二、第三导体柱32、33与半导体元件50之间的连接以及第一导体柱31与衬垫54之间的连接使用了钎焊料52a～54a(图1B～图1D)。钎焊料52a～54a能够通过将第一～第三导体柱31～33的末端部浸渍于熔融有例如Sn-Cu系、Bi-Sn系、Sn-Pb系、Zn-Al系、Sn-Zn系等钎焊料的槽中而形成。另外，也可以在半导体元件50(门电极52、发射电极53)以及散热器100(衬垫54)上使用焊料球等来形成钎焊层。
本实施方式的制造方法适于半导体模块1000的制造。若采用这样的制造方法，可获得低成本且良好的半导体模块1000。
此外，并不仅仅局限于所述实施方式，也可以例如如下所示地变更实施。
也可以使用多个半导体元件。另外，也可以使用种类不同的多个半导体元件。例如如图6A、图6B所示，除了IGBT元件(半导体元件50)之外，还可以另外将FWD元件60并列安装于IGBT元件的发射器和集电器之间。FWD元件60的上表面与半导体元件50同样经由第一～第三导体柱31～33与第一～第三金属板11～13电连接。通过将FWD元件60与IGBT元件并列地配置，能够减轻由于IGBT元件的开关(switching)而产生的噪声(逆电流)。
在图6A、图6B例子中，在FWD元件60的第一面具有电极61，且在与第一面相反一侧的第二面具有电极62。FWD元件60被安装于在散热器100所形成的金属层104上。电极61经由第三导体柱33与第三金属板13电连接。电极62经由金属层104以及第一导体柱31与第一金属板11电连接。
以下，参照图7A～图7G，对电路基板10的变形例进行说明。图7A～图7G分别表示与图1C所示的剖面相对应的剖面。
如图7A所示，孔31a、32a、33a(仅图示孔32a、33a)也可以被设为不贯通固定树脂21的有底孔。在该情况下，固定树脂21能够起到加固树脂22所起的作用，从而能够降低工序数，并且能够防止钎焊料25(参照图1B、图1C)剥离，从而能够保持连接可靠性。
如图7B所示，在第一～第三金属板11～13中贯穿设置的用于嵌入第一～第三导体柱31～33的孔31a、32a、33a(参照图2D)，也可以是使第一～第三金属板11～13(仅图示第二、第三金属板12、13)露出的有底孔。并且，也可以使该有底孔与截面形状为T字型的导体柱32T、33T连接。这样一来，能够抑制第一～第三导体柱31～33发生倾斜，从而可使所述导体柱更可靠地与第一～第三金属板11～13电连接起来。
如图7C所示，也可以使用被固定树脂21、加固树脂22覆盖的部分的厚度与第一、第三金属板11、13的厚度大致相同的第二金属板12b，以代替第二金属板12。这样一来，使得第一～第三导体柱31～33可靠地形成于大致同一平面上，进而，能够提高第二导体柱32与第二金属板12b之间的接触面积。其结果是提高了第二导体柱32的连接可靠性。
另外，通过使第二金属板12b中被固定树脂21、加固树脂22覆盖的部分的厚度薄于第一、第三金属板11、13的厚度，能够使第二金属板12b具有柔性，还可提高其安装性。
也可以通过对金属板进行加工，利用与第一～第三金属板11～13同样的材料形成第一～第三导体柱31～33。例如如图7D所示，也可以对第二、第三金属板12c、13b进行加工，以与第二金属板12c相同的材料与第二金属板12c一体地形成第二导体柱32P，以与第三金属板13b相同的材料与第三金属板13b一体地形成第三导体柱33P。这样一来，无需实施在各金属板上形成插入用孔的工序以及导体柱插入工序等工序，这样能够削减工序数。
也可以使第一～第三金属板11～13的厚度全都一样。例如如图7E所示，也可以使用第二金属板12d以代替第二金属板12。这样一来，可使得第一～第三导体柱31～33可靠地形成于大致同一平面上，进而能够增大第二导体柱32与第二金属板12d之间的接触面积。其结果是，能够提高第二导体柱32的连接可靠性。另外，由于能够使固定树脂21的厚度形成得大致均匀，所以能够防止在热膨胀中出现裂纹、断裂。
例如如图7F所示，也可以利用固定树脂21将第二金属板12与第一、第三金属板11、13连接起来，并调整在第二金属板12下表面设有的固定树脂21的厚度，以使厚度与第一、第三金属板11、13大致一致。即，在该情况下，未在第一、第三金属板11、13上覆盖固定树脂21。其后，也可以如图7G所示，向孔31a～33a中分别插入第一～第三导体柱31～33，并用加固树脂22覆盖第二金属板12、固定树脂21、第一金属板11、以及第三金属板13的上下表面并将它们固定住。这样一来，使得第一～第三导体柱31～33可靠地形成于大致同一平面上，能够使第一～第三导体柱31～33的凸缘部500(图2A)与各金属板可靠地接触。其结果是，能够提高第一～第三导体柱31～33的连接可靠性。再有，由于能够使加固树脂22形成于第三金属板13的上下表面，因此能够提高强度。
第一～第三导体柱31～33的形状并不仅限于图2A～图2G所示的形状，可以是任意的形状。例如第一～第三导体柱31～33的形状也可以是多棱柱状。另外，第一～第三导体柱31～33的形状也可以是相互不同的形状。但是，通过将第一～第三导体柱31～33设为同一形状，更容易进行制造。
在第一～第三导体柱31～33具有相互不同的形状的情况下，采用例如如图8A以及图8B所示的方法将第一～第三导体柱31～33设置于夹具中。
在该方法中，首先如图8A所示，使用第二夹具1015将待除了第三导体柱33以外的第一、第二导体柱31、32插入的贯通孔堵塞，并将第三导体柱33立设于第一夹具1011中。接着，如图8B所示，使用第三夹具1016将待第一导体柱31插入的贯通孔(未图示)堵塞，并将第二导体柱32立设于第一夹具1011中。由此，在第一夹具1011的贯通孔当中的、除了待第一导体柱31插入的贯通孔以外的贯通孔中插入有第二、第三导体柱32、33，因而，最后将第一导体柱31插入于第一夹具1011的所剩余的贯通孔中。其结果是，使得第一～第三导体柱31～33全都被立设于第一夹具1011中。若采用这样的方法，能够将第一～第三导体柱31～33容易地设置于夹具中。但是并不仅限于这样的方法，也可以例如一边注意第一～第三导体柱31～33的朝向，一边将所述导体柱一根根地立设。
在上述实施方式中，能够对各部分的材质、尺寸等作任意变更。例如也可以使第一～第三金属板11～13的厚度彼此相同。固定树脂21、加固树脂22也可以具有相互不同的长度、形状。另外，第一～第三导体柱31～33的材料只要是导体，可以是任意的材料。例如也可以使用除铜以外的金属。
关于其他方面，电路基板10、半导体元件50、或散热器100等的构成(结构要素、尺寸、材质、形状、层数或配置等)，在不超出本发明主旨的范围内也能够作任意变更。例如电路基板10也可以具有四个以上的金属板。
上述实施方式的工序能够在不超出本发明主旨的范围内任意变更顺序。另外，也可以根据用途等，省去无必要的工序。
电路基板10也可以不使用模具夹具1031、1032(图3A～图3C)，而采用例如如图9A～图9H所示的方法来制造。图9A～图9H分别表示与图1C所示的剖面相对应的剖面。
在该方法中，如图9A所示，首先在下夹具1001上依次层叠脱模纸1002、加固树脂21a。
接着，如图9B所示，在加固树脂21a上层叠第一、第三金属板11、13(仅图示第三金属板13)。
再接着，如图9C所示，在第一金属板11与第三金属板13之间(参照图1A)层叠由多层构成的加固树脂层21b。
接着，如图9D所示，配置高度对齐用的衬垫1003，并在预定位置层叠第二金属板12。
接下来，如图9E所示，从上方层叠脱模纸1004并进行热压。其后，如图9F所示，卸下夹具1001和脱模纸1002、1004。
然后，如图9G所示，通过激光照射或锪孔加工等形成用于与第一～第三导体柱31～33的凸缘部500(图2A)接触的开口1012b。然后，形成导体柱插入用的孔31a、32a、33a(如图2D所示)。其后，经过上述的导体柱插入工序，如图9H所示地制成电路基板10。
第一金属板11以及第三金属板13也可以采用如图10A以及图10B所示的方法来形成。图10A以及图10B分别表示与图3A所示的剖面相对应的剖面。
在该方法中，如图10A所示，在使用由第一金属板11与第三金属板13一体成型的金属板14进行树脂固定后，如图10B所示，沿图10A中的B-B’剖面剖分金属板14，由此使第一金属板11与第三金属板13相互分离开。由于在分离前金属板14的强度较高，因此这样的方法在提高制造时的强度的方面较为有效。
以上对本发明的实施方式进行了说明，但对于因设计上的情况或其他因素而需要的各种修正或组合，应理解为已被包含在“权利要求书”部分所记载的发明中、或“具体实施方式”部分所记载的具体例相对应的发明范围内。
产业上的可利用性
本发明涉及的电路基板适于功率设备用的电路基板。本发明涉及的半导体模块适于在机动车电气安装品、信息装置和电气设备等中使用的开关元件、功率MOSFET、GTO、功率晶体管和IGBT元件等功率型半导体器件。

Claims (8)

1.一种电路基板，该电路基板用于安装至少具有第一电极、第二电极以及第三电极的半导体元件，其特征在于，
该电路基板具有：
第一导体柱，其用于与所述半导体元件的所述第一电极进行电连接；
第一金属板，其与所述第一导体柱连接；
第二导体柱，其用于与所述半导体元件的所述第二电极进行电连接；
第二金属板，其与所述第二导体柱连接；
第三导体柱，其用于与所述半导体元件的所述第三电极进行电连接；以及
第三金属板，其与所述第三导体柱连接。
2.根据权利要求1所述的电路基板，其特征在于，
该电路基板具有固定树脂，该固定树脂位于所述第一导体柱与所述第二导体柱之间、所述第二导体柱与所述第三导体柱之间、以及所述第三导体柱与所述第一导体柱之间当中的至少一处，该固定树脂将所述第一～第三金属板中的至少两个金属板机械性地连接并进行电绝缘。
3.根据权利要求2所述的电路基板，其特征在于，
该电路基板具有用于覆盖所述第一～第三金属板中的至少一个金属板和所述固定树脂的加固树脂。
4.根据权利要求1所述的电路基板，其特征在于，
所述第一金属板与所述第一导体柱、所述第二金属板与所述第二导体柱、以及所述第三金属板与所述第三导体柱当中的至少一组由彼此相同的材料构成。
5.根据权利要求1所述的电路基板，其特征在于，
在导体柱被插入到在金属板设有的贯通孔中的状态下，所述第一金属板与所述第一导体柱、所述第二金属板与所述第二导体柱、以及所述第三金属板与所述第三导体柱当中的至少一组相互连接起来。
6.根据权利要求1所述的电路基板，其特征在于，
所述第一～第三金属板中的至少一个金属板比其他金属板具有柔性。
7.一种半导体模块，其特征在于，
该半导体模块具有：
如权利要求1所述的电路基板；和
至少具备第一电极、第二电极以及第三电极的半导体元件，
所述第一～第三金属板中的至少一个金属板被配置为与所述半导体元件对置，并经由所述第一～第三导体柱中的至少一个导体柱与所述半导体元件电连接。
8.根据权利要求7所述的半导体模块，其特征在于，
所述第一～第三导体柱中的至少一个导体柱通过钎焊料与所述半导体元件电连接。
CN2010105021307A 2009-10-06 2010-09-30 电路基板以及半导体模块 Expired - Fee Related CN102034769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009232566A JP5500936B2 (ja) 2009-10-06 2009-10-06 回路基板及び半導体モジュール
JP2009-232566 2009-10-06

Publications (2)

Publication Number Publication Date
CN102034769A true CN102034769A (zh) 2011-04-27
CN102034769B CN102034769B (zh) 2012-07-25

Family

ID=43414033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105021307A Expired - Fee Related CN102034769B (zh) 2009-10-06 2010-09-30 电路基板以及半导体模块

Country Status (4)

Country Link
US (1) US8441806B2 (zh)
EP (1) EP2312916B1 (zh)
JP (1) JP5500936B2 (zh)
CN (1) CN102034769B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244066A (zh) * 2011-08-05 2011-11-16 株洲南车时代电气股份有限公司 一种功率半导体模块
CN109149221A (zh) * 2017-06-16 2019-01-04 株式会社自动网络技术研究所 电路单元
CN111937143A (zh) * 2018-03-29 2020-11-13 西门子股份公司 半导体组件和用于制造半导体组件的方法
CN112913009A (zh) * 2019-04-10 2021-06-04 新电元工业株式会社 半导体装置以及引线框材料

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5551920B2 (ja) * 2009-11-24 2014-07-16 イビデン株式会社 半導体装置及びその製造方法
JP5581043B2 (ja) * 2009-11-24 2014-08-27 イビデン株式会社 半導体装置及びその製造方法
KR20120007839A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
JP5855863B2 (ja) * 2011-07-14 2016-02-09 イビデン株式会社 実装用基板、及び電子デバイス
JP5887901B2 (ja) 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9786587B2 (en) 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
DE102013225805A1 (de) * 2013-12-12 2015-06-18 Continental Automotive Gmbh Verfahren zum Herstellen einer Baugruppe und Baugruppe
DE102014101238A1 (de) * 2014-01-31 2015-08-06 Hs Elektronik Systeme Gmbh In Leiterplatten eingebettetes Leistungsmodul
JP6330436B2 (ja) * 2014-04-01 2018-05-30 富士電機株式会社 パワー半導体モジュール
JP6123738B2 (ja) * 2014-06-06 2017-05-10 富士電機株式会社 半導体装置
JP6244272B2 (ja) * 2014-06-30 2017-12-06 株式会社日立製作所 半導体装置
US9397023B2 (en) * 2014-09-28 2016-07-19 Texas Instruments Incorporated Integration of heat spreader for beol thermal management
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
JP6634778B2 (ja) * 2015-11-06 2020-01-22 富士電機株式会社 半導体装置及びその製造方法
JP2017168590A (ja) 2016-03-15 2017-09-21 富士電機株式会社 半導体装置
US10438922B2 (en) * 2016-06-06 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mounting components in semiconductor fabrication process
FR3058565B1 (fr) * 2016-11-08 2018-11-02 Valeo Systemes De Controle Moteur Module electronique de puissance, equipement electrique et compresseur de suralimentation electrique comprenant un tel module electronique de puissance
CN110944447A (zh) * 2019-10-28 2020-03-31 汕头凯星印制板有限公司 一种金属化孔嵌入铜柱导强电线路板及其制造工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183224A (ja) * 1998-12-17 2000-06-30 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JP2004172163A (ja) * 2002-11-15 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN1625805A (zh) * 2002-02-06 2005-06-08 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
CN101197340A (zh) * 2004-03-15 2008-06-11 雅马哈株式会社 半导体元件及其晶片级芯片尺寸封装
JP2008141020A (ja) * 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2009088469A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd 印刷回路基板及びその製造方法
CN101542722A (zh) * 2007-04-10 2009-09-23 揖斐电株式会社 中继基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538989B1 (fr) * 1982-12-30 1985-10-04 Thomson Csf Structure d'assemblage de circuits electroniques complexes, et procede d'amelioration de la fiabilite d'un tel assemblage
JPH02122556A (ja) * 1988-10-31 1990-05-10 Nec Corp 半導体装置の実装方法
US6359331B1 (en) * 1997-12-23 2002-03-19 Ford Global Technologies, Inc. High power switching module
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP3561747B2 (ja) * 2001-03-30 2004-09-02 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造
US6819570B2 (en) * 2002-02-07 2004-11-16 Anden Co., Ltd. Circuit board with lead frame
JP2004186629A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3960230B2 (ja) 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP4613077B2 (ja) * 2005-02-28 2011-01-12 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
US7030317B1 (en) * 2005-04-13 2006-04-18 Delphi Technologies, Inc. Electronic assembly with stacked integrated circuit die
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP4285470B2 (ja) * 2005-11-11 2009-06-24 株式会社デンソー 半導体装置
JP2007235004A (ja) 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
JP2009064908A (ja) * 2007-09-05 2009-03-26 Ibiden Co Ltd 配線基板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183224A (ja) * 1998-12-17 2000-06-30 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
CN1625805A (zh) * 2002-02-06 2005-06-08 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
JP2004172163A (ja) * 2002-11-15 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN101197340A (zh) * 2004-03-15 2008-06-11 雅马哈株式会社 半导体元件及其晶片级芯片尺寸封装
JP2008141020A (ja) * 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
CN101542722A (zh) * 2007-04-10 2009-09-23 揖斐电株式会社 中继基板
JP2009088469A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd 印刷回路基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244066A (zh) * 2011-08-05 2011-11-16 株洲南车时代电气股份有限公司 一种功率半导体模块
CN109149221A (zh) * 2017-06-16 2019-01-04 株式会社自动网络技术研究所 电路单元
CN109149221B (zh) * 2017-06-16 2020-07-07 株式会社自动网络技术研究所 电路单元
CN111937143A (zh) * 2018-03-29 2020-11-13 西门子股份公司 半导体组件和用于制造半导体组件的方法
CN112913009A (zh) * 2019-04-10 2021-06-04 新电元工业株式会社 半导体装置以及引线框材料

Also Published As

Publication number Publication date
JP5500936B2 (ja) 2014-05-21
EP2312916B1 (en) 2014-12-31
US8441806B2 (en) 2013-05-14
EP2312916A3 (en) 2012-07-18
CN102034769B (zh) 2012-07-25
JP2011082303A (ja) 2011-04-21
US20110080714A1 (en) 2011-04-07
EP2312916A2 (en) 2011-04-20

Similar Documents

Publication Publication Date Title
CN102034769B (zh) 电路基板以及半导体模块
EP1842403B1 (en) Electrical power substrate
US8525214B2 (en) Semiconductor chip assembly with post/base heat spreader with thermal via
US8531024B2 (en) Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
KR101991917B1 (ko) 모터 차량들을 위한 회로 배치 및 회로 배치의 이용
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
US20090273092A1 (en) Semiconductor module having an interconnection structure
US20060033112A1 (en) Substrate for light emitting diodes
US20190198424A1 (en) Power module with built-in power device and double-sided heat dissipation and manufacturing method thereof
US20090314522A1 (en) Printed Circuit Board With Additional Functional Elements, Method of Production and Use
CN103426989B (zh) 半导体发光器件及其制造方法、发光模块和照明设备
TW200419740A (en) Light emitting diode and package scheme and method thereof
CN100393183C (zh) 电路形成基板制造方法
TW201117332A (en) Semiconductor chip assembly with post/base heat spreaderand substrate
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
KR20130120385A (ko) 기판 및 적어도 하나의 전력반도체 부품용 기판의 제조방법
US9203009B2 (en) Electrode module for LED lamp
WO2008141500A1 (en) A circuit board for heat dispersion
CN105914283A (zh) 散热基板、功率模块及制备散热基板的方法
US20100149805A1 (en) Led lighting laminate with integrated cooling
CN220604678U (zh) 一种功率模块
TW201036212A (en) Semiconductor chip set
CN105744723A (zh) 反光高导热金属基印刷电路板及其应用
JP2008226920A (ja) パワーモジュールの接続構造
CN105304512A (zh) 用于制造功率模块的方法以及功率模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20190930

CF01 Termination of patent right due to non-payment of annual fee