KR20190077935A - 칩 전자부품 - Google Patents
칩 전자부품 Download PDFInfo
- Publication number
- KR20190077935A KR20190077935A KR1020170179517A KR20170179517A KR20190077935A KR 20190077935 A KR20190077935 A KR 20190077935A KR 1020170179517 A KR1020170179517 A KR 1020170179517A KR 20170179517 A KR20170179517 A KR 20170179517A KR 20190077935 A KR20190077935 A KR 20190077935A
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic body
- insulation resistance
- magnetic powder
- layer
- resistance layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 239000006247 magnetic powder Substances 0.000 claims abstract description 66
- 238000007747 plating Methods 0.000 claims abstract description 33
- 238000009413 insulation Methods 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 26
- 239000010949 copper Substances 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 4
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 22
- 229920005989 resin Polymers 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 11
- 239000000696 magnetic material Substances 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- -1 acryl Chemical group 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003373 anti-fouling effect Effects 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000002706 hydrostatic effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920001451 polypropylene glycol Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000003669 anti-smudge Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000790 scattering method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
- H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
- H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
- H01F1/0302—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity characterised by unspecified or heterogeneous hardness or specially adapted for magnetic hardness transitions
- H01F1/0311—Compounds
- H01F1/0313—Oxidic compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/24—Magnetic cores
- H01F27/255—Magnetic cores made from particles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
- H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/36—Electric or magnetic shields or screens
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
- H01F3/10—Composite arrangements of magnetic circuits
- H01F2003/106—Magnetic circuits using combinations of different magnetic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
- H01F27/36—Electric or magnetic shields or screens
- H01F27/366—Electric or magnetic shields or screens made of ferromagnetic material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
본 발명의 일 실시형태에 따른 제1 금속 자성체 분말을 포함하는 자성체 본체; 상기 자성체 본체 내부에 매설된 내부 코일부; 및 상기 자성체 본체의 상면 및 하면에 배치되고, 산화 피막을 가지는 제2 금속 자성체 분말을 포함하는 절연 저항층;을 포함하는 칩 전자부품을 제공한다.
Description
본 발명은 칩 전자부품에 관한 것이다.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자이다.
박막형 인덕터는 도금으로 내부 코일부를 형성한 후, 자성체 분말 및 수지를 혼합시킨 자성체 분말-수지 복합체를 경화하여 자성체 본체를 제조하고, 자성체 본체의 외측에 외부전극을 형성하여 제조한다.
본 발명이 해결하고자 하는 과제는 외부전극 형성 시 칩 전자부품의 표면에서 발생하는 도금 번짐을 방지할 수 있는 칩 전자부품 및 그 제조방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 과전압 유입 시 칩 전자부품의 특성 열화 및 소자 파괴를 방지할 수 있는 칩 전자부품 및 그 제조방법을 제공하는 것에 있다.
본 발명의 일 실시형태는 제1 금속 자성체 분말을 포함하는 자성체 본체, 상기 자성체 본체 내부에 매설된 내부 코일부, 및 상기 자성체 본체의 상면 및 하면에 배치되고 산화 피막을 가지는 제2 금속 자성체 분말을 포함하는 절연 저항층을 포함하는 칩 전자부품을 제공한다.
본 발명의 일 실시형태는 제1 금속 자성체 분말을 포함하는 자성체 본체, 상기 자성체 본체 내부에 매설된 내부 코일부, 및 상기 자성체 본체의 상면 및 하면에 배치된 절연 저항층을 포함하고, 상기 절연 저항층은 코어 및 상기 코어를 둘러싼 산화 피막을 가지는 제2 금속 자성체 분말을 포함하고, 상기 제1 금속 자성체 분말의 D50과 상기 제2 금속 자성체 분말의 D50은 동일한 칩 전자부품을 제공한다.
본 발명의 일 실시형태에 의하면, 도금 시 칩 전자부품의 표면에서 발생하는 도금 번짐을 방지할 수 있다.
본 발명의 일 실시형태에 의하면, 과전압 유입 시 칩 전자부품의 특성 열화 및 소자 파괴를 방지할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 1의 -Ⅱ'선에 의한 단면도이다.
도 4는 도 2의 'A' 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 5는 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 단면도이다.
도 6은 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 평면도이다.
도 7은 도 6의 II-II'선에 의한 단면도이다.
도 8은 도 7의 'B' 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 9는 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 평면도이다.
도 10은 본 발명의 일 실시형태에 따른 칩 전자부품의 제조공정을 나타내는 공정도이다.
도 11a 내지 도 11d는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조공정을 순차적으로 설명하는 도면이다.
도 12 내지 14는 본 발명의 실시형태들에 따른 칩 전자부품의 제조공정을 나타내는 공정도들이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 1의 -Ⅱ'선에 의한 단면도이다.
도 4는 도 2의 'A' 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 5는 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 단면도이다.
도 6은 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 평면도이다.
도 7은 도 6의 II-II'선에 의한 단면도이다.
도 8은 도 7의 'B' 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 9는 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 평면도이다.
도 10은 본 발명의 일 실시형태에 따른 칩 전자부품의 제조공정을 나타내는 공정도이다.
도 11a 내지 도 11d는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조공정을 순차적으로 설명하는 도면이다.
도 12 내지 14는 본 발명의 실시형태들에 따른 칩 전자부품의 제조공정을 나타내는 공정도들이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 구성요소를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
첨부된 도면에서 W, T, L 방향은 각각 칩 전자부품의 폭 방향, 두께 방향, 길이 방향을 의미할 수 있다.
칩 전자부품
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만, 반드시 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태의 칩 전자부품를 나타나는 사시도이다.
도 1을 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터(100)가 개시된다.
본 발명의 일 실시형태에 따른 칩 전자부품(100)은 자성체 본체(50), 상기 자성체 본체(50)의 내부에 매설된 제1 및 제2 내부 코일부(42, 44), 상기 자성체 본체(50)의 상면 및 하면에 배치된 절연 저항층(60) 및 상기 자성체 본체(50)의 외측에 배치되어 상기 제1 및 제2 내부 코일부(42, 44)와 전기적으로 연결된 외부전극(80)을 포함한다.
상기 자성체 본체(50)는 제1 금속 자성체 분말을 포함한다.
상기 제1 금속 자성체 분말은 Fe, Si, Cr, B 및 Cu로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있고, 예를 들어, Fe-Si-B-Cr계 비정질 금속 입자를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 제1 금속 자성체 분말은 에폭시(epoxy) 수지, 아크릴(acryl) 수지 또는 폴리이미드(polyimide) 수지 등의 열경화성 수지에 분산된 형태로 포함될 수 있다.
상기 자성체 본체(50)은 상기 열경화성 수지 및 상기 제1 금속 자성체 분말을 포함할 수 있다.
개별 칩 사이즈로 절단된 자성체 본체를 연마하는 과정에서 자성체 본체의 표면에 금속 자성체 분말이 돌출될 수 있고, 이에 따라, 후속에 외부전극의 도금층 형성 시 돌출된 금속 자성체 분말 상에도 도금층이 형성되는 도금 번짐 불량이 발생될 수 있다.
이에, 본 발명의 일 실시형태는 산화 피막을 가지는 금속 자성체 분말을 포함하는 절연 저항층(60)을 상기 자성체 본체(50)의 상면 및 하면에 형성하여 상술한 문제를 해결할 수 있다. 절연 저항층(60)은 상기 자성체 본체(50)의 상면 전체를 덮고, 상기 자성체 본체(50)의 하면 전체를 덮을 수 있다.
본 발명의 일 실시형태에 따른 절연 저항층(60)에 대한 구체적인 설명은 후술하도록 한다.
상기 자성체 본체(50)의 내부에 배치된 기재층(20)의 일면에 코일 형상의 패턴을 가지는 제1 내부 코일부(42)가 형성되며, 상기 기재층(20)의 반대 면에도 코일 형상의 패턴을 가지는 제2 내부 코일부(44)가 형성된다.
상기 기재층(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성된다.
상기 기재층(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 상기 금속 자성체 분말로 충진되어 코어부(55)를 형성한다. 상기 금속 자성체 분말로 충진되는 코어부(55)를 형성함에 따라 인덕턴스를 향상시킬 수 있다.
상기 제1 및 제2 내부 코일부(42, 44)는 스파이럴(spiral) 형상으로 형성될 수 있으며, 상기 기재층(20)의 일면과 반대 면에 형성되는 상기 제1 및 제2 내부 코일부(42, 44)는 상기 기재층(20)을 관통하는 비아 전극(46)을 통해 서로 전기적으로 접속된다.
상기 제1 및 제2 내부 코일부(42, 44) 및 비아 전극(46)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
상기 제1 및 제2 내부 코일부(42, 44)는 절연층으로 커버될 수 있다. 상기 절연층은 스크린 인쇄법, 포토레지스트(Photo Resist, PR)의 노광 및 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다. 상기 제1 및 제2 내부 코일부(42, 44)는 상기 절연층으로 커버되어 상기 자성체 본체(50)에 포함된 자성 재료와 직접 접촉되지 않을 수 있다.
상기 기재층(20)의 일면에 형성되는 제1 내부 코일부(42)의 일 단부는 자성체 본체(50)의 길이 방향의 일 단면으로 노출될 수 있으며, 기재층(20)의 반대 면에 형성되는 제2 내부 코일부(44)의 일 단부는 자성체 본체(50)의 길이 방향의 타 단면으로 노출될 수 있다.
상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 제1 및 제2 내부 코일부(42, 44)와 접속하도록 길이 방향의 양 단면에는 외부전극(80)이 형성된다.
상기 외부전극(80)은 전기 전도성이 뛰어난 도전성 금속을 포함하여 형성될 수 있으며, 예를 들어, 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 또는 이들의 합금 등으로 형성될 수 있다.
도 2는 도 1의 I-I'선에 의한 단면도이며, 도 3은 도 1의 Ⅱ-'선에 의한 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시형태에 따른 자성체 본체(50)는 제1 금속 자성체 분말(51) 및 제1 수지(52)를 포함한다. 상기 제1 금속 자성체 분말(51)은 Fe, Si, Cr, B 및 Cu로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있다. 상기 제1 금속 자성체 분말(51)은 Fe 함량이 85%이상일 수 있다. 상기 제1 수지(52)는 에폭시(epoxy) 수지, 아크릴(acryl) 수지 또는 폴리이미드(polyimide) 수지 등의 열경화성 수지일 수 있다.
상기 제1 금속 자성체 분말(51)의 D50이 0.1㎛ 내지 25㎛일 수 있다. 상기 D50은 레이저 회절 산란법을 이용한 입자 지름, 입도 분포 측정 장치를 이용하여 측정된다. 상기 제1 금속 자성체 분말(51)의 입경은 0.1㎛ 내지 50㎛일 수 있다.
상기 자성체 본체(50)의 외측에는 상기 제1 및 제2 내부 코일부(42, 44)의 단부와 접속하는 외부전극(80)이 형성된다. 상기 외부전극(80)은 도전성 페이스트를 사용하여 형성한 외부 전극층(81)과, 상기 전극층 상에 도금 공정으로 형성한 도금층(82)을 포함할 수 있다.
상기 외부 전극층(81)은 구리(Cu), 니켈(Ni) 및 은(Ag)으로 이루어진 군으로부터 선택된 어느 하나 이상의 도전성 금속과 열경화성 수지를 포함하는 전도성 수지층일 수 있다.
상기 도금층(82)은 니켈(Ni), 구리(Cu) 및 주석(Sn)으로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있으며, 예를 들어, 니켈(Ni)층과 주석(Sn)층이 순차로 형성될 수 있다.
상기 도금층(82)을 형성하는 도금 공정 시 자성체 본체(50)의 표면에 노출된 금속 자성체 분말 상에 원하지 않는 도금층이 형성되는 도금 번짐 불량이 발생할 수 있다.
그러나, 본 발명의 일 실시형태에 따르면, 상기 자성체 본체(50)의 상면 및 하면에 산화 피막(61s)을 가지는 제2 금속 자성체 분말(61)로 이루어져 높은 절연 저항을 나타내는 절연 저항층(60)을 형성함으로써 도금 번짐을 방지할 수 있다. 절연 저항층(60)은 도금 번짐 방지층일 수 있다. 상기 절연 저항층(60)은 상기 자성체 본체(50)의 상면 전체를 덮고, 상기 자성체 본체(50)의 하면 전체를 덮을 수 있다. 상기 절연 저항층(60)은 제2 금속 자성체 분말(61) 및 제2 수지(62)를 포함한다. 상기 제2 수지(62)는 에폭시(epoxy) 수지, 아크릴(acryl) 수지 또는 폴리이미드(polyimide) 수지 등의 열경화성 수지일 수 있다.
도 4를 참조하면, 제2 금속 자성체 분말(61)은 코어(61c)와 상기 코어(61c)의 표면에 형성된 산화 피막(61s)을 포함할 수 있다. 상기 제2 금속 자성체 분말(61)의 코어(61c)는 Fe, Si, Cr, B 및 Cu로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있다. 상기 제2 금속 자성체 분말(61)의 코어(61c)의 Fe 함량은 85 wt% 이상일 수 있다. 산화 피막(61s)은 예를 들어, 크롬 산화막일 수 있다. 상기 산화 피막(61s)은 코어(61c)을 산화 열처리를 함으로써 형성될 수 있다. 상기 절연 저항층(60)의 표면 절연 저항은 수십~수백 M?/cm일 수 있다. 상기 절연 저항층(60)은 SiO2 또는 인산염을 금속 자성체 분말에 코팅하는 경우에 비해 더 높은 표면 절연 저항을 가진다.
상기 제2 금속 자성체 분말(61)의 D50은 상기 제1 금속 자성체 분말(51)은 D50과 동일할 수 있다.
상기 절연 저항층(60)은 제2 금속 자성체 분말(61)을 포함하기 때문에 도금 번짐 방지층의 형성으로 인해서 자성체 본체(50)의 두께가 감소하기 때문에 발생하는 인덕턴스의 저하를 방지할 수 있다. 즉, 상기 절연 저항층(60)은 제2 금속 자성체 분말(61)을 포함함으로써 도금 번짐 현상을 개선할 뿐만 아니라 인덕턴스 형성에도 기여하게 된다. 상기 자성체 본체(50)의 두께를 t1, 상기 절연 저항층(60)의 두께를 t2라 하면, t2/t1은 0.25 이하일 수 있다.
상기 절연 저항층(60)은 높은 표면 내전압을 가지고, 이 때문에 정전기(ESD) 등의 과전압 유입 시에 특성 열화 및 소자 파괴를 방지할 수 있다. 상기 절연 저항층(60)의 표면 내전압은 3.0~4.0×104 V/m일 수 있다. 상기 절연 저항층(60)은 SiO2 또는 인산염을 코팅하는 경우에 비해 더 높은 표면 내전압을 가진다.
도 2 내지 도 4에 도시된 바와 달리, 상기 제2 금속 자성체 분말(61)의 적어도 일부는 제2 수지(62)의 외부로 돌출된 부분을 가질 수 있다.
도 5는 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 단면도이다.
도 5를 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터(100A)가 개시된다. 도 5는 도 2에 대응되는 단면도이다. 이하에서는 도 1 내지 도 4의 칩 전자부품(100)과 다른 점 위주로 설명한다.
본 발명의 일 실시형태에 따른 칩 전자부품(100A)은 자성체 본체(50), 상기 자성체 본체(50)의 내부에 매설된 제1 및 제2 내부 코일부(42, 44), 상기 자성체 본체(50)의 상면 및 하면에 배치된 절연 저항층(60') 및 상기 자성체 본체(50)의 외측에 배치되어 상기 제1 및 제2 내부 코일부(42, 44)와 전기적으로 연결된 외부전극(80)을 포함한다.
본 발명의 일 실시형태에 따르면, 상기 자성체 본체(50)의 상면 및 하면에 산화 피막(61s)을 가지는 제2 금속 자성체 분말(61)로 이루어져 높은 절연 저항을 나타내는 절연 저항층(60')을 형성함으로써 도금 번짐을 방지할 수 있다. 절연 저항층(60')은 도금 번짐 방지층일 수 있다.
상기 외부전극(80)의 외부 전극층(81)은 상기 자성체 본체(50)의 상면의 일부 및 하면의 일부를 덮을 수 있다. 상기 외부 전극층(81)에 의해 덮이지 않은 상기 자성체 본체(50)의 상면 및 하면에 상기 절연 저항층(60')이 형성될 수 있다. 상기 절연 저항층(60')은 상기 외부 전극층(81)과 접촉할 수 있다. 상기 절연 저항층(60')은 제2 금속 자성체 분말(61) 및 제2 수지(62)를 포함한다.
도 6은 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 평면도이다. 도 7은 도 6의 IV-IV'선에 의한 단면도이다. 도 8은 도 7의 'B' 부분의 일 실시형태를 확대하여 도시한 개략도이다. 도 6의 III-III'선에 의한 단면도는 도 2와 동일하다.
도 6 내지 도 8을 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터(100B)가 개시된다. 이하에서는 도 1 내지 도 4의 칩 전자부품(100)과 다른 점 위주로 설명한다.
본 발명의 일 실시형태에 따른 칩 전자부품(100B)은 자성체 본체(50), 상기 자성체 본체(50)의 내부에 매설된 제1 및 제2 내부 코일부(42, 44), 상기 자성체 본체(50)의 상면 및 하면에 배치된 절연 저항층(60, 70) 및 상기 자성체 본체(50)의 외측에 배치되어 상기 제1 및 제2 내부 코일부(42, 44)와 전기적으로 연결된 외부전극(80)을 포함한다.
본 발명의 일 실시형태에 따르면, 상기 자성체 본체(50)의 상면 및 하면에 산화 피막(61s)을 가지는 제2 금속 자성체 분말(61)로 이루어져 높은 절연 저항을 나타내는 절연 저항층(60, 70)을 형성함으로써 도금 번짐을 방지할 수 있다. 절연 저항층(60, 70)은 도금 번짐 방지층일 수 있다. 상기 절연 저항층(60)은 상기 자성체 본체(50)의 상면 전체를 덮고, 상기 자성체 본체(50)의 하면 전체를 덮을 수 있다. 또한, 상기 절연 저항층(70)은 상기 자성체 본체(50)의 양 측면 전체를 덮을 수 있다. 외부전극(80)은 상기 절연 저항층(60, 70)의 일부를 덮을 수 있다.
상기 절연 저항층(60)은 제2 금속 자성체 분말(61) 및 제2 수지(62)를 포함한다. 상기 절연 저항층(70)은 제3 금속 자성체 분말(71) 및 제3 수지(72)를 포함한다. 상기 절연 저항층(60) 및 상기 절연 저항층(70)의 표면 절연 저항은 수십~수백 M?/cm일 수 있다.
도 8을 참조하면, 제2 금속 자성체 분말(61)은 코어(61c)와 상기 코어(61c)의 표면에 형성된 산화 피막(61s)을 포함할 수 있다. 제3 금속 자성체 분말(71)은 코어(71c)와 상기 코어(71c)의 표면에 형성된 산화 피막(71s)을 포함할 수 있다. 상기 제3 금속 자성체 분말(71)의 코어(61c)는 Fe, Si, Cr, B 및 Cu로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있다. 상기 제3 금속 자성체 분말(71)의 코어(71c)는 Fe 함량이 85%이상일 수 있다. 산화 피막(71s)은 예를 들어, 크롬 산화막일 수 있다.
상기 제2 금속 자성체 분말(61)의 D50은 상기 제1 금속 자성체 분말(51)은 D50과 동일할 수 있다. 상기 제3 금속 자성체 분말(71)의 D50은 상기 제1 금속 자성체 분말(51)은 D50과 동일할 수 있다.
도 9는 본 발명의 일 실시형태에 따른 칩 전자부품을 나타내는 평면도이다.
도 9의 III-III'선에 의한 단면도는 도 5와 동일하고, 도 9의 IV-IV'선에 의한 단면도는 도 7과 동일하다.
도 9를 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 인덕터(100C)가 개시된다. 이하에서는 도 1 내지 도 4의 칩 전자부품(100)과 다른 점 위주로 설명한다.
본 발명의 일 실시형태에 따른 칩 전자부품(100C)은 자성체 본체(50), 상기 자성체 본체(50)의 내부에 매설된 제1 및 제2 내부 코일부(42, 44), 상기 자성체 본체(50)의 상면 및 하면에 배치된 절연 저항층들(60', 70') 및 상기 자성체 본체(50)의 외측에 배치되어 상기 제1 및 제2 내부 코일부(42, 44)와 전기적으로 연결된 외부전극(80)을 포함한다.
본 발명의 일 실시형태에 따르면, 상기 자성체 본체(50)의 상면 및 하면에 산화 피막(61s)을 가지는 제2 금속 자성체 분말(61)로 이루어져 높은 절연 저항을 나타내는 절연 저항층들(60', 70')을 형성함으로써 도금 번짐을 방지할 수 있다. 절연 저항층들(60', 70')은 도금 번짐 방지층들일 수 있다.
상기 외부전극(80)의 외부 전극층(81)은 상기 자성체 본체(50)의 상면의 일부 및 하면의 일부를 덮을 수 있다. 상기 외부 전극층(81)에 의해 덮이지 않은 상기 자성체 본체(50)의 상면 및 하면에 상기 절연 저항층(60')이 형성될 수 있다. 상기 외부전극(80)의 외부 전극층(81)은 상기 자성체 본체(50)의 양 측면의 일부를 덮을 수 있다. 상기 외부 전극층(81)에 의해 덮이지 않은 상기 자성체 본체(50)의 양 측면에 상기 절연 저항층(70')이 형성될 수 있다. 상기 절연 저항층들(60', 70')은 상기 외부 전극층(81)과 접촉할 수 있다.
상기 절연 저항층(60')은 제2 금속 자성체 분말(61) 및 제2 수지(62)를 포함한다. 상기 절연 저항층(70')은 제3 금속 자성체 분말(71) 및 제3 수지(72)를 포함한다.
칩 전자부품의 제조방법
도 10은 본 발명의 일 실시형태에 따른 칩 전자부품의 제조공정을 나타내는 공정도이다. 도 11a 내지 도 11d는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조공정을 순차적으로 설명하는 도면이다. 복수 개의 칩 전자부품을 제조하기 위한 제조공정이지만, 도 11a 내지 도 11d는 하나의 칩 전자부품에 대해 도시되었다. 도 10 내지 도 11d는 도 1 내지 도 4의 칩 전자부품(100)의 제조방법을 설명하는 도면들이다.
도 10 및 도 11a를 참조하면, 먼저, 기재층(20)의 일면 및 반대 면에 제1 및 제2 내부 코일부(42, 44)를 형성한다.
상기 제1 및 제2 내부 코일부(42, 44)의 형성 방법으로는 예를 들면, 전기 도금법을 들 수 있지만, 이에 제한되지는 않는다. 상기 제1 및 제2 내부 코일부(42, 44)는 전기 전도성이 뛰어난 금속을 포함하여 형성할 수 있고, 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등을 사용할 수 있다.
상기 제1 및 제2 내부 코일부(42, 44)의 표면에 절연층이 형성될 수 있다. 상기 절연층은 스크린 인쇄법, 포토레지스트(Photo Resist, PR)의 노광 및 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다.
도 10 및 도 11b를 참조하면, 상기 제1 및 제2 내부 코일부(42, 44)의 상부 및 하부에 복수의 제1 자성체 시트(50a, 50b, 50c, 50d, 50e, 50f)를 적층하여 자성체 본체(50)를 형성한다.
상기 제1 자성체 시트(50a, 50b, 50c, 50d, 50e, 50f)는 예를 들어, 제1 금속 자성체 분말(51)과 바인더 및 용제 등의 유기물을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 캐리어 필름(carrier film)상에 수십 ㎛의 두께로 도포한 후 건조하여 시트(sheet)형으로 제작할 수 있다.
복수의 제1 자성체 시트(50a, 50b, 50c, 50d, 50e, 50f)를 적층한 후, 라미네이트법이나 정수압 프레스법을 통해 압착하고, 경화하여 자성체 본체(50)를 형성할 수 있다.
상기 제1 자성체 시트(50a, 50b, 50c, 50d, 50e, 50f)는 제1 금속 자성체 분말(51)을 포함할 수 있다.
도 10 및 도 11c를 참조하면, 상기 자성체 본체(50)의 상면 및 하면에 제2 자성체 시트(60a, 60b)를 적층하여 절연 저항층(60)을 형성한다.
상기 제2 자성체 시트(60a, 60b)는 제2 금속 자성체 분말(61)과 바인더 및 용제 등의 유기물을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 캐리어 필름(carrier film)상에 수십 ㎛의 두께로 도포한 후 건조하여 시트(sheet)형으로 제작할 수 있다.
상기 제2 금속 자성체 분말(61)은 도 4에 도시된 바와 같이, 코어(61c)와 상기 코어(61c)의 표면에 형성된 산화 피막(61s)을 포함할 수 있다.
상기 제2 자성체 시트(60a, 60b)를 적층하고, 라미네이트법이나 정수압 프레스법을 통해 압착하여 절연 저항층(60)을 형성할 수 있다.
도 11d를 참조하면, 상기 자성체 본체(50)의 두께를 t1, 상기 절연 저항층(60)의 두께를 t2라 하면, t2/t1은 0.25 이하를 만족하도록 상기 자성체 본체(50) 및 절연 저항층(60)을 형성할 수 있다.
다시 도 2를 참조하면, 상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 제1 및 제2 내부 코일부(42, 44)의 단부와 접속하도록 길이 방향의 양 단면에는 외부전극(80)을 형성한다.
먼저, 자성체 본체(50)의 길이 방향의 양 단면에 외부 전극층(81)을 형성하고, 상기 외부 전극층(81) 상에 도금층(82)을 형성한다.
상기 외부 전극층(81)은 구리(Cu), 니켈(Ni) 및 은(Ag)으로 이루어진 군으로부터 선택된 어느 하나 이상의 도전성 금속과 열경화성 수지를 포함하는 페이스트를 사용하여 전도성 수지층으로 형성할 수 있으며, 예를 들어, 딥핑(dipping)법 등을 수행하여 형성할 수 있다.
상기 도금층(82)은 예를 들어, 니켈(Ni)층과 주석(Sn)층을 순차로 형성할 수 있다.
본 발명의 일 실시형태는 자성체 본체(50)의 상면 및 하면에 상기 절연 저항층(60)을 형성하여 상기 외부전극(80)의 도금층(82)을 형성하는 도금 공정 시 자성체 본체(50)의 표면에 도금층이 형성되는 도금 번짐 현상을 개선할 수 있다.
도 12 내지 14는 본 발명의 실시형태들에 따른 칩 전자부품의 제조공정을 나타내는 공정도들이다.
도 12는 도 5의 칩 전자부품(100A)의 제조방법을 설명하는 도면이다.
도 12를 참조하면, 먼저, 기재층(20)의 일면 및 반대 면에 제1 및 제2 내부 코일부(42, 44)를 형성한다.
상기 제1 및 제2 내부 코일부(42, 44)의 상부 및 하부에 제1 금속 자성체 분말(51)을 포함하는 복수의 제1 자성체 시트를 적층하여 자성체 본체(50)를 형성한다.
상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 제1 및 제2 내부 코일부(42, 44)와 접속하도록 길이 방향의 양 단면에는 외부 전극층(81)을 형성한다.
상기 외부 전극층(81')에 의해 덮이지 않은 상기 자성체 본체(50)의 상면 및 하면에 제2 자성체 시트를 적층하여 절연 저항층(60')을 형성한다.
먼저, 상기 외부 전극층(81) 상에 도금층(82)을 형성한다.
도 13은 도 6 내지 도 8의 칩 전자부품(100B)의 제조방법을 설명하는 도면이다.
도 13을 참조하면, 먼저, 기재층(20)의 일면 및 반대 면에 제1 및 제2 내부 코일부(42, 44)를 형성한다.
상기 제1 및 제2 내부 코일부(42, 44)의 상부 및 하부에 제1 금속 자성체 분말(51)을 포함하는 복수의 제1 자성체 시트를 적층하여 자성체 본체(50)를 형성한다.
상기 자성체 본체(50)의 상면 및 하면에 제2 금속 자성체 분말(61)을 포함하는 제2 자성체 시트를 적층하여 절연 저항층(60)을 형성한다. 상기 자성체 본체(50)의 양 측면들에 제3 금속 자성체 분말(71)을 포함하는 제3 자성체 시트를 적층하여 절연 저항층(70)을 형성한다.
상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 제1 및 제2 내부 코일부(42, 44)와 접속하도록 길이 방향의 양 단면에는 외부 전극층(81)을 형성한다. 상기 외부 전극층(81) 상에 도금층(82)을 형성한다.
도 14은 도 9의 칩 전자부품(100C)의 제조방법을 설명하는 도면이다.
도 14을 참조하면, 먼저, 기재층(20)의 일면 및 반대 면에 제1 및 제2 내부 코일부(42, 44)를 형성한다.
상기 제1 및 제2 내부 코일부(42, 44)의 상부 및 하부에 제1 금속 자성체 분말(51)을 포함하는 복수의 제1 자성체 시트를 적층하여 자성체 본체(50)를 형성한다.
상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 제1 및 제2 내부 코일부(42, 44)와 접속하도록 길이 방향의 양 단면에는 외부 전극층(81)을 형성한다.
상기 외부 전극층(81)에 의해 덮이지 않은 상기 자성체 본체(50)의 상면 및 하면에 제2 금속 자성체 분말(61)을 포함하는 제2 자성체 시트를 적층하여 절연 저항층(60')을 형성한다.
상기 외부 전극층(81)에 의해 덮이지 않은 상기 자성체 본체(50)의 양 측면들에 제3 금속 자성체 분말(71)을 포함하는 제3 자성체 시트를 적층하여 절연 저항층(70')을 형성한다.
상기 외부 전극층(81) 상에 도금층(82)을 형성한다.
이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 칩 전자부품
20: 기재층
42, 44: 제1 및 제2 내부 코일부
50: 자성체 본체
51: 제1 금속 자성체 분말
55: 코어부
60: 절연 저항층
61: 제2 금속 자성체 분말
80: 외부전극
81: 외부 전극층
82: 도금층
20: 기재층
42, 44: 제1 및 제2 내부 코일부
50: 자성체 본체
51: 제1 금속 자성체 분말
55: 코어부
60: 절연 저항층
61: 제2 금속 자성체 분말
80: 외부전극
81: 외부 전극층
82: 도금층
Claims (13)
- 제1 금속 자성체 분말을 포함하는 자성체 본체;
상기 자성체 본체 내부에 매설된 내부 코일부; 및
상기 자성체 본체의 상면 및 하면에 배치되고, 산화 피막을 가지는 제2 금속 자성체 분말을 포함하는 절연 저항층;을 포함하는 칩 전자부품.
- 제1항에 있어서,
상기 제2 금속 자성체 분말은 상기 산화 피막 및 상기 산화 피막에 의해 둘러싸인 코어를 포함하고,
상기 산화 피막은 크롬 산화물을 포함하고,
상기 코어는 Fe 함량이 85%이상인 칩 전자부품.
- 제1항에 있어서,
상기 제1 금속 자성체 분말의 D50과 상기 제2 금속 자성체 분말의 D50은 동일한 칩 전자부품.
- 제1항에 있어서,
상기 절연 저항층은 상기 자성체 본체의 상면 전체 및 하면 전체를 덮는 칩 전자부품.
- 제1항에 있어서,
상기 절연 저항층은 상기 자성체 본체의 양 측면들에 더 배치되는 칩 전자부품.
- 제5항에 있어서,
상기 절연 저항층은 상기 자성체 본체의 양 측면들 전체를 덮는 칩 전자부품.
- 제1항에 있어서,
상기 내부 코일부의 단부와 연결되도록 상기 자성체 본체의 외측에 배치된 외부전극;을 더 포함하며,
상기 외부전극은 외부 전극층과 상기 외부 전극층 상에 형성된 도금층을 포함하는 칩 전자부품.
- 제7항에 있어서,
상기 절연 저항층은 상기 외부 전극층에 의해 덮이지 않은 상기 자성체 본체의 상면 및 하면에 배치되는 칩 전자부품.
- 제7항에 있어서,
상기 절연 저항층은 상기 외부 전극층에 의해 덮이지 않은 상기 자성체 본체의 양 측면들에 더 배치되는 칩 전자부품.
- 제7항에 있어서,
상기 도금층은 니켈(Ni), 구리(Cu) 및 주석(Sn)으로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 칩 전자부품.
- 제1 금속 자성체 분말을 포함하는 자성체 본체;
상기 자성체 본체 내부에 매설된 내부 코일부; 및
상기 자성체 본체의 상면 및 하면에 배치된 절연 저항층을 포함하고,
상기 절연 저항층은 코어 및 상기 코어를 둘러싼 산화 피막을 가지는 제2 금속 자성체 분말을 포함하고,
상기 제1 금속 자성체 분말의 D50과 상기 제2 금속 자성체 분말의 D50은 동일한 칩 전자부품.
- 제11항에 있어서,
상기 산화 피막은 크롬 산화물을 포함하고,
상기 코어는 Fe 함량이 85%이상인 칩 전자부품.
- 제11항에 있어서,
상기 절연 저항층은 상기 자성체 본체의 양 측면들에 더 배치되는 칩 전자부품.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170179517A KR102511867B1 (ko) | 2017-12-26 | 2017-12-26 | 칩 전자부품 |
| US16/011,886 US11342107B2 (en) | 2017-12-26 | 2018-06-19 | Chip electronic component |
| CN201810945962.2A CN109961936B (zh) | 2017-12-26 | 2018-08-20 | 片式电子组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170179517A KR102511867B1 (ko) | 2017-12-26 | 2017-12-26 | 칩 전자부품 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190077935A true KR20190077935A (ko) | 2019-07-04 |
| KR102511867B1 KR102511867B1 (ko) | 2023-03-20 |
Family
ID=66948924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170179517A KR102511867B1 (ko) | 2017-12-26 | 2017-12-26 | 칩 전자부품 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11342107B2 (ko) |
| KR (1) | KR102511867B1 (ko) |
| CN (1) | CN109961936B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101659216B1 (ko) * | 2015-03-09 | 2016-09-22 | 삼성전기주식회사 | 코일 전자부품 및 그 제조방법 |
| JP7338213B2 (ja) * | 2019-04-10 | 2023-09-05 | Tdk株式会社 | インダクタ素子 |
| KR102293033B1 (ko) * | 2020-01-22 | 2021-08-24 | 삼성전기주식회사 | 자성 복합 시트 및 코일 부품 |
| DE112021006315T5 (de) * | 2020-12-04 | 2023-09-14 | Hengdian Group Dmegc Magnetics Co., Ltd | Integrierter mitgebrannter induktor und herstellungsverfahren dafür |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166455A (ja) | 2006-12-28 | 2008-07-17 | Tdk Corp | コイル装置、及びコイル装置の製造方法 |
| KR101525698B1 (ko) * | 2013-12-05 | 2015-06-03 | 삼성전기주식회사 | 적층형 전자부품 및 그 제조방법 |
| KR101580406B1 (ko) * | 2014-08-22 | 2015-12-23 | 삼성전기주식회사 | 칩 전자부품 |
| KR101580411B1 (ko) * | 2014-09-22 | 2015-12-23 | 삼성전기주식회사 | 칩 전자부품 및 칩 전자부품의 실장 기판 |
| JP2016178282A (ja) * | 2015-03-19 | 2016-10-06 | 株式会社村田製作所 | 電子部品およびその製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3619212A1 (de) * | 1986-06-07 | 1987-12-10 | Philips Patentverwaltung | Passives elektrisches bauelement |
| US6392525B1 (en) * | 1998-12-28 | 2002-05-21 | Matsushita Electric Industrial Co., Ltd. | Magnetic element and method of manufacturing the same |
| JP4684461B2 (ja) * | 2000-04-28 | 2011-05-18 | パナソニック株式会社 | 磁性素子の製造方法 |
| JP3460683B2 (ja) | 2000-07-21 | 2003-10-27 | 株式会社村田製作所 | チップ型電子部品及びその製造方法 |
| JP2008007830A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | めっき方法 |
| WO2010067520A1 (ja) | 2008-12-10 | 2010-06-17 | 株式会社日立製作所 | 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ |
| US7821368B1 (en) | 2009-05-27 | 2010-10-26 | Inpaq Technology Co., Ltd. | Thin film type common mode noise filter and fabrication method of the same |
| US9450556B2 (en) | 2009-10-16 | 2016-09-20 | Avx Corporation | Thin film surface mount components |
| US8584348B2 (en) | 2011-03-05 | 2013-11-19 | Weis Innovations | Method of making a surface coated electronic ceramic component |
| JP5048155B1 (ja) * | 2011-08-05 | 2012-10-17 | 太陽誘電株式会社 | 積層インダクタ |
| CN102982931A (zh) | 2011-09-06 | 2013-03-20 | 弗兰克·魏 | 电子陶瓷元件的局部涂层及其制作方法 |
| KR101862401B1 (ko) * | 2011-11-07 | 2018-05-30 | 삼성전기주식회사 | 적층형 인덕터 및 그 제조방법 |
| KR20130123252A (ko) * | 2012-05-02 | 2013-11-12 | 삼성전기주식회사 | 적층형 인덕터 및 그 제조방법 |
| KR20140061036A (ko) | 2012-11-13 | 2014-05-21 | 삼성전기주식회사 | 칩 부품 및 이의 제조방법 |
| KR101983136B1 (ko) * | 2012-12-28 | 2019-09-10 | 삼성전기주식회사 | 파워 인덕터 및 그 제조방법 |
| US10236104B2 (en) | 2013-07-19 | 2019-03-19 | Samsung Electro-Mechanics Co., Ltd. | Ferrite and inductor including the same |
| KR101539879B1 (ko) | 2014-01-02 | 2015-07-27 | 삼성전기주식회사 | 칩 전자부품 |
| KR101580399B1 (ko) * | 2014-06-24 | 2015-12-23 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| KR101686989B1 (ko) * | 2014-08-07 | 2016-12-19 | 주식회사 모다이노칩 | 파워 인덕터 |
| US10875095B2 (en) | 2015-03-19 | 2020-12-29 | Murata Manufacturing Co., Ltd. | Electronic component comprising magnetic metal powder |
| KR102217286B1 (ko) * | 2015-04-01 | 2021-02-19 | 삼성전기주식회사 | 하이브리드 인덕터 및 그 제조방법 |
| JP6546074B2 (ja) * | 2015-11-17 | 2019-07-17 | 太陽誘電株式会社 | 積層インダクタ |
| JP6583627B2 (ja) | 2015-11-30 | 2019-10-02 | Tdk株式会社 | コイル部品 |
-
2017
- 2017-12-26 KR KR1020170179517A patent/KR102511867B1/ko active IP Right Grant
-
2018
- 2018-06-19 US US16/011,886 patent/US11342107B2/en active Active
- 2018-08-20 CN CN201810945962.2A patent/CN109961936B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166455A (ja) | 2006-12-28 | 2008-07-17 | Tdk Corp | コイル装置、及びコイル装置の製造方法 |
| KR101525698B1 (ko) * | 2013-12-05 | 2015-06-03 | 삼성전기주식회사 | 적층형 전자부품 및 그 제조방법 |
| KR101580406B1 (ko) * | 2014-08-22 | 2015-12-23 | 삼성전기주식회사 | 칩 전자부품 |
| KR101580411B1 (ko) * | 2014-09-22 | 2015-12-23 | 삼성전기주식회사 | 칩 전자부품 및 칩 전자부품의 실장 기판 |
| JP2016178282A (ja) * | 2015-03-19 | 2016-10-06 | 株式会社村田製作所 | 電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190198221A1 (en) | 2019-06-27 |
| US11342107B2 (en) | 2022-05-24 |
| CN109961936A (zh) | 2019-07-02 |
| CN109961936B (zh) | 2021-06-22 |
| KR102511867B1 (ko) | 2023-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101659216B1 (ko) | 코일 전자부품 및 그 제조방법 | |
| KR102138887B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR101607026B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR101709841B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR101652850B1 (ko) | 칩 전자부품, 그 제조방법 및 이를 구비한 기판 | |
| CN110556241B (zh) | 电子组件及其制造方法 | |
| KR101681406B1 (ko) | 코일 전자부품 및 그 제조방법 | |
| US10923264B2 (en) | Electronic component and method of manufacturing the same | |
| KR20160019266A (ko) | 칩 전자부품 및 그 실장기판 | |
| KR102511867B1 (ko) | 칩 전자부품 | |
| KR102184566B1 (ko) | 코일 전자부품 및 그 제조방법 | |
| KR101832554B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR20160102657A (ko) | 칩 전자부품 및 그 제조방법 | |
| KR20160139968A (ko) | 코일 전자부품 | |
| KR20170014791A (ko) | 코일 전자부품 및 그 제조방법 | |
| KR20160057785A (ko) | 칩 전자부품 및 그 제조방법 | |
| US9953753B2 (en) | Electronic component | |
| KR20230091080A (ko) | 칩 전자부품 | |
| KR101813322B1 (ko) | 코일 전자부품 | |
| KR101792468B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| KR20190076587A (ko) | 코일 전자부품 | |
| CN115064333A (zh) | 线圈电子组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |