JP2012074747A - セラミック積層基板の製造方法 - Google Patents

セラミック積層基板の製造方法 Download PDF

Info

Publication number
JP2012074747A
JP2012074747A JP2012006108A JP2012006108A JP2012074747A JP 2012074747 A JP2012074747 A JP 2012074747A JP 2012006108 A JP2012006108 A JP 2012006108A JP 2012006108 A JP2012006108 A JP 2012006108A JP 2012074747 A JP2012074747 A JP 2012074747A
Authority
JP
Japan
Prior art keywords
surface layer
ceramic
wiring
firing
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012006108A
Other languages
English (en)
Other versions
JP5516608B2 (ja
Inventor
Toshihiro Nakamura
俊浩 中村
Haruhide Sagawa
治秀 佐川
Shinji Imada
真嗣 今田
Yuji Otani
祐司 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012006108A priority Critical patent/JP5516608B2/ja
Publication of JP2012074747A publication Critical patent/JP2012074747A/ja
Application granted granted Critical
Publication of JP5516608B2 publication Critical patent/JP5516608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】セラミックよりなるセラミック層を複数積層し焼成してなるセラミック積層基板の製造方法において、積層体とは材料の異なる層を設けることなく、焼成後の収縮による表層配線の寸法ばらつきを無くすことを目的とする。
【解決手段】焼成前のセラミック層11〜14を複数積層して積層体100を形成する積層体形成工程と、その後、積層体100を焼成する焼成工程と、続いて、焼成された積層体100の表層11、14に表層配線21を形成する表層配線形成工程とを実行する。
【選択図】図2

Description

本発明は、焼成により形成されるセラミック積層基板の製造方法に関する。
従来より、この種のセラミック積層基板の製造方法としては、焼成前のセラミック層であるグリーンシートに内部配線および表層配線を形成した後、これらシートを複数積層し、この積層体を焼成して基板を形成するものが一般的である。
この方法の場合、積層体の表層に表層配線を形成した後に焼成しているため、焼成後の積層体の収縮寸法ばらつきによって基板上の表層配線の寸法ばらつきが大きくなってしまう。表層配線の寸法が基板毎にばらついてしまうと、たとえば表層配線上に搭載する部品の位置合わせが困難になるなどの不具合が発生する。
ここで、従来では、この表層配線の収縮寸法ばらつきをおさえるため、焼成前の積層体中に多孔質体層を介在させる方法(特許文献1参照)や、焼結しない拘束層を設けた積層体とする方法(特許文献2参照)など、積層体とは材料の異なる層を設けた状態で当該積層体を焼成し、焼成後の積層体の収縮度合を低減することが行われている。
特開2005−243931号公報 特開2001−60767号公報
しかしながら、上記特許文献1、特許文献2に記載の製造方法では、積層体とは材料の異なる層を設けて当該積層体を焼成することで、焼成後の積層体の収縮による表層配線の寸法ばらつきを低減することができるものの、当該ばらつきを完全に無くすことは困難である。また、上記多孔質体層や拘束層などの特殊な層を設けるため、材料コストの増大を招くなどの理由から、実用化の点では好ましくない。
本発明は、上記問題に鑑みてなされたものであり、セラミックよりなるセラミック層を複数積層して、これを焼成するとともに、この積層体の表層に表層配線を設けてなるセラミック積層基板の製造方法において、積層体とは材料の異なる層を設けて積層体を焼成することなく、焼成後の積層体の収縮による表層配線の寸法ばらつきを無くすことを目的とする。
上記目的を達成するため、請求項1、請求項2、請求項6に記載の発明においては、焼成前のセラミック層(11〜14)を複数積層して積層体(100)を形成する積層体形成工程と、その後、積層体(100)を焼成する焼成工程と、続いて、焼成された積層体(100)の表層(11、14)に表層配線(21)を形成する表層配線形成工程とを実行することを特徴としている。
それによれば、積層体(100)を焼成した後に、その焼成された積層体(100)の表層(11、14)に表層配線(21)を形成するため、焼成後の積層体(100)の収縮を表層配線(21)が受けなくなることから、積層体(100)とは材料の異なる層を設けて積層体(100)を焼成することなく、焼成後の積層体(100)の収縮による表層配線(21)の寸法ばらつきを無くすことができる。
さらに、請求項1に記載の発明においては、積層体形成工程では、焼成前のセラミック層(11〜14)を複数積層するとともに、積層体(100)の内部に内部配線(22、23)を形成し、その後、焼成工程を行い、続く表層配線形成工程では、焼成された積層体(100)の表層(11、14)のうち内部配線(22、23)に通じる部位に穴(K)を形成し、次に、穴(K)を導電性材料で埋めることによって内部配線(22、23)と導通する表層ビア(24)を形成するとともに、表層ビア(24)と導通するように表層配線(21)を形成するようことを特徴とする。
このように、焼成後に、穴形成、穴埋めによる表層ビア形成、表層配線形成を行うようにすれば、焼成後に表層(11、14)に表層ビア(24)を設けるので、焼成による表層ビア(24)の位置ずれを無くし、表層ビア(24)と表層配線(21)との位置合わせ精度等に優れる。
また、請求項2に記載の発明においては、さらに、積層体形成工程では、焼成前のセラミック層(11〜14)を複数積層するとともに、積層体(100)の内部に内部配線(22、23)を形成し、さらに、積層体(100)の表層(11、14)のうち内部配線(22、23)に通じる部位に穴(K)を形成するようにし、その後、焼成工程を行い、続く表層配線形成工程では、焼成された積層体(100)における穴(K)を導電性材料で埋めることによって内部配線(22、23)と導通する表層ビア(24)を形成するとともに、表層ビア(24)と導通するように表層配線(21)を形成することを特徴とする。
このように、穴形成、焼成後に、穴埋めによる表層ビア形成、表層配線形成を行うようにすれば、焼成前に表層(11、14)に表層ビア(24)を設ける場合に比べて、焼成による表層ビア(24)の位置ずれを低減し、表層ビア(24)と表層配線(21)との位置合わせ精度等に優れる。
この場合、請求項3に記載の発明のように、穴(K)は、積層体(100)の表層(11、14)において当該表層の内面側から厚さ方向の途中まで空いた穴か、もしくは、当該表層の外面側から厚さ方向の途中まで空いた穴として形成するものであり、表層配線形成工程では、焼成された積層体(100)の表層(11、14)にて、穴(K)を当該表層(11、14)の厚さ方向に貫通させた後、表層ビア(24)および表層配線(21)の形成を行うようにすれば、焼成後のセラミックへの穴あけの負荷を低減できる。
また、上記請求項1〜3の製造方法のように、焼成後に、穴埋めによる表層ビア形成、表層配線形成を行う場合、請求項4に記載の発明のように、表層ビア(24)および表層配線(21)の形成は、穴(K)へ導電性材料を充填した後、それによって形成された表層ビア(24)の上に表層配線(21)を形成することによって行うようにしてもよい。
それによれば、表層ビア(24)と表層配線(21)とで適宜、材料や形状、形成方法等を選択することが可能となる。
それとも、請求項5に記載の発明のように、表層ビア(24)および表層配線(21)の形成は、穴(K)へ設ける導電性材料と同様の材料を用いて表層配線(21)を形成するものであり、導電性材料の穴(K)への充填と表層配線(21)の形成とを一括して行うものとしてもよい。この場合、工程の簡略化が図れる。
また、請求項6に記載の発明においては、さらに、表層配線(21)を、積層体(100)を構成するセラミック層(11〜14)よりも低温で焼成される低温焼成セラミック層(15、16)に形成しておき、表層配線形成工程では、低温焼成セラミック層(15、16)を、焼成された前記積層体(100)の表面に重ね、続いて、低温焼成セラミック層(15、16)を積層体(100)の焼成温度よりも低温で焼成することにより、表層配線(21)を形成することを特徴としている。
それによれば、低温焼成セラミック層(15、16)の長所である高寸法精度と、高温焼成された積層体(100)の高熱伝導率・高強度という両方の長所をもった基板を得ることができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態に係るセラミック積層基板を示す概略断面図である。 第1実施形態に係るセラミック積層基板の製造方法を示す工程図である。 本発明の第2実施形態に係るセラミック積層基板の製造方法を示す工程図である。 本発明の第3実施形態に係るセラミック積層基板の製造方法を示す工程図である。 本発明の第4実施形態に係るセラミック積層基板の製造方法を示す工程図である。 第4実施形態に係るセラミック積層基板の製造方法の他の例を示す工程図である。 本発明の第5実施形態に係るセラミック積層基板の製造方法を示す工程図である。 第5実施形態に係るセラミック積層基板の製造方法の他の例を示す工程図である。 本発明の第6実施形態に係るセラミック積層基板の製造方法を示す工程図である。 本発明の第7実施形態に係るセラミック積層基板の製造方法を示す工程図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係るセラミック積層基板S1を示す概略断面図である。このセラミック積層基板S1は、焼成されたセラミックの層11、12、13、14を、複数層積層してなる配線基板である。
このセラミック層11〜14は、アルミナなどよりなるグリーンシートを用いる一般的なドクターブレード法により作製されるものであり、本例ではアルミナシートである。このセラミック積層配線基板S1における各セラミック層11〜14の厚さは、たとえば0.1mm〜0.3mm程度である。
そして、セラミック積層基板S1の表面および内部には、基板S1の回路を構成する配線21〜24が形成されている。この配線21〜24は、W(タングステン)やMo(モリブデン)などの金属を主成分とする導電性材料であるメタライズペーストよりなる。具体的には、メタライズペーストを印刷し、これを焼成してなる。
この配線21〜24は、基板S1の表面を構成する層である表層11、14、すなわち複数のセラミック層11〜14における最上層11および最下層14に設けられた表層配線21、および、基板S1の内部に設けられ表層配線21と電気的に接続する内部配線22、23と、さらに表層ビア24とにより構成されている。
また、内部配線22、23は、層状をなす層状配線22と、内層ビア23とよりなる。層状配線22は、各セラミック層11〜14の一面に形成されており、各セラミック層11〜14の間に位置する。
また、内層ビア23は、基板内部の各セラミック層12、13を厚さ方向に貫通する貫通穴に上記メタライズペーストを充填してなり、基板S1の内部に位置する層状配線22を、内部のセラミック層12、13をまたいで導通させるものである。
ここで、上記表層である最上層11、最下層14のうち内部配線22、23に通じる部位には、上記表層ビア24が設けられている。この表層ビア24は、表層11、14を厚さ方向に貫通する貫通穴に上記メタライズペーストを充填してなり、表層配線21と内部配線22、23とを導通するものである。
次に、本実施形態に係るセラミック積層基板S1の製造方法について述べる。なお、本製造方法は、一般的なアルミナよりなるグリーンシートを用いたアルミナ積層基板を基本としたものであり、加圧・焼成条件などは、これに準ずるものである。図2は、本製造方法を示す工程図である。
まず、積層工程を行う。この積層工程では、図2(a)に示されるように、焼成前のセラミック層11〜14、すなわち、ドクターブレード法により作製されたグリーンシートよりなる焼成前のセラミック層11〜14を用意し、焼成前の各セラミック層11〜14に対して、上記各ビア23、24となる貫通穴Kを、金型などを用いて形成する。
次に、図2(b)に示されるように、このように貫通穴Kが形成された焼成前の各セラミック層11〜14に対して、印刷法などにより貫通穴K内にメタライズペーストを充填し、焼成前の上記内層ビア23、焼成前の上記表層ビア24を形成する。
次に、印刷法などにより、焼成前の各セラミック層11〜14のうち最上層11および最下層14における上記表層配線21の形成面以外の一面にメタライズペーストを付与し、焼成前の層状配線22を形成する。
続いて、図2(c)に示されるように、焼成前の各セラミック層11〜14を積層し、これらを加圧して積層体100を形成する。ここにおいて、加圧条件は、たとえば30kg〜70kg程度の荷重とすることができる。ここまでが積層工程である。
続いて、この積層体100を焼成する焼成工程を行う。この焼成は、たとえば水素などの還元雰囲気にて約1600℃の温度で行う。これにより、セラミック層11〜14は、焼成されたセラミックよりなるセラミック層11〜14となり、各配線22、23、24は焼成された配線22〜24となる。また、この焼成により、積層体100は収縮する。
次に、焼成された積層体100の表層11、14に、表層配線21を形成する表面配線形成工程を行う。この表層配線21は、表層ビア24と導通する位置、すなわち表層ビア24の上に形成する。具体的には、印刷法などにより、最上層11および最下層14における上記表層配線21の形成面にメタライズペーストを付与し、それにより形成されたメタライズペースト層を焼成することにより、表層配線21を形成する。
こうして、本実施形態のセラミック積層基板S1ができあがる。なお、この後は、当該基板S1に対し、必要に応じて、以下の工程を行う。たとえば、上記表層配線21に対して、図示しないめっき被膜を形成する。このめっき被膜は、たとえば無電解Cuめっき、または、Cuめっきの上に無電解Auめっきを形成してなるものであり、ワイヤボンディング性やはんだ付け性を確保するなどの目的で形成されるものである。
また、図示しないが、基板S1に対して、抵抗体などの機能厚膜体を設けたり、ICチップやコンデンサなどの実装部品を搭載したり、ワイヤボンディングを行ったりすることも、必要に応じて行う。
ところで、上記した本実施形態の製造方法によれば、積層体100を焼成した後に、その焼成後の積層体100の表層11、14に表層配線21を形成するため、焼成後の積層体100の収縮を表層配線21が受けること自体が無くなる。そのため、従来のような積層体100とは材料の異なる層を設けて積層体100を焼成することなく、焼成後の積層体100の収縮による表層配線21の寸法ばらつきを無くすことができる。
また、本実施形態の製造方法では、積層体形成工程において、焼成前のセラミック層11〜14を複数積層するとともに、積層体100の内部に内部配線22、23を形成し、さらに、積層体100の表層11、14のうち内部配線22、23に通じる部位に穴としての貫通穴Kを形成し、この貫通穴Kを導電性材料としてのメタライズペーストで埋めることによって表層ビア24を形成している。
そして、その後、焼成工程を行い、続く表層配線形成工程では、焼成された積層体100の表層11、14にて表層ビア24と導通するように表層配線21を形成している。つまり、本実施形態の製造方法においては、表層ビア24および表層配線21の形成は、表層11、14の穴あけ、貫通穴Kの充填、焼成、表層配線21の形成という順序で行っている。
(第2実施形態)
図3は、本発明の第2実施形態に係るセラミック積層基板の製造方法を示す工程図である。上記第1実施形態との相違点を中心に述べる。
上記第1実施形態の製造方法では、表層ビア24および表層配線21の形成を、表層11、14の穴あけ、貫通穴Kの充填、焼成、表層配線21の形成という順序で行ったが、本実施形態の製造方法では、焼成、表層11、14の穴あけ、貫通穴Kの充填、焼成、表層配線21の形成という順序で行うようにする。
本実施形態では、積層体形成工程では、焼成前のセラミック層11〜14を複数積層するとともに、積層体100の内部に内部配線22、23を形成するが、ここでは、表層11、14の穴あけ、貫通穴Kの充填は行わない。
つまり、図3(a)に示されるように、積層体形成工程では、内部のセラミック層12、13のみ貫通穴Kを形成して、そこへ内層ビア23を充填し、さらに層状配線22を形成し、その後、各セラミック層11〜14を積層することにより、積層体100を形成する。この積層体100においては、内部配線22、23は形成されているが、表層11、14には上記表層ビアは形成されていない。
その後、上記同様、焼成工程を行い、続く表層配線形成工程では、図3(b)に示されるように、焼成された積層体100の表層11、14のうち内部配線22、23に通じる部位に貫通穴Kを形成する。この表層11、14の貫通穴Kは、レーザなどによる穴あけ加工によって行う。
次に、表層配線形成工程では、図3(c)に示されるように、表層11、14の貫通穴Kを上記メタライズペーストで埋めることによって内部配線22、23と導通する表層ビア24を形成する。さらに、表層ビア24と導通するように表層ビア24の上に表層配線21としてメタライズペーストを形成し、次に、これらペーストを焼成する。こうして、本実施形態によっても、上記図1に示したものと同様の基板が完成する。
本実施形態の製造方法によっても、積層体100を焼成した後に、その焼成後の積層体100の表層11、14に表層配線21を形成するため、積層体100とは材料の異なる層を設けて積層体100を焼成することなく、焼成後の積層体100の収縮による表層配線21の寸法ばらつきを無くすことができる。
また、本実施形態によれば、焼成後に表層11、14に表層ビア24を設けるので、焼成による表層ビア24の位置ずれを無くし、表層ビア24と表層配線21との位置合わせ精度等に優れる。
(第3実施形態)
図4は、本発明の第3実施形態に係るセラミック積層基板の製造方法を示す工程図である。本実施形態の製造方法では、表層ビア24および表層配線21の形成を、表層11、14の穴あけ、焼成、貫通穴Kの充填、表層配線21の形成という順序で行うものであり、それ以外は上記第1実施形態と同様である。
本実施形態では、積層体形成工程では、焼成前のセラミック層11〜14を複数積層するとともに、積層体100の内部に内部配線22、23および表層ビア24となる貫通穴Kを形成するが、表層ビア24となる貫通穴Kの充填までは行わない。
つまり、図4(a)に示されるように、積層体形成工程では、各セラミック層11〜14に形成して、そこへ内層ビア23のみを充填し、さらに層状配線22を形成し、その後、各セラミック層11〜14を積層することにより、積層体100を形成する。
この積層体100においては、内部配線22、23および表層11、14の貫通穴Kは形成されているが、表層のセラミック層11、14の貫通穴Kは上記セラミックペーストで充填されておらず、上記表層ビアは形成されていない。
その後、上記同様、焼成工程を行い、続く表層配線形成工程では、図4(b)に示されるように、焼成された積層体100の表層11、14における貫通穴Kを上記メタライズペーストで埋めることによって内部配線22、23と導通する表層ビア24を形成する。
さらに、表層ビア24と導通するように表層ビア24の上に表層配線21としてメタライズペーストを形成し、次に、これらペーストを焼成する。こうして、本実施形態によっても、上記図1に示したものと同様の基板が完成する。
本実施形態の製造方法によっても、積層体100を焼成した後に、その焼成後の積層体100の表層11、14に表層配線21を形成するため、積層体100とは材料の異なる層を設けて積層体100を焼成することなく、焼成後の積層体100の収縮による表層配線21の寸法ばらつきを無くすことができる。
また、本実施形態によれば、焼成前に表層11、14に表層ビア24を設ける場合に比べて、焼成による表層ビア24の位置ずれを低減し、表層ビア24と表層配線21との位置合わせ精度等に優れる。
(第4実施形態)
図5は、本発明の第4実施形態に係るセラミック積層基板の製造方法を示す工程図である。
本実施形態の製造方法では、上記第3実施形態と同様に、表層ビア24および表層配線21の形成を、表層11、14の穴あけ、焼成、貫通穴Kの充填、表層配線21の形成という順序で行うものであるが、焼成前に穴あけを半分まで行い、さらに焼成後に穴を貫通させ、その後、当該貫通した穴である貫通穴Kの充填を行うものである。
本実施形態では、積層体形成工程では、焼成前のセラミック層11〜14を複数積層するとともに、積層体100の内部に内部配線22、23を形成するが、さらに、表層11、14の穴あけを、当該表層11、14の厚さ方向の途中までで停止しておく。
つまり、図5(a)に示されるように、積層体形成工程では、内部のセラミック層12、13のみ貫通穴Kを形成するとともに、表層11、14については貫通せず表層11、14の外面側から厚さ方向の途中まで空いた穴Kを形成する。
そして、貫通穴Kにのみ内層ビア23を充填し、さらに層状配線22を形成した後、各セラミック層11〜14を積層して積層体100を形成する。したがって、この積層体100においては、内部配線22、23は形成されているが、表層11、14には上記表層ビアは形成されていない。
その後、上記同様、焼成工程を行い、続く表層配線形成工程では、図5(b)に示されるように、焼成された積層体100の表層11、14にて、焼成前に形成された穴Kを当該表層11、14の厚さ方向に貫通させ、内部配線22、23に通じる部位に貫通穴Kを形成する。この表層11、14の貫通処理は、レーザなどによる穴あけ加工によって行える。
次に、表層配線形成工程では、図示しないが、表層11、14の貫通穴Kを上記メタライズペーストで埋めることによって上記表層ビア24を形成し、さらに、表層ビア24と導通するように表層ビア24の上に表層配線21を形成する。こうして、本実施形態によっても、上記図1に示したものと同様の基板が完成する。
本実施形態の製造方法によっても、積層体100を焼成した後に、その焼成後の積層体100の表層11、14に表層配線21を形成するため、積層体100とは材料の異なる層を設けて積層体100を焼成することなく、焼成後の積層体100の収縮による表層配線21の寸法ばらつきを無くすことができる。
図6は、本第4実施形態に係るセラミック積層基板の製造方法の他の例を示す工程図である。
上記図5に示される例では、焼成前の積層体形成工程における表層11、14の穴あけでは、表層11、14の外面側から厚さ方向の途中まで空いた穴Kを形成したが、図6に示されるように、表層11、14の内面側から厚さ方向の途中まで空いた穴Kを形成してもよい。
その後は、本例の場合も。上記図5の例と同様に、焼成工程、表層配線形成工程を行うことにより、同様のセラミック積層基板が完成する。
このように、本実施形態によれば、焼成後に表層11、14に貫通穴Kを形成するときに、焼成前に途中まで穴あけを行っているので、焼成後のセラミックへの穴あけの負荷を低減できる。
(第5実施形態)
図7は、本発明の第5実施形態に係るセラミック積層基板の製造方法を示す工程図である。本実施形態は、積層体100を焼成する焼成工程の後に貫通穴Kの充填、表層配線21の形成を行う上記第2〜第4の各実施形態に適用可能である。
本実施形態では、図7(a)、(b)に示されるように、表層ビア24および表層配線21の形成は、焼成された積層体100における表層11、14の貫通穴Kへ導電性材料である上記メタライズペーストを充填し、これを焼成して表層ビア24を形成する。その後、図7(c)に示されるように、表層ビア24の上に上記同様の方法で表層配線21を形成する。
この方法は、表層ビア24を構成するメタライズペーストと表層配線21を構成するメタライズペーストとが異なる材料である場合に有効である。一方、表層ビア24と表層配線21とで、メタライズペーストが同じ材料である場合には、次の図8に示される方法が有効である。
図8は、本第5実施形態に係るセラミック積層基板の製造方法の他の例を示す工程図である。この図8の場合、表層ビア24および表層配線21の形成は、焼成された積層体100における表層11、14の貫通穴Kへメタライズペーストを充填すること、および、その上に表層配線21となるペーストを塗布することを、同じペーストを用いて一括して行う。
その後、これらペーストを焼成することにより、表層ビア24および表層配線21を形成する。このように、図8の方法では、工数低減が図れるが、図7の方法では、表層ビア24と表層配線21とで、それぞれ別々の手法、たとえば印刷法とインクジェット法、印刷法とめっき法を採用して形成することができるため、用途に応じて使い分けすることが可能となる。
(第6実施形態)
図9は、本発明の第6実施形態に係るセラミック積層基板の製造方法を示す工程図である。
図9(a)に示されるように、本実施形態の製造方法では、上記第1実施形態と同様に、積層体形成工程、焼成工程までを行い、焼成された積層体100を形成する。一方で、図9(b)に示されるように、表層配線21を、積層体100を構成するセラミック層11〜14よりも低温で焼成される低温焼成セラミック層15、16に形成しておく。
たとえば、この低温焼成セラミック層15、16は、積層体100を構成するセラミック層11〜14に比べて、ガラス成分が多い一般的なガラスセラミックなどよりなり、より低温で焼成可能なものにできる。
そして、図9(b)に示されるように、表層配線形成工程では、低温焼成セラミック層15、16を、焼成された積層体100の表面に重ね、続いて、低温焼成セラミック層15、16を積層体100の焼成温度よりも低温で焼成することにより、焼成された表層配線21を形成する。
これにより、低温焼成セラミック層15、16を表層とする本実施形態のセラミック積層基板ができあがる。そして、この場合、低温焼成セラミック層15、16の長所である高寸法精度と、高温焼成された積層体100の高熱伝導率・高強度という両方の長所をもった基板を得ることができる。
(第7実施形態)
図10は、本発明の第7実施形態に係るセラミック積層基板の製造方法を示す工程図である。本実施形態では、表層配線21の形成方法を変更したものである。
上記各実施形態では、表層配線21を積層体100の焼成後に、メタライズペーストにより形成したが、本実施形態では、まず、図10(a)に示されるように、焼成前の積層体100の表層11、14の全体に表層配線21を構成するペーストを塗布し、導体膜21’を形成する。そして、この積層体100を上記同様に焼成する。
次に、図10(b)に示されるように、導体膜21’の上に、表層配線21のパターンと同一のパターンを有するマスクMを、レジスト材料などを用いたフォトリソグラフ法などにより形成する。
そして、この状態で、マスクMの開口部に露出する導体膜21’の部分を、エッチングなどにより除去し、その後、マスクMを除去することにより、図10(c)に示されるように、表層配線21ができあがる。
本実施形態の製造方法によれば、積層体100の焼成前では、表層配線21を構成するための導体膜21’を積層体100の表層11、14に形成した後に、積層体100を焼成し、その焼成後の積層体100において導体膜21’をパターニングして表層配線21を形成するため、焼成後の積層体100の収縮を表層配線21が受けて、表層配線21の寸法ばらつきが発生すること自体が無くなる。
よって、本実施形態によっても、積層体100とは材料の異なる層を設けて積層体100を焼成することなく、焼成後の積層体100の収縮による表層配線21の寸法ばらつきを無くすことができる。
(他の実施形態)
なお、上記した各実施形態は、可能な範囲で適宜組み合わせてもよい。たとえば、積層体100における表層である最上層11については上記第1実施形態の製造方法により、最下層14については上記第2実施形態の製造方法により、それぞれ表層ビア24、表層配線21を形成するようにしてもよい。
また、積層体100におけるセラミック層の積層数や厚さなどは、上記各実施形態に限定されるものではなく、通常のセラミック積層基板の範囲で適宜変更可能である。
11〜14 セラミック層
15、16 低温焼成セラミック層
21 表層配線
22 内部配線としての層状配線
23 内部配線としての内層ビア
24 表層ビア
100 積層体
K 穴

Claims (6)

  1. セラミックよりなるセラミック層(11〜14)を複数積層し、これを焼成してなる積層体(100)を形成するとともに、前記積層体(100)の表層(11、14)に表層配線(21)を設けてなるセラミック積層基板の製造方法において、
    焼成前の前記セラミック層(11〜14)を複数積層して前記積層体(100)を形成する積層体形成工程と、
    その後、前記積層体(100)を焼成する焼成工程と、
    続いて、前記焼成された前記積層体(100)の表層(11、14)に前記表層配線(21)を形成する表層配線形成工程とを実行するものであり、
    前記積層体形成工程では、焼成前の前記セラミック層(11〜14)を複数積層するとともに、前記積層体(100)の内部に内部配線(22、23)を形成し、
    その後、前記焼成工程を行い、
    続く前記表層配線形成工程では、前記焼成された前記積層体(100)の表層(11、14)のうち前記内部配線(22、23)に通じる部位に穴(K)を形成し、次に、前記穴(K)を導電性材料で埋めることによって前記内部配線(22、23)と導通する表層ビア(24)を形成するとともに、前記表層ビア(24)と導通するように前記表層配線(21)を形成することを特徴とするセラミック積層基板の製造方法。
  2. セラミックよりなるセラミック層(11〜14)を複数積層し、これを焼成してなる積層体(100)を形成するとともに、前記積層体(100)の表層(11、14)に表層配線(21)を設けてなるセラミック積層基板の製造方法において、
    焼成前の前記セラミック層(11〜14)を複数積層して前記積層体(100)を形成する積層体形成工程と、
    その後、前記積層体(100)を焼成する焼成工程と、
    続いて、前記焼成された前記積層体(100)の表層(11、14)に前記表層配線(21)を形成する表層配線形成工程とを実行するものであり、
    前記積層体形成工程では、焼成前の前記セラミック層(11〜14)を複数積層するとともに、前記積層体(100)の内部に内部配線(22、23)を形成し、さらに、前記積層体(100)の表層(11、14)のうち前記内部配線(22、23)に通じる部位に穴(K)を形成するようにし、
    その後、前記焼成工程を行い、
    続く前記表層配線形成工程では、前記焼成された前記積層体(100)における前記穴(K)を導電性材料で埋めることによって前記内部配線(22、23)と導通する表層ビア(24)を形成するとともに、前記表層ビア(24)と導通するように前記表層配線(21)を形成することを特徴とするセラミック積層基板の製造方法。
  3. 前記穴(K)は、前記積層体(100)の表層(11、14)において当該表層の内面側から厚さ方向の途中まで空いた穴か、もしくは、当該表層の外面側から厚さ方向の途中まで空いた穴として形成するものであり、
    前記表層配線形成工程では、前記焼成された前記積層体(100)の表層(11、14)にて、前記穴(K)を当該表層(11、14)の厚さ方向に貫通させた後、前記表層ビア(24)および前記表層配線(21)の形成を行うことを特徴とする請求項2に記載のセラミック積層基板の製造方法。
  4. 前記表層ビア(24)および前記表層配線(21)の形成は、前記穴(K)へ前記導電性材料を充填した後、それによって形成された前記表層ビア(24)の上に前記表層配線(21)を形成することによって行うことを特徴とする請求項1ないし3のいずれか1つに記載のセラミック積層基板の製造方法。
  5. 前記表層ビア(24)および前記表層配線(21)の形成は、前記穴(K)へ設ける前記導電性材料と同様の材料を用いて前記表層配線(21)を形成するものであり、前記導電性材料の前記穴(K)への充填と前記表層配線(21)の形成とを一括して行うものであることを特徴とする請求項1ないし3のいずれか1つに記載のセラミック積層基板の製造方法。
  6. セラミックよりなるセラミック層(11〜14)を複数積層し、これを焼成してなる積層体(100)を形成するとともに、前記積層体(100)の表層(11、14)に表層配線(21)を設けてなるセラミック積層基板の製造方法において、
    焼成前の前記セラミック層(11〜14)を複数積層して前記積層体(100)を形成する積層体形成工程と、
    その後、前記積層体(100)を焼成する焼成工程と、
    続いて、前記焼成された前記積層体(100)の表層(11、14)に前記表層配線(21)を形成する表層配線形成工程とを実行するものであり、
    前記表層配線(21)を、前記積層体(100)を構成する前記セラミック層(11〜14)よりも低温で焼成される低温焼成セラミック層(15、16)に形成しておき、
    前記表層配線形成工程では、前記低温焼成セラミック層(15、16)を、前記焼成された前記積層体(100)の表面に重ね、続いて、前記低温焼成セラミック層(15、16)を前記積層体(100)の焼成温度よりも低温で焼成することにより、前記表層配線(21)を形成することを特徴とするセラミック積層基板の製造方法。
JP2012006108A 2012-01-16 2012-01-16 セラミック積層基板の製造方法 Active JP5516608B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012006108A JP5516608B2 (ja) 2012-01-16 2012-01-16 セラミック積層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012006108A JP5516608B2 (ja) 2012-01-16 2012-01-16 セラミック積層基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008112134A Division JP2009266912A (ja) 2008-04-23 2008-04-23 セラミック積層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012074747A true JP2012074747A (ja) 2012-04-12
JP5516608B2 JP5516608B2 (ja) 2014-06-11

Family

ID=46170550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012006108A Active JP5516608B2 (ja) 2012-01-16 2012-01-16 セラミック積層基板の製造方法

Country Status (1)

Country Link
JP (1) JP5516608B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014106925A1 (ja) * 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232595A (ja) * 1988-07-22 1990-02-02 Mitsubishi Electric Corp セラミック多層配線基板の製造方法
JPH04225297A (ja) * 1990-12-27 1992-08-14 Fujitsu Ltd セラミック基板の製造方法
JP2004095676A (ja) * 2002-08-29 2004-03-25 Noritake Co Ltd 厚膜多層基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232595A (ja) * 1988-07-22 1990-02-02 Mitsubishi Electric Corp セラミック多層配線基板の製造方法
JPH04225297A (ja) * 1990-12-27 1992-08-14 Fujitsu Ltd セラミック基板の製造方法
JP2004095676A (ja) * 2002-08-29 2004-03-25 Noritake Co Ltd 厚膜多層基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014106925A1 (ja) * 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法

Also Published As

Publication number Publication date
JP5516608B2 (ja) 2014-06-11

Similar Documents

Publication Publication Date Title
JP4748161B2 (ja) 多層配線基板及びその製造方法
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
JP2014123707A (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
JP3928665B2 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
WO2013058351A1 (ja) 多層配線基板、プローブカード及び多層配線基板の製造方法
US10609824B2 (en) Manufacturing method of a multi-layer circuit board
JP2008218628A (ja) 積層体およびその製造方法
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP2007053328A (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP2015015339A (ja) 多層配線基板の製造方法およびこの方法により製造される多層配線基板を備えるプローブカード並びに多層配線基板
JP5516608B2 (ja) セラミック積層基板の製造方法
JP2009141366A (ja) セラミック積層基板の製造方法及びその製造方法によって製造されたセラミック積層基板
JP2007081166A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP2007053206A (ja) 電子部品及びその製造方法
JP5527048B2 (ja) セラミック多層基板
JP5448354B2 (ja) 配線基板およびその製造方法
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2009266912A (ja) セラミック積層基板の製造方法
JP2006140513A (ja) セラミック多層基板の製造方法
JP4501227B2 (ja) セラミック多層配線基板の製造方法
JP2015201514A (ja) 配線基板およびその製造方法
JP2010225707A (ja) セラミック多層基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R151 Written notification of patent or utility model registration

Ref document number: 5516608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250