JP5019106B2 - 多層セラミックス基板の製造方法 - Google Patents

多層セラミックス基板の製造方法 Download PDF

Info

Publication number
JP5019106B2
JP5019106B2 JP2007081087A JP2007081087A JP5019106B2 JP 5019106 B2 JP5019106 B2 JP 5019106B2 JP 2007081087 A JP2007081087 A JP 2007081087A JP 2007081087 A JP2007081087 A JP 2007081087A JP 5019106 B2 JP5019106 B2 JP 5019106B2
Authority
JP
Japan
Prior art keywords
substrate
shrinkage
green sheet
multilayer ceramic
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007081087A
Other languages
English (en)
Other versions
JP2008244057A (ja
Inventor
恒 小更
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007081087A priority Critical patent/JP5019106B2/ja
Publication of JP2008244057A publication Critical patent/JP2008244057A/ja
Application granted granted Critical
Publication of JP5019106B2 publication Critical patent/JP5019106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層セラミックス基板の製造方法に関するものであり、特に、無収縮焼成方法の改良に関する。
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミックス基板が提案され実用化されている。多層セラミックス基板は、複数のセラミックス層を積層することにより構成され、各セラミックス層に配線導体(導体パターン)や電子素子等を一体に作り込むことで、高密度実装が可能となっている。
前記多層セラミックス基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記グリーンシートは、この焼成工程における焼結に伴って必ず収縮し、多層セラミックス基板の寸法精度を低下する大きな要因となっている。具体的には、前記収縮に伴って収縮バラツキが発生し、最終的に得られる多層セラミックス基板において、寸法精度は0.5%程度に留まっている。
このような状況から、多層セラミックス基板の焼成工程において、グリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法が提案されている(例えば、特許文献1や特許文献2等を参照)。これらの特許文献にも記載されるように、前記焼成温度でも収縮しないシート(収縮抑制グリーンシート)をグリーンシートの積層体に貼り付け、この状態で焼成を行うと、前記面内方向の収縮が抑制され、厚さ方向にのみ収縮する。その結果、多層セラミックス基板の面内方向の寸法精度を0.05%程度にまで改善することが可能である。
また、前記無収縮焼成方法により多層セラミックス基板を作製した場合、収縮抑制グリーンシートを除去する必要があり、これに対処するため、収縮抑制グリーンシートの焼成物(残渣)を円滑に除去する方法についても検討されている(例えば、特許文献3等を参照)。特許文献3には、拘束シートの無機材料を平板状粒子(例えば平板状アルミナ粒子)とし、拘束シートの除去性を改良することが開示されている。
特開昭62−260777号公報 特開平10−75060号公報 特開2005−277107号公報
ところで、低温焼成可能な多層セラミックス基板として、ガラスマトリックス中にフィラーが混合・分散されたガラスセラミックス層により構成されたガラスセラミックス多層基板が知られており、電極に安価な金属を用いることができる等の理由により、広く用いられている。このガラスセラミック多層基板を前述の無収縮焼成方法により焼成して作製すれば、低温焼成で寸法精度に優れた基板が得られるものと考えられる。
しかしながら、ガラスセラミック多層基板を無収縮焼成法により焼成する場合、内部導体周辺に空隙が生じ易いことがわかってきた。多層セラミックス基板においては、各セラミック層の配線間の電気的接続を図るために、内部導体を形成するのが一般的である。ガラスセラミックス基板についても例外ではなく、各ガラスセラミックス層の前駆体(基板用グリーンシート)に必要に応じて貫通孔を形成し、ここに導電ペーストを充填して焼成することで、前記内部導体を形成している。無収縮焼成法により前記導電ペーストを充填した基板用グリーンシートを焼成すると、収縮抑制された基板用グリーンシートと貫通孔内の導電ペーストの収縮挙動が異なり、これが原因で内部導体周辺に空隙が形成されるものと考えられる。前記内部導体周辺の空隙は、ガラスセラミックス多層基板の信頼性を損なうものであり、その形成を極力抑える必要がある。
また、残渣の除去性向上に関しては、特許文献3記載の発明のように拘束シートに平板状粒子を用いることで改善されることが知られているが、除去操作時の破損の発生は抑えることができても、基板強度自体を向上することはできない。さらに、拘束シートに平板状粒子を用いると、焼成途中に拘束シートが剥がれてしまい、収縮抑制機能を十分に得ることができないこともわかってきた。
本発明は、このような従来の実情に鑑みて提案されたものであり、内部導体周辺における空隙の発生を抑えることができ、収縮抑制材の焼成後の残渣の除去が容易で、焼成途中に収縮抑制用の拘束シートが剥がれることもない、良好な無収縮プロセスを実現することが可能な多層セラミックス基板の製造方法を提供することを目的とする。
前述の目的を達成するために、本発明の多層セラミックス基板の製造方法は、焼成によりガラスマトリックス中にフィラーが混合・分散されたガラスセラミックス層となる複数の基板用グリーンシートを積層し、積層された基板用グリーンシート積層体の少なくとも一方の面に収縮抑制グリーンシートを配して焼成する多層セラミックス基板の製造方法であって、少なくとも前記基板用グリーンシートの一部において、貫通孔を形成するとともに、当該貫通孔に導電ペーストを充填して焼成を行い、且つ、少なくとも前記貫通孔を形成し導電ペーストを充填した基板用グリーンシートにおいて、少なくとも前記フィラーの一部としてアスペクト比50〜90の板状のアルミナフィラーを用いることを特徴とする。
基板用グリーンシートに板状のアルミナフィラーを添加すると、アルミナフィラーが基板用グリーンシートの主面に対して水平方向に配向する。このような配向状態は、無収縮焼成方法における収縮抑制の考えと良く合致し、基板用グリーンシートの主面面内方向での収縮を抑制し、厚み方向の収縮を促進する。面内方向での収縮抑制は、無収縮焼成方法で予定している収縮抑制を改善する方向に働き、得られる多層セラミックス基板の寸法精度が向上する。また、アルミナフィラーの前記配向により、多層セラミックス基板の表面の平坦性も改善される。
また、前記板状のアルミナフィラーの添加は、内部導体周辺の空隙低減に寄与する。ガラスセラミックス多層基板の無収縮焼成においては、基板用グリーンシートの貫通孔に導電ペーストを充填して焼成を行うと、基板用グリーンシートと導電ペーストとが互いに異なる方向に収縮し、内部導体(導電ペーストの焼結物)の周辺に空隙が発生する。基板用グリーンシートにフィラーとして板状のアルミナフィラーを用いると、基板用グリーンシートの前記方向(面内方向)の収縮が抑制され、このような空隙の発生が抑制される。
なお、例えば前述の特許文献3記載の発明のように、板状のアルミナフィラーを収縮抑制材として拘束シートに用いると、焼成の途中で剥離する等の不都合が生ずるが、本発明においては通常の収縮抑制グリーンシートを拘束シートとして用いるので、このような不都合が生ずることはない。また、基板用グリーンシートに板状のアルミナフィラーを用いることで離型性が良好なものとなり、焼成後に収縮抑制グリーンシートの焼成物(残渣)を除去するに際し、除去性が改善されて速やかに残渣が除去される。前記残渣の除去性の改善は、残渣除去操作の際の割れや欠けの発生の抑制にも繋がる。
前述のように、本発明の多層セラミックス基板の製造方法においては、基板用グリーンシートに板状のアルミナフィラーを用いているので、得られる多層セラミックス基板(ガラスセラミックス多層基板)において、内部導体周辺の空隙を低減することが可能であり、信頼性を十分に確保することが可能である。また、また、無収縮焼成方法としての効果も十分に得ることができるので、寸法精度に優れた多層セラミックス基板を実現することが可能であり、さらには収縮抑制材の除去が容易であるという効果も得ることができる。
以下、本発明を適用した多層セラミックス基板の製造方法について、図面を参照して詳細に説明する。
多層セラミックス基板を製造するには、先ず、図1(a)に示すように、焼成後に多層セラミックス基板を構成する各セラミックス層となる基板用グリーンシート1a〜1dを用意する。ここでは、4枚の基板用グリーンシート1a〜1dを準備しているが、積層する基板用グリーンシートの枚数はこれに限らず、積層数に応じて用意する基板用グリーンシートの数を決めればよい。
各基板用グリーンシートは、本実施形態の場合、焼成によりガラスマトリックス中にフィラーが混合・分散されたガラスセラミックス層となる基板用グリーンシートである。係る基板用グリーンシートは、ガラス成分とフィラー(セラミックス粉末)とを有機ビヒクル等とともに混合してスラリー状の誘電体ペーストを調製し、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。
ここで、ガラス成分としては、任意のガラスを使用することが可能である、例示するならば、ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸カリウムガラス等を挙げることができる。また、ガラス成分の比率は65〜75体積%とし、骨材であるフィラーの比率を25〜35体積%とすることが好ましい。ガラス成分の比率が前記範囲を外れると強度及び焼結性が低下するおそれがある。
一方、フィラーとしては板状のアルミナフィラーを用いることが本実施形態における大きな特徴事項である。板状のアルミナフィラーは、例えば無定型アルミナを原料にして水熱合成法等によって製造されるものであり、通常の粒状のアルミナフィラーと異なり、概ね六角板状の形態を有する。この板状のアルミナフィラーを前記基板用グリーンシートに用いることにより、得られる多層セラミックス基板において、内部導体周辺の空隙低減を図ることができ、さらには残渣除去性の向上や寸法精度の向上、平坦性の向上等を図ることができる。なお、板状アルミナフィラーは、全ての基板用グリーンシート1a〜1dに使用してもよいが、必ずしもこれに限らない。最低限、後述の貫通孔を形成するとともに、当該貫通孔に導電ペーストを充填した基板用グリーンシートに板状アルミナフィラーを用いればよい。
前記基板用グリーンシート1a〜1dにおいては、フィラーの全てを前記板状アルミナフィラーとすることが好ましいが、これに限らず、基板用グリーンシート1a〜1dに含まれるフィラーの一部を板状アルミナフィラーとしてもよい。板状アルミナフィラーと併用するフィラー(セラミックスフィラー)としては、例えばマグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニア、チタニア等を挙げることができる。この場合、十分な効果を得るためには、板状アルミナフィラーの割合を全フィラーの20体積%以上とすることが好ましい。
前記板状アルミナフィラーの形態としては、任意のものを使用することが可能であるが、所定の効果を得るためには、例えばアスペクト比が20〜90の板状アルミナフィラーを用いることが好ましい。板状アルミナフィラーのアスペクト比が20よりも小さいと、配向させることが難しくなる傾向にあり、また粒状のアルミナフィラーと形態的な差が小さくなることから、十分な空隙低減効果が得られなくなるおそれがある。逆に、板状アルミナフィラーのアスペクト比が90を越えると、焼結性が低下する傾向にある。平均粒径(板面における長径の平均値)についても任意であるが、通常は1μm〜10μm程度のものを用いる。
また、前記板状アルミナフィラーのアスペクト比が大きい場合、得られる多層セラミックス基板の強度を向上する上でも効果がある。特に、板状アルミナフィラーのアスペクト比が50以上であると、前記強度改善効果が大きい。
近年、モジュール用基板の傾向としては、従来のような受動部品を実装するだけのものから、半導体の実装が必須となりつつある。実装する半導体についても、小型化や薄型化等の観点から、パッケージされたものではなく、いわゆるベアチップを直接実装する試みが増えている。そのため、実装基板(モジュール用基板)への要求としては、以下のようなものが強くなりつつある。
a.実装効率、実装精度の観点から、個別分離した状態ではなく集合基板形態での使用。
b.取り扱いの都合上、高強度の要求。
c.小型部品を実装するにあたっての寸法精度、及び部品搭載場所のピッチ精度の確保。
d.ベアチップ実装のための平坦性の要求(特に、半導体をフリップチップ実装する場合には、強く要求される)。
e.モジュールの多機能化によるサイズ拡大への対応(プリント基板実装時の耐熱衝撃性の確保)。
これら要求の中で、例えば多層セラミックス基板としては薄型化の要求傾向が増えており、薄型化した場合にも強度を確保することが大きな課題となっている。また、強度に関しては、工程での取り扱いだけでなく、移動体通信市場での用途拡大に伴い、落下等の一般ユーザの取り扱いに耐え得る強度確保という観点からも基板強度の向上が望まれている。 このような観点から見たときに、前記無収縮焼成方法の採用は、寸法精度や部品搭載場所のピッチ精度の向上等には有効あるが、基板強度という点では、却ってこれを低下させることがある。例えば、焼成後の残渣の除去に際して、ブラスト処理等の除去操作を行うと、強度低下に起因して基板を破損してしまう等の障害が発生し易い。
基板用グリーンシートのフィラーとしてアスペクト比の大きな板状アルミナフィラーを用いることにより、得られる多層セラミックス基板の強度を向上することができ、強度を確保する上で有効であり、残渣の除去の際等に基板を破損してしまう等の障害の発生を抑えることもできる。
前述の板状アルミナフィラーを例えば低温焼成可能なガラス成分と混合分散し、樹脂や溶剤、可塑剤、分散材等の材料を用いてスラリー化し、ドクターブレード法等の板状アルミナフィラーが配向可能な方法でシート化する。これにより、板状アルミナフィラーの板面が基板用グリーンシートの主面と平行(水平方向)になるように配向される。
前記基板用グリーンシートには、所望の回路に応じて、導体パターン(配線パターンや電極パッド、ビアホール等)を形成しておく。本実施形態においては、各基板用グリーンシート1a〜1dの所定の位置に貫通孔(ビアホール)を形成し、ここに導体ペーストを充填することによりビア導体パターン2を形成している。また、内層となる基板用グリーンシート1b,1cの表面に所定のパターンで導体ペーストを印刷し、内部導体パターン3を形成している。さらに、最も外側に配置される基板用グリーンシート1a,1dには、表面導体パターン4を形成している。なお、各基板用グリーンシート1a〜1dには、必要に応じて電子素子(インダクタやキャパシタ等)を作り込んでおいてもよい。
前記各導体パターンは、例えば導電ペーストを所定のパターンで印刷することにより形成されるが、使用する導電ペーストは、Ag、Ag−Pd合金、Cu、Ni等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものである。有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、前記導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導電ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。
前述のように各基板用グリーンシート1a〜1dにビア導体2や内部導体パターン3、表面導体パターン4等を形成した後、図1(b)に示すように、これらを重ねて積層体とするが、このとき、積層体の両側(最外層)に収縮抑制用グリーンシート5を拘束層として配し、焼成を行う。これら収縮抑制用グリーンシート5間に基板用グリーンシート1a〜1dの積層体を挟み込み、焼成を行うことで、前記積層体の面内方向での収縮が抑えられる。
拘束層となる収縮抑制用グリーンシート5には、前記基板用グリーンシート1a〜1dの焼成温度では収縮しない材料(収縮抑制材)、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物、さらには炭酸カルシウム等が用いられる。
これらの中で、炭酸カルシウムは、基板用グリーンシート1a〜1dよりも収縮率が大きいが、拘束シートとしての機能を有し、剥離も容易であることから望ましい収縮抑制材と言える。また、収縮抑制材として炭酸カルシウムを用いることにより、内部導体周辺の空隙低減効果を顕著なものとすることができる。
あるいは、収縮抑制材としてトリジマイトを用いることも有効である。収縮抑制材としてトリジマイトを用いた場合、炭酸カルシウムを用いた場合に比べて若干空隙低減効果が低下するが、強度を向上することができる。したがって、先に述べた板状アルミナフィラーのアスペクト比を大きくすることによる強度向上と相俟って、例えば非常に薄い基板においても割れや欠け等の発生を抑えることができる。
図1(b)は、いわゆる積層体の仮スタックの状態であるが、次に、図1(c)に示すようにプレスを行い、さらに図1(d)に示すように焼成を行う。
収縮抑制用グリーンシート5の収縮抑制材として前記炭酸カルシウムを使用した場合、焼成後には、図1(e)に示すように、熱膨張の差により前記収縮抑制用グリーンシート5は自然剥離され、多層セラミックス基板10が得られる。なお、必要に応じて、焼成後に残渣を除去する残渣除去工程(例えばブラスト処理や超音波洗浄処理等)を追加してもよい。
得られる多層セラミックス基板10においては、前記基板用グリーンシート1a〜1dはセラミックス基板層11a〜11dとなり、前記ビアホール内のビア導体パターン2はビア導体12になる。同様に、内部導体パターン3も内部導体13となる。表面導体パターン4は表面導体14となる。
以上の製造方法においては、基板用グリーンシート1a〜1dに板状のアルミナフィラーを用いているので、内部導体周辺の空隙を低減することができ、また、厚み方向の収縮を促進し、多層セラミックス基板10の基板強度を十分に確保することが可能である。特に、焼成後の多層セラミックス基板の厚さが1.5mm以下[面積をs(mm)とし、厚さをt(mm)としたとき、s/tが40以上]である場合には、薄型化による強度低下が顕著になるが、このような場合においても、例えば収縮抑制材としてトリジマイトを用い、添加する板状アルミナフィラーのアスペクト比を50以上とすることで、十分な強度を得ることができ、割れや欠けの発生を抑えることができる。
また、基板用グリーンシート1a〜1dに板状のアルミナフィラーを用いることで、収縮抑制グリーンシート5の焼成後の残渣を容易に除去することができ、残渣除去のためのブラスト処理等において過剰な力を加える必要がない。したがって、この点においても、薄型化した多層セラミックス基板の割れや欠けを防止することが可能である。
さらに、基板用グリーンシート1a〜1dに板状のアルミナフィラーを用いた場合、収縮抑制グリーンシートが焼成途中で剥離することがなく、無収縮焼成方法としての効果も十分に得ることができるので、寸法精度に優れた多層セラミックス基板10を実現することが可能である。加えて、平坦性に優れた多層セラミックス基板10の製造が可能であるという効果もある。したがって、小型部品の実装やベアチップ実装等にも対応可能な、高品位な多層セラミックス基板を実現することが可能である。
以下、本発明の具体的な実施例について、実験結果をもとに説明する。
実験1
ガラス粉末と板状アルミナフィラーとを有機ビヒクルとともに混合して誘電体ペーストを作製し、これをポリエチレンテレフタレートフィルム上にドクターブレードを用いて成膜して基板用グリーンシートを形成した。なお、使用した板状アルミナフィラーのアスペクト比は50である。
次に、作製した基板用グリーンシートに直径100μmの貫通孔を形成し、ここに導電ペーストを充填した。導電ペーストは、銀(Ag)を導電材とし、これを有機ビヒクルとともに混合することで調製した。
続いて、複数枚の基板用グリーンシートを積層し、さらに両側を収縮抑制材グリーンシートで挟み込んで焼成を行った。なお、収縮抑制材グリーンシートにおける収縮抑制材としては炭酸カルシウムを用いた。焼成は、大気中、900℃で1時間行った。焼成後のガラスセラミックス多層基板の厚さは0.5mmである。
前述の製造方法にしたがい、板状アルミナフィラーの添加量を変えて種々のガラスセラミックス多層基板を作製した。また、比較のため、球形アルミナフィラーを用い、他は同様にしてガラスセラミック多層基板を作製した。
以上のようにして作製したガラスセラミックス多層基板について、内部導体周辺における空隙の発生状態について調べた。結果を表1に示す。なお、内部導体周辺における空隙の発生状態は、ガラスセラミックス多層基板を内部導体形成位置で切断し、顕微鏡観察により空隙の個数を数えることにより行った。空隙がほとんど認められない場合を◎、小さな空隙が僅かに認められた場合を○、小さな空隙がある程度認められた場合を△、空隙が多数認められ大きな空隙も存在した場合を×とした。
Figure 0005019106
表1から明らかな通り、フィラーとして板状アルミナフィラーを用いることで、内部導体周辺の空隙の発生が大きく改善されている。ただし、板状アルミナフィラーの添加量が少なくなると空隙低減効果が若干低下し、例えば前記添加量が20体積%未満の場合に小さな空隙の発生が認められた。一方、板状アルミナフィラーの添加量が多い場合には、優れた空隙低減効果が発揮されたが、あまり添加量が多くなると、焼結性の低下による密度の低下が認められた。これらを勘案すると、板状アルミナフィラーの添加量は、20体積%〜35体積%とすることが好ましい。
実験2
次に、板状アルミナフィラーのアスペクト比を変えて同様の実験を行った。なお、本実験においては、作製したガラスセラミックス多層基板の厚さを0.5mm、板状アルミナフィラーの添加量を32体積%とした。ガラスセラミックス多層基板の製造方法は、先の実験1と同様である。
作製した各ガラスセラミックス多層基板について、実験1と同様に内部導体周辺における空隙の発生状態を調べ、さらにガラスセラミックス多層基板の強度を測定した。結果を表2に示す。なお、強度の評価については、銀電極を形成せずにガラスセラミックスのみからなる厚さ0.2mmの基板について評価を行った。
Figure 0005019106
表2から明らかなように、板状アルミナフィラーのアスペクト比が大きくなるのに伴って、得られるガラスセラミックス多層基板の強度が向上している。ただし、板状アルミナフィラーのアスペクト比が90を越えると、焼結性(密度)の低下が認められた。逆に、板状アルミナフィラーのアスペクト比が20未満であると、配向性の低下等により空隙低減効果が低下することがわかった。したがって、使用する板状アルミナフィラーのアスペクト比は、20〜90とすることが好ましい。
実験3
本実験では、収縮抑制材グリーンシートに含まれる収縮抑制材の種類を変えて同様の実験を行った。使用した収縮抑制材は、炭酸カルシウム、トリジマイト、酸化ジルコニウム(ジルコニア)の3種類である。なお、本実験においては、作製したガラスセラミックス多層基板の厚さは、0.2mm、0.4mm、及び0.6mmである。板状アルミナフィラーの添加量は32体積%、アスペクト比は50とした。ガラスセラミックス多層基板の製造方法は、先の実験1と同様である。
作製した各ガラスセラミックス多層基板について、実験1と同様に内部導体周辺における空隙の発生状態を調べた。結果を表3に示す。また、各収縮抑制材を使用した場合について、厚さ0.2mmのガラスセラミックス多層基板の強度を評価した。強度の評価については、銀電極を形成せずにガラスセラミックスのみからなる厚さ0.2mmの基板について評価を行った。結果を表4に示す。
Figure 0005019106
Figure 0005019106
表3から明らかなように、収縮抑制材にジルコニアやトリジマイトを用いた場合に比べて、炭酸カルシウムを用いた場合に空隙低減効果が大きいことがわかる。一方、収縮抑制材にトリジマイトを用いた場合には、炭酸カルシウムを用いた場合に比べて、特に基板の厚さが薄い場合に若干空隙低減効果が低い結果となっているが、表4に示す通り、基板の強度は向上している。したがって、空隙低減効果を重視する場合には、収縮抑制材として炭酸カルシウムを用いることが好ましく、基板強度を重視する場合には、収縮抑制材としてトリジマイトを用いることが好ましいことになる。
第1の実施形態における多層セラミックス基板製造プロセスを示す模式的な断面図であり、(a)は基板用セラミックスグリーンシート及び内部導体形成工程、(b)は仮スタック工程、(c)はプレス工程、(d)は焼成工程、(e)は収縮抑制グリーンシートの焼成物の剥離工程を示す。
符号の説明
1a〜1d 基板用グリーンシート、5 収縮抑制グリーンシート、10 多層セラミックス基板、11a〜11d セラミック層

Claims (4)

  1. 焼成によりガラスマトリックス中にフィラーが混合・分散されたガラスセラミックス層となる複数の基板用グリーンシートを積層し、積層された基板用グリーンシート積層体の少なくとも一方の面に収縮抑制グリーンシートを配して焼成する多層セラミックス基板の製造方法であって、
    少なくとも前記基板用グリーンシートの一部において、貫通孔を形成するとともに、当該貫通孔に導電ペーストを充填して焼成を行い、
    且つ、少なくとも前記貫通孔を形成し導電ペーストを充填した基板用グリーンシートにおいて、少なくとも前記フィラーの一部としてアスペクト比50〜90の板状のアルミナフィラーを用いることを特徴とする多層セラミックス基板の製造方法。
  2. 焼成後の多層セラミックス基板の厚さが1.5mm以下であることを特徴とする請求項1から7のいずれか1項記載の多層セラミックス基板の製造方法。
  3. 前記収縮抑制グリーンシートが収縮抑制材として炭酸カルシウムを含むことを特徴とする請求項1または2記載の多層セラミックス基板の製造方法。
  4. 前記収縮抑制グリーンシートが収縮抑制材としてトリジマイトを含むことを特徴とする請求項1または2記載の多層セラミックス基板の製造方法。
JP2007081087A 2007-03-27 2007-03-27 多層セラミックス基板の製造方法 Expired - Fee Related JP5019106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007081087A JP5019106B2 (ja) 2007-03-27 2007-03-27 多層セラミックス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007081087A JP5019106B2 (ja) 2007-03-27 2007-03-27 多層セラミックス基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008244057A JP2008244057A (ja) 2008-10-09
JP5019106B2 true JP5019106B2 (ja) 2012-09-05

Family

ID=39915056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007081087A Expired - Fee Related JP5019106B2 (ja) 2007-03-27 2007-03-27 多層セラミックス基板の製造方法

Country Status (1)

Country Link
JP (1) JP5019106B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499766B2 (ja) * 2010-02-25 2014-05-21 Tdk株式会社 ガラスセラミックス基板及びその製造方法、並びに配線基板
JP6214930B2 (ja) * 2013-05-31 2017-10-18 スナップトラック・インコーポレーテッド 多層配線基板
CN105144851B (zh) * 2014-02-26 2019-02-12 日本碍子株式会社 具有贯通孔的绝缘基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111865B2 (ja) * 1995-08-17 2000-11-27 住友金属鉱山株式会社 セラミック基板の製造方法
JPH0971472A (ja) * 1995-08-31 1997-03-18 Sumitomo Metal Mining Co Ltd ガラスセラミック基板の製造方法
JP3774101B2 (ja) * 2000-03-10 2006-05-10 三菱樹脂株式会社 銅張積層板
JP2002111210A (ja) * 2000-09-28 2002-04-12 Kyocera Corp 配線基板およびその製造方法
JP4461745B2 (ja) * 2003-09-08 2010-05-12 堺化学工業株式会社 薄片状酸化アルミニウム、その製造方法、化粧料、塗料、インク及びプラスチック組成物
JP4683269B2 (ja) * 2005-03-23 2011-05-18 Tdk株式会社 多層セラミック基板の製造方法
JP3963328B2 (ja) * 2005-04-19 2007-08-22 Tdk株式会社 多層セラミック基板及びその製造方法
JP2007059863A (ja) * 2005-07-26 2007-03-08 Tdk Corp 多層セラミック基板及びその製造方法

Also Published As

Publication number Publication date
JP2008244057A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JP6214930B2 (ja) 多層配線基板
JP2010100517A (ja) ガラスセラミックス基板
JP2002198647A (ja) 低温焼成セラミック配線基板の製造方法
JP2002198660A (ja) 回路基板及びその製造方法
JP5019106B2 (ja) 多層セラミックス基板の製造方法
JP2010080679A (ja) 半導体装置の製造方法
JP3652196B2 (ja) セラミック配線基板の製造方法
JP4454105B2 (ja) 多層配線基板の製造方法
JP4610114B2 (ja) セラミック配線基板の製造方法
JP4826253B2 (ja) セラミック多層基板の製造方法およびセラミック多層基板
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
JP4967668B2 (ja) 多層セラミック基板の製造方法
JP2004087989A (ja) 多層配線基板
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP4028810B2 (ja) 多層配線基板の製造方法
JP4535801B2 (ja) セラミック配線基板
JP2002050869A (ja) 多層配線基板の製造方法
JP4587562B2 (ja) 多層配線基板の製造方法
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP2008186908A (ja) 多層回路基板の製造方法
JP2004200679A (ja) 多層回路基板の製造方法
JP4157352B2 (ja) 配線基板
JP2010153554A (ja) セラミック基板及びその製造方法
JP2010080683A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120530

R150 Certificate of patent or registration of utility model

Ref document number: 5019106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees