JP2003124397A - 基板及びその製造方法 - Google Patents

基板及びその製造方法

Info

Publication number
JP2003124397A
JP2003124397A JP2001312516A JP2001312516A JP2003124397A JP 2003124397 A JP2003124397 A JP 2003124397A JP 2001312516 A JP2001312516 A JP 2001312516A JP 2001312516 A JP2001312516 A JP 2001312516A JP 2003124397 A JP2003124397 A JP 2003124397A
Authority
JP
Japan
Prior art keywords
via hole
substrate
conductive layer
conductive
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001312516A
Other languages
English (en)
Other versions
JP4030285B2 (ja
Inventor
Reo Yamamoto
玲緒 山本
Yoshihide Kamiyama
美英 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP2001312516A priority Critical patent/JP4030285B2/ja
Priority to EP02779905A priority patent/EP1435658B1/en
Priority to PCT/JP2002/010414 priority patent/WO2003034488A1/ja
Priority to US10/450,182 priority patent/US20040016570A1/en
Priority to DE60236526T priority patent/DE60236526D1/de
Priority to CNB028031555A priority patent/CN1329978C/zh
Publication of JP2003124397A publication Critical patent/JP2003124397A/ja
Application granted granted Critical
Publication of JP4030285B2 publication Critical patent/JP4030285B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 半導体素子搭載用のサブマウントとして好適
に使用できる、金属ビアホールを有する両面回路基板で
あって、金属ビアホールと回路パターンとの電気的な接
触が良好で、素子の接合位置決めが容易な基板を効率よ
く製造する方法を提供する。 【解決手段】 内部に導電性物質が充填されたビアホー
ル２００を有するセラミック製基板１００であって、該
セラミック製基板１００の少なくとも一方の面のセラミ
ック部分の表面粗さがＲａ≦０．８μｍであり、該少な
くとも一方の面に存在するビアホール２００に充填され
た前記導電性物質が該面の表面からの突出量が０．３〜
５．０μｍである基板を原料基板として用い、その表面
に導電層３００を形成した後に該導電層の下地に存在す
るビアホール２００に由来する導電層の凸部の陰影に基
づいて、導電層３００のパターンニングや素子搭載用ハ
ンダ膜パターン４００の形成を行なう。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、サブマウントとし
て好適に使用できるビアホールを有するセラミック製基
板、及びその製造方法に関する。
【０００２】
【従来の技術】サブマウントとは、半導体レーザー素子
とヒートシンク（銅等の金属製ブロック）の間に位置す
る絶縁基板であり、半導体レーザー素子から発生される
熱をヒートシンク側へ効率よく伝達出来る性能を持つも
のである。一般の半導体レーザー素子用のサブマウント
は、セラミック製基板の上下面に回路パターンが設けら
れており、上下面間を貫通する導電性のビアホールによ
ってこれら上下面の回路パターンが電気的に接続されて
いるものである。そして、片面に半導体レーザー等の素
子を、他の片面にヒートシンクをはんだ等によりボンデ
ィングして使用されている。
【０００３】このようなサブマウントを製造する場合、
一般的にはセラミック粉体を含む板状成形体（グリーン
シート）にスルーホールを穿設し、そこに導電性物質を
含むペーストを充填した後、セラミック粉体及び導電性
物質を焼結させ、次いで表面を研磨した後、セラミック
製基板全面をメタライズして導電層を形成した上でリソ
グラフィー法により回路パターンを形成する方法が採用
されている。具体的には、基板の全面を覆う導電層上に
フォトレジストを塗布し、回路パターンのマスクを用い
た露光工程、現像・リンス工程、必要に応じてポストベ
ーク工程を経た後にエッチング工程で不要導電層を除去
し、さらにレジストを剥離することによって回路パター
ンが形成されている。なお、実装の態様によっては、特
に素子を載置する側の面において、回路パターンはその
面全面を覆う導電層から成っていてもよい場合もある
が、この場合においても実際に素子が載置される部位と
下地に存在するビアホールとの位置関係を制御する必要
がある場合があり、例えばリフロー法により素子をハン
ダ付けする場合、回路パターンの所定の位置に素子接合
のためのハンダ膜パターンを形成する必要がある。
【０００４】前者のリソグラフィー法により回路パター
ンを形成する場合、導電性物質が充填されたビアホール
（上記したように、導電性物質としては金属が使用され
ることが多いので、以下このようなビアホールを単に金
属ビアホールともいう。）は、セラミック製基板の両面
に形成された回路パターンの電気的接続を目的として設
けられるため、セラミック製基板の表面に露出した金属
ビアホールの表面（より詳しくは該ビアホールに充填さ
れた導電性物質の露出分の表面）の全面とその周辺を回
路パターンで覆うように回路パターンを形成することが
行われる。この時、回路パターン形成過程の露光工程に
おいて回路パターンのマスク（フォトマスク）の位置合
わせが正確に行なわれず、位置ずれが生じた場合には、
金属ビアホールとセラミック製基板表面の回路パターン
との接触面積を小さくし、電気抵抗の上昇や接続不良等
の不良品発生の原因となる。このため、マスクの位置合
わせを正確に行う必要がある。また、後者の回路パター
ンが面全面を覆う導電層から成る場合においてもハンダ
膜形成用のマスクの位置合わせが重要である。
【０００５】このような位置合わせの方法としては機械
的な基準ピンによる機械的整合法とパターン認識法があ
るが、基板端部から金属ビアホールまでの位置精度が低
い場合、基板端部が変形している場合または異形状の場
合等には前者の方法は適用困難であるため、一般にパタ
ーン認識法が採用される。該パターン認識法は、基板に
位置合わせ用のマーカーを付しておきフォトマスクやハ
ンダ膜パターン形成用マスクと該マーカーを読取り、ズ
レを微調整して整合させるものであり、自動化も可能な
方法である。
【０００６】
【発明が解決しようとする課題】しかしながら近年、前
記のようなサブマウントは、電子機器の高性能化、小型
化に伴い、小型化、高密度実装化が要求され、金属ビア
ホールと回路パターンとの位置関係、精度が厳しくなっ
ているため、その製造に際しては位置合わせ用のマーカ
ーを利用するだけで充分でない場合が多くなってきてい
る。そのため、導電層表面に現われる下地の金属ビアホ
ールの痕跡を頼りに目視により位置合わせの微調整を行
なうが、金属ビアホールの直径は０．０３〜０．５０ｍ
ｍと非常に小さいため、判別が困難であり、その位置確
認には熟練を要していた。そして、操作に習熟していな
い者が位置合わせを行なった場合には、回路パターンと
金属ビアホールとの位置ずれが度々発生していた。
【０００７】そこで、本発明は、半導体素子搭載用のサ
ブマウントとして好適に使用できる「金属ビアホールを
有する両面回路基板」であって、金属ビアホールと回路
パターンとの電気的な接続が良好で、素子の接合位置決
めが容易な基板、及びこのような基板を効率よく製造す
る方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明者らは、上記技術
課題を解決すべく鋭意研究を行った。即ち、一般に基板
上に導電層を形成する場合には、基板と導電層との密着
性の観点から、基板表面は平滑であるのが好ましいと考
えられているのに対し、金属ビアホール部を作為的に突
出させ導電層を形成すれば導電層を形成した後でも金属
ビアホールの位置を容易に確認できるのではないかと考
え、導電層の密着性を低下させずに、さらには半導体素
子を直接金属ビアホール上にマウントする際の信頼性を
も確保しながら上記のような判別が可能な突出部を形成
する条件について鋭意検討を行なった。その結果、セラ
ミック製基板の表面粗さを特定値以下とし、さらに金属
ビアホールを該基板表面から特定の高さで突出させた場
合には、所期の効果が得られることを見出し、本発明を
完成するに至った。
【０００９】即ち、第一の本発明は、内部に導電性物質
が充填されたビアホールを有するセラミック製基板の表
面に前記ビアホールに充填された導電性物質の露出部分
の全表面を被覆する導電層が形成されてなる素子載置用
基板であって、前記セラミック製基板の素子を載置する
面のセラミック部位の表面粗さがＲａ≦０．８μｍであ
り、且つ該素子を載置する面に存在するビアホールに充
填された前記導電性物質が該面の表面から０．３〜５．
０μｍの高さで突出していることを特徴とする基板であ
る。
【００１０】上記本発明の基板（以下、本発明の製品基
板ともいう。）は、サブマウントとして好適に使用でき
る。該本発明の製品基板は、素子をマウントする時のダ
イ付けの信頼性が高いばかりでなく、リソグラフィー法
を用いて信頼性の高いものを容易且つ効率的に得られ易
いという特徴を有する。また、該本発明の製品基板の中
でも、セラミック製基板の素子を載置する側の面の全面
を被覆する導電層を有するものは、下地に存在する金属
ビアホールの位置の確認が容易であり、金属ビアホール
との相対的な位置関係を任意に制御して該導電層上に素
子接合用のハンダ膜パターンを形成することができる。
そしてこのようなハンダ膜パターンが形成された基板
は、素子の接合位置決めが容易で、所定の位置に精度良
く素子を接合できるという特徴を有する。
【００１１】また、第二の本発明は、内部に導電性物質
が充填されたビアホールを有するセラミック製基板であ
って、該セラミック製基板の少なくとも一方の面のセラ
ミック部位の表面粗さがＲａ≦０．８μｍであり、該セ
ラミック部位の表面粗さがＲａ≦０．８μｍである少な
くとも一方の面に存在するビアホールに充填された前記
導電性物質が該面の表面から０．３〜５．０μｍの高さ
で突出しており、且つ該セラミック製基板の上下の何れ
の面にも導電層が形成されていないことを特徴とする基
板である。
【００１２】該本発明の基板（以下、本発明の原料基板
ともいう。）は、上記サブマウントとして好適に使用で
きる本発明の製品基板を製造する際の原料基板として好
適に使用できる。当該原料基板は、表面に導電層を形成
しても、金属ビアホールの位置を目視で容易に確認でき
るという特徴を有する。
【００１３】また、第三の本発明は、上記本発明の原料
基板のビアホールに充填された導電性物質が該基板のセ
ラミック部分の表面から０．３〜５．０μｍの高さで突
出している少なくとも一方の面にその全面を覆う導電層
を形成した後に該導電層の一部をリソグラフィー法を用
いて除去し、前記突出した導電性物質の露出部分の全表
面を被覆する導電層を形成して前記本発明の製品基板を
製造する方法であって、リソグラフィー法における露光
工程のフォトマスクの位置合わせを該導電層の下地に存
在するビアホールに由来する導電層の凸部の陰影に基づ
いて行なうことを特徴とする製造方法であり、第四の本
発明は、上記本発明の原料基板のビアホールに充填され
た導電性物質が該基板のセラミック部分の表面から０．
３〜５．０μｍの高さで突出している少なくとも一方の
面にその全面を覆う導電層を形成した後に該導電層の下
地に存在するビアホールの位置を該ビアホールに由来す
る導電層の凸部の陰影に基づいて確認し、前記導電層上
に素子接合用のハンダ膜パターンを形成することを特徴
とする前記本発明の製品基板の製造方法である。これら
本発明の製造方法によれば、本発明の製品基板を効率よ
く製造することが可能である。
【００１４】
【発明の実施の形態】前記したように、本発明の基板
（本発明の原料基板及び本発明の製品基板）は、金属ビ
アホールを有するセラミック製基板の素子載置面となる
面におけるセラミック部位の表面粗さがＲａ≦０．８μ
ｍ以下であり、さらにビアホールに充填された導電性物
質が該面の表面から０．３〜５．０μｍの高さで突出し
ているという共通の特徴を有する。この様な特徴を有す
ることにより、上記セラミック製基板の表面全体を導電
層で被覆しても金属ビアホールの位置が目視で容易に確
認でき、しかも導電層の密着強度を充分高く保ち、更に
半導体素子をマウントする際の信頼性をも確保すること
ができる。前記突出高さが０．３μｍ未満の場合には、
基板の表面全体を導電層で被覆した時に金属ビアホール
の位置を目視で確認するのが困難となる。また、該突出
高さが５．０μｍを越える場合には、基板の表面全体を
導電層で被覆した時に金属ビアホール上の導電層とその
周辺の導電層との間に大きな段差ができ、特にこの段差
近傍における密着性が悪くなり、回路パターンを形成し
た時に電気的に導通不良が生じる恐れがある。また、上
記セラミック部位の表面粗さがＲａ＞０．８μｍとなる
時には半導体レーザー等の素子をマウントする際の信頼
性が低下する。上記効果の観点からは、前記突出高さは
０．３〜１．８μｍであり、かつ上記表面粗さはＲａ≦
０．０５μｍであるのが特に好ましい。
【００１５】このような特徴を有する本発明の基板は、
セラミック製基板の表面から突出したビアホールに充填
された導電性物質の露出部分の全表面を被覆する導電層
が形成されたもの（本明の製品基板）が、それ自体サブ
マウントとして好適に使用でき、表面に導電層を有しな
いもの（本発明の原料基板）は、上記本発明の製品基板
を製造する際の原料基板として好適に使用できる。
【００１６】図１に素子を載置した本発明の製品基板の
代表的な構造を示す。該原料基板においては、表面粗さ
がＲａ≦０．８μｍである素子載置面１０１を有し、内
部に導電性物質が充填されたビアホール（金属ビアホー
ル）２００を有するセラミック製基板１００の突出部の
全面、及びその近傍のセラミック製基板の表面が導電層
３００で覆われ、該導電層上に素子載置用のハンダ膜パ
ターン４００が載置されている。なお、図１の斜視図に
おいては金属ビアホール２００の端面が露出しているよ
うに記されているが、これは金属ビアホールの位置を示
すものであり、断面図に示されるようにその上面は導電
層３００で被覆されている。また、図示しないが素子載
置面と反対側の面１０２上には導電層が形成されていて
もよい。更に、前記表面１０１及び１０２からのビアホ
ール２００の突出高さｈは０．３〜５．０μｍとなって
いる。なお、図１に示される製品基板から導電層３００
及び素子載置用ハンダ膜パターン４００を除いたものが
本発明の原料基板となる。
【００１７】本発明の原料基板及び製品基板で使用する
セラミック製基板の材質は、公知のものを特に制限なく
使用できる。具体的には、窒化アルミニウム、酸化ベリ
リウム、炭化珪素、アルミナ、ムライト、窒化ホウ素、
ホウケイ酸ガラス等が使用される。その中で、窒化アル
ミニウムは、高い熱伝導率を有しするため、例えばサブ
マウントとして使用した場合に半導体レーザー素子から
発生する熱を効率よくヒートシンクへ逃がすと共に、誘
電率も低く、また熱膨張係数がＳｉ等の半導体レーザー
素子の材質と同等であることから特に好適に使用でき
る。なお、半導体レーザー素子搭載用のサブマウントと
して使用する場合には、セラミック製基板の熱伝導率は
高い方が好適であり、１７０Ｗ／ｍＫ以上、特に２００
Ｗ／ｍＫ以上ものが好適に使用される。
【００１８】本発明の原料基板及び製品基板で使用する
セラミック製基板には、内部に導電性物質が充填された
ビアホールが形成されている。導電性物質としては公知
のものが特に制限無く使用される。一般には、タングス
テン、モリブデン、銅、銀、金、ニッケル、パラジウム
等が好適に使用できる。特に本発明の基板を前記したコ
ファイア法で製造する場合の導電性物質は、耐熱性の点
からタングステンやモリブデンが好適に使用できる。な
お、ビアホールの寸法、形状、個数は任意にとることが
出来、さらに、基板の外形寸法は制限されない。また、
ビアホールはセラミック製基板を貫通している必要はな
く、セラミック製基板の内部に導電層が形成されている
場合には、該導電層に達する深さの孔であってもよい。
更に導電性物質はビアホールを完全に埋めるように充填
されている必要は必ずしもなく、内部表面を覆う様な形
で充填されていてもよい。しかしながら、製造が容易で
あることからセラミック製基板の上下面を貫通する孔
（スルーホール）を完全に埋めるように導電性物質が充
填されたビアホールを有するのが好適である。この場合
において、上記のようなビアホールは、通常、スルーホ
ール内部への導電性物質を含むペーストを充填すること
により形成されるが、その際のペーストの充填性を考慮
するとスルーホールの直径は、０．０３〜０．５ｍｍ、
好適には、０．０５〜０．４ｍｍであるのが好ましい。
また、その長さと直径の比（長さ／直径）は４０以下で
あるのが好ましい。また、導電性物質が充填されてなる
ビアホールの電気抵抗は特に制限されないが、半導体レ
ーザー素子の性能を充分に発現するためには０．５Ω以
下、さらに好適には０．１Ω以下であることが好まし
い。
【００１９】本発明の製品基板において、素子を載置す
る面においてビアホールに充填された導電性物質の露出
部分の全表面を覆う様に形成される導電層は導電性を有
する膜状体であれば特に限定されないが、通常は金属薄
膜や、金属粉末と無機結合材、有機結合材よりなる厚膜
等が使用される。この中でも金属薄膜は、電気伝導性が
高いため最も好適に用いられる。該金属薄膜の構成金属
としては公知のものが制限なく使用できるが、チタニウ
ム、クロム、モリブデン、タングステン、タングステン
チタニウム、アルミニウム、ニッケルクロム、タンタ
ル、窒化タンタルはセラミック製基板との密着性が良好
なため、好適に用いられる。これら金属は単独で用いて
も良いし、または、２種類以上組み合わせて用いても良
い。また、導電層は単層でも良いし、２層以上を組み合
わせて積層し、用いても良い。２層以上積層して用いる
場合は、前記した金属がセラミック製基板との密着性が
良好なため、セラミック製基板に直接に接する第１層に
好適に使用できる。第１層の上に積層する第２層の金属
にも公知の金属を使用できるが、２層積層膜の回路パタ
ーンを用い、第２層が最上層となる場合には、白金、ニ
ッケル、パラジウム、銅、銀、金の少なくとも１種が電
気導電性が良好なため、好適に用いられる。また、第２
層の上にさらに膜を積層し、３層以上の回路パターンと
して用いる場合には、第１層と第３層との間に元素の拡
散を防止して、回路パターンとセラミック製基板との間
の安定した密着強度を確保するために、拡散防止能の高
い白金、ニッケル、パラジウム、タングステン、タング
ステンチタニウム、モリブデンがより好適に用いられ
る。第３層としては公知の金属を使用することができ、
例えば、白金、ニッケル、パラジウム、銅、銀、金の少
なくとも１種類が電気伝導性が良好なため、好適に用い
られる。また、これらの中でも特に白金、パラジウム、
銀、金は耐食性にも優れるので、より好適に用いられ
る。また、これら前記最上層の金属層上に、半導体素子
等のはハンダ付けを容易にするために、例えば、金−錫
系ハンダ、鉛−錫系ハンダ、金−シリコン系ハンダ、金
−ゲルマニウム系ハンダといった、少なくとも１種類の
ハンダ膜を積層、パターニングしてもよい。
【００２０】本発明の原料基板の製法は、セラミック製
基板の表面粗さ及び金属ビアホールの突出高さが前記し
た範囲内になるように制御する他は特に限定されず、従
来の公知の方法が採用できる。例えば本発明の原料基板
は、スルーホールを穿設したグリーンシートのスルーホ
ール内に導電性物質を含むペーストを直接充填し、セラ
ミック粉の焼成と導電性物質の焼成とを同時に行う、所
謂コファイア法により得ることができる。または、焼結
体にレーザー等を用いてスルーホールを形成後、導電性
物質を含むペーストを充填して再焼成する、所謂ポスト
ファイア法によっても得ることができる。いずれの方法
で得られた原料基板は、基板の表面を研磨することによ
り好適に製造することができる。なお、研磨の方法とし
ては公知の技術が制限無く使用でき、通常、ラッピン
グ、ポリッシング、バレル研磨、サンドブラスト、研削
盤による研磨等の方法が用いられる。
【００２１】このとき、セラミック製基板の表面粗さを
Ｒａ≦０．８μｍにし、更に金属ビアホールの突出高さ
を０．３〜５．０μｍにする方法は特に限定されず、例
えば、(i)スルーホールを穿設したグリーンシートを焼
成した後にスルーホール内に少し余剰に導電性物質を含
むペーストを充填して再焼成し、その後、該基板表面を
表面粗さ及び金属ビアホールの突出高さが上記範囲内と
なるように研磨条件を制御する方法、(ii)焼成した基板
の表面にレーザー等を用いて孔加工し、その後、該基板
の表面を表面粗さがＲａ≦０．８μｍとなるまで研磨し
た後にスルーホール内に少し余剰に導電性物質を含むペ
ーストを充填して再焼成し、その後、金属ビアホールを
その突出高さが上記範囲内となるように研磨する方法、
(iii)スルーホールを穿設したグリーンシートのスルー
ホール内部に直接導電性物質を含むペーストを充填後、
同時焼成し、その後、該基板表面を表面粗さ及び金属ビ
アホールの突出高さが上記範囲内となるように研磨条件
を制御する方法等が採用できる。これら３つの方法の中
でも、工程が少なく経済的にも有利であることから(ii
i)の方法を採用するのが好適である。
【００２２】一般に、上記のようにして焼成されたビア
ホールを含むセラミック製基板は、ビアホールに充填さ
れる導電性物質が、セラミック等の材料で構成されるセ
ラミック製基版よりも硬いため、砥粒（研磨剤）を用い
て表面全面を研磨した場合に、柔らかいセラミック製基
板の部分がより研磨され、硬い金属ビアホールの部分が
突出してくる。このため、半導体レーザー素子をマウン
トする際の信頼性が一般に高いとされるＲａ≦０．８μ
ｍ、好ましくはＲａ≦０．０５μｍの表面粗さを得よう
して、小さな砥粒を用いた研磨を続けると金属ビアホー
ルの突出高さが大きくなりすぎてしまう。本発明者ら
は、上記の傾向が大きな砥粒を用いた場合には小さくな
り、小さな砥粒を用いた場合には大きくなるという知見
に基づき、セラミック製基板の表面粗さを小さくしてか
つ金属ビアホールの突出量を適切範囲内に入れるために
は、最初に大きな砥粒を用いた研磨を行ない金属ビアホ
ールの突出量を抑えながらセラミック製基板の表面粗さ
をある程度まで小さくし、その後小さな砥粒を用いて研
磨を行ない金属ビアホールを突出量を保持しながらセラ
ミック製基板の表面粗さをより小さくしていくことによ
り、前記したような条件を満足する原料基板を得ること
に成功したものである。このような研磨は２段階に限ら
ず数段階以上、数種類の粒径の砥粒を使い分けて行なう
ことも可能である。なお、各段階の研磨条件は、用いる
セラミック製基板及び導電性物質の材質、ビアホールの
径等によって異なるため一概に規定することはできない
が、系毎に砥粒の大きさ及び研磨時間を変えて研磨を行
ない、これら条件と金属ビアホールの突出量とセラミッ
ク製基板の表面粗さとの関係を調べておけば、容易に決
定することができる。
【００２３】この様にして製造された本発明の原料基板
は、表面に薄膜導電層を形成しても、薄膜導電層表面か
らビアホールの位置を目視で容易に確認できるので、次
のような方法で本発明の製品基板を製造する際の中間材
料として好適に使用することができる。即ち、（１）前
記本発明の原料基板の素子を載置する面、すなわち金属
ビアホールが高さ０．３〜５．０μｍで突出している側
の面の全面を導電層で被覆した後、リソグラフィー法を
用いて該導電層の少なくとも一部を除去して、前記突出
した金属ビアホールの露出部分の表面全面を少なくとも
被覆する導電層を形成するに際し、リソグラフィー法に
おける露光工程のフォトマスクの位置合わせを該導電層
の下地に存在するビアホールに由来する導電層の凸部の
陰影に基づいて行なうこと、又は（２）前記本発明の原
料基板の前記本発明の原料基板の素子を載置する面、す
なわち金属ビアホールが高さ０．３〜５．０μｍで突出
している側の面の全面を導電層で被覆し後、該導電層の
下地に存在するビアホールの位置を該ビアホールに由来
する導電層の凸部の陰影に基づいて確認し、前記導電層
上に素子接合用のハンダ膜パターンを形成することによ
り本発明の製品基板を好適に製造することができる。
【００２４】上記（１）の方法で採用するリソグラフィ
ー法とは、代表的なパターン形成法の一つであり、基板
上に耐エッチング性に優れた有機レジストを塗布した
り、ドライフィルムを貼付した後、光転写技術などを用
いて任意の回路パターンに焼き付けし、このレジストパ
ターンをマスクに、下地の導電層をエッチングして回路
パターンを形成する方法であり、基本的に、洗浄され
た基板上にレジストを塗布（貼付）する工程、レジス
トにフォトマスクを用いてパターン焼き付けを行なう露
光工程、現像・リンス工程、エッチング工程、及び
レジスト除去工程からなる。
【００２５】上記製造方法におけるリソグラフィー法で
は、露光工程のフォトマスクの位置合わせを該原料基板
から突出する前記金属ビアホールに由来する導電層の凸
部の陰影に基づいて行なうことにより、フォトマスクの
位置ずれに起因する不良品の発生率を低減することがで
きる。
【００２６】上記製造方法で原料基板の金属ビアホール
が高さ０．３〜５．０μｍで突出している側の面の全面
を被覆する様に形成される導電層は、金属ビアホールの
露出面の全面を覆う様に残して、その一部をエッチング
により除去することにより所望の形状の回路パターンを
有する本発明の製品基板を得ることができる。したがっ
て、該残存導電層から成る回路パターンは、基本的に本
発明の製品基板のところで説明した導電層と同じ構造を
有することになるが、エッチングを行なった後に残った
導電層上に後から選択的にメタライズ層を形成すること
もできる。このため、最終的に回路パターンとなる導電
層が積層構造を有する場合には、少なくともその最下層
を形成し、エッチングすればよい。該導電層の形成方法
としては、物理蒸着法、化学蒸着法、溶射法、無電解メ
ッキ法、溶融メッキ法、陽極酸化法、塗膜法等の公知の
製膜方法が制限なく採用できる。
【００２７】また、本発明で採用するリソグラフィー法
は、フォトレジストの位置合わせが本発明の原料基板の
突出する金属ビアホールに由来する導電層の凸部の陰影
に基づいて行なう点を除けば従来一般的に行われている
でリソグラフィーと特に変わる点はない。即ち、レジス
ト、フォトマスク、レジスト剥離剤等の各種材料及び薬
液としては、一般的なリソグラフィー法で使用されてい
るものが制限なく使用でき、その使用条件も特に限定さ
れない。
【００２８】また、上記（２）の方法におけるハンダ膜
パターンを形成は、基板の導電層上に、ハンダ膜パター
ンに相当する部位が欠除された金属板等からなるマスク
を、突出した金属ビアホールに由来する導電層の凸部の
陰影に基づいて位置決めして載置し、蒸着法やスパッタ
リング法等によりハンダ膜を形成した後に上記マスクを
除去することにより行なうことができる。このような方
法を採用することにより、導電層の直下に金属ビアホー
ルが存在しない部分のみに選択的にハンダ膜層を形成す
ることもできる。なお、図１に示したように、前記
（１）の方法で所望の形状の回路パターンを形成した場
合においても、同様にして導電層の直下に金属ビアホー
ルが存在しない部分のみに選択的にハンダ膜層を形成す
ることも勿論可能である。
【００２９】
【実施例】以下に、本発明を更に具体的に説明するため
に実施例を示すが、本発明はこれらの実施例に限定され
るものではない。
【００３０】実施例１ 窒化アルミニウム粉末１００重量部に酸化イットリウム
粉末５重量部、有機バインダー及び分散剤としてメタク
リル酸ブチル１５重量部、可塑剤としてジオクチルフタ
レート５重量部を添加し、トルエンを溶剤としてボール
ミルで混合した。このスラリーを脱泡後、ドクターブレ
ード法により厚さ０．６ｍｍのシート状に成形した。こ
のグリーンシートから長さ６０ｍｍ、幅６０ｍｍのシー
トを切り出し、パンチング用金型にて直径φ２５０μｍ
のスルーホールが縦横１．３ｍｍピッチで４２×４２個
並んだものを用意した。次に、タングステンペーストを
スルーホール内に圧入法で充填した。充填条件は、４５
ｐｓｉ、１２０秒であった。このようにして作製したタ
ングステンビアホールを有する窒化アルミニウムグリー
ンシート体を乾燥窒素ガスを３０ｌ／分流通させながら
９００℃、２時間加熱脱脂を行った。昇温速度は、２℃
／分であった。同時に脱脂したテストサンプルの脱脂体
の残留炭率を測定したところ、１９５０ｐｐｍであっ
た。その後、脱脂体を窒化アルミニウム製の容器に入
れ、窒素雰囲気中１６１５℃で４時間加熱し、さらに１
８７０℃で９時間焼成することにより、直径φ２００μ
ｍのタングステンビアホールを有する長さ４８ｍｍ、幅
４８ｍｍ、厚さ０．４８ｍｍの窒化アルミニウム基板を
得た。基板の反りは３５μmであった。同時に脱脂・焼
成した基板厚み０．４８ｍｍのテストサンプルの熱伝導
率をレーザーフラッシュ法により測定したところ２１０
Ｗ／ｍＫであった。
【００３１】このタングステンビアホールを有する窒化
アルミニウム基板の表面を３６０μｍの砥粒で３０分研
磨した後、１２０μｍの砥粒を用いて１時間２０分研磨
し、窒化アルミニウム基板平面の表面粗さがＲａ＝０．
０２７μｍで、基板表面から突出するタングステンビア
ホールの高さが０．８μｍの本発明の原料基板を得た。
【００３２】次に、この基板の両面の全面に第１層／第
２層／第３層＝チタン：０．１μｍ／白金：０．２μｍ
／金：０．５μｍの積層体からなる薄膜導層層をスパッ
タ法により形成後、表面に金−錫（金＝８０ｗｔ％）系
ハンダ膜パターン（厚み５μｍ）を、該パターンの下に
ビアホールが存在しない様にメタルマスクを用いた蒸着
法によりパターン形成した。メタルマスクの位置合わせ
は、タングステンビアホールの位置が導電層の凸部の陰
影として確認できたので容易に行うことができた。次
に、導電層及びハンダ膜層の形成された前記基板を□
１．３ｍｍに切断し、チップ形状にした。切断されたも
の全てにについてハンダ膜パターンとビアホールとの位
置関係を調べたところ、ハンダ膜パターンの下にビアホ
ールが存在するものはなかった。
【００３３】また、導電層上のタングステンビアホール
直上に位置する部位にニッケルメッキしたネールヘッド
ピンを垂直にハンダ付けした。ネールヘッドピンは、ネ
ールヘッド径１．１ｍｍ、ピン径０．５ｍｍ、４２−ア
ロイ製であり、ハンダは、鉛−錫（鉛＝４０ｗｔ％）の
組成のものである。これを、（株）東洋精機製作所製ス
トログラフＭ２にセットし、ネールヘッドピンを垂直方
向に引っ張った際の破壊強度すなわち、導電層の密着強
度を測定したところ、１３．０ｋｇ／ｍｍ２であり、剥
離モードは、ハンダ内破壊であった。
【００３４】更に、該チップの片面を銅板に密着強度評
価に使用したのと同一組成のハンダを用いハンダ付け
し、もう片面に４端子をあて、ビアホールの電気抵抗を
測定したところ、０．０１３Ω（１０チップの測定平均
値）であった。
【００３５】比較例１ 実施例１において作製したタングステンビアホールを有
する窒化アルミニウム基板の表面を３６０μｍの砥粒の
みを用いて１時間５０分研磨を行ない、該基板表面の表
面粗さがＲａ＝０．０４３μmで、タングステンビアホ
ールが窒化アルミニウム基板の表面から突出高さ０．１
μｍで突出した原料基板を得た。次に、実施例１と同様
にして該原料基板表面に導電層およびハンダ膜パターン
の形成を行なった。ただし、メタルマスクの位置合わせ
は、ビアホールの位置が導電層およびハンダ膜層の上か
ら目視で確認できなかったので、基板の一角を基準にし
て行った。次に、導電層及びハンダ膜層を形成した基板
を実施例１と同様にして切断し、切断されたもの全てに
についてハンダ膜パターンとタングステンビアホールと
の位置関係を調べたところ、ハンダ膜パターンの下にタ
ングステンビアホールが存在する不良チップが４１９個
存在した。また、導電層の密着強度を測定したところ、
１０．５ｋｇ／ｍｍ２であり、剥離モードは、ハンダ内
破壊であった。更に、ビアホールの電気抵抗を測定した
ところ、０．０２５Ω（１０チップの測定平均値）であ
った。
【００３６】比較例２ 実施例１において作製したタングステンビアホールを有
する窒化アルミニウム基板の表面を１２０μｍの砥粒の
みを用いて３時間４０分研磨を行ない、該基板表面の表
面粗さがＲａ＝０．０４１μmで、タングステンビアホ
ールが基板表面から突出高さが６．５μｍで突出する原
料基板を得た。次に、実施例１と同様にして基板表面に
導電層及びハンダ膜パターンを形成した。メタルマスク
の位置合わせは、ビアホールの位置がメタライズ層の凸
部の陰影として確認できたので容易に行うことができ、
ハンダ膜パターンとビアホールとの位置関係を調べたと
ころ、ハンダ膜パターンの下にビアホールが存在するも
のはなかった。また、導電層の密着強度を測定したとこ
ろ、２．１ｋｇ／ｍｍ２と低く、剥離モードは、基板／
薄膜導電層界面の破壊であった。しかしながら、ビアホ
ールの電気抵抗を測定したところ、０．５５Ω（１０チ
ップの測定平均値）と高く、部分的な導通不良が発生し
ていた。
【００３７】
【発明の効果】本発明によれば、導電性物質が充填され
たビアホールの突出高さをセラミック製基板平面よりあ
る一定の高さに制限することにより、メタライズ後も目
視によりビアホールの位置が確認でき、回路パターン形
成用のマスクの位置合わせを容易にすることができる。
【図面の簡単な説明】
【図１】 本発明の製品基板の代表的な態様の斜視図及
び垂直断面図である。
【符号の説明】
１００：セラミック製基板 １０１：素子載置面 １０２：素子載置面の反対側の面 ２００：金属ビアホール ３００：導電層 ４００：ハンダ膜パターン ｈ：ビアホールの突出高さ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/14 Ｈ０１Ｌ 23/36 Ｄ Ｆターム(参考） 5E317 AA24 BB04 BB16 CC22 CC25 CD01 CD15 CD21 CD25 CD32 GG17 5E339 AB06 AC01 AD03 AE01 BC01 BD08 BD11 BE13 CC01 CC02 CD01 CE11 CE13 CE18 CF06 CF15 EE01 5E343 AA02 AA05 AA23 AA36 BB16 BB23 BB24 BB25 BB28 BB35 BB38 BB39 BB40 BB44 BB52 CC62 DD25 EE33 ER13 GG11 5F036 AA01 BB21 BC06 5F073 FA15 FA16 FA18 FA23

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 内部に導電性物質が充填されたビアホー
    ルを有するセラミック製基板の表面に前記ビアホールに
    充填された導電性物質の露出部分の全表面を被覆する導
    電層が形成されてなる素子載置用基板であって、前記セ
    ラミック製基板の素子を載置する面のセラミック部分の
    表面粗さがＲａ≦０．８μｍであり、且つ該素子を載置
    する面に存在するビアホールに充填された前記導電性物
    質が該面の表面から０．３〜５．０μｍの高さで突出し
    ていることを特徴とする基板。
  2. 【請求項２】 前記セラミック製基板の素子を載置する
    面の全面を被覆する導電層上に素子接合用のハンダ膜パ
    ターンが形成されてなることを特徴とする請求項１記載
    の基板。
  3. 【請求項３】 内部に導電性物質が充填されたビアホー
    ルを有するセラミック製基板であって、該セラミック製
    基板の少なくとも一方の面のセラミック部分の表面粗さ
    がＲａ≦０．８μｍであり、該セラミック部分の表面粗
    さがＲａ≦０．８μｍである少なくとも一方の面に存在
    するビアホールに充填された前記導電性物質が該面の表
    面から０．３〜５．０μｍの高さで突出しており、且つ
    該セラミック製基板の上下の何れの面にも導電層が形成
    されていないことを特徴とする基板。
  4. 【請求項４】 請求項３に記載の基板のビアホールに充
    填された導電性物質が該基板のセラミック部分の表面か
    ら０．３〜５．０μｍの高さで突出している少なくとも
    一方の面にその全面を覆う導電層を形成した後に該導電
    層の一部をリソグラフィー法を用いて除去し、前記突出
    した導電性物質の露出部分の全表面を被覆する導電層を
    形成して請求項１に記載の基板を製造する方法であっ
    て、リソグラフィー法における露光工程のフォトマスク
    の位置合わせを該導電層の下地に存在するビアホールに
    由来する導電層の凸部の陰影に基づいて行なうことを特
    徴とする製造方法。
  5. 【請求項５】 請求項３に記載の基板のビアホールに充
    填された導電性物質が該基板のセラミック部分の表面か
    ら０．３〜５．０μｍの高さで突出している少なくとも
    一方の面にその全面を覆う導電層を形成した後に該導電
    層の下地に存在するビアホールの位置を該ビアホールに
    由来する導電層の凸部の陰影に基づいて確認し、前記導
    電層上に素子接合用のハンダ膜パターンを形成すること
    を特徴とする請求項２に記載の基板の製造方法。
JP2001312516A 2001-10-10 2001-10-10 基板及びその製造方法 Expired - Fee Related JP4030285B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001312516A JP4030285B2 (ja) 2001-10-10 2001-10-10 基板及びその製造方法
EP02779905A EP1435658B1 (en) 2001-10-10 2002-10-07 Substrates and method for producing the same
PCT/JP2002/010414 WO2003034488A1 (en) 2001-10-10 2002-10-07 Substrate and method for producing the same
US10/450,182 US20040016570A1 (en) 2001-10-10 2002-10-07 Substrate and method of manufacturing the same
DE60236526T DE60236526D1 (ja) 2001-10-10 2002-10-07
CNB028031555A CN1329978C (zh) 2001-10-10 2002-10-07 基板和制造该基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001312516A JP4030285B2 (ja) 2001-10-10 2001-10-10 基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003124397A true JP2003124397A (ja) 2003-04-25
JP4030285B2 JP4030285B2 (ja) 2008-01-09

Family

ID=19131163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001312516A Expired - Fee Related JP4030285B2 (ja) 2001-10-10 2001-10-10 基板及びその製造方法

Country Status (6)

Country Link
US (1) US20040016570A1 (ja)
EP (1) EP1435658B1 (ja)
JP (1) JP4030285B2 (ja)
CN (1) CN1329978C (ja)
DE (1) DE60236526D1 (ja)
WO (1) WO2003034488A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754407B1 (ko) 2006-06-08 2007-08-31 삼성전자주식회사 서브마운트 및 이를 구비하는 멀티 빔 레이저 다이오드모듈
JP2007250996A (ja) * 2006-03-17 2007-09-27 Kyocera Corp 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP2010056232A (ja) * 2008-08-27 2010-03-11 Seiko Instruments Inc 電子部品パッケージ及びその製造方法
JP2010109069A (ja) * 2008-10-29 2010-05-13 Kyocera Corp 配線基板およびその製造方法
JP2011035127A (ja) * 2009-07-31 2011-02-17 Ngk Spark Plug Co Ltd 多層セラミック基板の製造方法
JP2013162053A (ja) * 2012-02-08 2013-08-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2013191899A (ja) * 2010-01-13 2013-09-26 Samsung Electro-Mechanics Co Ltd 多層セラミック回路基板及び製造方法
WO2024171697A1 (ja) * 2023-02-17 2024-08-22 Ａｇｃ株式会社 半導体パッケージ基板

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311205A (ja) * 2004-04-23 2005-11-04 Nec Corp 半導体装置
JP2006013367A (ja) * 2004-06-29 2006-01-12 Sanyo Electric Co Ltd 回路装置およびその製造方法
AP2008004411A0 (en) * 2005-09-12 2008-04-30 Kritikal Securescan Pvt Ltd A method and system for network based automatic and interactive inspection of vehicles
US7877866B1 (en) 2005-10-26 2011-02-01 Second Sight Medical Products, Inc. Flexible circuit electrode array and method of manufacturing the same
FI20070904A0 (fi) * 2007-06-07 2007-11-26 Focoil Oy Menetelmä piirilevyjen valmistuksessa
DE102009003178A1 (de) * 2009-05-18 2010-11-25 Endress + Hauser Gmbh + Co. Kg Keramisches Bauteil mit mindestens einer elektrischen Durchführung, Verfahren zu dessen Herstellung und Drucksensor mit einem solchen Bauteil
DE102009054909A1 (de) 2009-12-17 2011-06-22 Endress + Hauser GmbH + Co. KG, 79689 Keramisches Produkt und Verfahren zu dessen Herstellung
WO2012166405A1 (en) * 2011-06-01 2012-12-06 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic structure for high frequency applications and process for making same
DE102012101057A1 (de) * 2011-12-27 2013-06-27 Curamik Electronics Gmbh Verfahren zur Herstellung von DCB-Substraten
TW201422352A (zh) * 2012-12-13 2014-06-16 Viking Tech Corp 基板製法
KR20150103653A (ko) * 2013-01-07 2015-09-11 가부시끼가이샤 아라이도 마테리아루 세라믹 배선 기판, 반도체 장치, 및 세라믹 배선 기판의 제조 방법
CN103337580A (zh) * 2013-06-19 2013-10-02 苏州信亚科技有限公司 一种带陶瓷散热基板的led灯
JP6867102B2 (ja) * 2014-10-22 2021-04-28 Ｊｘ金属株式会社 銅放熱材、キャリア付銅箔、コネクタ、端子、積層体、シールド材、プリント配線板、金属加工部材、電子機器、及び、プリント配線板の製造方法
CN106921923A (zh) * 2015-12-24 2017-07-04 北京卓锐微技术有限公司 Mems麦克风
WO2017169749A1 (ja) * 2016-03-29 2017-10-05 株式会社東芝 セラミック回路基板およびそれを用いた半導体装置
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
CN112312688A (zh) * 2019-07-23 2021-02-02 Oppo广东移动通信有限公司 壳体、壳体的制造方法和电子设备
TW202119877A (zh) * 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡
CN115500011B (zh) * 2022-11-03 2023-02-03 四川富乐华半导体科技有限公司 一种用于dpc陶瓷基板加工的定位方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142396A (ja) * 1985-12-17 1987-06-25 アルプス電気株式会社 薄膜回路基板
DE68922118T2 (de) * 1988-01-25 1995-10-12 Toshiba Kawasaki Kk Schaltungsplatte.
US5117069A (en) * 1988-03-28 1992-05-26 Prime Computer, Inc. Circuit board fabrication
JPH02267989A (ja) * 1989-04-07 1990-11-01 Ngk Insulators Ltd セラミック回路基板およびその製造方法
JP2633366B2 (ja) * 1989-11-24 1997-07-23 株式会社日立製作所 計算機モジュール用リードレスチップキャリア
JPH04202074A (ja) * 1990-11-30 1992-07-22 Toshiba Corp 薄膜用セラミックス基板
JPH05145230A (ja) * 1991-11-22 1993-06-11 Fujitsu Ltd ガラスセラミツク基板の配線パターン形成方法
EP0560072A3 (en) * 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropic electrically conductive adhesive film and connection structure using the same
US5435480A (en) * 1993-12-23 1995-07-25 International Business Machines Corporation Method for filling plated through holes
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
US5599744A (en) * 1995-02-06 1997-02-04 Grumman Aerospace Corporation Method of forming a microcircuit via interconnect
JPH08316271A (ja) * 1995-05-12 1996-11-29 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JP3165779B2 (ja) * 1995-07-18 2001-05-14 株式会社トクヤマ サブマウント
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
US5787580A (en) * 1996-11-19 1998-08-04 Lg Information & Communications, Ltd. Method for making radio-frequency module by ball grid array package
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JP3732923B2 (ja) * 1997-06-25 2006-01-11 京セラ株式会社 配線基板
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
JP3344956B2 (ja) * 1998-01-08 2002-11-18 日本特殊陶業株式会社 積層セラミック基板の製造方法
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
US6854985B1 (en) * 1998-12-16 2005-02-15 Paricon Technologies Corporation Elastomeric interconnection device and methods for making same
JP2000299560A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd セラミック回路板の製造方法
JP2001044323A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 電子部品実装用回路基板
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250996A (ja) * 2006-03-17 2007-09-27 Kyocera Corp 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
KR100754407B1 (ko) 2006-06-08 2007-08-31 삼성전자주식회사 서브마운트 및 이를 구비하는 멀티 빔 레이저 다이오드모듈
JP2010056232A (ja) * 2008-08-27 2010-03-11 Seiko Instruments Inc 電子部品パッケージ及びその製造方法
JP2010109069A (ja) * 2008-10-29 2010-05-13 Kyocera Corp 配線基板およびその製造方法
JP2011035127A (ja) * 2009-07-31 2011-02-17 Ngk Spark Plug Co Ltd 多層セラミック基板の製造方法
JP2013191899A (ja) * 2010-01-13 2013-09-26 Samsung Electro-Mechanics Co Ltd 多層セラミック回路基板及び製造方法
JP2013162053A (ja) * 2012-02-08 2013-08-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
WO2024171697A1 (ja) * 2023-02-17 2024-08-22 Ａｇｃ株式会社 半導体パッケージ基板

Also Published As

Publication number Publication date
US20040016570A1 (en) 2004-01-29
JP4030285B2 (ja) 2008-01-09
CN1329978C (zh) 2007-08-01
CN1476632A (zh) 2004-02-18
DE60236526D1 (ja) 2010-07-08
EP1435658A4 (en) 2006-10-25
EP1435658B1 (en) 2010-05-26
WO2003034488A1 (en) 2003-04-24
EP1435658A1 (en) 2004-07-07

Similar Documents

Publication Publication Date Title
JP2003124397A (ja) 基板及びその製造方法
TWI357140B (en) Substrate having a built-in semiconductor element
JP5093840B2 (ja) 発光素子実装用多層配線基板とその製造方法
EP3176818B1 (en) Wiring board, electronic device, and electronic module
EP0332559A2 (en) Method of manufacturing a substrate for carrying and electrically interconnecting electronic devices
CN106688091B (zh) 布线基板、电子装置以及电子模块
JP2008258214A (ja) 発光素子実装用多層配線基板とその製造方法
JP2002198660A (ja) 回路基板及びその製造方法
KR20100129968A (ko) 세라믹 기판의 전극패턴 형성방법
JPH0653655A (ja) バンプ付き回路基板の製造方法
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP2006066658A (ja) 回路基板の製造方法
JP2003209199A (ja) 半導体素子搭載用基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2016051709A (ja) 配線基板、電子装置および電子モジュール
JP2001210746A (ja) 半導体素子搭載用基板
KR102360856B1 (ko) 세라믹 기판 및 이를 포함하는 엘이디 패키지
JP2004165291A (ja) ビアホール付きセラミック基板及びその製造方法
JP2007234659A (ja) 基板およびそれを用いた電子装置
JP2004056082A (ja) 配線基板およびその製造方法
JP3015504B2 (ja) 半導体装置
JP2003218268A (ja) 端子付き回路基板及びその製造方法
JP2002124590A (ja) セラミック回路基板及びその製造方法
JP2014107390A (ja) 配線基板およびそれを用いた多層配線基板
JP2004319529A (ja) セラミック多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070627

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees