KR20100129968A

KR20100129968A - 세라믹 기판의 전극패턴 형성방법

Info

Publication number: KR20100129968A
Application number: KR1020090048593A
Authority: KR
Inventors: 유원희; 장병규; 김용석
Original assignee: 삼성전기주식회사
Priority date: 2009-06-02
Filing date: 2009-06-02
Publication date: 2010-12-10
Also published as: KR101003615B1; US20100301009A1; JP4819150B2; JP2010283318A; US8198198B2

Abstract

본 발명은 세라믹 기판의 전극패턴 형성방법에 관한 것으로서, 세라믹 기판 상에 서로 이격된 복수의 도전성 접착패턴을 형성하는 단계; 상기 세라믹 기판 상에 상기 도전성 접착패턴을 덮는 도금 씨드층을 형성하는 단계; 상기 도금 씨드층 상에 상기 도전성 접착패턴과 대응하는 부분을 노출시키는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴에 의해 노출된 상기 도금 씨드층 상에 도금층을 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 및 상기 감광막 패턴이 제거되어 노출된 상기 도금 씨드층 부분을 식각하는 단계;를 포함하는 세라믹 기판의 전극패턴 형성방법을 제공한다.

세라믹 기판, 전극패턴, 고착강도

Description

세라믹 기판의 전극패턴 형성방법{Method for forming electrode pattern of ceramic substrate}

본 발명은 세라믹 기판의 전극패턴 형성방법에 관한 것으로서, 보다 상세하게는 LTCC 기판 상에 마스크를 이용하여 도전성 접착패턴을 형성함으로써, 상기 도전성 접착패턴 형성을 위한 식각 공정을 생략하여 전극패턴의 고착강도가 향상되도록 한 세라믹 기판의 전극패턴 형성방법에 관한 것이다.

현재 이동통신의 고주파 모듈, 마이크로웨이브 커넥터, 케이블 어셈블리, 반도체 칩 등을 테스트하는 프로브 카드(probe card)용 고집적 다층 기판의 표층에 기존의 전극 인쇄 방식이 아닌 박막 전극패턴을 적용한 세라믹 기판의 요구가 증가하고 있다. 박막 전극패턴은 기존의 인쇄 전극패턴에 비해서 세라믹 기판 표층에 미세 패턴을 구현할 수 있으며, 도금 두께의 증가 또한 가능한 장점이 있다.

상기 세라믹 기판으로는 HTCC(high temperature co-fired ceramic) 또는 LTCC(low temperature co-fired ceramic) 기판이 널리 사용되고 있는데, 이 중 HTCC 기판은 1500℃ 이상의 온도에서 열처리하여 다층 기판을 형성한다. 상기 HTCC 기판의 재료는 94% 이상의 알루미나를 주원료로 사용하고, 첨가제로 소량의 SiO₂를 사용하며, 전극패턴의 재료는 고온 소성이 가능한 텅스텐(W)을 주로 사용한다.

이러한 HTCC 기판은 기계적 강도 및 내화학성 특성이 우수하여 기판 표면에 박막 전극패턴을 형성하여 고집적화 패키지로 많이 응용되고 있다. 그러나 고온 소성된 텅스텐(W) 전극패턴의 전기전도도가 은(Ag) 혹은 동(Cu)에 비해 낮아서 고주파 특성이 나쁜 단점과 열팽창 계수가 실리콘 반도체 소자에 비해 2배 정도로 높아 열팽창계수의 정합(matching)이 요구되는 응용 분야에서 큰 문제점이 되고 있다.

이에 반해, LTCC 기판은 900℃ 이하 온도에서 열처리하여 다층 기판을 형성한다. 상기 LTCC 기판은 900℃ 이하의 저온에서 사용하기 위해 용융점이 낮은 SiO₂를 다량 사용하고, 알루미나를 상대적으로 적게 사용한다. 소성온도가 900℃ 이하로 되면서 전극패턴의 재료로 은(Ag) 혹은 동(Cu)을 사용할 수 있게 되었으며, 수동 소자인 저항, 인덕터 및 콘덴서를 기판 내부에 내장함으로써 전자 부품의 소형화, 복합화, 모듈화 및 고주파화에 널리 사용되어지고 있다.

그러나 상기 LTCC 기판은 SiO₂를 많이 함유하기 때문에 불화수소산(HF)과 같은 강산 혹은 수산화칼륨(KOH)과 같은 강염기성 화학 물질을 포함하는 식각 공정에서 상기 SiO₂가 포함된 기판 표층이 쉽게 식각되어 LTCC 기판의 표층에 형성된 박막 전극패턴의 고착력이 저하되는 문제점을 가지고 있다.

즉, 종래에는 LTCC 기판과의 접착성을 향상시키기 위해 상기 LTCC 기판의 전면에 도전성 접착층, 예컨대 Ti층을 형성한 후, 최종적으로 상기 Ti층을 전극패턴 크기로 식각하는 공정을 수행하게 된다. 그런데, 상기 Ti층의 식각 시 사용하는 에천트(etchant)가 불화수소산(HF)과 같은 강산 혹은 수산화칼륨(KOH)과 같은 강염기성 화학 물질이므로, Ti층 식각 시 SiO₂가 다량 포함된 LTCC 기판의 표층이 상기 에천트에 의해 쉽게 식각되고, LTCC 기판 표층과 Ti층 사이, 그리고 Ti층과 그 상부에 형성되는 도금층 사이에 언더컷(undercut)이 발생하여 박막 전극패턴의 형성에 어려움이 있으며, 박막 전극패턴을 형성하더라도 고착력이 저하되는 문제점을 가지고 있다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, LTCC 기판 상에 마스크를 이용하여 도전성 접착패턴을 형성함으로써, 상기 도전성 접착패턴 형성을 위한 식각 공정을 생략하여 전극패턴의 고착력을 향상시킬 수 있는 세라믹 기판의 전극패턴 형성방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 실시예에 의한 세라믹 기판의 전극패턴 형성방법은, 세라믹 기판 상에 서로 이격된 복수의 도전성 접착패턴을 형성하는 단계; 상기 세라믹 기판 상에 상기 도전성 접착패턴을 덮는 도금 씨드층을 형성하는 단계; 상기 도금 씨드층 상에 상기 도전성 접착패턴과 대응하는 부분을 노출시키는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴에 의해 노출된 상기 도금 씨드층 상에 도금층을 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 및 상기 감광막 패턴이 제거되어 노출된 상기 도금 씨드층 부분을 식각하는 단계;를 포함할 수 있다.

여기서, 상기 세라믹 기판은 LTCC 기판일 수 있다.

그리고, 상기 세라믹 기판 상에 서로 이격된 복수의 도전성 접착패턴을 형성하는 단계는, 상기 세라믹 기판 상에 상기 도전성 접착패턴이 형성될 영역과 대응하는 부분이 천공되어 있는 마스크를 형성하는 단계; 상기 마스크에 의해 오픈된 상기 세라믹 기판 상에 도전성 접착패턴을 증착하는 단계; 및 상기 마스크를 제거하는 단계;를 포함할 수 있다.

또한, 상기 마스크는 금속, 글라스, 아크릴 및 포토레지스트 중 어느 하나의 재질로 이루어질 수 있다.

또한, 상기 도전성 접착패턴은 Ti로 증착될 수 있다.

또한, 상기 도금 씨드층은 Cu로 형성될 수 있다.

또한, 상기 도금층은 Cu, Ni 및 Au 중 적어도 어느 하나를 포함할 수 있다.

또한, 상기 감광막 패턴이 제거되어 노출된 상기 도금 씨드층 부분을 식각하는 단계에서, pH 가 6 내지 7인 에천트를 사용하여 상기 도금 씨드층을 식각할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 세라믹 기판의 전극패턴 형성방법에 의하면, LTCC 기판 상에 전극패턴을 형성함에 있어서, 상기 전극패턴의 최하층에 위치하는 Ti 재질의 도전성 접착패턴을 마스크를 이용한 패턴 형상으로 형성함으로써, 상기 도전성 접착패턴 형성을 위해 기존에 진행해야만 했던 식각 공정을 생략할 수 있다.

따라서, 본 발명은 상기 도전성 접착패턴 형성을 위한 식각 공정에서 사용되었던 기존의 강산 또는 강염기의 에천트를 사용할 필요가 없으므로, 상기 강산 또는 강염기의 에천트에 의해 상기 LTCC 기판의 표층이 식각되는 것을 막을 수 있고, 상기 LTCC 기판 표층과 도전성 접착패턴간, 그리고 상기 도전성 접착패턴과 도금층간의 언더컷 발생도 막을 수 있다.

따라서, 본 발명은 LTCC 기판 상에 형성된 전극패턴의 고착강도를 향상시켜 상기 전극패턴의 내구성 및 신뢰성을 확보할 수 있다.

본 발명에 따른 세라믹 기판의 전극패턴 형성방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.

도 1 내지 도 9를 참조하여 본 발명의 실시예에 따른 세라믹 기판의 전극패턴 형성방법에 대하여 상세히 설명한다.

도 1 내지 도 9는 본 발명의 실시예에 따른 세라믹 기판의 전극패턴 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

본 발명의 실시예에 따른 세라믹 기판의 전극패턴 형성방법은, 우선 도 1에 도시된 바와 같이, 세라믹 기판(100)을 준비한 다음, 상기 세라믹 기판(100) 상에 도전성 접착패턴(도 2의 도면부호 "110" 참조)이 형성될 영역과 대응하는 부분이 천공되어 있는 마스크(200)를 형성한다.

여기서, 상기 세라믹 기판(100)은 900℃ 이하의 저온 소성에 의해 형성되는 LTCC 기판일 수 있으며, 이는 도면에 도시하지는 않았으나 다층의 세라믹층과, 다 층의 세라믹층 상이에 개재된 배선층 및 상기 세라믹층을 관통하여 상기 배선층간을 전기적으로 연결하는 비아를 포함하여 구성될 수 있다.

그리고, 상기 마스크(200)로서 금속 재질의 마스크가 사용될 수 있다. 또한, 상기 마스크(200)로서 상기한 금속 재질의 마스크 대신에 투명 재질의 마스크, 예컨대 글라스(glass) 또는 아크릴 재질의 마스크 등이 사용될 수 있다.

뿐만 아니라 상기 마스크(200)는, 상기한 바와 같은 금속, 글라스 및 아크릴 재질 이외에도 상기 세라믹 기판(100) 표면과의 밀착력이 우수한 포토레지스트(photo resist) 재질 등으로 이루어질 수도 있다.

그런 다음, 도 2에 도시된 바와 같이, 상기 마스크(200)에 의해 오픈된 상기 세라믹 기판(100) 상에 도전성 접착패턴(110)을 증착한다. 상기 도전성 접착패턴(110)은, 상기 세라믹 기판(100)과의 접착성이 우수한 도전성 물질, 예컨대 Ti 등으로 이루어질 수 있다.

그 다음에, 도 3에 도시된 바와 같이, 상기 세라믹 기판(100)으로부터 상기 마스크(200)를 제거한다. 상기 마스크(200)를 제거함에 따라 상기 세라믹 기판(100) 상에 서로 이격된 복수의 도전성 접착패턴(110)을 형성할 수 있다.

다음으로, 도 4에 도시된 바와 같이, 상기 세라믹 기판(100) 상에 상기 도전성 접착패턴(110)을 덮는 도금 씨드층(120)을 형성한다. 상기 도금 씨드층(120)은 후술하는 도금층(도 7의 도면부호 "140" 참조)을 형성하기 위한 씨드의 역할을 한다. 상기 도금 씨드층(120)은 Cu 등으로 형성될 수 있다.

그런 다음, 도 5에 도시된 바와 같이, 상기 도금 씨드층(120) 상에 감광 막(130)을 도포한 후, 도 6에 도시된 바와 같이, 상기 감광막(130)을 노광 및 현상하여 상기 도전성 접착패턴(110)과 대응하는 부분을 노출시키는 감광막 패턴(130a)을 형성한다.

그 다음에, 도 7에 도시된 바와 같이, 상기 감광막 패턴(130a)에 의해 노출된 상기 도금 씨드층(120) 상에 도금층(140)을 형성한다. 상기 도금층(140)은 Cu, Ni 및 Au 중 어느 하나로 이루어진 단일층, 또는 상기한 Cu, Ni 및 Au가 순차로 적층된 다층 등으로 형성될 수 있다.

그런 후에, 도 8에 도시된 바와 같이, 상기 감광막 패턴(130a)을 제거한다.

다음으로, 도 9에 도시된 바와 같이, 상기 감광막 패턴(130a)이 제거되어 노출된 상기 도금 씨드층(120) 부분을 식각하여, 도전성 접착패턴(110), 도금 씨드층(120) 및 도금층(140)이 순차로 적층된 전극패턴(300)을 형성한다.

여기서, 상기 도금 씨드층(120)의 식각 공정은 습식 식각공정일 수 있다.

그리고, 상기 도금 씨드층(120)이 Cu로 이루어져 있으므로, 상기 도금 씨드층(120)의 습식 식각공정에서는 pH 가 6 내지 7인 Cu 에천트를 사용할 수 있다.

이때, 상기한 수치의 pH를 가지는 에천트는, 기존의 Ti층 식각시 에천트로 사용되는 HF와 같은 강산 또는 KOH와 같은 강염기성 화학 물질과는 달리, SiO₂를 다량 함유한 LTCC 기판으로 이루어진 상기 세라믹 기판(100)의 표층을 식각시키지 않고, 상기 세라믹 기판(100) 표층과 도전성 접착패턴(110)간, 그리고 상기 도전성 접착패턴(110)과 도금층(140)간의 언더컷(undercut)도 발생시키지 않는다.

따라서, 본 발명의 실시예에 따른 세라믹 기판의 전극패턴 형성방법에 따르면, 상기한 바와 같은 언더컷 발생이 없고, 전극패턴(300)의 고착강도를 향상시킬 수 있는 효과가 있다.

이하, 도 10을 참조하여 본 발명의 실시예에 따른 세라믹 기판의 전극패턴 형성방법의 효과를 확인해보기로 한다.

도 10은 본 발명의 실시예에 따라 형성된 전극패턴의 고착강도를 종래기술과 비교하여 나타낸 그래프이다.

도 10에 도시된 바와 같이, 본 발명의 실시예에 따라 형성된 전극패턴의 고착강도와 종래기술에 따라 형성된 전극패턴의 고착강도 데이타(data)를 비교하여 보면, 종래기술에 따라 형성된 전극패턴의 경우 고착강도가 평균 7 N/㎟ 인데, 본 발명의 실시예에 따라 Ti의 식각 공정을 생략하여 형성된 전극패턴의 고착강도는 평균 21 N/㎟ 정도로 종래에 비해 3배 정도 향상되었음을 확인할 수 있었다.

이와 같이 본 발명의 실시예에 따른 세라믹 기판의 전극패턴 형성방법에 의하면, LTCC 기판으로 이루어진 세라믹 기판(100) 상에 전극패턴(300)을 형성함에 있어서, 상기 전극패턴(300)의 최하층에 위치하는 Ti 재질의 도전성 접착패턴(110)을 마스크를 이용한 패턴 형상으로 형성함으로써, 종래에 상기 도전성 접착패턴(110)을 형성하기 위해 진행해야만 했던 강산 또는 강염기의 에천트를 사용한 식각 공정을 없앨 수 있다.

따라서, 본 발명의 실시예에 따르면, 상기 강산 또는 강염기의 에천트에 의한 세라믹 기판(100)의 표층 및 전극패턴(300)의 손상을 방지하여, 상기 세라믹 기 판(100) 표층에 형성된 전극패턴(300)의 고착강도를 향상시킬 수 있고, 상기 전극패턴(300)의 내구성 및 신뢰성을 확보할 수 있다.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1 내지 도 9는 본 발명의 실시예에 따른 세라믹 기판의 전극패턴 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.

도 10은 본 발명의 실시예에 따라 형성된 전극패턴의 고착강도를 종래기술과 비교하여 나타낸 그래프.

<도면의 주요 부분에 대한 부호의 설명>

100: 세라믹 기판 200: 마스크

110: 도전성 접착패턴 120: 도금 씨드층

130: 감광막 130a: 감광막 패턴

140: 도금층 300: 전극패턴

Claims

세라믹 기판 상에 서로 이격된 복수의 도전성 접착패턴을 형성하는 단계;

상기 세라믹 기판 상에 상기 도전성 접착패턴을 덮는 도금 씨드층을 형성하는 단계;

상기 도금 씨드층 상에 상기 도전성 접착패턴과 대응하는 부분을 노출시키는 감광막 패턴을 형성하는 단계;

상기 감광막 패턴에 의해 노출된 상기 도금 씨드층 상에 도금층을 형성하는 단계;

상기 감광막 패턴을 제거하는 단계; 및

상기 감광막 패턴이 제거되어 노출된 상기 도금 씨드층 부분을 식각하는 단계;

를 포함하는 세라믹 기판의 전극패턴 형성방법.
제1항에 있어서,

상기 세라믹 기판은 LTCC 기판인 세라믹 기판의 전극패턴 형성방법.
제1항에 있어서,

상기 세라믹 기판 상에 서로 이격된 복수의 도전성 접착패턴을 형성하는 단계는,

상기 세라믹 기판 상에 상기 도전성 접착패턴이 형성될 영역과 대응하는 부분이 천공되어 있는 마스크를 형성하는 단계;

상기 마스크에 의해 오픈된 상기 세라믹 기판 상에 도전성 접착패턴을 증착하는 단계; 및

상기 마스크를 제거하는 단계;

를 포함하는 세라믹 기판의 전극패턴 형성방법.
제3항에 있어서,

상기 마스크는 금속, 글라스, 아크릴 및 포토레지스트 중 어느 하나의 재질로 이루어진 세라믹 기판의 전극패턴 형성방법.
제3항에 있어서,

상기 도전성 접착패턴은 Ti로 증착하는 세라믹 기판의 전극패턴 형성방법.
제1항에 있어서,

상기 도금 씨드층은 Cu로 형성하는 세라믹 기판의 전극패턴 형성방법.
제1항에 있어서,

상기 도금층은 Cu, Ni 및 Au 중 적어도 어느 하나를 포함하는 세라믹 기판의 전극패턴 형성방법.
제1항에 있어서,

상기 감광막 패턴이 제거되어 노출된 상기 도금 씨드층 부분을 식각하는 단계에서,

pH 가 6 내지 7인 에천트를 사용하여 상기 도금 씨드층을 식각하는 세라믹 기판의 전극패턴 형성방법.