KR20090038552A - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090038552A KR20090038552A KR1020070103894A KR20070103894A KR20090038552A KR 20090038552 A KR20090038552 A KR 20090038552A KR 1020070103894 A KR1020070103894 A KR 1020070103894A KR 20070103894 A KR20070103894 A KR 20070103894A KR 20090038552 A KR20090038552 A KR 20090038552A
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- pad
- carrier
- circuit board
- printed circuit
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 33
- 238000007747 plating Methods 0.000 claims abstract description 125
- 239000002184 metal Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000000969 carrier Substances 0.000 claims description 37
- 229910000679 solder Inorganic materials 0.000 claims description 26
- 150000002739 metals Chemical class 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 21
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 21
- 239000007788 liquid Substances 0.000 description 18
- 239000010931 gold Substances 0.000 description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 14
- 229910052737 gold Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 10
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000000758 substrate Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000003504 photosensitizing agent Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0574—Stacked resist layers used for different processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
인쇄회로기판 및 그 제조방법이 개시된다. 패드 및 회로패턴이 구비되는 인쇄회로기판을 제조하는 방법으로서, 제1 및 제2 캐리어의 일면에 회로패턴과 상응하는 제1 도금레지스트를 각각 형성하는 단계, 일면에 패드와 상응하는 제2 도금레지스트를 각각 형성하는 단계, 일면을 도금하여 패드를 각각 형성하는 단계, 제2 도금레지스트를 각각 박리하는 단계, 일면을 도금하여 회로패턴을 각각 형성하는 단계, 제1 및 제2 캐리어 사이에 절연층을 개재하여 회로패턴이 대향하도록 제1 및 제2 캐리어를 압착하는 단계 및 제1 및 제2 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조방법은, 도금 인입선을 사용하지 않음으로써, 회로 설계의 자유도가 향상되고, 보다 고밀도의 회로설계가 가능하다. 또한, 인쇄회로기판의 전기적 특성이 향상되어 노이즈의 발생이 방지되며, 본딩 패드의 접합신뢰성을 향상시킬 수 있다.
와이어 본딩 패드, 솔더 볼 패드, 캐리어, 도금레지스트, 절연층
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 집적회로가 경박 단소화됨에도 불구하고 집적회로 패키지에서 나오는 리드(lead)의 수는 오히려 증가되고 있다. 이를 해결하기 위한 방법으로 최근 BGA(ball grid array) 및 CSP(chip scale package)의 패키지 기판의 사용이 일반화되고 있다.
솔더 볼(solder ball)을 사용함으로써 기판의 고밀도화가 용이하여, 대부분 반도체 칩을 실장하는 패키지 기판으로서 사용되고 있다. 반도체 칩과 접속되는 와이어와 솔더 볼이 접속되는 패드의 전기적인 접속상태를 향상시키기 위한 금도금 작업을 수행한다.
이 때, 금도금 인입선을 형성하여 금도금 작업을 수행하는데, 이러한 도금 인입선에 의해 회로의 고밀도화가 제한을 받게 되고, 도금 인입선을 제거해야 하는 추가 공정이 필요하며, 도금 인입선 잔류로 인한 신호 노이즈 발생을 야기하는 어려움이 있었다. 또한, 인입선을 이용하여 형성되는 도금층은, 도금의 두께가 균일하지 못하고, 회로패턴 가운데 패드가 형성되는 영역을 넘어서 형성되는 문제가 있었다.
본 발명은 도금 인입선을 사용하지 않는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 패드 및 회로패턴이 구비되는 인쇄회로기판을 제조하는 방법으로서, 제1 및 제2 캐리어의 일면에 회로패턴과 상응하는 제1 도금레지스트를 각각 형성하는 단계, 일면에 패드와 상응하는 제2 도금레지스트를 각각 형성하는 단계, 일면을 도금하여 패드를 각각 형성하는 단계, 제2 도금레지스트를 각각 박리하는 단계, 일면을 도금하여 회로패턴을 각각 형성하는 단계, 제1 및 제2 캐리어 사이에 절연층을 개재하여 회로패턴이 대향하도록 제1 및 제2 캐리어를 압착하는 단계 및 제1 및 제2 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
여기서, 제1 및 제2 도금레지스트는 상이한 박리액에 의해 박리될 수 있고, 제1 및 제2 도금레지스트는 감광성 물질을 포함할 수 있다. 특히, 제1 도금레지스 트는 감광성 절연재일 수 있다.
또한, 회로패턴을 형성하는 단계와 캐리어를 압착하는 단계 사이에, 제1 도금레지스트를 박리하는 단계를 더 포함할 수 있고, 캐리어를 제거하는 단계 이후에, 패드가 노출되도록 절연층에 솔더레지스트를 형성할 수 있다.
제1 및 제2 캐리어의 일면에는 도전층이 형성되며, 캐리어를 제거하는 단계 이후에, 도전층을 제거하는 단계를 더 포함할 수 있고, 도전층을 제거하는 단계 이전에, 절연층에 비아 홀을 천공하는 단계 및 비아 홀을 도금하는 단계를 더 포함할 수 있다. 한편, 이 경우 패드를 형성하는 단계는 전해도금을 수행하여 패드를 형성할 수 있다.
한편, 패드를 형성하는 단계는 제1 및 제2 캐리어의 일면을 각각 상이한 금속으로 도금할 수 있고, 제1 캐리어의 일면을 제1 금속으로 도금하여 제1 금속층을 형성하는 단계 및 제1 금속층의 일면을 제2 금속으로 도금하여 제2 금속층을 형성하는 단계를 포함할 수도 있다.
또한, 본 발명의 다른 측면에 따르면, 절연층과, 절연층의 일면에 형성되는 회로패턴 및 회로패턴의 일부를 커버하는 패드를 포함하며, 패드는 회로패턴의 일부와 횡단면이 동일한 것을 특징으로 하는 인쇄회로기판이 제공된다.
여기서, 회로패턴 및 패드는 절연층에 매립될 수 있고, 회로패턴은 절연층의 양면에 형성될 수 있다.
그리고, 패드는 금속층을 포함할 수 있고, 금속층은 양면에 각각 상이한 두께로 회로패턴의 일부를 커버할 수 있으며, 금속층은 양면에 각각 상이한 금속을 포함할 수 있다.
패드를 노출시키는 개구부가 형성되며, 회로패턴을 커버하는 솔더레지스트를 더 포함할 수 있다.
상술한 바와 같이 본 발명에 따르면, 도금 인입선을 사용하지 않음으로써, 회로 설계의 자유도가 향상되고, 보다 고밀도의 회로설계가 가능하다. 또한, 인쇄회로기판의 전기적 특성이 향상되어 노이즈의 발생이 방지되며, 본딩 패드의 접합신뢰성을 향상시킬 수 있다.
본 발명의 특징, 이점이 이하의 도면과 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 제1 캐리어 상에 회로패턴 및 패드를 형성하는 방법을 나타낸 단면도이며, 도 9 내지 도 15는 본 발명의 일 실시 예에 따른 제2 캐리어 상에 회로패턴 및 패드를 형성하는 방법을 나타낸 단면도이다. 그리고, 도 16 내지 도 22은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 단면도이다. 도 2 내지 도 20을 참고하면, 제1 캐리어(100), 제2 캐리어(200), 도전층(2), 제1 도금레지스트(4), 제2 도금레지스트(6), 제1 금속층(8), 제2 금속층(10), 회로패턴(12), 절연층(14), 비아 홀(16), 비아(18), 솔더레지스트(20), 패드(22)가 도시되어 있다.
본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 제1 및 제2 캐리어(100, 200) 각각에 회로패턴(12)과 패드(22)를 형성한 후에 적층하여 인쇄회로기판을 제작함으로써, 도금 인입선을 사용하지 않으면서도 양면에 상이한 종류나 두께의 패드(22)를 형성할 수 있다.
먼저, 일면에 도전층(2)이 형성되는 제1 및 제2 캐리어(100, 200) 각각의 일면에, 회로패턴(12)과 상응하는 제1 도금레지스트(4)를 형성한다. (S100) 제1 캐리어(100)는, 표면에 회로패턴(12) 등이 형성되면, 이러한 회로패턴(12)을 지지하는 지지체로서, 예를 들면 구리(Cu)로 이루어질 수 있다.
도 2 및 도 9에 도시된 바와 같이, 제1 캐리어(100)의 어느 한 면, 즉 일면에는 도전층(2)은 이 형성될 수 있다. 도전층(2)은 예를 들면, 니켈(Ni)층으로 이루어질 수 있다. 도전층(2)은 제1 캐리어(100)를 도금하여 형성될 수 있다. 도전층(2)은 제1 캐리어(100) 상에 도금되는 금속의 시드(seed)층으로의 기능도 할 수 있다.
도전층(2)이 형성된 제1 캐리어(100)의 면에 회로패턴(12)과 상응하는 제1 도금레지스트(4)를 형성한다. 제1 도금레지스트(4)는 제1 캐리어(100) 상에 형성될 회로패턴(12)의 형상에 상응하여 제1 캐리어(100)의 일부를 노출시킨다. 제1 도금레지스트(4)는 감광성 물질을 포함할 수 있으며, 예를 들면 액상감광제일 수 있다. 액상감광제는 UV(ultra violet)에 의해 감광되는 액체상태의 감광제로서, 캐리어에 형성하고 건조는 방법으로 드라이 필름을 입힐 때와 같은 효과를 얻는다.
제1 도금레지스트(4)가 도포된 제1 캐리어(100)에 아트워크 필름을 밀착시킨 후 노광과 현상과정을 거쳐 회로패턴(12)에 상응하는 제1 도금레지스트(4)를 형성한다. 여기서,'회로패턴(12)과 상응하는 제1 도금레지스트(4)'라 함은 '제1 캐리어(100)의 일면 가운데 형성될 회로패턴(12) 부분을 노출시키는 제1 도금레지스트(4)'를 말한다.
다음으로, 제1 및 제2 캐리어(100, 200)의 각각의 일면에 패드(22)와 상응하는 제2 도금레지스트(6)를 각각 형성한다. (S110) 패드(22)는 솔더 볼 또는 와이어 등과 인쇄회로기판에 형성된 회로패턴(12) 사이에 전기적, 물리적 결합을 연결하는 매개체로 하나 이상의 전도성 물질로 이루어 질 수 있다.
도 3 및 도 10에 도시된 바와 같이, 제2 도금레지스트(6)는 제1 도금레지스트(4)가 형성되어 있는 제1 캐리어(100)의 일면에 형성된다. 제2 도금레지스트(6)는 패드(22)가 형성되는 영역에 해당하는 제1 캐리어(100)의 일부를 노출시킨다. 제2 도금레지스트(6)는 제1 도금레지스트(4)와 상이한 박리액에 의해 제거되는 감광성 물질을 포함할 수 있다. 제2 도금레지스트(6)는 예를 들면, 드라이 필름(dry film)일 수 있다.
여기서, '상이한 박리액'이라 함은 '동일한 종류의 화합물이라도 그 농도의 차이로 인하여 서로 다른 두 종류의 도금레지스트 가운데 어느 하나를 선택적으로 박리할 수 있을 때, 두 종류의 도금레지스트의 관계에서 상이한 박리액이라고 할 수 있다. 즉, 상술한 액상감광제와 드라이 필름은 모두 수산화나트륨(NaOH)에 의해 박리될 수 있으나, 각각의 도금레지스트가 박리되는 농도를 달리하는 것과 같이, 동일한 수산화나트륨이 포함된 박리액이라도 그 농도의 차이가 두 종류의 도금레지스트 중 어느 하나의 도금레지스트를 박리시킬 수 있을 때, 두 종류의 도금레지스트의 관계에서 상이한 박리액이라 할 수 있다.
한편, 제1 및 제2 도금레지스트(4, 6)는 각각 회로패턴(12)과 패드(22)에 상응하는 제1 캐리어(100)의 일부를 노출시키는 도금레지스트로써, 상술한 바와 같이 감광성 물질일 수 있으나, 이외에도 상이한 에칭액에 의해 식각되는 금속들과 같이 각각 별개로 제거할 수 있는 도금레지스트 재료로 대체될 수 있다.
다음으로, 제1 및 제2 캐리어(100, 200)의 일면을 도금하여 패드(22)를 각각 형성할 수 있다. (S120) 제1 및 제2 캐리어(100, 200)에 패드(22)를 형성하는 단계는 제1 및 제2 캐리어(100, 200)를 각각으로 수행될 수 있다. 별도로 패드(22)형성 단계를 수행하여 각각 상이한 금속이 도금된 패드(22)를 형성하거나, 동일한 금속이 도금되더라도 상이한 두께로 패드(22)를 형성할 수 있다.
패드(22)를 각각 형성하기 위해, 제1 및 제2 캐리어(100, 200)의 일면을 제1 금속으로 도금하여 제1 금속층(8)을 형성한다. (S122) 제1 금속층(8)은 완성된 패드(22)의 최 외각에 노출되는 금속층으로, 예를 들면 금(Au)일 수 있다.
금도금은 전해도금으로 수행될 수 있다. 제1 및 제2 캐리어(100, 200)의 일면에 형성된 도전층(2)인 니켈층을 시드층으로 하여 전해금도금을 수행함으로써, 무전해금도금을 수행한 경우에 비해, 금도금이 떨어지거나 하는 문제를 줄일 수 있다.
도 4 및 도 11에 도시된 봐와 같이, 제1 캐리어(100)의 제1 금속층(8)은 제2 캐리어(200)의 제1 금속층(8)에 비해 얇게 형성될 수 있다. 예를 들어, 제1 캐리어(100)의 패드(22)는 솔더 볼 패드로 사용되고, 제2 캐리어(200)의 패드(22)는 와이어 본딩 패드로 사용된다면, 제1 캐리어(100)의 패드(22)의 금도금층은 제2 캐리어(200)의 금도금층 보다 얇게 형성될 수 있다.
와이어 본딩 패드의 금도금 두께는 예를 들면, 0.5~1.5마이크로미터일 수 있고, 솔더 볼 패드의 금도금 두께는 예를 들면, 0.03~0.25마이크로미터일 수 있다. 솔더 볼 패드의 경우 금도금의 두께가 얇을수록 솔더 볼의 접착력이 증가될 수 있다. 따라서, 솔더 볼 패드와 와이어 본딩 패드의 처리를 달리할 수 있어, 솔더 볼 패드와 솔더 볼 간의 접합 신뢰성을 향상시킬 수 있다.
제1 및 제2 캐리어(100, 200)의 패드(22)에 대한 도금을 별개로 진행하여 양 캐리어의 도금의 두께를 달리할 수 있을 뿐만 아니라, 상이한 금속으로 도금할 수도 있다. 또한, 제1 및 제2 캐리어(100, 200)의 도금공정을 상이하게 진행하여, 제1 캐리어(100)에는 2종의 금속으로 도금을 수행하고, 제2 캐리어(200)에는 1종의 금속으로 도금을 수행할 수도 있다.
다음으로, 제1 및 제2 캐리어(100, 200)의 일면을 제2 금속으로 도금하여 제 2 금속층(10)을 각각 형성한다. (S124) 도 5 및 도 12에 도시된 바와 같이, 제2 금속층(10)은 제1 금속층(8) 상에 형성된다. 제2 금속층(10)은 예를 들면, 니켈(Ni)일 수 있다. 니켈 도금은 전해도금으로 수행될 수 있다. 전해도금으로 니켈을 도금하여 구리 위에 니켈 도금이 안 되는 현상이나, Ni corrosion 등의 문제가 발생하지 않는다.
한편, 패드(22)를 도금하는데 있어서, 도금레지스트로 도금되는 패드(22)의 영역을 한정하여 패드(22)가 형성되는 영역의 도금을 균일하고 선명하게 할 수 있다. 그리고, 도금인입선을 사용하지 않기 때문에 회로설계의 자유도가 향상되고 보다 고밀도의 회로를 설계할 수 있으며, 도금인입선 잔류로 인한 신호 노이즈의 발생이 방지되어 인쇄회로기판의 전기적 특성을 향상시킬 수 있다.
다음으로, 제1 및 제2 캐리어(100, 200) 일면의 제2 도금레지스트(6)를 각각 제거한다. (S130) 도 6 및 도 13에 도시된 바와 같이, 제1 도금레지스트(4)는 제1 및 제2 캐리어(100, 200)에 잔존시키고, 제2 도금레지스트(6)를 제거한다. 상술한 바와 같이, 제1 및 제2 도금레지스트(6)는 상이한 박리액에 의해 제거될 수 있으며, 제2 도금레지스트(6)가 드라이 필름인 경우, 수산화나트륨(NaOH)이 함유된 박리액을 사용할 수 있다.
이 때, 사용되는 박리액은 제2 도금레지스트(6)를 박리할 수 있고, 제1 도금레지스트(4)는 박리할 수 없다. 제1 도금레지스트(4)와 제2 도금레지스트(6)가 같은 종류의 화합물에 의해 박리가 가능하다면, 제2 도금레지스트(6)를 제거하는 단계에서 사용되는 화합물의 농도는 제2 도금레지스트(6)를 박리할 수 있으나, 제1 도금레지스트(4)는 박리할 수 없다. 제2 도금레지스트(6)가 박리되면, 제1 및 제2 캐리어(100, 200)에는 회로패턴(12)에 상응하는 제1 도금레지스트(4)가 남게 된다.
다음으로, 제1 및 제2 캐리어(100, 200)의 일면을 도금하여 회로패턴(12)을 형성한다. (S140) 도 7 및 도 14에 도시된 바와 같이 제1 도금레지스트(4)는 회로패턴(12)에 상응하도록 형성되어 있다. 제1 도금레지스트(4)가 형성된 상태의 제1 및 제2 캐리어(100, 200)를 전도성 물질, 예를 들면 구리(Cu)로 도금하여 회로패턴(12)을 형성한다. 패드(22)가 형성된 상태에서 회로패턴(12)을 도금하여 패드(22)와 회로패턴(12)은 전기적 연결을 가지게 되고, 패드(22)의 제2 금속층(10)인 니켈을 시드층으로 하여 패드(22)부분에 도금이 보다 용이하게 된다.
다음으로, 제1 및 제2 캐리어(100, 200) 일면의 제1 도금레지스트(4)를 각각 제거한다. (S150) 도 8 및 도 15에 도시된 바와 같이, 제1 도금레지스트(4)를 제거하여 제1 및 제2 캐리어(100, 200) 상에 형성된 회로패턴(12)을 노출시킨다. 상술한 바와 같이, 제1 도금레지스트(4)를 액상감광제로 형성한 경우, 액상감광제를 박리할 수 있는 박리액을 사용할 수 있다. 액상감광제에 대한 박리액은 드라이 필름의 박리액과 상이한 박리액, 즉 드라이 필름을 박리하는데 사용한 수산화나트륨과 상이한 농도의 수산화나트륨일 수 있다. 제1 도금레지스트(4)를 제거한 후, 적층 전 처리로써, 제1 캐리어(100)의 일면에 흑화 처리(black oxide)를 할 수 있다.
한편, 제1 도금레지스트(4)를 감광성 절연재와 같이 도금레지스트의 기능도 하면서 절연제로서의 기능도 가진 재료를 사용하는 경우 제1 도금레지스트(4)를 제거하는 단계는 생략될 수 있다. 캐리어 상의 감광성 절연재를 제거하지 않고 절연 층(14)을 적층하여 제1 도금레지스트(4)를 제거하는 단계를 생략할 수 있다.
다음으로, 제1 및 제2 캐리어(100, 200) 사이에 절연층(14)을 개재하여 회로패턴(12)이 대향하도록 캐리어를 압착한다. (S160) 도 16에 도시된 바와 같이, 제1 및 제2 캐리어(100, 200)의 회로패턴(12)이 마주보도록 하여, 제1 및 제2 캐리어(100, 200)를 정렬한 후, 절연층(14)을 개재한다. 절연층(14)은 예를 들면, 열경화성 수지 등을 이용할 수 있다. 도 17에 도시된 바와 같이, 절연층(14)을 개재한 후, 제1 및 제2 캐리어(100, 200)를 압착할 수 있다. 절연층(14)을 열경화성 수지를 이용한 경우, 압착과 함께 열경화성 수지가 유동성을 확보할 수 있는 온도로 가열하는 조건에 압착할 수 있다.
다음으로, 제1 및 제2 캐리어(100, 200)를 제거한다. (S170) 도 18에 도시된 바와 같이, 제1 및 제2 캐리어(100, 200)를 제거하여, 매립된 회로패턴(12)과 표면에 도전층(2)이 형성된 절연층(14)이 남게 된다. 캐리어를 제거하는 단계는 캐리어의 제거특성에 따라 물리적, 화학적 방법으로 제거될 수 있다. 예를 들어, 제1 및 제2 캐리어(100, 200)가 구리로 이루어진 경우 구리를 에칭할 수 있는 에칭액으로 제거할 수 있다.
다음으로, 절연층(14)에 비아 홀(16)을 형성한다. (S180) 비아 홀(16)을 형성하기 위해, 먼저 절연층(14)에 비아 홀(16)을 천공한다. (S182) 비아 홀(16)을 천공하는 단계는 기계 드릴 또는 레이저 드릴 등을 이용하여 수행될 수 있다. 도 19에 도시된 바와 같이, 비아(18)가 하측의 회로패턴(12)과 전기적 연결을 가질 수 있도록, 하측의 회로패턴(12)까지 천공할 수 있다.
비아(18)를 형성하기 위해, 다음으로 비아 홀(16)을 도금한다. (S184) 도 20에 도시된 바와 같이, 비아 홀(16)에 구리 등의 전도성 물질을 도금하여, 비아(18)를 형성한다. 이때, 비아 홀(16)을 제외한 절연층(14)의 표면에 형성된 도전층(2)은, 절연층(14)에 매립된 회로패턴(12)을 커버하여 보호하는 기능을 할 수 있다.
한편, 절연체 양측의 회로패턴(12) 간의 전기적 연결은, 비아 홀(16)을 천공한 후 도금하여 비아(18)를 형성하여 제공할 수도 있지만, 제1 캐리어(100)의 회로패턴(12)에 도전성 페이스트 범프를 형성하여, 도전성 페이스트 범프가 절연층(14)을 관통하도록 적층하여 제공할 수도 있다.
다음으로, 도전층(2)을 제거한다. (S190) 도전층(2)을 제거는 도전층(2)의 화학적 특성에 따라 그 방법을 달리할 수 있다. 상술한 바와 같이, 도전층(2)으로 니켈을 이용한 경우, 니켈을 식각할 수 있는 에칭액을 이용하여 도전층(2)을 제거한다. 이 때, 사용되는 에칭액은 회로패턴(12)과는 반응을 일으키지 않아, 회로패턴(12)에 손상을 가하지 않는다.
다음으로, 패드(22)가 노출되도록 절연층(14)에 솔더레지스트(20)를 형성한다. (S200) 도22에 도시된 바와 같이, 절연층(14)에 형성되어 있는 패드(22)가 외부로 노출될 수 있도록 패드(22)에 상응하는 솔더레지스트(20)를 코팅, 노광, 현상, 건조를 통해 형성한다.
도 23은 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도이고, 도 24는 본 발명의 다른 실시예에 따른 도 23의 X부분의 사시도이며, 도 25는 본 발명의 다른 실시예에 따른 도 23의 Y부분의 사시도이다.
본 발명의 다른 실시예에 따른 인쇄회로기판(300)은, 절연층(14)과, 절연층(14)의 일면에 형성되는 회로패턴(12) 및 회로패턴(12)의 일부를 커버하는 패드(22)를 포함하며, 패드(22)는 회로패턴(12)의 일부와 횡단면이 동일한 것을 특징으로 하는 인쇄회로기판(300)으로써, 패드(22)가 회로패턴(12)상에 균일하게 형성되어 인쇄회로기판(300)에 실장되는 전자소자와 물리적, 전기적 결합의 신뢰성을 높일 수 있다.
본 실시예에 따른 인쇄회로기판(300)은 상술한 본 발명의 일 실시예에 따른 인쇄회로기판(300)의 제조방법으로 제조될 수 있다.
도 23에 도시된 바와 같이, 절연층(14)은 유리섬유 등의 강화조직이 포함된 열경화성 수지일 수 있다. 회로패턴(12)은 절연층(14)의 양면에, 절연층(14)에 매립되어 형성될 수 있다. 회로패턴(12)은 구리로 이루어 질 수 있다. 패드(22)는 회로패턴(12)의 일부를 커버할 수 있다. 패드(22)는 인쇄회로기판(300)에 실장되는 전자소자나 외부의 다른 인쇄회로기판과 전기적, 물리적 연결을 제공하기 위해 형성되는 금속층일 수 있다. 예를 들면, 패드(22)는 와이어 본딩 패드 또는 솔더 볼 패드일 수 있다. 인쇄회로기판은 패드(22)를 노출시키는 개구부(24)가 형성되며 회로패턴(12)을 커버하는 솔더레지스트(20)를 더 포함할 수 있다.
도 24 또는 도 25에 도시된 바와 같이, 회로패턴(12)의 일부는 회로패턴(12) 가운데 패드(22)로 커버되는 영역을 말한다. 도 24에 도시된 바와 같이, 패드(22)는 회로패턴(12)의 일부를 커버하며, 회로패턴(12)의 일부와 횡단면(A로 표시된 영 역)이 동일할 수 있다. 횡단면이 동일하다 함은 회로패턴(12) 가운데 패드(22)가 형성되는 영역인 회로패턴(12)의 일부에 패드(22)가 동일한 형태와 면적(A로 표시된 영역)을 가짐을 의미한다. 물론 이 때의 동일이라 함은 물리적, 절대적 동일이 아니라 제조상의 오차가 허용되는 범위에서의 동일을 의미한다.
패드(22)는 회로패턴(12)의 일부 위에 회로패턴(12)의 일부와 동일한 횡단면을 가지며, 회로패턴(12)의 일부를 커버하고 있다. 패드(22)가 균일한 두께로 회로패턴(12)의 일부를 커버하고 있어, 패드(22)가 인쇄회로기판(300)의 외부와 전기적, 물리적 연결을 제공할 때, 그 신뢰성을 높일 수 있다.
도 25에 도시된 바와 같이, 패드(22)가 형성되는 경우 회로패턴(12)의 일부는 패드(22)로 커버되는 A로 표시된 영역이 될 수 있다. 이 경우에도 패드(22)와 회로패턴(12)의 일부는 동일한 횡단면을 가지고 형성되어 있다.
도 23에 도시된 바와 같이, 패드(22)는 금속층을 포함하여 형성될 수 있고, 인쇄회로기판(300)의 양면에 상이한 두께로 형성될 수 있다. 예를 들면, 와이어 본딩 패드의 금도금 두께는 예를 들면, 0.5~1.5마이크로미터일 수 있고, 솔더 볼 패드의 금도금 두께는 예를 들면, 0.03~0.25마이크로미터일 수 있다. 솔더 볼 패드의 경우 금도금의 두께가 얇을수록 솔더 볼의 접착력이 증가될 수 있다. 따라서, 솔더 볼 패드와 와이어 본딩 패드의 처리가 다를 수 있고, 솔더 볼 패드와 솔더 볼 간의 접합 신뢰성을 향상될 수 있다. 또한, 인쇄회로기판(300)의 양면의 도금층은 상이한 금속을 포함하여 형성될 수 있다. 물론, 상이한 금속으로 상이한 두께의 금속층으로 형성될 수도 있다.
한편, 본 실시예의 인쇄회로기판(300)은 상술한 본 발명의 일 실시예에 따른 인쇄회로기판(300) 제조방법으로 제조될 수 있다. 따라서, 캐리어 상에 회로패턴(12)과 패드(22)에 각각 상응하는 도금레지스트가 형성된 상태에서 도금을 실시하여, 회로패턴(12)과 패드(22)를 각각 형성함으로써, 본 실시예와 같이 회로패턴(12)의 일부와 횡단면이 동일한 패드(22)를 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 제1 캐리어 상에 회로패턴 및 패드를 형성하는 방법을 나타낸 단면도.
도 9 내지 도 15는 본 발명의 일 실시예에 따른 제2 캐리어 상에 회로패턴 및 패드를 형성하는 방법을 나타낸 단면도.
도 16 내지 도 22은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 단면도.
도 23은 본 발명의 다른 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 24는 본 발명의 다른 실시예에 따른 도 23의 X부분의 사시도.
도 25는 본 발명의 다른 실시예에 따른 도 23의 Y부분의 사시도.
<도면의 주요부분에 대한 부호의 설명>
2 : 도전층 4 : 제1 도금레지스트
6 : 제2 도금레지스트 8 : 제1 금속층
10 : 제2 금속층 12 : 회로패턴
14 : 절연층 16 : 비아 홀
18 : 비아 20 : 솔더레지스트
22 : 패드 100 : 제1 캐리어
200 : 제2 캐리어(200) 300 : 인쇄회로기판(300)
Claims (18)
- 패드(pad) 및 회로패턴이 구비되는 인쇄회로기판을 제조하는 방법으로서,제1 및 제2 캐리어의 일면에 상기 회로패턴과 상응하는 제1 도금레지스트를 각각 형성하는 단계;상기 일면에 상기 패드와 상응하는 제2 도금레지스트를 각각 형성하는 단계;상기 일면을 도금하여 상기 패드를 각각 형성하는 단계;상기 제2 도금레지스트를 각각 박리하는 단계;상기 일면을 도금하여 상기 회로패턴을 각각 형성하는 단계;상기 제1 및 제2 캐리어 사이에 절연층을 개재하여 상기 회로패턴이 대향하도록 상기 제1 및 제2 캐리어를 압착하는 단계; 및상기 제1 및 제2 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 제1 및 제2 도금레지스트는 상이한 박리액에 의해 박리되는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 제2항에 있어서,상기 제1 및 제2 도금레지스트는 감광성 물질을 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 제3항에 있어서,상기 제1 도금레지스트는 감광성 절연재인 것을 특징으로 하는 인쇄회로기판 제조방법.
- 제3항에 있어서,상기 회로패턴을 형성하는 단계와 상기 캐리어를 압착하는 단계 사이에,상기 제1 도금레지스트를 박리하는 단계를 더 포함하는 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 캐리어를 제거하는 단계 이후에,상기 패드가 노출되도록 상기 절연층에 솔더레지스트를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 일면에는 도전층이 형성되며,상기 캐리어를 제거하는 단계 이후에,상기 도전층을 제거하는 단계를 더 포함하는 인쇄회로기판 제조방법.
- 제7항에 있어서,상기 도전층을 제거하는 단계 이전에,상기 절연층에 비아 홀을 천공하는 단계; 및상기 비아 홀을 도금하는 단계를 더 포함하는 인쇄회로기판 제조방법.
- 제7항에 있어서,상기 패드를 형성하는 단계는상기 일면에 전해 도금(electroplating)을 수행하여 상기 패드를 각각 형성하는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 패드를 형성하는 단계는상기 제1 및 제2 캐리어의 상기 일면을 각각 상이한 금속으로 도금하는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 제1항에 있어서,상기 패드를 형성하는 단계는제1 캐리어의 상기 일면을 제1 금속으로 도금하여 제1 금속층을 형성하는 단계; 및상기 제1 금속층의 일면을 제2 금속으로 도금하여 제2 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 절연층과;상기 절연층의 일면에 형성되는 회로패턴; 및상기 회로패턴의 일부를 커버하는 패드를 포함하며,상기 패드는 상기 회로패턴의 일부와 횡단면이 동일한 것을 특징으로 하는 인쇄회로기판.
- 제12항에 있어서,상기 회로패턴 및 상기 패드는 상기 절연층에 매립되는 것을 특징으로 하는 인쇄회로기판.
- 제12항에 있어서,상기 회로패턴은 상기 절연층의 양면에 형성되는 것을 특징으로 하는 인쇄회로기판.
- 제14항에 있어서,상기 패드는 금속층을 포함하는 것을 특징으로 하는 인쇄회로기판.
- 제15항에 있어서,상기 금속층은 상기 양면에 각각 상이한 두께로 상기 회로패턴의 일부를 커버하는 것을 특징으로 하는 인쇄회로기판.
- 제15항에 있어서,상기 금속층은 상기 양면에 각각 상이한 금속을 포함하는 것을 특징으로 하는 인쇄회로기판.
- 제13항에 있어서,상기 패드를 노출시키는 개구부가 형성되며, 상기 회로패턴을 커버하는 솔더레지스트를 더 포함하는 인쇄회로기판.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070103894A KR100896810B1 (ko) | 2007-10-16 | 2007-10-16 | 인쇄회로기판 및 그 제조방법 |
| US12/149,610 US20090095508A1 (en) | 2007-10-16 | 2008-05-05 | Printed circuit board and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070103894A KR100896810B1 (ko) | 2007-10-16 | 2007-10-16 | 인쇄회로기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090038552A true KR20090038552A (ko) | 2009-04-21 |
| KR100896810B1 KR100896810B1 (ko) | 2009-05-11 |
Family
ID=40533073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070103894A KR100896810B1 (ko) | 2007-10-16 | 2007-10-16 | 인쇄회로기판 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090095508A1 (ko) |
| KR (1) | KR100896810B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101148735B1 (ko) * | 2010-07-15 | 2012-05-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR20160055456A (ko) * | 2014-11-10 | 2016-05-18 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US10446478B2 (en) | 2017-11-01 | 2019-10-15 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI365517B (en) * | 2008-05-23 | 2012-06-01 | Unimicron Technology Corp | Circuit structure and manufactring method thereof |
| JP5203108B2 (ja) * | 2008-09-12 | 2013-06-05 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US8188380B2 (en) * | 2008-12-29 | 2012-05-29 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| JP5231340B2 (ja) * | 2009-06-11 | 2013-07-10 | 新光電気工業株式会社 | 配線基板の製造方法 |
| KR101069890B1 (ko) * | 2009-11-16 | 2011-10-05 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| KR20130086426A (ko) * | 2012-01-25 | 2013-08-02 | 김정식 | 선에칭과 후도금방법에 의한 노광부와 일체로 결합된 극미세 회로기판의 제조방법과 그에 의하여 제작된 극미세 회로기판 |
| US9305876B2 (en) * | 2013-02-01 | 2016-04-05 | Infineon Technologies Austria Ag | Device including a semiconductor chip and wires |
| KR20160099381A (ko) * | 2015-02-12 | 2016-08-22 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| CN113973431B (zh) * | 2020-07-23 | 2023-08-18 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3700443A (en) * | 1971-04-01 | 1972-10-24 | Litton Systems Inc | Flatpack lead positioning device |
| US5063658A (en) * | 1987-07-08 | 1991-11-12 | Leonard Kurz Gmbh & Co. | Embossing foil and a method of making |
| JPH07142841A (ja) * | 1993-11-19 | 1995-06-02 | Nippon Avionics Co Ltd | プリント配線板の製造方法 |
| US5827763A (en) * | 1997-01-30 | 1998-10-27 | Advanced Micro Devices, Inc. | Method of forming a multiple transistor channel doping using a dual resist fabrication sequence |
| KR100389314B1 (ko) * | 2001-07-18 | 2003-06-25 | 엘지전자 주식회사 | 도금인입선 없는 인쇄회로기판의 제조방법 |
| EP1542519A4 (en) * | 2002-07-31 | 2010-01-06 | Sony Corp | METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB |
| US6898850B2 (en) * | 2002-08-06 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing circuit board and communication appliance |
| JP2004335807A (ja) * | 2003-05-08 | 2004-11-25 | Nitto Denko Corp | 配線回路基板の製造方法 |
| TWI283152B (en) * | 2005-06-20 | 2007-06-21 | Phoenix Prec Technology Corp | Structure of circuit board and method for fabricating the same |
| US8026568B2 (en) * | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
-
2007
- 2007-10-16 KR KR1020070103894A patent/KR100896810B1/ko not_active IP Right Cessation
-
2008
- 2008-05-05 US US12/149,610 patent/US20090095508A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101148735B1 (ko) * | 2010-07-15 | 2012-05-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR20160055456A (ko) * | 2014-11-10 | 2016-05-18 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US10446478B2 (en) | 2017-11-01 | 2019-10-15 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090095508A1 (en) | 2009-04-16 |
| KR100896810B1 (ko) | 2009-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100896810B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| US7030500B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3934104B2 (ja) | ボールグリッドアレイ基板の作製方法 | |
| JP5539759B2 (ja) | 印刷回路基板製造方法 | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| CN108701660B (zh) | 半导体封装衬底及其制造方法 | |
| JP5982760B2 (ja) | 電子デバイス及びその製造方法 | |
| US6846735B1 (en) | Compliant test probe with jagged contact surface | |
| KR100547349B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
| KR101044154B1 (ko) | 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법 | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| KR101341634B1 (ko) | 비지에이 패키지에 사용되는 회로 기판 | |
| WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
| KR101341633B1 (ko) | 전기 도금용 버스 라인이 없는 인쇄회로기판 및 그 제조 방법 | |
| KR101924458B1 (ko) | 전자 칩이 내장된 회로기판의 제조 방법 | |
| KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
| JP2005251780A (ja) | 半導体回路部品およびその製造方法 | |
| KR20100032698A (ko) | 인쇄 회로 기판의 제조 방법 | |
| KR20060035854A (ko) | 솔더도금법에 의한 무도금 패턴을 갖는 반도체 패키지용인쇄회로기판의 제조방법 | |
| JP2003273284A (ja) | 半導体パッケージ用基板及びその製造方法 | |
| KR20110066365A (ko) | 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |