JP2003209199A - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板Info
- Publication number
- JP2003209199A JP2003209199A JP2002006653A JP2002006653A JP2003209199A JP 2003209199 A JP2003209199 A JP 2003209199A JP 2002006653 A JP2002006653 A JP 2002006653A JP 2002006653 A JP2002006653 A JP 2002006653A JP 2003209199 A JP2003209199 A JP 2003209199A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor element
- substrate
- heat sink
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
素子の熱を効率よく絶縁基板を介してヒートシンクに伝
えることにより、半導体素子を長期に亘り正常かつ安定
に作動させることを可能とすること。 【解決手段】 下面の中心部が突出するように反ってい
るセラミックスから成る絶縁基板1の上面に半導体素子
Bを搭載するための第一のメタライズ層1aが形成され
ているとともに下面にヒートシンクAに接合するための
第二のメタライズ層1bが形成されており、第二のメタ
ライズ層1bは、略同形の複数の導体パターンCが絶縁
基板1の下面の中心部1cで互いに接続されているとと
もに絶縁基板1の下面の略全面に形成されている。
Description
I,トランジスタ等の半導体素子を搭載するためのメタ
ライズ層が形成され、下面にヒートシンクに接合するた
めのメタライズ層が形成されているセラミックスからな
る半導体素子搭載用基板に関する。
載用電子機器は小型軽量化、高信頼性化が進んでおり、
それに用いられる回路ブロックもその動向に呼応する形
で半導体素子を中心にして小型軽量化、表面実装化、高
信頼性化が推し進められている。このような動向の中で
セラミックスからなる絶縁基板は、その優れた放熱性や
低誘電損失等の特徴から従来より多用されており、半導
体素子搭載用基板(以下、半導体基板ともいう)として
幅広く用いられてきた。また、近年、車載用としてエン
ジンの回転を制御する半導体素子を搭載するユニットな
どに、高信頼性、高放熱性等の特性を有する半導体基板
が多用され始めている。
タなどの電子装置に用いられるトランジスタは、大きさ
が数mm〜十数mm角の半導体基板の上面に形成された
電気回路上に半田接合されて用いられている。そして、
半導体基板の下面が外部電気回路装置に備えられたヒー
トシンクに半田を介して密着するように接合され、半導
体素子が発する熱をヒートシンクに伝達することにより
半導体素子を正常かつ安定して作動させることを可能と
している。
すように、アルミナ(Al2O3)や窒化アルミニウム
(AlN)などのセラミックスからなる絶縁基板11の上
面のメタライズ層11aに半導体素子Bを半田を介して接
合して成る機能部が、絶縁基板11の下面のメタライズ層
11bを介して、外部電気回路装置に備えられた銅(C
u)板などからなるヒートシンクAに接合された構成の
ものがある。この場合、メタライズ層11bとヒートシン
クAとを接合する半田12にボイド(気孔)13が発生する
という問題があった。そのため、半導体素子Bが作動時
に発する熱が絶縁基板11を介してヒートシンクAに伝達
される際に、ボイド13によって熱伝達効率が劣化する。
すなわち、半導体素子Bの熱は半導体素子Bまたは絶縁
基板11に滞留することとなり、その結果、半導体素子B
の温度が上昇し、半導体素子Bが誤作動したり、延いて
は半導体素子Bが熱破壊されるといった不具合を招来し
ていた。
考えられる。すなわち、平坦な絶縁基板11の下面に形成
されたメタライズ層11bにニッケル(Ni)メッキ,金
(Au)メッキを順次被着させ、半田プリフォーム(シ
ート状半田)を介して不活性ガス中でヒートシンクAに
溶融接合させる際、半田プリフォームの外側すなわちメ
タライズ層11bの外周部から中心部にかけて徐々に温度
が上昇する為、メタライズ層11bの外周部の半田プリフ
ォームが中心部の半田プリフォームよりも先に溶融し、
この溶融した半田プリフォームによりメタライズ層11b
の外周部とヒートシンクAとが完全に覆われる。この時
点で溶融していない中心部の半田プリフォームは、溶融
温度に達した際に、その周辺部にある不活性ガスなどを
巻き込むとともに、メタライズ層11bの外部に不活性ガ
スなどが排出されることなく溶融される。その結果、排
出されない不活性ガスなどによって、メタライズ層11b
の中心部すなわち絶縁基板11の中心部にボイド13が発生
することになる。
小さい場合には外部に排出され易いが、メタライズ層11
bの面積が大きい場合には半田12の中心部付近(メタラ
イズ層11bの中心部付近)にボイド13が発生し易く、半
田12内に欠陥として残ってしまう。
ば絶縁基板11に形成する大面積のメタライズ層11bを複
数個に小さく分割することにより、ボイド13を容易に排
出できるものが提案されている(特開平8−46332号公報
参照)。
8−46332号公報に記載されたものの場合、分割されたメ
タライズ層11bに予め例えば無電解Niメッキが施され
るのであるが、無電解Niメッキにリン(P)等の添加
物が含まれていることにより、硬いPによって半田12の
軟らかい性質が失われる。すなわち、絶縁基板11とヒー
トシンクAとの半田接合部が脆くなり、接合信頼性が損
なわれることになる。そのため、Pなどの不純物を含ま
ない純度の高いNiメッキ、すなわち電解Niメッキを
施すことが必要になる。
法として一般的に電解バレルメッキ法が用いられる。電
解バレルメッキ法は、分割されて電気的に分断されてい
るメタライズ層11bの各々に接触させる導通端子として
例えば金属からなるボール状のメディアを用い、このメ
ディアが接触したメタライズ層11bにのみ電流が流れて
電解Niメッキの皮膜を形成するものである。その際、
メタライズ層11bへのメディアの接触度合いによって電
解Niメッキの厚さがばらつくことがあり、その結果、
電解Niメッキが殆ど被着されない部位が発生する場合
がある。従って、メタライズ層11bに半田が濡れない部
位が発生し、この部位で半導体素子Bの熱を伝達できな
くなるという不具合が発生していた。
を小さくしてメタライズ層11bへの接触度合いを改善す
ることが考えられるが、メディアの径を小さくすると、
必要なメディアの体積を保持する為にメディアの数量を
大きく増やす必要があり、その結果、メッキ対象物にメ
ディアを加えた全表面積が大きくなって電流の大きさを
調整することが困難になるという問題が生じる。
絶縁基板11が上面が凸になるように反っている場合があ
り、この場合絶縁基板11が平坦な場合に比し、半田12の
溶融時におけるボイド13の排出性が更に悪くなり大きな
問題であった。さらに、絶縁基板11が上面が凸になるよ
うに反っている場合、半田12の中心部が厚くなっている
ため、熱抵抗が中心部で大きくなり熱伝達効率が大きく
劣化することになる。
れたものであり、その目的は、絶縁基板の上面の中央部
に搭載される半導体素子の熱を効率よく絶縁基板を介し
てヒートシンクに伝えることにより、半導体素子を長期
に亘り正常かつ安定に作動させることを可能とする半導
体基板を提供することにある。
用基板は、下面の中心部が突出するように反っているセ
ラミックスから成る絶縁基板の上面に半導体素子を搭載
するための第一のメタライズ層が形成されているととも
に前記下面にヒートシンクに接合するための第二のメタ
ライズ層が形成されており、該第二のメタライズ層は、
略同形の複数の導体パターンが前記絶縁基板の前記下面
の前記中心部で互いに接続されているとともに前記絶縁
基板の前記下面の略全面に形成されていることを特徴と
する。
構成により、絶縁基板の下面に形成された第二のメタラ
イズ層をヒートシンクに接合するための半田にボイドが
発生するのを大幅に抑制することができる。すなわち、
ボイド発生の原因となる不活性ガス等は、下面の中心部
が突出するように反っている絶縁基板の下面の中心部か
ら外周部、外周部から外部へと効率よく排出される。ま
た、第二のメタライズ層の各導体パターン間へ排出さ
れ、各導体パターン間の隙間から外部へ排出される。ま
た、第二のメタライズ層の各導体パターンは中心部で互
いに接続されているため、一度に各導体パターンに電解
Niメッキをむらなく施すことができ、その結果、半導
体基板とヒートシンクとの半田接合の信頼性が損なわれ
ることはない。さらに、絶縁基板の下面の中心部とヒー
トシンクとの間の半田の厚さが外周部よりも厚くなるこ
とがないため、半導体素子の熱をヒートシンクに効率よ
く伝えることができる。
好ましくは、前記絶縁基板は反りが5〜75μm/インチ
以下であることを特徴とする。
構成により、半導体基板をヒートシンク上に半田を介し
て接合する際に、半導体基板とヒートシンク間の隙間の
大きさのバラツキを小さくして、熱抵抗の大きさのバラ
ツキを小さくすることができる。即ち、半田厚さのバラ
ツキに起因する熱伝達率のバラツキを小さくすることが
できる。
基づき以下に詳細に説明する。図1は本発明の半導体基
板について実施の形態の例を示し、図1(a)は半導体
基板の断面図、(b)は半導体基板の下面に形成された
第二のメタライズ層の平面図である。図1において、1
は絶縁基板、1aは第一のメタライズ層、1bは第二の
メタライズ層、1cは絶縁基板の中心部、2は半田、A
はCu板等から成るヒートシンク、BはIC,LSI,
トランジスタ等の半導体素子、Cは分割された第二のメ
タライズ層1bの導体パターンをそれぞれ示す。
り、例えばAl2O3からなる場合以下のようにして作製
される。まずAl2O3の粉末と、焼結助材としてのSi
O2,CaO,MgO等の粉末と、適当なバインダー及
び溶剤とを混合してこれをスラリー状となす。次に、こ
のスラリーを用いて従来周知のドクターブレード法等の
テープ成形法によって所定厚みのセラミックグリーンシ
ートに成形する。このセラミックグリーンシートを所望
の枚数積層し1600℃程度の温度で焼成して、セラミック
スからなる絶縁基板1が得られる。
部が突出するように反っている。この反りは、例えば収
縮率がわずかに異なるセラミックグリーンシートを上下
に積層することによって得られる。例えば、上層側のセ
ラミックグリーンシートの収縮率を、下層側のセラミッ
クグリーンシートよりも0.5〜1.5%程度大きくすること
により、下面の中心部が突出するように反っている絶縁
基板1が得られる。
下であることが好ましい。これにより、絶縁基板1をヒ
ートシンクA上に半田で接合する際に、絶縁基板1の下
面の中心部がヒートシンクAに最初に接触することか
ら、ボイドが半田2の中心部から外周部、外周部から外
部に効率よく排出される。また、半田2の厚さが中心部
で極めて薄くなり、半導体素子Bの熱を効率よくヒート
シンクAに伝えることができる。反りが75μm/インチ
を超えると、半導体素子Bが大きく傾いて接合される場
合があり、その際半田2の厚さが部分的に極めて大きく
なる部位が発生し、半導体素子Bが発生する熱の外部へ
の排出に際して部分的にバラツキが発生して熱応力が発
生し、半導体素子Bが破壊されてしまう場合がある。ま
た、絶縁基板1の反りが5μm/インチ未満では、ボイ
ドを半田2の中心部から外周部、外周部から外部に排出
するのが困難になる。また、半田2の厚さが中心部で薄
くならず、半導体素子Bの熱を効率よくヒートシンクA
に伝えることが困難になる。
に沿って触針を接触させる方法や、レーザ光などの非接
触式の方法によって測定される。反りの大きさは、測定
によって得られた曲線における測定開始点と測定終了点
とを直線で結んで基準線とし、この基準線に対して平行
に曲線の細かな山部や谷部の凹凸を平均した平均線を引
き、基準線と平均線との高さ方向の間隔を測定し、得ら
れた測定値を1インチ(25.4mm)当りに換算すること
により求めたものである。
合、大きなボイド3が中心部に発生し、半導体素子Bの
熱を効率よく伝達することができなかったが、本発明で
は第二のメタライズ層1bが例えば4つに分割された導
体パターンCから構成されているため、ボイドは各導体
パターンCに発生する。その結果、ボイドが半導体素子
Bの直下に発生したとしても、従来のボイドに比して数
分の1程度の大きさであることから熱伝達効率が大きく
劣化することがない。従って、半導体素子Bの熱を効率
よくヒートシンクAに伝達することができる。
例えば主成分としてのモリブデン(Mo)−マンガン
(Mn)等の金属粉末を溶剤やバインダーなどに添加混
合して得られる金属ペーストを、スクリーン印刷法等の
従来周知の印刷法によって所定厚さに焼結体上に形成
し、例えば1200〜1300℃程度の温度で焼結することによ
り絶縁基板1の上下面に形成される。
bは、図1(b)に示すように、例えば4つの略同形の
四角形の導体パターンCからなり、絶縁基板1の下面の
中心部1cで各導体パターンCの一つの角部が互いに接
続されている。導体パターンCの形状は、四角形に限ら
ず、三角形、扇形等の種々の形状とすることができる。
中心部1cで各導体パターンCの角部を延設した導体層
によって互いに電気的に接続されており、電解バレルメ
ッキ時に各導体パターンCのいずれかにメディアの金属
ボールを接触させると、全部の導体パターンCが同時に
等電位となり、各導体パターンCにおけるメッキ厚さを
一定とすることができる。
(a)のように一つの軸の両側に折り曲がるように反っ
ている場合、その軸の両側にそれぞれ一つで合計2つの
導体パターンCが少なくとも存在するように形成されて
いればよい。即ち、絶縁基板1の下面で反りの軸に沿っ
た部位は、殆ど線接触でヒートシンクAの上面に接する
か線状にヒートシンクAの上面に対向するため、その線
接触部または線状部に導体パターンCを形成せずに、線
接触部または線状部の両側にそれぞれ一つの導体パター
ンCを形成すれば本発明の目的が達成されるからであ
る。また同様に、反りの軸が複数あり絶縁基板1の下面
の中心部1cで交わっている場合、絶縁基板1の下面の
それらの軸の間に導体パターンCを一つずつ形成すれば
よい。例えば、反りの軸が2つある場合導体パターンC
は4つとなる。
体非形成部(隙間)は、半田2を形成する際に半田2内
に取り込まれた不活性ガスなどを外部に効率よく導く通
路として機能し、例えば中心部1cから外周側に向けて
放射状に形成されるのがよい。また、隣接する導体パタ
ーンC間の隙間は、中心部1cから外周部に向かうに伴
って幅が広くなっているのが好ましく、中心部1c付近
で発生したボイドのガスを外周側へ効率よく排出するこ
とができる。
うに構成した。10mm角の大きさで、厚さが0.5mm、
反りが3μm/インチであるアルミナセラミックスから
成る絶縁基板1を用い、絶縁基板1の上面の中心部に、
9mm角の大きさで、厚さが12μmのMo−Mnから成
る第一のメタライズ層1aを形成し、絶縁基板1の下面
に図1(b)のような第二のメタライズ層1bを形成し
た。第二のメタライズ層1bは、全体が9mm角の大き
さで、厚さが12μmのMo−Mnから成り、各導体パタ
ーンCはほぼ4mm角の大きさとした。また、隣接する
導体パターンC間の隙間は、中心部1c側の端で幅が30
0μmで、外周部側の端で700μmであった。
のを作製した。10mm角の大きさで、厚さが0.5mm、
反りが3μm/インチであるアルミナセラミックスから
成る絶縁基板11を用い、絶縁基板11の上面の中心部に、
10mm角の大きさで、厚さが12μmのMo−Mnから成
るメタライズ層11bを形成し、絶縁基板11の下面に図2
(b)のようなメタライズ層11bを形成した。メタライ
ズ層11bは、10mm角の大きさで、厚さ12μmのMo−
Mnから成るものとした。
体基板について熱抵抗を測定した結果を示す。半導体素
子Bとしてトランジスタを用い、これを15ボルトの電圧
で作動させて発熱させた。またヒートシンクAとして厚
さ1mmのCu板を用いた。
のに比べて平均値で熱抵抗が46%改善された。
/インチの反りを有する絶縁基板1を用いた以外は上記
実施例1と同様に作製したものを実施例2の半導体基板
とした。また、比較例2として、反りが3μm/インチ
である絶縁基板11を用いて上記比較例1と同様に作製し
たものを用いた。いずれの場合においても、半導体素子
Bとしてトランジスタを用い、15ボルトの電圧で作動さ
せるとともにCu板から成るヒートシンクを空冷フィン
にネジ止めして熱抵抗を測定した。
のに比べて平均値で熱抵抗が約67%改善された。これ
は、半導体素子Bの直下の半田2におけるボイドが極め
て少なくなり、かつ半導体素子Bの直下で熱伝導率が小
さい半田2の厚さを薄くしたことによるものであり、半
田2の断面を観察したところ、大きなボイドが確実に排
出されていることが確認できた。
例に限定されず、本発明の要旨を逸脱しない範囲内で種
々の変更を行うことは何ら差し支えない。例えば、上記
実施の形態では、図1に示すように第二のメタライズ層
1bは4つの導体パターンCから成っているが、導体パ
ターンCの数は熱伝達を損なわない範囲でより多くする
ことが可能である。
の中心部が突出するように反っているセラミックスから
成る絶縁基板の上面に半導体素子を搭載するための第一
のメタライズ層が形成されているとともに下面にヒート
シンクに接合するための第二のメタライズ層が形成され
ており、第二のメタライズ層は、略同形の複数の導体パ
ターンが絶縁基板の下面の中心部で互いに接続されてい
るとともに絶縁基板の下面の略全面に形成されているこ
とにより、絶縁基板の下面に形成された第二のメタライ
ズ層をヒートシンクに接合するための半田にボイドが発
生するのを大幅に抑制することができる。すなわち、ボ
イド発生の原因となる不活性ガス等は、下面の中心部が
突出するように反っている絶縁基板の下面の中心部から
外周部、外周部から外部へと効率よく排出される。ま
た、第二のメタライズ層の各導体パターン間へ排出さ
れ、各導体パターン間の隙間から外部へ排出される。ま
た、第二のメタライズ層の各導体パターンは中心部で互
いに接続されているため、一度に各導体パターンに電解
Niメッキをむらなく施すことができ、その結果、半導
体基板とヒートシンクとの半田接合の信頼性が損なわれ
ることはない。さらに、絶縁基板の下面の中心部とヒー
トシンクとの間の半田の厚さが外周部よりも厚くなるこ
とがないため、半導体素子の熱をヒートシンクに効率よ
く伝えることができる。
くは絶縁基板は反りが5〜75μm/インチ以下であるこ
とにより、半導体基板をヒートシンク上に半田を介して
接合する際に、半導体基板とヒートシンク間の隙間の大
きさのバラツキを小さくして、熱抵抗の大きさのバラツ
キを小さくすることができる。即ち、半田厚さのバラツ
キに起因する熱伝達率のバラツキを小さくすることがで
きる。
形態の例を示し、(a)は半導体素子搭載用基板の断面
図、(b)は半導体素子搭載用基板の下面の平面図であ
る。
(a)は半導体素子搭載用基板の断面図、(b)は半導
体素子搭載用基板の下面の平面図である。
Claims (2)
- 【請求項1】 下面の中心部が突出するように反ってい
るセラミックスから成る絶縁基板の上面に半導体素子を
搭載するための第一のメタライズ層が形成されていると
ともに前記下面にヒートシンクに接合するための第二の
メタライズ層が形成されており、該第二のメタライズ層
は、略同形の複数の導体パターンが前記絶縁基板の前記
下面の前記中心部で互いに接続されているとともに前記
絶縁基板の前記下面の略全面に形成されていることを特
徴とする半導体素子搭載用基板。 - 【請求項2】 前記絶縁基板は反りが5〜75μm/イン
チ以下であることを特徴とする請求項1記載の半導体素
子搭載用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002006653A JP3811407B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002006653A JP3811407B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体素子搭載用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003209199A true JP2003209199A (ja) | 2003-07-25 |
JP3811407B2 JP3811407B2 (ja) | 2006-08-23 |
Family
ID=27645362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002006653A Expired - Fee Related JP3811407B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体素子搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3811407B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006324392A (ja) * | 2005-05-18 | 2006-11-30 | Kyocera Corp | 発光素子搭載用基板,発光素子収納用パッケージ,発光装置および照明装置 |
JP2007096285A (ja) * | 2005-08-29 | 2007-04-12 | Kyocera Corp | 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置 |
JP2008270131A (ja) * | 2007-04-25 | 2008-11-06 | Toshiba Corp | マグネトロン用ステムの製造方法 |
JP2012160548A (ja) * | 2011-01-31 | 2012-08-23 | Toyota Central R&D Labs Inc | 絶縁基板とその絶縁基板を有するパワーモジュール |
JPWO2015137109A1 (ja) * | 2014-03-11 | 2017-04-06 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
WO2018092319A1 (ja) * | 2016-11-21 | 2018-05-24 | 三菱電機株式会社 | 半導体装置 |
WO2021193823A1 (ja) * | 2020-03-26 | 2021-09-30 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2002
- 2002-01-15 JP JP2002006653A patent/JP3811407B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006324392A (ja) * | 2005-05-18 | 2006-11-30 | Kyocera Corp | 発光素子搭載用基板,発光素子収納用パッケージ,発光装置および照明装置 |
JP4659515B2 (ja) * | 2005-05-18 | 2011-03-30 | 京セラ株式会社 | 発光素子搭載用基板,発光素子収納用パッケージ,発光装置および照明装置 |
JP2007096285A (ja) * | 2005-08-29 | 2007-04-12 | Kyocera Corp | 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置 |
JP2008270131A (ja) * | 2007-04-25 | 2008-11-06 | Toshiba Corp | マグネトロン用ステムの製造方法 |
JP2012160548A (ja) * | 2011-01-31 | 2012-08-23 | Toyota Central R&D Labs Inc | 絶縁基板とその絶縁基板を有するパワーモジュール |
JPWO2015137109A1 (ja) * | 2014-03-11 | 2017-04-06 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
WO2018092319A1 (ja) * | 2016-11-21 | 2018-05-24 | 三菱電機株式会社 | 半導体装置 |
JPWO2018092319A1 (ja) * | 2016-11-21 | 2019-02-21 | 三菱電機株式会社 | 半導体装置 |
CN109983571A (zh) * | 2016-11-21 | 2019-07-05 | 三菱电机株式会社 | 半导体装置 |
US10818630B2 (en) | 2016-11-21 | 2020-10-27 | Mitsubishi Electric Corporation | Semiconductor device |
WO2021193823A1 (ja) * | 2020-03-26 | 2021-09-30 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JPWO2021193823A1 (ja) * | 2020-03-26 | 2021-09-30 | ||
JP7233604B2 (ja) | 2020-03-26 | 2023-03-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3811407B2 (ja) | 2006-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002198660A (ja) | 回路基板及びその製造方法 | |
JP4372669B2 (ja) | 素子搭載用基板の製造方法 | |
US6787706B2 (en) | Ceramic circuit board | |
JP3811407B2 (ja) | 半導体素子搭載用基板 | |
JP3850335B2 (ja) | セラミック回路基板 | |
JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
JP2002232090A (ja) | セラミック回路基板 | |
JP2003249598A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5787808B2 (ja) | プローブカード用配線基板およびそれを用いたプローブカード | |
JP2000340715A (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
JP4721929B2 (ja) | 多層回路基板および電子部品モジュール | |
JP2000340716A (ja) | 配線基板 | |
JP2001210746A (ja) | 半導体素子搭載用基板 | |
JP3909285B2 (ja) | 配線基板 | |
JP2015111643A (ja) | 回路基板および電子装置 | |
JP2004288661A (ja) | 配線基板 | |
JP3872402B2 (ja) | 配線基板 | |
JPH11233674A (ja) | セラミックス基板の製造方法 | |
JP2002076213A (ja) | 半導体素子モジュール | |
JPH1093227A (ja) | セラミックス配線基板 | |
JP2738601B2 (ja) | セラミック配線基板の製造方法 | |
JP2004140103A (ja) | 配線基板 | |
JP3973727B2 (ja) | セラミックス回路基板 | |
JP2000138424A (ja) | 配線基板 | |
JP2004221407A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060526 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |