JP3811407B2 - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板 Download PDFInfo
- Publication number
- JP3811407B2 JP3811407B2 JP2002006653A JP2002006653A JP3811407B2 JP 3811407 B2 JP3811407 B2 JP 3811407B2 JP 2002006653 A JP2002006653 A JP 2002006653A JP 2002006653 A JP2002006653 A JP 2002006653A JP 3811407 B2 JP3811407 B2 JP 3811407B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor element
- metallized layer
- substrate
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、上面にIC,LSI,トランジスタ等の半導体素子を搭載するためのメタライズ層が形成され、下面にヒートシンクに接合するためのメタライズ層が形成されているセラミックスからなる半導体素子搭載用基板に関する。
【0002】
【従来の技術】
近年、イグナイタ(点火装置)などの車載用電子機器は小型軽量化、高信頼性化が進んでおり、それに用いられる回路ブロックもその動向に呼応する形で半導体素子を中心にして小型軽量化、表面実装化、高信頼性化が推し進められている。このような動向の中でセラミックスからなる絶縁基板は、その優れた放熱性や低誘電損失等の特徴から従来より多用されており、半導体素子搭載用基板(以下、半導体基板ともいう)として幅広く用いられてきた。また、近年、車載用としてエンジンの回転を制御する半導体素子を搭載するユニットなどに、高信頼性、高放熱性等の特性を有する半導体基板が多用され始めている。
【0003】
従来、エンジンを駆動するためのイグナイタなどの電子装置に用いられるトランジスタは、大きさが数mm〜十数mm角の半導体基板の上面に形成された電気回路上に半田接合されて用いられている。そして、半導体基板の下面が外部電気回路装置に備えられたヒートシンクに半田を介して密着するように接合され、半導体素子が発する熱をヒートシンクに伝達することにより半導体素子を正常かつ安定して作動させることを可能としている。
【0004】
従来の半導体基板の一例として、図2に示すように、アルミナ(Al2O3)や窒化アルミニウム(AlN)などのセラミックスからなる絶縁基板11の上面のメタライズ層11aに半導体素子Bを半田を介して接合して成る機能部が、絶縁基板11の下面のメタライズ層11bを介して、外部電気回路装置に備えられた銅(Cu)板などからなるヒートシンクAに接合された構成のものがある。この場合、メタライズ層11bとヒートシンクAとを接合する半田12にボイド(気孔)13が発生するという問題があった。そのため、半導体素子Bが作動時に発する熱が絶縁基板11を介してヒートシンクAに伝達される際に、ボイド13によって熱伝達効率が劣化する。すなわち、半導体素子Bの熱は半導体素子Bまたは絶縁基板11に滞留することとなり、その結果、半導体素子Bの温度が上昇し、半導体素子Bが誤作動したり、延いては半導体素子Bが熱破壊されるといった不具合を招来していた。
【0005】
このボイド13は次のようにして発生すると考えられる。すなわち、平坦な絶縁基板11の下面に形成されたメタライズ層11bにニッケル(Ni)メッキ,金(Au)メッキを順次被着させ、半田プリフォーム(シート状半田)を介して不活性ガス中でヒートシンクAに溶融接合させる際、半田プリフォームの外側すなわちメタライズ層11bの外周部から中心部にかけて徐々に温度が上昇する為、メタライズ層11bの外周部の半田プリフォームが中心部の半田プリフォームよりも先に溶融し、この溶融した半田プリフォームによりメタライズ層11bの外周部とヒートシンクAとが完全に覆われる。この時点で溶融していない中心部の半田プリフォームは、溶融温度に達した際に、その周辺部にある不活性ガスなどを巻き込むとともに、メタライズ層11bの外部に不活性ガスなどが排出されることなく溶融される。その結果、排出されない不活性ガスなどによって、メタライズ層11bの中心部すなわち絶縁基板11の中心部にボイド13が発生することになる。
【0006】
このボイド13はメタライズ層11bの面積が小さい場合には外部に排出され易いが、メタライズ層11bの面積が大きい場合には半田12の中心部付近(メタライズ層11bの中心部付近)にボイド13が発生し易く、半田12内に欠陥として残ってしまう。
【0007】
このようなボイド13を排出する為に、例えば絶縁基板11に形成する大面積のメタライズ層11bを複数個に小さく分割することにより、ボイド13を容易に排出できるものが提案されている(特開平8−46332号公報参照)。
【0008】
【発明が解決しようとする課題】
しかしながら、特開平8−46332号公報に記載されたものの場合、分割されたメタライズ層11bに予め例えば無電解Niメッキが施されるのであるが、無電解Niメッキにリン(P)等の添加物が含まれていることにより、硬いPによって半田12の軟らかい性質が失われる。すなわち、絶縁基板11とヒートシンクAとの半田接合部が脆くなり、接合信頼性が損なわれることになる。そのため、Pなどの不純物を含まない純度の高いNiメッキ、すなわち電解Niメッキを施すことが必要になる。
【0009】
この電解Niメッキを絶縁基板11に施す方法として一般的に電解バレルメッキ法が用いられる。電解バレルメッキ法は、分割されて電気的に分断されているメタライズ層11bの各々に接触させる導通端子として例えば金属からなるボール状のメディアを用い、このメディアが接触したメタライズ層11bにのみ電流が流れて電解Niメッキの皮膜を形成するものである。その際、メタライズ層11bへのメディアの接触度合いによって電解Niメッキの厚さがばらつくことがあり、その結果、電解Niメッキが殆ど被着されない部位が発生する場合がある。従って、メタライズ層11bに半田が濡れない部位が発生し、この部位で半導体素子Bの熱を伝達できなくなるという不具合が発生していた。
【0010】
この不具合を解消する為に、メディアの径を小さくしてメタライズ層11bへの接触度合いを改善することが考えられるが、メディアの径を小さくすると、必要なメディアの体積を保持する為にメディアの数量を大きく増やす必要があり、その結果、メッキ対象物にメディアを加えた全表面積が大きくなって電流の大きさを調整することが困難になるという問題が生じる。
【0011】
また、絶縁基板11の焼成状態によっては、絶縁基板11が上面が凸になるように反っている場合があり、この場合絶縁基板11が平坦な場合に比し、半田12の溶融時におけるボイド13の排出性が更に悪くなり大きな問題であった。さらに、絶縁基板11が上面が凸になるように反っている場合、半田12の中心部が厚くなっているため、熱抵抗が中心部で大きくなり熱伝達効率が大きく劣化することになる。
【0012】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、絶縁基板の上面の中央部に搭載される半導体素子の熱を効率よく絶縁基板を介してヒートシンクに伝えることにより、半導体素子を長期に亘り正常かつ安定に作動させることを可能とする半導体基板を提供することにある。
【0013】
【課題を解決するための手段】
本発明の半導体素子搭載用基板は、下面の中心部が突出するように反っているセラミックスから成る絶縁基板の上面に、半導体素子を搭載するための第一のメタライズ層が形成されているとともに、前記下面に、ヒートシンクに接合するための第二のメタライズ層が形成されており、該第二のメタライズ層は、複数の導体パターンが前記絶縁基板の前記下面の前記中心部で互いに接続され、且つ隣接する複数の導体パターン間の隙間が、中心部から外周部に向かうに伴って幅が広くなっているとともに前記絶縁基板の前記下面の略全面に形成されていることを特徴とする。
【0014】
本発明の半導体素子搭載用基板は、上記の構成により、絶縁基板の下面に形成された第二のメタライズ層をヒートシンクに接合するための半田にボイドが発生するのを大幅に抑制することができる。すなわち、ボイド発生の原因となる不活性ガス等は、下面の中心部が突出するように反っている絶縁基板の下面の中心部から外周部、外周部から外部へと効率よく排出される。また、第二のメタライズ層の各導体パターン間へ排出され、各導体パターン間の隙間から外部へ排出される。また、第二のメタライズ層の各導体パターンは中心部で互いに接続されているため、一度に各導体パターンに電解Niメッキをむらなく施すことができ、その結果、半導体基板とヒートシンクとの半田接合の信頼性が損なわれることはない。さらに、絶縁基板の下面の中心部とヒートシンクとの間の半田の厚さが外周部よりも厚くなることがないため、半導体素子の熱をヒートシンクに効率よく伝えることができる。
【0015】
本発明の半導体素子搭載用基板において、好ましくは、前記絶縁基板は反りが5〜75μm/インチ以下であることを特徴とする。
【0016】
本発明の半導体素子搭載用基板は、上記の構成により、半導体基板をヒートシンク上に半田を介して接合する際に、半導体基板とヒートシンク間の隙間の大きさのバラツキを小さくして、熱抵抗の大きさのバラツキを小さくすることができる。即ち、半田厚さのバラツキに起因する熱伝達率のバラツキを小さくすることができる。
【0017】
【発明の実施の形態】
本発明の半導体基板を添付図面に基づき以下に詳細に説明する。図1は本発明の半導体基板について実施の形態の例を示し、図1(a)は半導体基板の断面図、(b)は半導体基板の下面に形成された第二のメタライズ層の平面図である。図1において、1は絶縁基板、1aは第一のメタライズ層、1bは第二のメタライズ層、1cは絶縁基板の中心部、2は半田、AはCu板等から成るヒートシンク、BはIC,LSI,トランジスタ等の半導体素子、Cは分割された第二のメタライズ層1bの導体パターンをそれぞれ示す。
【0018】
本発明の絶縁基板1はセラミックスから成り、例えばAl2O3からなる場合以下のようにして作製される。まずAl2O3の粉末と、焼結助材としてのSiO2,CaO,MgO等の粉末と、適当なバインダー及び溶剤とを混合してこれをスラリー状となす。次に、このスラリーを用いて従来周知のドクターブレード法等のテープ成形法によって所定厚みのセラミックグリーンシートに成形する。このセラミックグリーンシートを所望の枚数積層し1600℃程度の温度で焼成して、セラミックスからなる絶縁基板1が得られる。
【0019】
本発明において、絶縁基板1は下面の中心部が突出するように反っている。この反りは、例えば収縮率がわずかに異なるセラミックグリーンシートを上下に積層することによって得られる。例えば、上層側のセラミックグリーンシートの収縮率を、下層側のセラミックグリーンシートよりも0.5〜1.5%程度大きくすることにより、下面の中心部が突出するように反っている絶縁基板1が得られる。
【0020】
この反りの大きさは5〜75μm/インチ以下であることが好ましい。これにより、絶縁基板1をヒートシンクA上に半田で接合する際に、絶縁基板1の下面の中心部がヒートシンクAに最初に接触することから、ボイドが半田2の中心部から外周部、外周部から外部に効率よく排出される。また、半田2の厚さが中心部で極めて薄くなり、半導体素子Bの熱を効率よくヒートシンクAに伝えることができる。反りが75μm/インチを超えると、半導体素子Bが大きく傾いて接合される場合があり、その際半田2の厚さが部分的に極めて大きくなる部位が発生し、半導体素子Bが発生する熱の外部への排出に際して部分的にバラツキが発生して熱応力が発生し、半導体素子Bが破壊されてしまう場合がある。また、絶縁基板1の反りが5μm/インチ未満では、ボイドを半田2の中心部から外周部、外周部から外部に排出するのが困難になる。また、半田2の厚さが中心部で薄くならず、半導体素子Bの熱を効率よくヒートシンクAに伝えることが困難になる。
【0021】
絶縁基板1の反りは、絶縁基板1の対角線に沿って触針を接触させる方法や、レーザ光などの非接触式の方法によって測定される。反りの大きさは、測定によって得られた曲線における測定開始点と測定終了点とを直線で結んで基準線とし、この基準線に対して平行に曲線の細かな山部や谷部の凹凸を平均した平均線を引き、基準線と平均線との高さ方向の間隔を測定し、得られた測定値を1インチ(25.4mm)当りに換算することにより求めたものである。
【0022】
また半田2は、従来の大面積のものの場合、大きなボイド3が中心部に発生し、半導体素子Bの熱を効率よく伝達することができなかったが、本発明では第二のメタライズ層1bが例えば4つに分割された導体パターンCから構成されているため、ボイドは各導体パターンCに発生する。その結果、ボイドが半導体素子Bの直下に発生したとしても、従来のボイドに比して数分の1程度の大きさであることから熱伝達効率が大きく劣化することがない。従って、半導体素子Bの熱を効率よくヒートシンクAに伝達することができる。
【0023】
第一,第二のメタライズ層1a,1bは、例えば主成分としてのモリブデン(Mo)−マンガン(Mn)等の金属粉末を溶剤やバインダーなどに添加混合して得られる金属ペーストを、スクリーン印刷法等の従来周知の印刷法によって所定厚さに焼結体上に形成し、例えば1200〜1300℃程度の温度で焼結することにより絶縁基板1の上下面に形成される。
【0024】
絶縁基板1の下面の第二のメタライズ層1bは、図1(b)に示すように、例えば4つの略同形の四角形の導体パターンCからなり、絶縁基板1の下面の中心部1cで各導体パターンCの一つの角部が互いに接続されている。導体パターンCの形状は、四角形に限らず、三角形、扇形等の種々の形状とすることができる。
【0025】
これらの導体パターンCは、絶縁基板1の中心部1cで各導体パターンCの角部を延設した導体層によって互いに電気的に接続されており、電解バレルメッキ時に各導体パターンCのいずれかにメディアの金属ボールを接触させると、全部の導体パターンCが同時に等電位となり、各導体パターンCにおけるメッキ厚さを一定とすることができる。
【0026】
また導体パターンCは、絶縁基板1が図1(a)のように一つの軸の両側に折り曲がるように反っている場合、その軸の両側にそれぞれ一つで合計2つの導体パターンCが少なくとも存在するように形成されていればよい。即ち、絶縁基板1の下面で反りの軸に沿った部位は、殆ど線接触でヒートシンクAの上面に接するか線状にヒートシンクAの上面に対向するため、その線接触部または線状部に導体パターンCを形成せずに、線接触部または線状部の両側にそれぞれ一つの導体パターンCを形成すれば本発明の目的が達成されるからである。また同様に、反りの軸が複数あり絶縁基板1の下面の中心部1cで交わっている場合、絶縁基板1の下面のそれらの軸の間に導体パターンCを一つずつ形成すればよい。例えば、反りの軸が2つある場合導体パターンCは4つとなる。
【0027】
また、各導体パターンC間に形成された導体非形成部(隙間)は、半田2を形成する際に半田2内に取り込まれた不活性ガスなどを外部に効率よく導く通路として機能し、例えば中心部1cから外周側に向けて放射状に形成されるのがよい。また、隣接する導体パターンC間の隙間は、中心部1cから外周部に向かうに伴って幅が広くなっているのが好ましく、中心部1c付近で発生したボイドのガスを外周側へ効率よく排出することができる。
【0028】
【実施例】
本発明の実施例を以下に説明する。
【0029】
(実施例1)
図1の半導体基板を以下のように構成した。10mm角の大きさで、厚さが0.5mm、反りが3μm/インチであるアルミナセラミックスから成る絶縁基板1を用い、絶縁基板1の上面の中心部に、9mm角の大きさで、厚さが12μmのMo−Mnから成る第一のメタライズ層1aを形成し、絶縁基板1の下面に図1(b)のような第二のメタライズ層1bを形成した。第二のメタライズ層1bは、全体が9mm角の大きさで、厚さが12μmのMo−Mnから成り、各導体パターンCはほぼ4mm角の大きさとした。また、隣接する導体パターンC間の隙間は、中心部1c側の端で幅が300μmで、外周部側の端で700μmであった。
【0030】
また、比較例1として図2の従来構成のものを作製した。10mm角の大きさで、厚さが0.5mm、反りが3μm/インチであるアルミナセラミックスから成る絶縁基板11を用い、絶縁基板11の上面の中心部に、10mm角の大きさで、厚さが12μmのMo−Mnから成るメタライズ層11bを形成し、絶縁基板11の下面に図2(b)のようなメタライズ層11bを形成した。メタライズ層11bは、10mm角の大きさで、厚さ12μmのMo−Mnから成るものとした。
【0031】
表1に、本発明の半導体基板と従来の半導体基板について熱抵抗を測定した結果を示す。半導体素子Bとしてトランジスタを用い、これを15ボルトの電圧で作動させて発熱させた。またヒートシンクAとして厚さ1mmのCu板を用いた。
【0032】
【表1】
【0033】
表1より、本発明の半導体基板は従来のものに比べて平均値で熱抵抗が46%改善された。
【0034】
(実施例2)
下面が凸になるような20μm/インチの反りを有する絶縁基板1を用いた以外は上記実施例1と同様に作製したものを実施例2の半導体基板とした。また、比較例2として、反りが3μm/インチである絶縁基板11を用いて上記比較例1と同様に作製したものを用いた。いずれの場合においても、半導体素子Bとしてトランジスタを用い、15ボルトの電圧で作動させるとともにCu板から成るヒートシンクを空冷フィンにネジ止めして熱抵抗を測定した。
【0035】
【表2】
【0036】
表2より、本発明の半導体基板は従来のものに比べて平均値で熱抵抗が約67%改善された。これは、半導体素子Bの直下の半田2におけるボイドが極めて少なくなり、かつ半導体素子Bの直下で熱伝導率が小さい半田2の厚さを薄くしたことによるものであり、半田2の断面を観察したところ、大きなボイドが確実に排出されていることが確認できた。
【0037】
なお、本発明は上記実施の形態および実施例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何ら差し支えない。例えば、上記実施の形態では、図1に示すように第二のメタライズ層1bは4つの導体パターンCから成っているが、導体パターンCの数は熱伝達を損なわない範囲でより多くすることが可能である。
【0038】
【発明の効果】
本発明の半導体素子搭載用基板は、下面の中心部が突出するように反っているセラミックスから成る絶縁基板の上面に半導体素子を搭載するための第一のメタライズ層が形成されているとともに下面にヒートシンクに接合するための第二のメタライズ層が形成されており、第二のメタライズ層は、略同形の複数の導体パターンが絶縁基板の下面の中心部で互いに接続されているとともに絶縁基板の下面の略全面に形成されていることにより、絶縁基板の下面に形成された第二のメタライズ層をヒートシンクに接合するための半田にボイドが発生するのを大幅に抑制することができる。すなわち、ボイド発生の原因となる不活性ガス等は、下面の中心部が突出するように反っている絶縁基板の下面の中心部から外周部、外周部から外部へと効率よく排出される。また、第二のメタライズ層の各導体パターン間へ排出され、各導体パターン間の隙間から外部へ排出される。また、第二のメタライズ層の各導体パターンは中心部で互いに接続されているため、一度に各導体パターンに電解Niメッキをむらなく施すことができ、その結果、半導体基板とヒートシンクとの半田接合の信頼性が損なわれることはない。さらに、絶縁基板の下面の中心部とヒートシンクとの間の半田の厚さが外周部よりも厚くなることがないため、半導体素子の熱をヒートシンクに効率よく伝えることができる。
また、隣接する導体パターンC間の隙間は、中心部1cから外周部に向かうに伴って幅が広くなっていることから、中心部1c付近で発生したボイドのガスを外周側へ効率よく排出することができる。
【0039】
本発明の半導体素子搭載用基板は、好ましくは絶縁基板は反りが5〜75μm/インチ以下であることにより、半導体基板をヒートシンク上に半田を介して接合する際に、半導体基板とヒートシンク間の隙間の大きさのバラツキを小さくして、熱抵抗の大きさのバラツキを小さくすることができる。即ち、半田厚さのバラツキに起因する熱伝達率のバラツキを小さくすることができる。
【図面の簡単な説明】
【図1】本発明の半導体素子搭載用基板について実施の形態の例を示し、(a)は半導体素子搭載用基板の断面図、(b)は半導体素子搭載用基板の下面の平面図である。
【図2】従来の半導体素子搭載用基板の例を示し、(a)は半導体素子搭載用基板の断面図、(b)は半導体素子搭載用基板の下面の平面図である。
【符号の説明】
1:絶縁基板
1a:第一のメタライズ層
1b:第二のメタライズ層
A:ヒートシンク
B:半導体素子
Claims (2)
- 下面の中心部が突出するように反っているセラミックスから成る絶縁基板の上面に、半導体素子を搭載するための第一のメタライズ層が形成されているとともに、前記下面に、ヒートシンクに接合するための第二のメタライズ層が形成されており、該第二のメタライズ層は、複数の導体パターンが前記絶縁基板の前記下面の前記中心部で互いに接続され、且つ隣接する複数の導体パターン間の隙間が、中心部から外周部に向かうに伴って幅が広くなっているとともに前記絶縁基板の前記下面の略全面に形成されていることを特徴とする半導体素子搭載用基板。
- 前記絶縁基板は反りが5〜75μm/インチ以下であることを特徴とする請求項1記載の半導体素子搭載用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002006653A JP3811407B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002006653A JP3811407B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体素子搭載用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003209199A JP2003209199A (ja) | 2003-07-25 |
JP3811407B2 true JP3811407B2 (ja) | 2006-08-23 |
Family
ID=27645362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002006653A Expired - Fee Related JP3811407B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体素子搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3811407B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4659515B2 (ja) * | 2005-05-18 | 2011-03-30 | 京セラ株式会社 | 発光素子搭載用基板,発光素子収納用パッケージ,発光装置および照明装置 |
JP4818028B2 (ja) * | 2005-08-29 | 2011-11-16 | 京セラ株式会社 | 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置 |
JP5285868B2 (ja) * | 2007-04-25 | 2013-09-11 | 株式会社東芝 | マグネトロン用ステムの製造方法 |
JP2012160548A (ja) * | 2011-01-31 | 2012-08-23 | Toyota Central R&D Labs Inc | 絶縁基板とその絶縁基板を有するパワーモジュール |
WO2015137109A1 (ja) * | 2014-03-11 | 2015-09-17 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
DE112016007464B4 (de) * | 2016-11-21 | 2021-06-24 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
JP7233604B2 (ja) * | 2020-03-26 | 2023-03-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2002
- 2002-01-15 JP JP2002006653A patent/JP3811407B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003209199A (ja) | 2003-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
JP4926789B2 (ja) | 発光素子実装用多層配線基板とその製造方法 | |
JP3811407B2 (ja) | 半導体素子搭載用基板 | |
JP2002198660A (ja) | 回路基板及びその製造方法 | |
JP2000286555A (ja) | セラミック基板及びその製造方法 | |
US7110241B2 (en) | Substrate | |
WO2019044706A1 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP2003318330A (ja) | セラミック回路基板 | |
JPH0613755A (ja) | セラミック多層配線基板とその製造方法 | |
JP3798917B2 (ja) | 押圧加熱型ヒータ | |
JP5787808B2 (ja) | プローブカード用配線基板およびそれを用いたプローブカード | |
CN115606322A (zh) | 陶瓷电路基板的制造方法 | |
JP2003249598A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3091378B2 (ja) | セラミック多層基板 | |
JP2000340715A (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
JP2002232090A (ja) | セラミック回路基板 | |
WO2022014411A1 (ja) | 発光素子用基板 | |
JP3909285B2 (ja) | 配線基板 | |
JP2006319313A (ja) | 回路基板および電子部品モジュール | |
JPH1093227A (ja) | セラミックス配線基板 | |
JP3872402B2 (ja) | 配線基板 | |
JPH11233674A (ja) | セラミックス基板の製造方法 | |
JP6633381B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP2690631B2 (ja) | セラミック配線基板の製造方法 | |
JP2015111643A (ja) | 回路基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060526 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |