CN1476632A - 基板和制造该基板的方法 - Google Patents

基板和制造该基板的方法 Download PDF

Info

Publication number
CN1476632A
CN1476632A CNA028031555A CN02803155A CN1476632A CN 1476632 A CN1476632 A CN 1476632A CN A028031555 A CNA028031555 A CN A028031555A CN 02803155 A CN02803155 A CN 02803155A CN 1476632 A CN1476632 A CN 1476632A
Authority
CN
China
Prior art keywords
conductive layer
substrate
hole
ceramic
electric conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028031555A
Other languages
English (en)
Other versions
CN1329978C (zh
Inventor
山本玲绪
英
神山美英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKUNOYAMA CO Ltd
Tokuyama Corp
Original Assignee
TOKUNOYAMA CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKUNOYAMA CO Ltd filed Critical TOKUNOYAMA CO Ltd
Publication of CN1476632A publication Critical patent/CN1476632A/zh
Application granted granted Critical
Publication of CN1329978C publication Critical patent/CN1329978C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Die Bonding (AREA)

Abstract

本发明的目的是给出有效制造具有金属通孔，并适于用作安装半导体装置的子装配物的双面电路板的方法。该电路板即这样的基板，其上金属通孔电接触和电路图形良好，而且我们能轻松的进行元件的结合和布置。在具有充满导电材料通孔的陶瓷基板中，该陶瓷基板至少一面的陶瓷部分的表面粗糙度Ra≤0.8μm，其中有充满通孔导电材料的基板存在于至少一个表面，其突出该表面0.3到0.5μm高，并被用作材料基板，该表面上形成了导电层，从而，该导电层组成了图案，而且，基于由该导电层置于下面部分上通孔产生的导电层凸出部分的位置，形成了对元件安装的焊接膜图形。

Description

基板和制造该基板的方法
发明的详细说明
发明领域
本发明涉及适于用作子装配物的具有通孔的陶瓷基板和制造该基板的方法。
相关技术领域的描述
子装配物是位于半导体激光元件或装置以及热沉(由如铜这样的金属形成的块状物)之间的绝缘基板。它具有这样的性能，即从半导体激光元件发出的热量可有效的传送到热沉端。通常，半导体激光元件的子装配物具有位于陶瓷基板上表面和下表面的电路图形，而且位于上下表面上的电路图形由通孔的导电彼此之间电连接，其中，该导电穿透了上下表面。为了使用，如半导体激光的元件与其中一个表面结合在一起，热沉也通过焊接与另一个表面结合起来。
通常，在制造这样的子装配物时，我们使用了这样的方法，即在包含陶瓷粉末的平板造型浇铸(plate-shaped molded)产品(印刷电路基板)上形成通孔(through hole)，充满其中包含导电材料的团(paste)，然后将陶瓷粉末与导电材料烧结在一起(这种方法被称作合烧(co-fired)方法)，其后磨光表面，接着用金属处理陶瓷基板的整个表面用来形成导电层，这样就通过平版印刷术过程形成了电路图形。更具体的说，光阻材料施放在覆盖基板整个表面的导电层上，执行使用电路图形掩膜(mask)的曝光(exposing)步骤、显影(developing)和冲洗(rinsing)步骤以及可选的后焙烘步骤，然后，在蚀刻阶段，清除不必要的导电层，接着，剥落电阻以形成电路图形。在某些情况下，在元件安装面的表层，电路图形可由依赖于安装方式，覆盖整个表面的导电层形成。同样在这些情况下，有时要控制该元件实际安装部分和置于下面部分上的通孔之间的位置关系。例如，在该元件用流回方法(reflow method)焊接的情况下，形成焊接膜图形，将电路图形预定位置处的元件结合在一起是必要的。
在上面的情况下，该电路图形是由平版印刷术过程形成的，为进行陶瓷基板两面上形成的电路图形的电连接，给出了充满导电材料的通孔(因为金属通常被用作导电材料，所以在下文中称这样的通孔为金属通孔)。因此，电路图形形成了，它覆盖了暴露在该陶瓷基板表面上金属通孔的全部表面(更具体的说，充满在通孔中导电材料暴露部分的表面)和它的外围部分。因此，如果在电路图形的曝光阶段没有精确完成该电路图形掩膜(光掩膜)的定位，而产生移位，那么金属通孔和该陶瓷基板表面上电路图形的接触面积就减少了，由于电阻的增加、连接故障等情况会引起次品(defective product)的增加。因此，必须精确进行掩膜的布置。在下面的情况下，电路图形也由覆盖整个表面的导电层形成，而且精确布置形成焊接膜的掩膜是很重要的。
实施这样布置的方法的例子包括使用机械参考引脚的机械匹配方法和图形识别方法。在从基板的末端到金属通孔的位置精度低、基板的末端变形或形状改变的情况下，应用前面所述的方法是不容易的。因此，通常使用图形识别方法。在图形识别方法中，基板上形成了定位标记，监控形成焊接膜图形的光掩膜或掩膜同该标记之间的相对位置，从而细微(finely)调节它们之间的移位，并如此进行匹配。这种方法能可以自动执行。
待解决的问题
然而，近几年，为了提高子装配物的性能并减小电子设备的尺寸，我们需要减小尺寸，并采取高密度布置方式。因为金属通孔和电路图形之间的位置关系和精度已达精确，所以制造过程中，在多数情况下利用标记来进行定位是不够的。因此，根据导电层表面置于下面部分上的金属通孔的轨迹，我们用肉眼细微调节该位置。然而，该金属通孔的直径是很小的，也就是0.03到0.5mm，因此很难分辨金属通孔，这需要确认其位置的技术。当一个未能进行熟练操作的人来进行布置工作时，经常会产生电路图形和金属通孔位置的改变现象。
因此，本发明的目标是提供“具有金属通孔的双面电路板”，它适合作为安装半导体装置的子装配物，即一个基板，其中金属通孔和电路图形之间有很好的电连接性能，而且我们可简易的结合和布置元件。此外，本发明还提供了有效制造该基板的方法。
解决问题的装置
为解决现有领域中的问题，本发明的发明者做了认真的研究。更具体的说，通常基板上形成导电层，在此情况下，假定该基板的表面在有关该基板和导电层的附着方面是非常(preferably)光滑的。另一方面，如果金属通孔部分被人工突出来形成导电层，他们假设金属通孔的位置在导电层形成之后也可简易的确认。因此，他们认真的研究了在保持可靠性时形成可区分的突出部分的条件，此时，是将半导体设备直接安装到金属通孔上而不破坏导电层的附着效果。结果，他们发现在陶瓷基板的表面粗糙度被设置为一特定值或比其该特定值小的情况下，可获得目标优势。进一步说，金属通孔从该基板表面突出了特定的高度。从而，本发明就完成了。
更具体的说，本发明第一个方面是有关元件安装的基板，其中，在陶瓷基板的表面形成了导电层，该导电层覆盖了充满在通孔内导电材料暴露部分的整个表面。其中，对陶瓷基板安装元件一面的陶瓷部分而言，其表面粗糙度Ra≤0.8μm，安装元件一侧表面上充满于通孔中的导电材料突出该侧表面0.3到5.0μm高。
依据本发明的基板(以下称作依据本发明的产品基板)适于用作子装配物。依据本发明的产品基板具有这样的优点，即当安装元件时，可进行高可靠性芯片焊接(die bonding)，而且通过有效使用平版印刷术可轻松获得高可靠性基板。进一步，在依据本发明，具有覆盖该陶瓷基板上安装元件一侧整个表面的导电层的产品基板中，不难确认置于下面部分上的金属通孔的位置，也可任意控制金属通孔的相对位置关系，以形成与导电层结合元件的焊接膜图形。具有焊接膜图形的这样的基板具有的优点，即元件可简易的结合和安置，而且该元件可高精度的结合在预定位置上。
进一步，本发明的第二个方面是有关具有充满导电材料金属通孔的陶瓷基板，其中处于陶瓷基板至少一面上的陶瓷部分的表面粗糙度Ra≤0.8μm，充满在表面粗糙度Ra≤0.8μm陶瓷部分至少一面上通孔中的导电材料突出该表面0.3到5.0μm高，而且在该陶瓷基板的上下表面均未形成导电层。
依据本发明的基板(以下称依据本发明的材料基板)适于用作制造依据本发明且适于用作子装配物的产品基板时的材料基板。该材料基板具有这样的优点，即甚至在该表面上形成导电层时，我们也可用肉眼轻松确认金属通孔的位置。
进一步，本发明的第三个方面是有关制造依据本发明产品基板的方法，其包含如下步骤，形成完全覆盖依据本发明具有充满导电材料通孔的材料基板至少一面的导电层，该导电层突出该基板陶瓷部分的表面0.3到5.0μm高，通过平版印刷术过程移去该导电层的一部分以形成突出的暴露导电材料部分的覆盖面，其中我们根据由该导电层置于下面部分上的通孔形成的导电层凸出部分的位置来进行平版印刷术过程中曝光阶段光掩膜的布置。本发明的第四个方面是关于制造依据本发明产品基板的方法，其包含以下步骤，形成完全覆盖依据本发明具有充满导电材料通孔的材料基板至少一面的导电层，该导电层突出该基板陶瓷部分的表面0.3到5.0μm高，根据由通孔产生的导电层凸出部分的位置，确认该导电层置于下面部分上通孔的位置，并形成结合在该导电层上元件的焊接膜图形。依据本发明的制造方法，有效制造本发明的产品基板是可能的。
附图概述
图1是依据本发明产品基板典型实施例的透视图和垂直剖面视图。
名称解释
100：陶瓷基板
101：元件安装表面
102：与元件安装表面相对的一面
200：金属通孔
300：导电层
400：焊接膜图形
h：通孔的突出高度
较佳实施例的详细说明
如上所述，依据本发明的基板(本发明的材料基板和产品基板)具有这样的共有特征，即对包括金属通孔的陶瓷基板安装该元件的表面上的陶瓷部分，其表面粗糙度Ra≤0.8μm，进一步说，充满在通孔中的导电材料突出元件安装表面0.3到5.0μm高。由于具有这样的特征，甚至当该陶瓷基板的全部表面被导电层覆盖时，我们还是可轻松确认金属通孔的位置。另外，该导电层的附着力保持为充分高，进一步说，当安装半导体装置时可维持可靠性。在突出部分的高度比0.3μm小的情况下，当该基板的全部表面被该导电层覆盖时，我们就很难用肉眼确认该金属通孔的位置。另一方面，在突出部分的高度比5.0μm大的情况下，当该基板的全部表面被该导电层覆盖时，该金属通孔上和附近的导电层之间就形成了水平上的大差距。特别的，它们之间边界附近的附着效果也被破坏了。因此，当形成电路图形时，有可能产生导电失效(electricalconduction failure)。当陶瓷部分的表面粗糙度被设置为Ra＞0.8μm时，如半导体激光这样的元件的安装可靠性就被降低了。关于上述的优点，最好应做到突出的高度为0.3到1.8μm，表面粗糙度Ra≤0.05μm。
在依据本发明具有上述特征的基板中，具有覆盖突出陶瓷基板(依据本发明的产品基板)表面，且充满了导电材料的通孔暴露部分全部表面的导电层的基板本身适于用作子装配物和表面(依据本发明的材料基板)没有导电层的基板，其适合用作制造依据本发明产品基板的材料基板。
图1示出了依据本发明的产品基板的典型结构，其中形成了元件安装的焊接膜图形。该基板包括表面粗糙度Ra≤0.8μm的元件安装表面101和陶瓷基板100的突出孔全部表面，其中该陶瓷基板具有充满导电材料的通孔(金属通孔)200，而且陶瓷基板表面附近被导电层300覆盖，在导电层300上形成了元件安装的焊接膜图形400。图1的透视图示出了金属通孔200的末端表面，但这仅仅表示了金属通孔200的位置和其上表面被图1所示的剖面视图中的导电层300覆盖。而且，与元件安装表面101相对的一面102上可形成该导电层，其中表面101未示出。进一步，通孔200具有距表面101和102为0.3到5.0μm的突出高度h。依据本发明的材料基板具有这样的结构，它是由通过排除图1所示的产品基板上导电层300和元件安装的焊接膜图形400来表示的。
对用在依据本发明的材料基板和产品基板中的陶瓷基板而言，我们可使用熟知的材料而不加限制。更具体的说，可以使用氮化铝、氧化铍、金刚砂、氧化铝、多铝红柱石、氮化硼和硼硅酸盐玻璃。特别的，氮化铝有高热导电率。因此，例如当使用氮化铝为子装配物时，来自半导体激光元件的热量就可有效的传向热沉。另外，由于氮化铝的介电常数小，热膨胀系数与半导体激光元件材料，如Si的相等，所以使用它尤其合适。当该基板被用作安装半导体激光元件的子装配物时，该陶瓷基板的热导电率应该高，也就是170W/mK或更高，最好为200W/mK或更高。
用于依据本发明的材料基板和产品基板的陶瓷基板具有充满导电材料的通孔。我们可使用熟知的导电材料而不加限制。通常，适合使用钨、钼、铜、银、金、镍、钯或类似的材料。尤其当用合烧方法制造依据本发明的基板时，在热电阻方面适合使用钨和钼。该通孔的尺寸、形状和数量可任意选择，进一步说，该基板的外部尺寸不受限制。而且，当该陶瓷基板上形成了导电层时，该通孔不必穿透该陶瓷基板，而且该孔可深入到该导电层。进一步说，该导电材料不必完全充满以隐藏该孔(通孔)，由于简单制造，该孔穿透了陶瓷基板的上下表面。既然这样，通常由充满包含通孔中导电材料的团来形成该通孔。就那种情况下该团的填充特性而言，通孔的直径应在0.03到0.5mm，最好在0.05到0.4mm。而且，长度和直径的比率(长度/直径)应为40或更小的值。进一步，当对充满导电材料的通孔的电阻没有作特别限制时，该电阻值应该为0.5Ω或更小的值，最好是0.1Ω或更小，这样以便完全展现半导体激光元件的性能。
在依据本发明的产品基板中，当导电层形成并覆盖安装该元件表面上充满导电材料的通孔的暴露部分的全部表面时，至于通常使用导电膜物质、金属薄膜或包含金属粉末和无机或有机粘接剂(binder)的厚金属膜，我们没有作特别限制。特别是，金属薄膜的介电常数高，因此最适合使用。我们可使用熟知的金属来作金属薄膜而不加限制，由于陶瓷基板的高附着性，钛、铬、钼、钨、钨钛(tungsten titanium)、铝、镍铬、钽和氮化钽均适合使用。这些金属可单独使用，也可两者或多者组合起来使用。而且，导电层可为单层，也可为两层或多层组合。在导电层有多层结构的情况下，由于对陶瓷基板高的附着性，上述金属适合使用于第一层，直接与陶瓷基板接触。可用于第二层的熟知金属被置于第一层上。在使用具有双层膜的电路图形，并且第二层是最高层的情况下，由于铂、镍、钯、铜、银和金具有良好的电导特性，所以它们中的至少一个可适用。当在第二层上进一步提供膜，并且使用具有三层或更多层的电路图形时，为了抑制第一和第三层之间元件的扩散(diffusion)来保持电路图形和陶瓷基板之间附着力的稳定，具有良好扩散抑制能力的铂、镍、钯、钨、钨钛或钼更适合作为第二层材料。我们熟知的金属可用于第三层中，由于铂、镍、钯、铜、银和金这样的金属具有良好的电导特性，所以它们中的至少一个可适用。而且因为铂、钯、银和金的耐腐蚀性尤其好，所以它们更合适使用。为了轻松地将半导体装置焊接到作为最高层的金属层上，进一步说，至少一个焊接膜，例如，金锡基焊料(gold-tin based solder)、铅锡基焊料(lead-tin basedsolder)、金硅基焊料(gold-silicon based solder)或金锗基焊料(gold-germanium based solder)可做成薄板状或被组成图案。
制造依据本发明的材料基板的方法不特别局限于除了该陶瓷基板表面粗糙度和该金属通孔突出高度被控制为设置在上述说明的范围之内。通常我们可使用熟知的方法。例如，依据本发明的材料基板可由所谓的合烧(co-fired)方法获得，该方法包含步骤如下，在具有通孔的印刷电路基板的通孔中直接填充包含导电材料的团，并同时烧结陶瓷粉末和导电材料。作为选择，由所谓的后烧方法也可获得该材料基板，该方法包含如下步骤，通过使用激光或类似设备在烧结的电路基板上形成通孔，然后填充包含导电材料的团来进行重烧结。以任何方法获得的材料基板可通过磨光该基板表面生产出来。我们可使用对磨光方法的一个熟知的手法，而不作特别限制。我们通常使用诸如包裹法(wrapping)、磨光法、桶磨光法(barrel polishing)、喷沙设备法或磨床磨光法这样的方法。
既然这样，将陶瓷基板表面粗糙度设置为Ra≤0.8μm的方法，进一步，将金属通孔的突出高度设置为0.3到5.0μm并没有作特别限制。例如，可使用(i)一种方法，其包含如下步骤，将烧结具有通孔的印刷电路基板，然后非常些微的将包含导电材料的团填充到通孔中，以进行重烧结，其后，这样的控制磨光条件，即该基板表面的表面粗糙度和金属通孔的突出高度被设置在以上所述的范围内，(ii)一种方法，其包含如下步骤，用激光或类似方法在已烧结的基板表面上打孔，然后磨光该基板的表面，使表面粗糙度Ra≤0.8μm，其后，将包含导电材料的团非常些微的填充到通孔中，以进行重烧结，随后这样进行磨光，将金属通孔的突出高度设置在上述范围之内，(iii)一种方法，包含如下步骤，直接将包含导电材料的团填充到具有通孔的印刷电路基板的通孔中，然后进行合烧，其后，控制这样的磨光条件，使该基板表面的表面粗糙度以及金属通孔的突出高度被设置在上述的范围内。由于步骤少且具有经济优势，所以我们最适合使用方法(iii)。
通常，在包括用上述方法烧结的通孔的陶瓷基板中，填充在该通孔中的导电材料比由诸如陶瓷这样的材料构成的陶瓷基板的硬。当使用抛光粉(研磨剂)来磨光整个表面时，因此，软陶瓷基板部分被磨光的程度更高，而且硬金属通孔部分突出了。因此，如果我们使用小抛光粉连续磨光来获得Ra≤0.8μm的表面粗糙度，那么我们通常在半导体激光元件的安装中可获得Ra≤0.05μm的高可靠性，金属通孔的突出高度显著增加了。根据使用大抛光粉时，上述的趋向就减少，而使用小抛光粉时，上述趋向就增加的道理，本发明的发明者通过以下方法成功的获得了满足上述要求的材料基板，即先用大抛光粉进行磨光以减少该陶瓷表面的表面粗糙度到一定程度，同时抑制金属通孔的突出量，然后用小抛光粉进行磨光以进一步减少该陶瓷表面的表面粗糙度，同时为减少该陶瓷基板的表面粗糙度而调节金属通孔的突出量，并将金属通孔的突出量设置在正确的范围内。这种磨光方法并不限制在两个阶段，也可使用多种大小的抛光粉来进行多次磨光。因为本阶段的磨光条件随着基板材料、使用导电材料、通孔的直径以及类似条件的变化而变化，所以该条件不能被一般定义。然而，通过用每个系统中抛光粉的大小变化、需要磨光的时间、检查这些条件之间的关系、金属通孔的突出量以及该陶瓷基板的表面粗糙度来进行磨光，我们可轻松确定磨光条件。
由于甚至当该表面上形成了薄膜导电层时，我们仍可用肉眼轻松确认该通孔距薄膜导电层表面的位置，所以依据本发明，用这种方法制造的材料基板适于作为通过下述方法生产依据本发明的产品基板时的中间材料。更具体的说，依据本发明的该产品基板适合用(1)覆盖，用导电层，安装本发明材料基板元件的表面，也就是说具有金属通孔一边的全部表面的突出高度为0.3到5.0μm，其由导电层覆盖，然后在平版印刷术过程的曝光阶段，基于由该导电层置于下面部分上的突出金属通孔产生的导电层突出部分的位置来布置光掩膜。从而通过使用平版印刷术过程移去了该导电层的一部分，以保留至少覆盖该突出金属通孔暴露部分全部表面或(2)用该导电层覆盖安装本发明材料基板元件一面的导电层。也就是说，该金属通孔突出高度0.3到5.0μm一面的全部表面被导电层覆盖了，然后基于由通孔产生的导电层凸出部分的位置，确认该导电层置于下面部分上通孔的位置。从而在导电层上形成了元件结合的焊接膜图形。
该方法中使用的平版印刷术过程(1)是其中一种典型的图形形成方法，其中基板外涂上了具有良好抗蚀刻性能的抗有机(organic resist)材料，或粘贴干膜，然后通过使用光传递手法或类似的技术将电路图形印在防护膜(resistfilm)上，通过使用作为掩膜的防护图形(resist pattern)蚀刻导电层，从而形成了电路图形。基本上，该方法包含①将防护剂(resist)涂在(粘贴)在已冲洗的基板上的步骤，②通过使用光掩膜将图形印在防护剂上的曝光步骤，③显影和冲洗步骤，④蚀刻步骤，以及⑤清除防护剂步骤。
在该制造方法的平版印刷术过程中，基于由该材料突出金属通孔产生的导电层突出部分的位置，我们进行曝光步骤中光掩膜的定位工作。从而，我们减少由该光掩膜位置移动引起的次品发生率。
在上述的方法中，形成的覆盖突出高度为0.3到5.0μm的材料基板金属通孔一面全部表面的导电层，通过蚀刻被部分清除了，留下该导电层，用来覆盖金属通孔的全部暴露表面。从而，我们可获得依据本发明具有想得到形状电路图形的产品基板。因此，由余下导电层形成的电路图形基本具有关于已说明的依据本发明产品基板导电层有相同的结构。也可有选择的在余下通过进行蚀刻而获得的导电层上形成金属层。当该导电层最后作为具有迭片结构电路图形时，至少可通过蚀刻形成最底下的层。对形成该导电层的方法，我们可不加特别限制的使用熟知的膜形成方法，如物理蒸发过程、非电解电镀过程、熔解电镀过程、阳极氧化过程和涂膜过程(film coating process)。
而且，除了基于由依据本发明材料基板的突出金属通孔产生的导电层突出部分的位置进行光阻的定位有差异外，在本发明中使用的平版印刷术过程与常规使用的平版印刷术过程是相同的。更具体的说，能用在常规平版印刷术过程中的不同材料和化学制品，诸如防护剂、光掩膜和防护剂清除剂(resistremover)，可以使用而不加特别限制，而且使用条件也没有特别限制。
进一步，通过该基板导电膜的定位和安装我们可进行方法(2)中该焊接膜图形的形成过程。形成金属板(metal plate)掩膜，其中该金属板缺少相应基于由突出金属通孔产生的导电层凸出部分位置的焊接膜图形部分，由蒸发法或阴极真空喷镀(sputtering)法形成焊接膜，然后清除该掩膜。通过使用这样的方法，我们也可有选择的仅在该金属通孔不存在于导电层下的部分上形成焊接膜层。当用图1所示的方法(1)形成具有想要形状的电路图形时，同样，可有选择的仅在该金属通孔不存在于导电层下的部分上形成焊接膜层也是理所当然的。
范例
下面我们将更详细的说明本发明的例子，但本发明并不局限于这些例子。
例1
将重量占5份的氧化钇粉末、用作有机粘接剂和扩散剂且重量占15份的甲基丙烯酸丁酯和用作可塑剂且重量占5份的邻苯二甲酸二辛酯加到重量为100份的氮化铝粉末内，并用球磨机并使用作为溶剂的甲苯将它们混合。取出混合浆的泡沫，然后使用刮粉刀方法该混合物形成了厚度为0.6mm的薄片。从该印刷电路基板上切下长度和宽度均为60mm的薄片，并使用冲压金属模子在上面加工直径为Φ250μm，在各个方向斜度(pitch)为1.3mm的42×42的通孔。下一步，用挤压注射方法(press injection method)钨团被填充到通孔中。对填充条件而言，我们设置了45psi和12秒。加热这样制作的具有钨通孔的氮化铝印刷电路基板产品，并在900℃时进行脱蜡处理两个小时，同时以30升/分钟的速度循环通以干燥的氮气。温度上升速率为2℃/分钟。与此同时，作为测试样品的脱蜡产品的碳残余速率测为1950ppm。然后，脱蜡产品被置于形成氮化铝的容器中，并被加热到1615℃，在氮氛围中保持4个小时。进一步，该产品在1870℃的温度中烧制9个小时。接着，我们获得长度为48mm、宽度为48mm、厚度为0.48mm的氮化铝基板，其上有直径为Φ220μm的钨通孔。该基板热变形(warpage)为35μm。与此同时，用激光闪现法(laser flash method)测得经脱蜡和烧制后厚度为0.48mm测试样品基板的热导电率为210W/mK。
借助大小为360μm的抛光粉打磨具有钨通孔的氮化铝基板的表面30分钟，然后借助大小为120μm的抛光粉打磨该表面1小时20分钟。接着，我们得到依据本发明的材料基板，其中氮化铝基板平面的表面粗糙度Ra＝0.027μm，该钨通孔突出该基板表面0.8μm高。
接下来，通过阴极真空喷镀法，该基板的全部两个表面上形成了具有第一/第二/第三层＝钛：0.1μm/铂：0.2μm/金：0.5μm结构的薄膜导电层。接着该表面图形形成了金锡(金＝80wt％)基焊料模图形，这样在使用金属掩膜的蒸发法图形下该通孔就不存在了。因为钨通孔的位置可确认为该导电层凸出部分的位置，我们可轻松实现该金属掩膜的布置。接下来，具有导电层和焊接模层的基板被切成1.3mm，芯片状的方块。对所有的切片来说，我们检查焊接层图形和通孔之间的位置关系。接着，我们发现该通孔不存在于焊接模图形下。
下一步，镀镍的钉头引脚被恰被垂直焊接到处于导电层的钨通孔之上的部分。钉头引脚的钉头直径为1.1mm，引脚直径为为0.5mm，其由42合金制成。焊料组成成分为铅锡(铅＝40wt％)。这被设置为TOYO SEIKI SEISAKUSHO有限公司生产的Strograph M2。当钉头引脚被沿着垂直方向拉动时，断裂长度，也就是该导电层的附着力测为13.0kg/mm2。剥落图形(peeling mode)在焊料内(in-solder)崩溃(breakdown)中。
进一步，使用具有与用于附着力评估的焊料有相同组成成分的焊料将该芯片的其中一面焊接到铜板上，其四个终端被置于另一面。这样，该通孔的电阻测为0.013Ω(为10个芯片的测量平均值)。
比较例1
仅使用大小为360μm的抛光粉打磨具有钨通孔，按范例1中的方法制作的氮化铝基板表面1小时50分钟。接着，我们得到了基板表面的表面粗糙度Ra＝0.043μm的材料基板，钨通孔突出氮化铝基板表面，其突出部分距该表面0.1μm高。同样，在范例1中，下一步，该材料基板的表面形成了导电层和焊接膜图形。因为该通孔的位置不能用肉眼从上面的导电层和焊接膜层确认，所以我们基于该基板的一角来进行金属掩膜的布置。接着，对具有导电层和焊接膜层的基板，按范例1中的相同方法进行切割，并检查所有切片的焊接膜图形和钨通孔之间的位置关系。接下来，我们发现出现了具有焊接膜图形下钨通孔的419个残次芯片。而且，该导电层的附着力测为10.5kg/mm2，剥落图形在焊接内崩溃中。进一步，该通孔的电阻测为0.025Ω(为10个芯片的测量平均值)。
比较例2
仅使用大小为120μm的抛光粉打磨具有钨通孔，按范例1中的方法制作的氮化铝基板表面3小时40分钟。接着，我们得到了基板表面的表面粗糙度Ra＝0.041μm的材料基板，钨通孔突出该基板表面，其突出部分距该表面6.5μm高。同样，在范例1中，下一步，该材料基板的表面形成了导电层和焊接膜图形。该通孔的位置可从金属层的凸出部分位置来确认，我们可轻松进行金属掩膜的布置。我们检查焊接膜图形和该通孔之间的位置关系。接下来，在焊接膜图形下无通孔。而且，该导电层的附着力测为只有2.1kg/mm2，剥落图形为基板/薄膜导电层接口崩溃。然而，该通孔的测量电阻高达0.55Ω(为10个芯片的测量平均值)，并产生了部分导电失效。
本发明的优点
依据本发明，充满了导电材料的通孔的突出高度被限制在距陶瓷基板平面特定的高度。从而，在轻松给形成电路图形的掩膜镀上金属(metallization)并进行布置后，我们也能用肉眼确认该通孔的位置。

Claims (5)

1.一种元件安装的基板，其中，在陶瓷基板表面上形成导电层，所述导电层覆盖填充在通孔中导电材料暴露部分的全部表面，其特征在于，要安装元件的陶瓷基板表面陶瓷部分的表面粗糙度Ra≤0.8μm，而且填充在安装元件的表面的通孔中的导电材料突出该表面0.3到0.5μm。
2.根据权利要求1所述的的基板，其特征在于，在覆盖安装该陶瓷基板的元件全部表面的导电层上形成了用于元件结合的焊接膜图形。
3.一种具有充满导电材料的通孔的陶瓷基板，其特征在于，陶瓷基板至少一面上的陶瓷部分的表面粗糙度Ra≤0.8μm，填充在该通孔中的导电材料存在于表面粗糙度Ra≤0.8μm陶瓷部分的至少一个表面上，其突出该表面的高度是0.3到0.5μm，该陶瓷基板的上下表面均未形成导电层。
4.一种制造根据权利要求1所述的基板的方法，其特征在于，它包含下述步骤：
形成一个导电层，所述导电层覆盖至少一个表面，所述表面上根据权利要求书3填充在所述基板通孔中的导电材料突出该基板陶瓷部分表面0.3到0.5μm高，
通过平版印刷术过程清除该导电层的一部分，以形成覆盖突出的导电材料暴露部分的全部表面的导电层，
其中，在平版印刷术过程中曝光阶段，根据由该导电层置于下面部分上通孔产生的导电层凸出部分的位置，可以进行光掩膜的定位。
5.根据权利要求书2所述的制造基板的方法，其特征在于，它包含下述步骤：
形成一个导电层，所述导电层覆盖至少一个表面，所述表面上根据权利要求书3填充在所述基板通孔中的导电材料突出该基板陶瓷部分表面0.3到0.5μm高，
根据由该通孔产生的导电层凸出部分的位置，确认存在于该导电层置于下面部分上的通孔的位置，以及
在该导电层上形成元件结合的焊接膜图形。
CNB028031555A 2001-10-10 2002-10-07 基板和制造该基板的方法 Expired - Fee Related CN1329978C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP312516/01 2001-10-10
JP312516/2001 2001-10-10
JP2001312516A JP4030285B2 (ja) 2001-10-10 2001-10-10 基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN1476632A true CN1476632A (zh) 2004-02-18
CN1329978C CN1329978C (zh) 2007-08-01

Family

ID=19131163

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028031555A Expired - Fee Related CN1329978C (zh) 2001-10-10 2002-10-07 基板和制造该基板的方法

Country Status (6)

Country Link
US (1) US20040016570A1 (zh)
EP (1) EP1435658B1 (zh)
JP (1) JP4030285B2 (zh)
CN (1) CN1329978C (zh)
DE (1) DE60236526D1 (zh)
WO (1) WO2003034488A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428448C (zh) * 2004-06-29 2008-10-22 三洋电机株式会社 电路装置及其制造方法
CN102656433A (zh) * 2009-12-17 2012-09-05 恩德莱斯和豪瑟尔两合公司 陶瓷产品及其制造方法
CN105555012A (zh) * 2014-10-22 2016-05-04 Jx日矿日石金属株式会社 铜放热材、印刷配线板及其制造方法、以及使用有该铜放热材的产品

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311205A (ja) * 2004-04-23 2005-11-04 Nec Corp 半導体装置
AP2008004411A0 (en) * 2005-09-12 2008-04-30 Kritikal Securescan Pvt Ltd A method and system for network based automatic and interactive inspection of vehicles
US7877866B1 (en) * 2005-10-26 2011-02-01 Second Sight Medical Products, Inc. Flexible circuit electrode array and method of manufacturing the same
JP2007250996A (ja) * 2006-03-17 2007-09-27 Kyocera Corp 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
KR100754407B1 (ko) 2006-06-08 2007-08-31 삼성전자주식회사 서브마운트 및 이를 구비하는 멀티 빔 레이저 다이오드모듈
FI20070904A0 (fi) * 2007-06-07 2007-11-26 Focoil Oy Menetelmä piirilevyjen valmistuksessa
JP5305787B2 (ja) * 2008-08-27 2013-10-02 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP5349007B2 (ja) * 2008-10-29 2013-11-20 京セラ株式会社 配線基板およびその製造方法
DE102009003178A1 (de) * 2009-05-18 2010-11-25 Endress + Hauser Gmbh + Co. Kg Keramisches Bauteil mit mindestens einer elektrischen Durchführung, Verfahren zu dessen Herstellung und Drucksensor mit einem solchen Bauteil
JP5461913B2 (ja) * 2009-07-31 2014-04-02 日本特殊陶業株式会社 多層セラミック基板の製造方法
KR101089936B1 (ko) * 2010-01-13 2011-12-05 삼성전기주식회사 다층 세라믹 회로 기판 및 제조방법
CN103534802A (zh) 2011-06-01 2014-01-22 E.I.内穆尔杜邦公司 用于高频应用的低温共烧陶瓷结构及其制造方法
DE102012101057A1 (de) * 2011-12-27 2013-06-27 Curamik Electronics Gmbh Verfahren zur Herstellung von DCB-Substraten
JP5831984B2 (ja) * 2012-02-08 2015-12-16 日本特殊陶業株式会社 配線基板の製造方法
TW201422352A (zh) * 2012-12-13 2014-06-16 Viking Tech Corp 基板製法
JPWO2014106925A1 (ja) * 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
CN103337580A (zh) * 2013-06-19 2013-10-02 苏州信亚科技有限公司 一种带陶瓷散热基板的led灯
CN106921923A (zh) * 2015-12-24 2017-07-04 北京卓锐微技术有限公司 Mems麦克风
US10674603B2 (en) * 2016-03-29 2020-06-02 Kabushiki Kaisha Toshiba Ceramic circuit board and semiconductor device using the same
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
CN112312688A (zh) * 2019-07-23 2021-02-02 Oppo广东移动通信有限公司 壳体、壳体的制造方法和电子设备
TW202119877A (zh) * 2019-11-05 2021-05-16 南韓商普因特工程有限公司 多層配線基板及包括其的探針卡
CN115500011B (zh) * 2022-11-03 2023-02-03 四川富乐华半导体科技有限公司 一种用于dpc陶瓷基板加工的定位方法
WO2024171697A1 (ja) * 2023-02-17 2024-08-22 Ａｇｃ株式会社 半導体パッケージ基板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142396A (ja) * 1985-12-17 1987-06-25 アルプス電気株式会社 薄膜回路基板
DE68922118T2 (de) * 1988-01-25 1995-10-12 Toshiba Kawasaki Kk Schaltungsplatte.
US5117069A (en) * 1988-03-28 1992-05-26 Prime Computer, Inc. Circuit board fabrication
JPH02267989A (ja) * 1989-04-07 1990-11-01 Ngk Insulators Ltd セラミック回路基板およびその製造方法
JP2633366B2 (ja) * 1989-11-24 1997-07-23 株式会社日立製作所 計算機モジュール用リードレスチップキャリア
JPH04202074A (ja) * 1990-11-30 1992-07-22 Toshiba Corp 薄膜用セラミックス基板
JPH05145230A (ja) * 1991-11-22 1993-06-11 Fujitsu Ltd ガラスセラミツク基板の配線パターン形成方法
EP0560072A3 (en) * 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropic electrically conductive adhesive film and connection structure using the same
US5435480A (en) * 1993-12-23 1995-07-25 International Business Machines Corporation Method for filling plated through holes
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
US5599744A (en) * 1995-02-06 1997-02-04 Grumman Aerospace Corporation Method of forming a microcircuit via interconnect
JPH08316271A (ja) * 1995-05-12 1996-11-29 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JP3165779B2 (ja) * 1995-07-18 2001-05-14 株式会社トクヤマ サブマウント
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
US5787580A (en) * 1996-11-19 1998-08-04 Lg Information & Communications, Ltd. Method for making radio-frequency module by ball grid array package
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
JP3732923B2 (ja) * 1997-06-25 2006-01-11 京セラ株式会社 配線基板
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
JP3344956B2 (ja) * 1998-01-08 2002-11-18 日本特殊陶業株式会社 積層セラミック基板の製造方法
JP3119630B2 (ja) * 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
US6854985B1 (en) * 1998-12-16 2005-02-15 Paricon Technologies Corporation Elastomeric interconnection device and methods for making same
JP2000299560A (ja) * 1999-04-15 2000-10-24 Matsushita Electric Ind Co Ltd セラミック回路板の製造方法
JP2001044323A (ja) * 1999-07-30 2001-02-16 Kyocera Corp 電子部品実装用回路基板
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428448C (zh) * 2004-06-29 2008-10-22 三洋电机株式会社 电路装置及其制造方法
CN102656433A (zh) * 2009-12-17 2012-09-05 恩德莱斯和豪瑟尔两合公司 陶瓷产品及其制造方法
CN102656433B (zh) * 2009-12-17 2015-09-16 恩德莱斯和豪瑟尔两合公司 陶瓷产品及其制造方法
CN105555012A (zh) * 2014-10-22 2016-05-04 Jx日矿日石金属株式会社 铜放热材、印刷配线板及其制造方法、以及使用有该铜放热材的产品

Also Published As

Publication number Publication date
EP1435658A4 (en) 2006-10-25
WO2003034488A1 (en) 2003-04-24
EP1435658B1 (en) 2010-05-26
JP4030285B2 (ja) 2008-01-09
JP2003124397A (ja) 2003-04-25
DE60236526D1 (zh) 2010-07-08
CN1329978C (zh) 2007-08-01
US20040016570A1 (en) 2004-01-29
EP1435658A1 (en) 2004-07-07

Similar Documents

Publication Publication Date Title
CN1329978C (zh) 基板和制造该基板的方法
US4880684A (en) Sealing and stress relief layers and use thereof
US6093476A (en) Wiring substrate having vias
CN1320620C (zh) 半导体器件及其制造方法
US6144100A (en) Integrated circuit with bonding layer over active circuitry
EP2224479B1 (en) Metal-ceramic composite substrate and method of its manufacture
US4753694A (en) Process for forming multilayered ceramic substrate having solid metal conductors
EP1921904B1 (en) Ceramic electronic component and method for manufacturing the same
KR101248738B1 (ko) 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
CN1164158C (zh) 用于半导体芯片组件的多层电路板
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
US5607877A (en) Projection-electrode fabrication method
CN1191618C (zh) 电路装置的制造方法
US20060077638A1 (en) Adaptive interface using flexible fingers
CN1993021A (zh) 用于制造配线基板的方法
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
US7245001B2 (en) Multi-layer integrated circuit package
US20100038013A1 (en) Method for manufacturing multilayer ceramic electronic device
CN1198011A (zh) 凸点电极间无短路且与电路板分离的半导体器件及制造工艺
CN115448758B (zh) 一种ltcc基板的制作方法及ltcc基板
CN101188204B (zh) 半导体器件及其制造方法
JP3199637B2 (ja) 多層配線基板の製造方法
US7110241B2 (en) Substrate
JP3085649B2 (ja) 転写シート及びそれを用いた配線基板の製造方法
JP2004165291A (ja) ビアホール付きセラミック基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20121007