JPH05198636A - 回路測定用端子およびその製造方法 - Google Patents
回路測定用端子およびその製造方法Info
- Publication number
- JPH05198636A JPH05198636A JP837392A JP837392A JPH05198636A JP H05198636 A JPH05198636 A JP H05198636A JP 837392 A JP837392 A JP 837392A JP 837392 A JP837392 A JP 837392A JP H05198636 A JPH05198636 A JP H05198636A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal
- needle
- forming
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】この発明の目的は、パッドが狭ピッチ、小サイ
ズとなり、且つ、パッド数が増大した場合においても、
確実に測定用端子をパッドに接触する。 【構成】基板４１上に針状結晶４９を成長させ、この針
状結晶４９の表面に金５０を設けるとともに、針状結晶
４９の表面に設けられた金５０と接続された配線パター
ン４２を設け、測定用端子５１を形成している。これら
針状結晶４９や配線パターン４２等は、ＬＳＩの微細加
工プロセスに用いられるリゾグラフやドライエッチング
等の技術を使用して形成できるため、従来のプローブカ
ードに比べて飛躍的に微細化することができる。したが
って、パッドの数が増大したり、パッド相互のピッチが
狭まった場合においても十分対応できる。
ズとなり、且つ、パッド数が増大した場合においても、
確実に測定用端子をパッドに接触する。 【構成】基板４１上に針状結晶４９を成長させ、この針
状結晶４９の表面に金５０を設けるとともに、針状結晶
４９の表面に設けられた金５０と接続された配線パター
ン４２を設け、測定用端子５１を形成している。これら
針状結晶４９や配線パターン４２等は、ＬＳＩの微細加
工プロセスに用いられるリゾグラフやドライエッチング
等の技術を使用して形成できるため、従来のプローブカ
ードに比べて飛躍的に微細化することができる。したが
って、パッドの数が増大したり、パッド相互のピッチが
狭まった場合においても十分対応できる。
Description
【０００１】
【産業上の利用分野】この発明は、例えば半導体集積回
路の特性を測定するため、半導体集積回路のパッドに接
触される回路測定用端子およびその製造方法に関するも
のである。
路の特性を測定するため、半導体集積回路のパッドに接
触される回路測定用端子およびその製造方法に関するも
のである。
【０００２】
【従来の技術】半導体集積回路は、製造段階において何
度か電気的特性を測定する必要がある。例えばＬＳＩの
場合、ウェハ内に回路素子を製造した段階で、各チップ
を構成する回路素子の動作をテストするための測定が行
われ、この後、ウェハから切取られたチップをパッケー
ジに収容したり、ＴＡＢテープに実装した状態で、再度
動作をテストするための測定が行われる。このうち、前
者は、通常タングステン等の金属によって構成された針
状の測定端子を有するプローブカードが使用される。ま
た、後者は、アウターリードが挿入されるソケットを使
用することが多いが、ＴＡＢの場合は、プローブカード
が使用されることがある。
度か電気的特性を測定する必要がある。例えばＬＳＩの
場合、ウェハ内に回路素子を製造した段階で、各チップ
を構成する回路素子の動作をテストするための測定が行
われ、この後、ウェハから切取られたチップをパッケー
ジに収容したり、ＴＡＢテープに実装した状態で、再度
動作をテストするための測定が行われる。このうち、前
者は、通常タングステン等の金属によって構成された針
状の測定端子を有するプローブカードが使用される。ま
た、後者は、アウターリードが挿入されるソケットを使
用することが多いが、ＴＡＢの場合は、プローブカード
が使用されることがある。
【０００３】図１、図２は、従来のプローブカードを示
すものである。このプローブカード１０において、カー
ド基板１１の中央部には開口部１１ａ設けられている。
カード基板１１の裏面には複数の配線パターン１２が設
けられ、これら配線パターン１２には、細い金属製の針
１３の一端が接続されている。これら針１３はさらに図
示せぬ樹脂によってカード基板１１に固定されている。
これら針１３の他端は、例えばウェハ１４に形成された
ＬＳＩチップ１５のパッド１６に接触される。このよう
に針１３をＬＳＩチップ１５のパッド１６に接触した状
態で所要の測定が行われる。
すものである。このプローブカード１０において、カー
ド基板１１の中央部には開口部１１ａ設けられている。
カード基板１１の裏面には複数の配線パターン１２が設
けられ、これら配線パターン１２には、細い金属製の針
１３の一端が接続されている。これら針１３はさらに図
示せぬ樹脂によってカード基板１１に固定されている。
これら針１３の他端は、例えばウェハ１４に形成された
ＬＳＩチップ１５のパッド１６に接触される。このよう
に針１３をＬＳＩチップ１５のパッド１６に接触した状
態で所要の測定が行われる。
【０００４】
【発明が解決しようとする課題】ところで、ＬＩＳの高
密度化に伴い、前記パッド１６のサイズは小さくなって
おり、しかも、パッド１６の数は増大している。特に、
論理デバイスでは３００〜５００個のパッドを有するも
のも珍しくなくなっている。したがって、パッド相互の
間隔が狭くなっているため、図１、図２に示すような従
来のプローブカードでは、この状況に対応できなくなり
つつある。すなわち、パッドのサイズが小さくなった場
合、次のような問題が生ずる。
密度化に伴い、前記パッド１６のサイズは小さくなって
おり、しかも、パッド１６の数は増大している。特に、
論理デバイスでは３００〜５００個のパッドを有するも
のも珍しくなくなっている。したがって、パッド相互の
間隔が狭くなっているため、図１、図２に示すような従
来のプローブカードでは、この状況に対応できなくなり
つつある。すなわち、パッドのサイズが小さくなった場
合、次のような問題が生ずる。
【０００５】従来のプローブカード１０では、針１３が
傾斜してパッド１６の表面に接触している。パッド１６
は通常アルミニウム合金によって構成されており、この
表面には酸化膜ができる。このため、プローブカード１
０に加重を加え、針１３で酸化膜を擦って除去してい
る。しかし、パッドのサイズが小さくなった場合、針１
３で酸化膜を擦る際、図３、図４に示すように、針１３
がパッド１６からはみ出し、表面保護用の絶縁膜１７を
破ることがある。次に、パッドの間隔が狭くなった場
合、次のような問題が生ずる。
傾斜してパッド１６の表面に接触している。パッド１６
は通常アルミニウム合金によって構成されており、この
表面には酸化膜ができる。このため、プローブカード１
０に加重を加え、針１３で酸化膜を擦って除去してい
る。しかし、パッドのサイズが小さくなった場合、針１
３で酸化膜を擦る際、図３、図４に示すように、針１３
がパッド１６からはみ出し、表面保護用の絶縁膜１７を
破ることがある。次に、パッドの間隔が狭くなった場
合、次のような問題が生ずる。
【０００６】この場合、プローブカードの針の位置精度
を維持できなくなる。すなわち、通常、プローブカード
の針の位置は樹脂によって配線パターンに固定され、こ
の後、針の相互間隔が微調整される。しかし、針の先端
の径は、３０μｍ程度であり、パッドのピッチが８０μ
ｍであると、針の平均間隔は５０μｍとなり、製造が困
難となりつつある。また、パッドの数が増加した場合、
次のような問題が生ずる。
を維持できなくなる。すなわち、通常、プローブカード
の針の位置は樹脂によって配線パターンに固定され、こ
の後、針の相互間隔が微調整される。しかし、針の先端
の径は、３０μｍ程度であり、パッドのピッチが８０μ
ｍであると、針の平均間隔は５０μｍとなり、製造が困
難となりつつある。また、パッドの数が増加した場合、
次のような問題が生ずる。
【０００７】すなわち、図１、図２に示す従来のプロー
ブカードは、針１３が平面状に並べられており、針１３
の間隔はパッド１６に接触する他端部から配線パターン
１２に接続される一端部に向けて次第に広げられてい
る。これは、配線パターン１２の相互間隔を確保し、外
部へ信号を取出すための配線の接続を容易にするためで
ある。しかし、パッドの数が増加した場合、配線パター
ン１２の相互間隔を十分確保することが困難となる。
ブカードは、針１３が平面状に並べられており、針１３
の間隔はパッド１６に接触する他端部から配線パターン
１２に接続される一端部に向けて次第に広げられてい
る。これは、配線パターン１２の相互間隔を確保し、外
部へ信号を取出すための配線の接続を容易にするためで
ある。しかし、パッドの数が増加した場合、配線パター
ン１２の相互間隔を十分確保することが困難となる。
【０００８】さらに、近時、高温の状態でＬＳＩをテス
トすることが増えつつある。この場合、プローブカード
もある程度高温となるが、ＬＳＩの基板としてのシリコ
ンウェハと、プローブカードのカード基板を構成する例
えばエポキシ樹脂は、熱膨張係数が異なっている。この
ため、針の位置とパッドの位置が大きくずれ、測定が困
難となることがあった。このように、従来のプローブカ
ードでは、狭ピッチ、小サイズ、多数個のパッドに対応
することが困難なものであった。
トすることが増えつつある。この場合、プローブカード
もある程度高温となるが、ＬＳＩの基板としてのシリコ
ンウェハと、プローブカードのカード基板を構成する例
えばエポキシ樹脂は、熱膨張係数が異なっている。この
ため、針の位置とパッドの位置が大きくずれ、測定が困
難となることがあった。このように、従来のプローブカ
ードでは、狭ピッチ、小サイズ、多数個のパッドに対応
することが困難なものであった。
【０００９】この発明は、上記課題を解決するものであ
り、その目的とするところは、パッドが狭ピッチ、小サ
イズとなり、且つ、パッド数が増大した場合において
も、確実に接触することが可能な回路測定用端子および
その製造方法を提供しようとするものである。
り、その目的とするところは、パッドが狭ピッチ、小サ
イズとなり、且つ、パッド数が増大した場合において
も、確実に接触することが可能な回路測定用端子および
その製造方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】この発明は上記課題を解
決するため、基板表面から成長された針状結晶と、この
針状結晶の表面に設けられた導電性金属と、前記基板表
面に設けられ、前記導電性金属と接続された配線パター
ンとを設けている。
決するため、基板表面から成長された針状結晶と、この
針状結晶の表面に設けられた導電性金属と、前記基板表
面に設けられ、前記導電性金属と接続された配線パター
ンとを設けている。
【００１１】また、この発明は、基板表面から成長され
た針状結晶と、この針状結晶および前記基板の表面に設
けられた絶縁膜と、前記針状結晶に設けられた絶縁膜の
表面、および基板に設けられた絶縁膜の表面に形成され
た配線としての導電性金属とを設けている。
た針状結晶と、この針状結晶および前記基板の表面に設
けられた絶縁膜と、前記針状結晶に設けられた絶縁膜の
表面、および基板に設けられた絶縁膜の表面に形成され
た配線としての導電性金属とを設けている。
【００１２】さらに、この発明は、針状結晶と、この針
状結晶の表面に設けられた導電性金属と、この導電性金
属が設けられた針状結晶を保持する絶縁体と、この絶縁
体に設けられ、前記導電性金属と接続された配線パター
ンとを設けている。
状結晶の表面に設けられた導電性金属と、この導電性金
属が設けられた針状結晶を保持する絶縁体と、この絶縁
体に設けられ、前記導電性金属と接続された配線パター
ンとを設けている。
【００１３】また、この発明は、第１の金属からなる基
板の表面に基板と絶縁された配線パターンを形成し、こ
の配線パターンに第１の開口部を形成する工程と、前記
基板および配線パターンの全面に絶縁膜を形成し、この
絶縁膜に前記第１の開口部より直径の大きい第２の開口
部を形成する工程と、前記第１の開口部内に、前記基板
と合金を形成するための第２の金属を配置する工程と、
前記基板を構成する第１の金属を含む雰囲気内におい
て、第２の金属内に第１の金属を取込み基板上に第１の
金属からなる針状結晶を形成する工程と、この針状結晶
の表面に、前記第２の開口部から露出された配線パター
ンと接続される導電性金属を設ける工程とを設けてい
る。
板の表面に基板と絶縁された配線パターンを形成し、こ
の配線パターンに第１の開口部を形成する工程と、前記
基板および配線パターンの全面に絶縁膜を形成し、この
絶縁膜に前記第１の開口部より直径の大きい第２の開口
部を形成する工程と、前記第１の開口部内に、前記基板
と合金を形成するための第２の金属を配置する工程と、
前記基板を構成する第１の金属を含む雰囲気内におい
て、第２の金属内に第１の金属を取込み基板上に第１の
金属からなる針状結晶を形成する工程と、この針状結晶
の表面に、前記第２の開口部から露出された配線パター
ンと接続される導電性金属を設ける工程とを設けてい
る。
【００１４】さらに、この発明は、第１の金属からなる
基板の表面に、この基板と合金を形成するための第２の
金属を配置する工程と、前記基板を構成する第１の金属
を含む雰囲気内において、第２の金属内に第１の金属を
取込み基板上に第１の金属からなる針状結晶を形成する
工程と、この針状結晶および前記基板の表面に絶縁膜を
設ける工程と、前記針状結晶に設けられた前記絶縁膜の
表面、および基板に設けられた前記絶縁膜の表面に配線
としての導電性金属を形成する工程とを設けている。
基板の表面に、この基板と合金を形成するための第２の
金属を配置する工程と、前記基板を構成する第１の金属
を含む雰囲気内において、第２の金属内に第１の金属を
取込み基板上に第１の金属からなる針状結晶を形成する
工程と、この針状結晶および前記基板の表面に絶縁膜を
設ける工程と、前記針状結晶に設けられた前記絶縁膜の
表面、および基板に設けられた前記絶縁膜の表面に配線
としての導電性金属を形成する工程とを設けている。
【００１５】また、この発明は、第１の金属からなる基
板の表面に、この基板と合金を形成するための第２の金
属を配置する工程と、前記基板を構成する第１の金属を
含む雰囲気内において、第２の金属内に第１の金属を取
込み基板上に第１の金属からなる針状結晶を形成する工
程と、この針状結晶および前記基板の表面に導電性金属
を形成する工程と、前記基板の表面に位置する導電性金
属上に、前記針状結晶を保持するための絶縁体を形成す
ると、前記基板および基板の表面に位置する導電性金属
を除去する工程と、前記絶縁体の裏面に設けられ、前記
針状結晶の表面に設けられた導電性金属と接続される配
線パターンを形成するとを設けている。
板の表面に、この基板と合金を形成するための第２の金
属を配置する工程と、前記基板を構成する第１の金属を
含む雰囲気内において、第２の金属内に第１の金属を取
込み基板上に第１の金属からなる針状結晶を形成する工
程と、この針状結晶および前記基板の表面に導電性金属
を形成する工程と、前記基板の表面に位置する導電性金
属上に、前記針状結晶を保持するための絶縁体を形成す
ると、前記基板および基板の表面に位置する導電性金属
を除去する工程と、前記絶縁体の裏面に設けられ、前記
針状結晶の表面に設けられた導電性金属と接続される配
線パターンを形成するとを設けている。
【００１６】
【作用】この発明は、基板上に針状結晶を成長させ、こ
の針状結晶の表面に金属を設けるとともに、針状結晶の
表面に設けられた金属と接続された配線パターンを設
け、測定用端子を形成している。これら針状結晶や配線
パターン等は、ＬＳＩの微細加工プロセスに用いられる
リゾグラフやドライエッチング等の技術を使用して形成
できるため、従来のプローブカードに比べて飛躍的に微
細化することができる。したがって、パッドの数が増大
したり、パッド相互のピッチが狭まった場合においても
十分対応できるものである。
の針状結晶の表面に金属を設けるとともに、針状結晶の
表面に設けられた金属と接続された配線パターンを設
け、測定用端子を形成している。これら針状結晶や配線
パターン等は、ＬＳＩの微細加工プロセスに用いられる
リゾグラフやドライエッチング等の技術を使用して形成
できるため、従来のプローブカードに比べて飛躍的に微
細化することができる。したがって、パッドの数が増大
したり、パッド相互のピッチが狭まった場合においても
十分対応できるものである。
【００１７】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。
照して説明する。
【００１８】先ず、基板の所定の位置に針状結晶を形成
する方法について説明する。この方法は、「R.S.Wagner
and W.C.Ellis : Appl.Phys Letters 4 (1964) 89」に
開示されているものである。
する方法について説明する。この方法は、「R.S.Wagner
and W.C.Ellis : Appl.Phys Letters 4 (1964) 89」に
開示されているものである。
【００１９】図５（ａ）において、表面が（１１１）面
であるシリコン単結晶（Ｓｉ）３１の所定の位置に金
（Ａｕ）粒子３２を載置する。これをＳｉＨ4 、Ｓｉｃ
ｌ4 等のシリコンを含むガスの雰囲気中でＳｉ−Ａｕ合
金の融点以上に加熱する。Ｓｉ−Ａｕ合金はその融点が
低いため、金粒子３２が載置された部分にこの合金の液
滴ができる。このとき、ガスの熱分解により、シリコン
が雰囲気中より取込まれるが、液状体は他の固体状態に
比べてシリコン原子を取込み易く、Ｓｉ−Ａｕ合金の液
滴中には次第にシリコンが過剰となる。この過剰シリコ
ンはシリコン基板３１上にエピタキシャル成長し、同図
（ｂ）に示すように、［１１１］軸方向に沿って針状結
晶３３が成長する。この針状結晶３３は単結晶であり、
基板３１の結晶方向と同一方位を有する。また、この針
状結晶３３の直径は液滴の直径とほぼ同一である。次
に、上記シリコンの針状結晶を形成する方法を用いた回
路測定用端子の製造方法について説明する。図６、図７
は、この発明の第１の実施例を示すものである。
であるシリコン単結晶（Ｓｉ）３１の所定の位置に金
（Ａｕ）粒子３２を載置する。これをＳｉＨ4 、Ｓｉｃ
ｌ4 等のシリコンを含むガスの雰囲気中でＳｉ−Ａｕ合
金の融点以上に加熱する。Ｓｉ−Ａｕ合金はその融点が
低いため、金粒子３２が載置された部分にこの合金の液
滴ができる。このとき、ガスの熱分解により、シリコン
が雰囲気中より取込まれるが、液状体は他の固体状態に
比べてシリコン原子を取込み易く、Ｓｉ−Ａｕ合金の液
滴中には次第にシリコンが過剰となる。この過剰シリコ
ンはシリコン基板３１上にエピタキシャル成長し、同図
（ｂ）に示すように、［１１１］軸方向に沿って針状結
晶３３が成長する。この針状結晶３３は単結晶であり、
基板３１の結晶方向と同一方位を有する。また、この針
状結晶３３の直径は液滴の直径とほぼ同一である。次
に、上記シリコンの針状結晶を形成する方法を用いた回
路測定用端子の製造方法について説明する。図６、図７
は、この発明の第１の実施例を示すものである。
【００２０】先ず、図６（ａ）において、表面が（１１
１）面であるシリコン単結晶基板４１の上にタングステ
ンによって信号伝送用の配線パターン４２を形成する。
このとき、配線パターン４２と基板４１との反応を抑え
るため、基板４１上に、先ずＴｉＮ層４３を設け、この
ＴｉＮ層４３の上に配線パターン４２を形成する。これ
ら配線パターン４２とＴｉＮ層４３の針状結晶を形成す
る部分には、針状結晶の直径に相当する開口部４４が設
けられている。したがって、この開口部４４では、基板
４１が露出されている。
１）面であるシリコン単結晶基板４１の上にタングステ
ンによって信号伝送用の配線パターン４２を形成する。
このとき、配線パターン４２と基板４１との反応を抑え
るため、基板４１上に、先ずＴｉＮ層４３を設け、この
ＴｉＮ層４３の上に配線パターン４２を形成する。これ
ら配線パターン４２とＴｉＮ層４３の針状結晶を形成す
る部分には、針状結晶の直径に相当する開口部４４が設
けられている。したがって、この開口部４４では、基板
４１が露出されている。
【００２１】次に、図６（ｂ）に示すように、前記配線
パターン４２、開口部４４を含む基板４１の全面に、Ｃ
ＶＤ法等によってＳｉＯ2 膜４５を形成し、このＳｉＯ
2 膜４５の前記開口部４４と対応する部分に開口部４６
を形成する。この開口部４６の直径は前記開口部４４の
直径より若干大きくされ、この開口部４６より配線パタ
ーン４２の一部が露出されている。
パターン４２、開口部４４を含む基板４１の全面に、Ｃ
ＶＤ法等によってＳｉＯ2 膜４５を形成し、このＳｉＯ
2 膜４５の前記開口部４４と対応する部分に開口部４６
を形成する。この開口部４６の直径は前記開口部４４の
直径より若干大きくされ、この開口部４６より配線パタ
ーン４２の一部が露出されている。
【００２２】次に、図６（ｃ）に示すように、この開口
部４６内のみに金（Ａｕ）４７を堆積する。この堆積方
法としては、例えば選択性を有する金の無電界メッキ
法、あるいは蒸着等により金を開口部４６内を含むＳｉ
Ｏ2 膜４５の全面に堆積し、これをエッチバック法によ
り除去し、開口部４６の内部のみに金４７を残す方法が
適用できる。
部４６内のみに金（Ａｕ）４７を堆積する。この堆積方
法としては、例えば選択性を有する金の無電界メッキ
法、あるいは蒸着等により金を開口部４６内を含むＳｉ
Ｏ2 膜４５の全面に堆積し、これをエッチバック法によ
り除去し、開口部４６の内部のみに金４７を残す方法が
適用できる。
【００２３】この後、基板４１をＳｉ−Ａｕ合金の融点
以上に加熱することにより、開口部４４内の基板４１上
に、図７（ａ）に示すように、Ｓｉ−Ａｕ液滴４８を形
成する。次に、例えばＳｉＣｌ4 ガスを供給することに
より、開口部４４内の基板４１上に、図７（ｂ）に示す
ように、シリコンの針状結晶４９を成長させる。
以上に加熱することにより、開口部４４内の基板４１上
に、図７（ａ）に示すように、Ｓｉ−Ａｕ液滴４８を形
成する。次に、例えばＳｉＣｌ4 ガスを供給することに
より、開口部４４内の基板４１上に、図７（ｂ）に示す
ように、シリコンの針状結晶４９を成長させる。
【００２４】最後に、図７（ｃ）に示すように、成長さ
れたシリコンの針状結晶４９の表面に、例えば選択性を
有する無電界メッキ法により、金５０をコートする。こ
の針状結晶４９の表面にコートされた金５０は、開口部
４６内に露出されたタングステンの配線パターン４２と
接続される。このようにしてシリコン基板４１上の所定
の位置に針状の測定用端子５１を形成することができ
る。
れたシリコンの針状結晶４９の表面に、例えば選択性を
有する無電界メッキ法により、金５０をコートする。こ
の針状結晶４９の表面にコートされた金５０は、開口部
４６内に露出されたタングステンの配線パターン４２と
接続される。このようにしてシリコン基板４１上の所定
の位置に針状の測定用端子５１を形成することができ
る。
【００２５】上記実施例によれば、この測定用端子５１
を、ＬＳＩの微細加工プロセスに用いられるリゾグラ
フ、ドライエッチング等の技術を使用して形成できるた
め、従来のプローブカードに比べて飛躍的に微細化する
ことができる。したがって、パッドの数が増大したり、
パッド相互のピッチが狭まった場合においても十分対応
できるものである。上記方法によって、具体的には、直
径が５０μｍ、相互間隔が１００μｍ、高さが１〜２ｍ
ｍの測定用端子５１を作ることができた。
を、ＬＳＩの微細加工プロセスに用いられるリゾグラ
フ、ドライエッチング等の技術を使用して形成できるた
め、従来のプローブカードに比べて飛躍的に微細化する
ことができる。したがって、パッドの数が増大したり、
パッド相互のピッチが狭まった場合においても十分対応
できるものである。上記方法によって、具体的には、直
径が５０μｍ、相互間隔が１００μｍ、高さが１〜２ｍ
ｍの測定用端子５１を作ることができた。
【００２６】また、上記実施例の場合、基板４１がシリ
コンであるため、熱膨張計数がＬＳＩのウェハと同一で
ある。したがって、高温の条件で測定する場合において
も、パッドと測定用端子５１の位置ずれを防止すること
ができる。
コンであるため、熱膨張計数がＬＳＩのウェハと同一で
ある。したがって、高温の条件で測定する場合において
も、パッドと測定用端子５１の位置ずれを防止すること
ができる。
【００２７】さて、前述したように、従来のプローブカ
ードは、針によってパッドの表面を斜めから擦すること
により、表面の自然酸化膜を破っていた。この実施例に
おいて、測定用端子５１の先端は、Ｓｉ−Ａｕ合金であ
る。この測定用端子５１の先端を、図８に示すように、
アルミニウム合金製のパッド５２の表面に当接し、基板
４１を加圧すると、測定用端子５１によって自然酸化膜
５３が破かれ、測定用端子５１とパッド５２とが接触さ
れる。
ードは、針によってパッドの表面を斜めから擦すること
により、表面の自然酸化膜を破っていた。この実施例に
おいて、測定用端子５１の先端は、Ｓｉ−Ａｕ合金であ
る。この測定用端子５１の先端を、図８に示すように、
アルミニウム合金製のパッド５２の表面に当接し、基板
４１を加圧すると、測定用端子５１によって自然酸化膜
５３が破かれ、測定用端子５１とパッド５２とが接触さ
れる。
【００２８】上記のように基板４１を加圧すると、図９
に示すように、測定用端子５１は弾性変化して湾曲す
る。この測定用端子５１を構成する針状結晶は殆ど結晶
欠陥のない完全結晶であるため機械的強度が強く、弾性
変形範囲が大きい。具体的には、直径が３０μｍ、長さ
が１ｍｍの測定用端子５１に対して、その軸方向に８ｇ
ｆの加重を加えた場合、図９に示す反り量ｌは４００μ
ｍであった。このように、測定用端子５１は機械的強度
が強いため、測定用端子５１によってパッド５２の自然
酸化膜５３を確実に破ることができるとともに、多数回
の使用にも絶え得るものである。尚、基板４１全体を超
音波を印加し、測定用端子５１を振動させることによ
り、パッド５２の自然酸化膜５３を一層有効に除去する
ことができる。次に、図１０、図１１を参照してこの発
明の第２の実施例について説明する。
に示すように、測定用端子５１は弾性変化して湾曲す
る。この測定用端子５１を構成する針状結晶は殆ど結晶
欠陥のない完全結晶であるため機械的強度が強く、弾性
変形範囲が大きい。具体的には、直径が３０μｍ、長さ
が１ｍｍの測定用端子５１に対して、その軸方向に８ｇ
ｆの加重を加えた場合、図９に示す反り量ｌは４００μ
ｍであった。このように、測定用端子５１は機械的強度
が強いため、測定用端子５１によってパッド５２の自然
酸化膜５３を確実に破ることができるとともに、多数回
の使用にも絶え得るものである。尚、基板４１全体を超
音波を印加し、測定用端子５１を振動させることによ
り、パッド５２の自然酸化膜５３を一層有効に除去する
ことができる。次に、図１０、図１１を参照してこの発
明の第２の実施例について説明する。
【００２９】前記第１の実施例では、測定用端子５１相
互は、シリコン基板４１の抵抗によって絶縁されてい
る。不純物を添加しないシリコンを使用した場合、かな
りの高抵抗を得ることができるが、この第２の実施例に
おいては、測定用端子５１相互をより完全に絶縁する方
法について説明する。
互は、シリコン基板４１の抵抗によって絶縁されてい
る。不純物を添加しないシリコンを使用した場合、かな
りの高抵抗を得ることができるが、この第２の実施例に
おいては、測定用端子５１相互をより完全に絶縁する方
法について説明する。
【００３０】先ず、図１０（ａ）に示すように、シリコ
ン基板６１上に金粒子６２を載置し、図１０（ｂ）に示
すように、第１の実施例と同様にしてシリコン基板６１
上に針状結晶６３を成長させる。次に、図１０（ｃ）に
示すように、シリコン基板６１および針状結晶６３の全
面にＳｉＯ2 膜６４を堆積させる。このＳｉＯ2 膜６４
は、例えばＳｉＯ2 が過飽和状態にある弗酸溶液から析
出して形成される。
ン基板６１上に金粒子６２を載置し、図１０（ｂ）に示
すように、第１の実施例と同様にしてシリコン基板６１
上に針状結晶６３を成長させる。次に、図１０（ｃ）に
示すように、シリコン基板６１および針状結晶６３の全
面にＳｉＯ2 膜６４を堆積させる。このＳｉＯ2 膜６４
は、例えばＳｉＯ2 が過飽和状態にある弗酸溶液から析
出して形成される。
【００３１】この後、図１１（ａ）に示すように、蒸着
法によりパラジウム（Ｐｄ）６５を全面にコートする。
このとき、針状結晶６３の部分にもパラジウム６５が十
分コートされるよう、基板６１を動かしながらコートす
る。さらに、針状結晶６３のパラジウム６５の表面を除
くパラジウム６５の上に、通常のスピンコート法によ
り、レジスト６６を塗布する。
法によりパラジウム（Ｐｄ）６５を全面にコートする。
このとき、針状結晶６３の部分にもパラジウム６５が十
分コートされるよう、基板６１を動かしながらコートす
る。さらに、針状結晶６３のパラジウム６５の表面を除
くパラジウム６５の上に、通常のスピンコート法によ
り、レジスト６６を塗布する。
【００３２】次に、図１１（ｂ）に示すように、通常の
露光現像法により、配線パターンとなる以外の部分にの
みレジスト６６を残す。さらに、レジスト６６によって
覆われず、パラジウム６５が露出された部分に電界メッ
キにより、金６７をコートし、配線パターン６８を形成
する。最後に、図１１（ｃ）に示すように、レジスト６
６を除去した後、金６７をマスクとしてパラジウム６５
を除去する。このようにして、図１２に示す如く、配線
パターン６８と接続された測定用端子６９が完成され
る。
露光現像法により、配線パターンとなる以外の部分にの
みレジスト６６を残す。さらに、レジスト６６によって
覆われず、パラジウム６５が露出された部分に電界メッ
キにより、金６７をコートし、配線パターン６８を形成
する。最後に、図１１（ｃ）に示すように、レジスト６
６を除去した後、金６７をマスクとしてパラジウム６５
を除去する。このようにして、図１２に示す如く、配線
パターン６８と接続された測定用端子６９が完成され
る。
【００３３】上記第２の実施例によれば、測定用端子６
９相互は、ＳｉＯ2 膜６４によって完全に絶縁される。
さらに、この実施例によっても、第１の実施例と同様の
効果を得ることができる。次に、図１３を参照してこの
発明の第３の実施例について説明する。上記第１、第２
の実施例においては、測定用端子と配線パターンを基板
の表面で電気的に接続したが、基板の裏面でこれらを接
続することも可能である。
９相互は、ＳｉＯ2 膜６４によって完全に絶縁される。
さらに、この実施例によっても、第１の実施例と同様の
効果を得ることができる。次に、図１３を参照してこの
発明の第３の実施例について説明する。上記第１、第２
の実施例においては、測定用端子と配線パターンを基板
の表面で電気的に接続したが、基板の裏面でこれらを接
続することも可能である。
【００３４】すなわち、図１３（ａ）に示すように、第
１、第２の実施例と同様にして、シリコン基板７１上に
針状結晶７２を成長させ、この針状結晶７２および基板
７１の全面に金７３をコートする。この金７３のコート
方法は、例えば蒸着、無電界メッキ、またはペースト液
へのディップである。
１、第２の実施例と同様にして、シリコン基板７１上に
針状結晶７２を成長させ、この針状結晶７２および基板
７１の全面に金７３をコートする。この金７３のコート
方法は、例えば蒸着、無電界メッキ、またはペースト液
へのディップである。
【００３５】次に、図１３（ｂ）に示すように、針状結
晶７２の金７３の表面を除く、金７３の表面に、溶剤に
よって溶かした樹脂７４をスピンコート法により塗布
し、乾燥させる。
晶７２の金７３の表面を除く、金７３の表面に、溶剤に
よって溶かした樹脂７４をスピンコート法により塗布
し、乾燥させる。
【００３６】この後、図１３（ｃ）に示すように、基板
７１および基板７１に設けられた金７３を削り取り、金
７３がコートされた針状結晶７２をそれぞれ分離する。
続いて、樹脂７４の裏面、且つ、前記針状結晶７２と対
応する部分に、例えばタングステンによって配線パター
ン７５を形成し、この配線パターン７５と針状結晶７２
の金７３を接続する。このようにして、測定用端子７６
が完成される。上記第３の実施例によれば、測定用端子
７６は樹脂７４によって確実に絶縁され、しかも、第
１、第２の実施例と同様の効果を得ることができる。
７１および基板７１に設けられた金７３を削り取り、金
７３がコートされた針状結晶７２をそれぞれ分離する。
続いて、樹脂７４の裏面、且つ、前記針状結晶７２と対
応する部分に、例えばタングステンによって配線パター
ン７５を形成し、この配線パターン７５と針状結晶７２
の金７３を接続する。このようにして、測定用端子７６
が完成される。上記第３の実施例によれば、測定用端子
７６は樹脂７４によって確実に絶縁され、しかも、第
１、第２の実施例と同様の効果を得ることができる。
【００３７】尚、上記第１乃至第３の実施例において
は、シリコン基板から針状結晶を成長させたが、基板の
材料としては、シリコンに限定されるものではなく、例
えばＳｉＣ、Ｆｅ、Ｎｉ等成長を制御できる材料であれ
ばよい。
は、シリコン基板から針状結晶を成長させたが、基板の
材料としては、シリコンに限定されるものではなく、例
えばＳｉＣ、Ｆｅ、Ｎｉ等成長を制御できる材料であれ
ばよい。
【００３８】また、基板の材料としてシリコンを使用す
る場合において、シリコンと合金を作るための金属は、
金に限定されるものではなく、低融点合金となる物であ
ればよい。
る場合において、シリコンと合金を作るための金属は、
金に限定されるものではなく、低融点合金となる物であ
ればよい。
【００３９】さらに、針状結晶の表面には金をコートし
たが、このコート材料は金に限定されるものではなく、
他の金属でも可能である。但し、酸化物ができにくい貴
金属が望ましい。
たが、このコート材料は金に限定されるものではなく、
他の金属でも可能である。但し、酸化物ができにくい貴
金属が望ましい。
【００４０】また、回路測定用端子によって半導体集積
回路の動作特性を測定する場合について説明したが、こ
の発明の回路測定用端子は半導体集積回路に限定される
ものではなく、他の回路の測定にも適用可能である。
回路の動作特性を測定する場合について説明したが、こ
の発明の回路測定用端子は半導体集積回路に限定される
ものではなく、他の回路の測定にも適用可能である。
【００４１】
【発明の効果】以上、詳述したようにこの発明によれ
ば、パッドが狭ピッチ、小サイズとなり、且つ、パッド
数が増大した場合においても、確実に接触することが可
能な回路測定用端子およびその製造方法を提供できる。
ば、パッドが狭ピッチ、小サイズとなり、且つ、パッド
数が増大した場合においても、確実に接触することが可
能な回路測定用端子およびその製造方法を提供できる。
【図１】従来のプローブカードを示す平面図。
【図２】図１の２−２線に沿った断面図。
【図３】従来の針とパッドの関係を説明するために示す
図。
図。
【図４】図３の側断面図。
【図５】図５（ａ）（ｂ）は、この発明に適用される針
状結晶の形成方法を説明するために示す図。
状結晶の形成方法を説明するために示す図。
【図６】図６（ａ）乃至（ｃ）は、この発明の第１の実
施例に係わるものであり、製造工程を順次示す断面図。
施例に係わるものであり、製造工程を順次示す断面図。
【図７】図７（ａ）乃至（ｃ）は、この発明の第１の実
施例に係わるものであり、製造工程を順次示す断面図。
施例に係わるものであり、製造工程を順次示す断面図。
【図８】第１の実施例に係わる測定用端子とパッドの接
触状態を示す側断面図。
触状態を示す側断面図。
【図９】第１の実施例に係わる測定用端子をパッドに接
触し加圧した状態を示す側面図。
触し加圧した状態を示す側面図。
【図１０】図１０（ａ）乃至（ｃ）は、この発明の第２
の実施例に係わるものであり、製造工程を順次示す断面
図。
の実施例に係わるものであり、製造工程を順次示す断面
図。
【図１１】図１１（ａ）乃至（ｃ）は、この発明の第２
の実施例に係わるものであり、製造工程を順次示す断面
図。
の実施例に係わるものであり、製造工程を順次示す断面
図。
【図１２】図１１（ｃ）の平面図。
【図１３】図１３（ａ）乃至（ｃ）は、この発明の第３
の実施例に係わるものであり、製造工程を順次示す断面
図。
の実施例に係わるものであり、製造工程を順次示す断面
図。
４１、６１、７１…基板、４２、６８、７５…配線パタ
ーン、４９、６３、７２…針状結晶、５０、６７、７３
…金、５１、６９、７６…測定用端子、５２…パッド、
６２…金粒子、６４…ＳｉＯ2 膜、６５…パラジウム、
７４…樹脂。
ーン、４９、６３、７２…針状結晶、５０、６７、７３
…金、５１、６９、７６…測定用端子、５２…パッド、
６２…金粒子、６４…ＳｉＯ2 膜、６５…パラジウム、
７４…樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺崎 隆一 東京都千代田区有楽町一丁目４番１号 電 気化学工業株式会社内 (72)発明者 照井 良典 東京都千代田区有楽町一丁目４番１号 電 気化学工業株式会社内
Claims (7)
- 【請求項１】 基板表面から成長された針状結晶と、 この針状結晶の表面に設けられた導電性金属と、 前記基板表面に設けられ、前記導電性金属と接続された
配線パターンと、 を具備することを特徴とする回路測定用端子。 - 【請求項２】 前記基板は高抵抗を有することを特徴と
する請求項１記載の回路の測定用端子。 - 【請求項３】 基板表面から成長された針状結晶と、 この針状結晶および前記基板の表面に設けられた絶縁膜
と、 前記針状結晶に設けられた絶縁膜の表面、および基板に
設けられた絶縁膜の表面に形成された配線としての導電
性金属と、 を具備することを特徴とする回路測定用端子。 - 【請求項４】 針状結晶と、 この針状結晶の表面に設けられた導電性金属と、 この導電性金属が設けられた針状結晶を保持する絶縁体
と、 この絶縁体に設けられ、前記導電性金属と接続された配
線パターンと、 を具備することを特徴とする回路測定用端子。 - 【請求項５】 第１の金属からなる基板の表面に基板と
絶縁された配線パターンを形成し、この配線パターンに
第１の開口部を形成する工程と、 前記基板および配線パターンの全面に絶縁膜を形成し、
この絶縁膜に前記第１の開口部より直径の大きい第２の
開口部を形成する工程と、 前記第１の開口部内に、前記基板と合金を形成するため
の第２の金属を配置する工程と、 前記基板を構成する第１の金属を含む雰囲気内におい
て、第２の金属内に第１の金属を取込み基板上に第１の
金属からなる針状結晶を形成する工程と、 この針状結晶の表面に、前記第２の開口部から露出され
た配線パターンと接続される導電性金属を設ける工程
と、 を具備することを特徴とする回路測定用端子の製造方
法。 - 【請求項６】 第１の金属からなる基板の表面に、この
基板と合金を形成するための第２の金属を配置する工程
と、 前記基板を構成する第１の金属を含む雰囲気内におい
て、第２の金属内に第１の金属を取込み基板上に第１の
金属からなる針状結晶を形成する工程と、 この針状結晶および前記基板の表面に絶縁膜を設ける工
程と、 前記針状結晶に設けられた前記絶縁膜の表面、および基
板に設けられた前記絶縁膜の表面に配線としての導電性
金属を形成する工程と、 を具備することを特徴とする回路測定用端子の製造方
法。 - 【請求項７】 第１の金属からなる基板の表面に、この
基板と合金を形成するための第２の金属を配置する工程
と、 前記基板を構成する第１の金属を含む雰囲気内におい
て、第２の金属内に第１の金属を取込み基板上に第１の
金属からなる針状結晶を形成する工程と、 この針状結晶および前記基板の表面に導電性金属を形成
する工程と、 前記基板の表面に位置する導電性金属上に、前記針状結
晶を保持するための絶縁体を形成すると、 前記基板および基板の表面に位置する導電性金属を除去
する工程と、 前記絶縁体の裏面に設けられ、前記針状結晶の表面に設
けられた導電性金属と接続される配線パターンを形成す
ると、 を具備することを特徴とする回路測定用端子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00837392A JP3550157B2 (ja) | 1992-01-21 | 1992-01-21 | 回路測定用端子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00837392A JP3550157B2 (ja) | 1992-01-21 | 1992-01-21 | 回路測定用端子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198636A true JPH05198636A (ja) | 1993-08-06 |
| JP3550157B2 JP3550157B2 (ja) | 2004-08-04 |
Family
ID=11691434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00837392A Expired - Fee Related JP3550157B2 (ja) | 1992-01-21 | 1992-01-21 | 回路測定用端子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3550157B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0733598A (ja) * | 1993-07-27 | 1995-02-03 | Denki Kagaku Kogyo Kk | 針状単結晶体の加工品及びその製法 |
| JPH0733597A (ja) * | 1993-07-27 | 1995-02-03 | Denki Kagaku Kogyo Kk | 導電性針状単結晶体及び包埋物 |
| JPH07144999A (ja) * | 1993-11-22 | 1995-06-06 | Denki Kagaku Kogyo Kk | 針状単結晶体及びその製法 |
| US5903161A (en) * | 1995-01-26 | 1999-05-11 | Denki Kagaku Kogyo Kabushiki Kaisha | Electrically conductive rod-shaped single crystal product and assembly for measuring electrical properties employing such product, as well as processes for their production |
| US6724208B2 (en) | 1999-12-21 | 2004-04-20 | Kabushiki Kaisha Toshiba | Probe pin for testing electrical characteristics of apparatus, probe card using probe pins |
| JP2005334066A (ja) * | 2004-05-24 | 2005-12-08 | Toyohashi Univ Of Technology | 刺激供給機能およびそれに基づく物理現象または化学現象の検出機能を有するマルチプローブ |
| JP2005337755A (ja) * | 2004-05-24 | 2005-12-08 | Toyohashi Univ Of Technology | マルチｐＨセンサおよびその製造方法 |
| JP2005337756A (ja) * | 2004-05-24 | 2005-12-08 | Toyohashi Univ Of Technology | マルチプローブ、これによって形成されるマルチセンサおよびマルチプローブの製造方法 |
| JP2005334067A (ja) * | 2004-05-24 | 2005-12-08 | Toyohashi Univ Of Technology | 生体試料の物理現象または化学現象を検出する機能を有するマルチセンサ |
| US7218131B2 (en) | 2004-03-19 | 2007-05-15 | Renesas Technology Corp. | Inspection probe, method for preparing the same, and method for inspecting elements |
| JP2007250996A (ja) * | 2006-03-17 | 2007-09-27 | Kyocera Corp | 配線基板、並びにその配線基板を備えた電子装置およびプローブカード |
| JP2009008413A (ja) * | 2007-06-26 | 2009-01-15 | Panasonic Electric Works Co Ltd | 電極の引き出し構造及びプローブ型構造体 |
| US7548082B2 (en) | 2003-04-15 | 2009-06-16 | Nec Corporation | Inspection probe |
| US7852101B2 (en) | 2005-09-07 | 2010-12-14 | Nec Corporation | Semiconductor device testing apparatus and power supply unit for semiconductor device testing apparatus |
| JP2021009984A (ja) * | 2019-06-28 | 2021-01-28 | 株式会社東芝 | 結晶成長方法及び半導体装置 |
-
1992
- 1992-01-21 JP JP00837392A patent/JP3550157B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0733598A (ja) * | 1993-07-27 | 1995-02-03 | Denki Kagaku Kogyo Kk | 針状単結晶体の加工品及びその製法 |
| JPH0733597A (ja) * | 1993-07-27 | 1995-02-03 | Denki Kagaku Kogyo Kk | 導電性針状単結晶体及び包埋物 |
| JPH07144999A (ja) * | 1993-11-22 | 1995-06-06 | Denki Kagaku Kogyo Kk | 針状単結晶体及びその製法 |
| US5903161A (en) * | 1995-01-26 | 1999-05-11 | Denki Kagaku Kogyo Kabushiki Kaisha | Electrically conductive rod-shaped single crystal product and assembly for measuring electrical properties employing such product, as well as processes for their production |
| US6724208B2 (en) | 1999-12-21 | 2004-04-20 | Kabushiki Kaisha Toshiba | Probe pin for testing electrical characteristics of apparatus, probe card using probe pins |
| US7032307B2 (en) | 1999-12-21 | 2006-04-25 | Kabushiki Kaisha Toshiba | Method for fabricating a probe pin for testing electrical characteristics of an apparatus |
| US7548082B2 (en) | 2003-04-15 | 2009-06-16 | Nec Corporation | Inspection probe |
| US7218131B2 (en) | 2004-03-19 | 2007-05-15 | Renesas Technology Corp. | Inspection probe, method for preparing the same, and method for inspecting elements |
| JP2005334067A (ja) * | 2004-05-24 | 2005-12-08 | Toyohashi Univ Of Technology | 生体試料の物理現象または化学現象を検出する機能を有するマルチセンサ |
| JP2005337756A (ja) * | 2004-05-24 | 2005-12-08 | Toyohashi Univ Of Technology | マルチプローブ、これによって形成されるマルチセンサおよびマルチプローブの製造方法 |
| JP2005337755A (ja) * | 2004-05-24 | 2005-12-08 | Toyohashi Univ Of Technology | マルチｐＨセンサおよびその製造方法 |
| JP2005334066A (ja) * | 2004-05-24 | 2005-12-08 | Toyohashi Univ Of Technology | 刺激供給機能およびそれに基づく物理現象または化学現象の検出機能を有するマルチプローブ |
| JP4553183B2 (ja) * | 2004-05-24 | 2010-09-29 | 国立大学法人豊橋技術科学大学 | マルチｐＨセンサおよびその製造方法 |
| US7852101B2 (en) | 2005-09-07 | 2010-12-14 | Nec Corporation | Semiconductor device testing apparatus and power supply unit for semiconductor device testing apparatus |
| JP2007250996A (ja) * | 2006-03-17 | 2007-09-27 | Kyocera Corp | 配線基板、並びにその配線基板を備えた電子装置およびプローブカード |
| JP2009008413A (ja) * | 2007-06-26 | 2009-01-15 | Panasonic Electric Works Co Ltd | 電極の引き出し構造及びプローブ型構造体 |
| JP2021009984A (ja) * | 2019-06-28 | 2021-01-28 | 株式会社東芝 | 結晶成長方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3550157B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7032307B2 (en) | Method for fabricating a probe pin for testing electrical characteristics of an apparatus | |
| US7330036B2 (en) | Engagement Probes | |
| US5849633A (en) | Electrically conductive projections and semiconductor processing method of forming same | |
| JP3550157B2 (ja) | 回路測定用端子の製造方法 | |
| US6028436A (en) | Method for forming coaxial silicon interconnects | |
| US20090121734A1 (en) | Integrated compound nano probe card and method of making same | |
| JP3222179B2 (ja) | 回路測定用端子およびその製造方法 | |
| US5843844A (en) | Probe sheet and method of manufacturing the same | |
| US5903161A (en) | Electrically conductive rod-shaped single crystal product and assembly for measuring electrical properties employing such product, as well as processes for their production | |
| KR100455499B1 (ko) | 반도체 장치를 검사하기 위한 프로브 및 그 제조 방법 | |
| JPH05215774A (ja) | 回路測定用端子およびその製造方法 | |
| JP3156874B2 (ja) | 回路測定用端子およびその製造方法 | |
| JPH02221881A (ja) | 集積回路装置試験用プローブ | |
| JP4100772B2 (ja) | 回路基板及びその製造方法 | |
| JPH11271358A (ja) | 回路基板とその製造方法、並びにプローブカード | |
| JP3456541B2 (ja) | 導電性針状単結晶体及び包埋物 | |
| JPH0733596A (ja) | 針状単結晶体複合品 | |
| JPH0733598A (ja) | 針状単結晶体の加工品及びその製法 | |
| JPH1027832A (ja) | 回路基板及びその製造方法 | |
| JPH08105915A (ja) | 導電性針状構造体及びこれを用いた組立物 | |
| JPH0961462A (ja) | 回路基板及びその製造方法 | |
| JP3599485B2 (ja) | コンタクター及びその製造方法 | |
| KR100233698B1 (ko) | 전기 전도성 막대형 단결정체, 이 단결정체를 이용한 전기적 특성 측정용 조립체 및 이들의 제조방법 | |
| JPH065669A (ja) | 半導体素子検査用配線基板とそれを用いた半導体素子検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040202 |
|
| A521 | Written amendment |
Effective date: 20040319 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090430 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110430 |
|
| LAPS | Cancellation because of no payment of annual fees |