JP2009008413A - 電極の引き出し構造及びプローブ型構造体 - Google Patents

電極の引き出し構造及びプローブ型構造体 Download PDF

Info

Publication number
JP2009008413A
JP2009008413A JP2007167330A JP2007167330A JP2009008413A JP 2009008413 A JP2009008413 A JP 2009008413A JP 2007167330 A JP2007167330 A JP 2007167330A JP 2007167330 A JP2007167330 A JP 2007167330A JP 2009008413 A JP2009008413 A JP 2009008413A
Authority
JP
Japan
Prior art keywords
conductor
glass substrate
silicon substrate
electrode lead
operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007167330A
Other languages
English (en)
Other versions
JP4775335B2 (ja
Inventor
Hidekazu Furukubo
英一 古久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2007167330A priority Critical patent/JP4775335B2/ja
Publication of JP2009008413A publication Critical patent/JP2009008413A/ja
Application granted granted Critical
Publication of JP4775335B2 publication Critical patent/JP4775335B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】導体部と動作部間の導通の信頼性を高め、微細化が可能な電極の引き出し構造を提供する。
【解決手段】導体部３ｃと動作部３ｂはシリコン基板を加工することにより一体成形されている。これにより、導体部３ｃと動作部３ｂ間の導通の信頼性を高めると同時に微細化することができる。
【選択図】図２

Description

本発明は、ＩＣやＬＳＩの良否を判定するウェハテストにおいて使用されるプローブカードに適用して好適な電極の引き出し構造に関する。
従来より、シリコン基板に形成された複数の貫通孔内に充填された導体部と、バッドを介して導体部の一方の端部に接合されたプローブとして機能する動作部とを備えるプローブカードが知られている（特許文献１参照）。
特開２００６−２２２３０９号公報
従来のプローブカードによれば、導体部と動作部が別体により形成されているために、導体部と動作部間の導通の信頼性に問題がある上にその製造プロセスが複雑になっていた。また検査対象であるＩＣやＬＳＩの微細化に伴い導体部及び動作部に対しても微細化が要求されるようになっているが、導体部及び動作部を微細化する場合、貫通孔を形成する際の貫通孔のピッチずれや位置ずれによって導体部と動作部の水平方向の位置ずれが発生しやすいために、微細化が困難であった。
本発明は、上記課題を解決するためになされたものであり、その目的は、導体部と動作部間の導通の信頼性を高め、微細化が可能な電極の引き出し構造及びプローブ型構造体を提供することにある。
本発明に係る電極の引き出し構造及びプローブ型構造体は、ガラス基板を深さ方向に貫通する導体部と、導体部の一方の端部に形成された、ガラス基板表面との間に所定間隔をあけてガラス基板の面内方向に延伸する動作部とを備え、導体部と動作部はシリコン基板を加工することにより一体成形されている。
本発明に係る電極の引き出し構造及びプローブ型構造体によれば、導体部と動作部はシリコン基板を加工することにより一体成形されているので、導体部と動作部間の導通の信頼性を高めると同時に微細化することができる。
本発明に係る電極の引き出し構造は、例えば図１に示すような基板２に複数の構造体３を備えるプローブカード用コンタクタ１に適用することができる。以下、図面を参照して、本発明の一実施形態となるプローブカード用コンタクタ１の構成及びその製造方法について説明する。
〔プローブカード用コンタクタの構成〕
本発明の一実施形態となるプローブカード用コンタクタ１は、図１に示すように、ガラス基板２と、ガラス基板２に形成された複数の構造体３とを主な構成要素として備える。各構造体３は、図２に示すように、ガラス基板２を深さ方向に貫通する導体部３ｃと、導体部３ｃの一方の端部に形成され、ガラス基板２表面との間に間隔Ｓをあけてガラス基板２の面内方向に延伸する動作部３ｂと、動作部３ａの一方の端部の上面に形成された接点３ａとを備え、接点３ａ，動作部３ｂ，及び導体部３ｃは同一のシリコン基板を加工することにより一体成形されている。また動作部３ｂの下面及び導体部３ｃの側壁部には表面拡散処理により不純物拡散層４が形成され、内部と比較して低抵抗化されている。
〔プローブカード用コンタクタの製造方法〕
上記プローブカード用コンタクタ１は、以下に示す製造方法により製造することができる。以下、図３（ａ）〜（ｆ）を参照して、上記プローブカード用コンタクタ１の製造方法について説明する。上記プローブカード用コンタクタ１を製造する際は、始めに図３（ａ）に示すようにシリコン基板３の裏面側を加工することにより複数の導体部３ｃを形成した後、図３（ｂ）に示すようにシリコン基板３の裏面側表面に不純物を拡散させることにより不純物拡散層４を形成する。不純物拡散層４を形成することにより動作部３ｂと導体部３ｃ間の抵抗値を下げることができる。なおシリコン基板３に予め不純物を注入しておくことによりシリコン基板３全体を低抵抗してもよい。
次に図３（ｃ）に示すように不純物拡散層４表面に犠牲層５を形成した後、犠牲層５表面にガラス基板材料を堆積させた後に裏面研磨処理を施すことにより、図３（ｄ）に示すように複数の導体部３ｃ間にガラス基板２を埋め込む。そして最後に、図３（ｅ）に示すようにシリコン基板２の表面側を加工することにより複数の接点３ａと動作部３ｂを形成した後、図３（ｆ）に示すようにエッチング処理により犠牲層５を除去することにより、一連の製造工程は完了する。
このようなプローブカード用コンタクタ１によれば、導体部３ｃと動作部３ｂはシリコン基板を加工することにより一体成形されているので、導体部３ｃと動作部３ｂ間の導通の信頼性を高めると同時に微細化することができる。
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。このように、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
本発明の実施形態となるプローブカード用コンタクタの構成を示す斜視図である。 図１に示す構造体の構成を示す断面図である。 図２に示す構造体の製造工程の流れを示す断面工程図である。
符号の説明
１：プローブカード用コンタクタ
２：ガラス基板
３ａ：接点
３ｂ：動作部
３ｃ：導体部
４：不純物拡散層

Claims (4)

  1. ガラス基板を深さ方向に貫通する導体部と、
    前記導体部の一方の端部に形成された、前記ガラス基板表面との間に所定間隔をあけて前記ガラス基板の面内方向に延伸する動作部とを備え、
    前記導体部と前記動作部はシリコン基板を加工することにより一体成形されている
    ことを特徴とする電極の引き出し構造。
  2. 請求項１に記載の電極の引き出し構造を複数有し、前記動作部の先端部に接点構造を備えるプローブ型構造体。
  3. 請求項１に記載の電極の引き出し構造において、ガラス基板と接する前記導体部の側壁部が表面拡散処理により内部と比較して低抵抗になっていることを特徴とする電極の引き出し構造。
  4. 請求項１に記載の電極の引き出し構造において、前記シリコン基板は不純物注入処理により低抵抗化されているシリコン基板であることを特徴とする電極の引き出し構造。
JP2007167330A 2007-06-26 2007-06-26 電極の引き出し構造及びプローブ型構造体 Expired - Fee Related JP4775335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007167330A JP4775335B2 (ja) 2007-06-26 2007-06-26 電極の引き出し構造及びプローブ型構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007167330A JP4775335B2 (ja) 2007-06-26 2007-06-26 電極の引き出し構造及びプローブ型構造体

Publications (2)

Publication Number Publication Date
JP2009008413A true JP2009008413A (ja) 2009-01-15
JP4775335B2 JP4775335B2 (ja) 2011-09-21

Family

ID=40323653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167330A Expired - Fee Related JP4775335B2 (ja) 2007-06-26 2007-06-26 電極の引き出し構造及びプローブ型構造体

Country Status (1)

Country Link
JP (1) JP4775335B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013011032A (ja) * 2011-06-29 2013-01-17 Daifuku Paper Mfg Co Ltd ガラス用合紙

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198636A (ja) * 1992-01-21 1993-08-06 Toshiba Corp 回路測定用端子およびその製造方法
JPH11337581A (ja) * 1999-04-27 1999-12-10 Nec Corp プロ―ブカ―ド
JP2003273178A (ja) * 2002-01-29 2003-09-26 Hewlett Packard Co <Hp> 相互接続構造
JP2004317162A (ja) * 2003-04-11 2004-11-11 Masaki Esashi プローブカード、プローブピン及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198636A (ja) * 1992-01-21 1993-08-06 Toshiba Corp 回路測定用端子およびその製造方法
JPH11337581A (ja) * 1999-04-27 1999-12-10 Nec Corp プロ―ブカ―ド
JP2003273178A (ja) * 2002-01-29 2003-09-26 Hewlett Packard Co <Hp> 相互接続構造
JP2004317162A (ja) * 2003-04-11 2004-11-11 Masaki Esashi プローブカード、プローブピン及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013011032A (ja) * 2011-06-29 2013-01-17 Daifuku Paper Mfg Co Ltd ガラス用合紙

Also Published As

Publication number Publication date
JP4775335B2 (ja) 2011-09-21

Similar Documents

Publication Publication Date Title
TWI379080B (ja)
TWI394221B (zh) 具有測試銲墊之矽晶圓及其測試方法
JP2005093486A (ja) 半導体装置の製造方法及び半導体装置
CN103839910B (zh) 包括芯片载体的半导体器件组件、半导体晶片和制造半导体器件的方法
JP2006269860A (ja) 貫通導電体およびその製造方法
JP2010103467A (ja) 半導体パッケージ及びその製造方法
JP4069028B2 (ja) 貫通電極付き基板、その製造方法及び電子デバイス
JP4897318B2 (ja) ピエゾ抵抗素子及びその製造方法
JP4775335B2 (ja) 電極の引き出し構造及びプローブ型構造体
US20080297183A1 (en) Probe card having columnar base portion and method of producing the same
JP2008130913A (ja) 半導体装置およびその製造方法
US10685912B2 (en) Integrated circuit comprising an antifuse structure and method of realizing
TW201804545A (zh) 導電墊形成方法
JP2008109106A (ja) 配線基板、電子部品およびその製造方法
JP4300795B2 (ja) 半導体装置及びその検査方法
KR100664797B1 (ko) 반도체 소자의 게이트 산화막 결함 검사 방법
US11133275B2 (en) Method for improving wire bonding strength of an image sensor
JP2011138825A (ja) 半導体デバイスの製造方法
JP2009115659A (ja) プローブカード
CN108172526A (zh) 一种检测多晶硅是否出现短路的检测方法
JP2008059831A (ja) 接触子
CN109642840B (zh) 压力传感器模块
JP2008060094A (ja) 半導体装置およびその製造方法
JP6272431B2 (ja) 半導体装置およびその製造方法
TWI271812B (en) Method for fabricating a probing pad of an integrated circuit chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

R150 Certificate of patent or registration of utility model

Ref document number: 4775335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees