JP2003273178A - 相互接続構造 - Google Patents

相互接続構造

Info

Publication number
JP2003273178A
JP2003273178A JP2003010591A JP2003010591A JP2003273178A JP 2003273178 A JP2003273178 A JP 2003273178A JP 2003010591 A JP2003010591 A JP 2003010591A JP 2003010591 A JP2003010591 A JP 2003010591A JP 2003273178 A JP2003273178 A JP 2003273178A
Authority
JP
Japan
Prior art keywords
interconnect
test
substrate
interconnect structure
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003010591A
Other languages
English (en)
Other versions
JP3676344B2 (ja
Inventor
John Liebeskind
ジョン・ライベスカインド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2003273178A publication Critical patent/JP2003273178A/ja
Application granted granted Critical
Publication of JP3676344B2 publication Critical patent/JP3676344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Wire Bonding (AREA)
  • Detection And Correction Of Errors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】密度および場所的許容度を高めるのを容易にす
る相互接続構造を提供する。 【解決手段】相互接続構造は、基板（１０２）と、該基
板（１０２）上に形成された相互接続デバイス（１０
４）と、該基板（１０２）上に形成されたテストデバイ
ス（１０６）と、を備える。一実施例によると、基板に
よって、第１の側部および第２の側部が画定される。相
互接続デバイスは、第１の側部上に形成される。相互接
続構造は、さらに、相互接続デバイスに接続された導電
体であって、第１の側部から第２の側部に延びている導
電体（１２８）を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、相互接続構造に関
し、より具体的には、例えばテスト機器と共に用いるこ
とができる相互接続構造に関する。
【０００２】
【従来の技術】相互接続構造は、２つのデバイスを互い
に電気的に接続するため、多種多様な用途において用い
られている。本発明は、いかなる特定の用途にも制限さ
れるものではないが、相互接続構造の用途の１つは、製
作プロセス中および製作プロセス後の両方において、半
導体コンポーネントを含むウェーハに対して実施される
テスト手順に関連する。このテストでは、テスト中に半
導体コンポーネントとの間で信号のやりとりができるよ
うに、半導体コンポーネントの接点と一時的な電気的接
触が必要とされる。従来のテスト機器には、一般に、こ
の目的のために一連のピン接点が含まれている。ピン接
点は、機械加工およびアセンブリ・プロセスを使用して
製造される相互接続構造（「プローブ・カード」と呼ば
れる場合もある）の一部である。ウェーハによっては、
該コンポーネントが適正に動作しているか否かを判定す
るために検知することができる信号を放出する電子エミ
ッタのようなコンポーネントを備えるものもある。ま
た、ウェーハによっては、光のような所定の刺激を特定
のコンポーネントに供給するプローブを用いてテストさ
れるものもある。その場合、例えば電気信号または光信
号のような刺激に対する応答を測定して、該コンポーネ
ントが適正に機能しているか否かが判定される。
【０００３】
【発明が解決しようとする課題】半導体コンポーネント
がだんだん小さくなるにつれて、半導体コンポーネント
の接点の密度および数が、当然ながら増すこととなっ
た。これに関して発明者の判断するところによれば、半
導体コンポーネントの接点の密度が増え続けると、従来
の相互接続構造およびこうした相互接続構造を製造する
方法を改善する必要が出てくる。例えば、半導体コンポ
ーネントの接点の密度が高くなるにつれて、半導体コン
ポーネントの面内および面外の両方における場所的許容
度が小さくなったので、従来のピン接点を製造すること
は困難であり、労働集約的であり、またコストのかかる
ものとなる。さらに、コンポーネントの接点数が増す
と、結果として、ピン接点数がそれに対応して増加し、
そのため、製造コストがさらに上昇する。さらに、これ
に関して発明者の判断するところによれば、ウェーハ・
コンポーネントからの放出を検知する従来の方法では、
ウェーハのダイシングを終えて個々のチップに対して追
加の製造ステップ（パッケージングのような）を行った
後でテストを実施することになり、これは、ウェーハ・
コンポーネントに欠陥のあることが最終的に明らかにさ
れる場合には該追加の製造ステップが無駄になるので、
効率が悪い可能性がある。
【０００４】
【課題を解決するための手段】本発明の一つの実施態様
に従う相互接続構造は、基板と、該基板上に形成された
相互接続デバイスと、該基板上に形成されたテストデバ
イスを含む。この相互接続構造によれば、従来の相互接
続構造に対していくつかの利点が得られる。例えば、本
発明の相互接続構造は、フォトリソグラフィ・プロセス
のようなプロセスで製造することができ、密度および場
所的許容度を高めるのを容易にし、限界費用を低減す
る。本発明によれば、例えば、ダイシング前といった、
製造プロセスの早めの段階でウェーハ・コンポーネント
からの放出をテストすることも可能になり、これによっ
て、欠陥のあるチップに対して追加の製造ステップ（パ
ッケージングのような）を実施することに関連した効率
の悪さが解消される。
【０００５】
【発明の実施の形態】以下は、本発明の最良の実施形態
に関する詳細な説明である。この説明は、制限的な意味
にとるべきではなく、ただ単に、本発明の一般原理を例
示する目的でなされるものである。さらに、半導体コン
ポーネントのテスト機器に関する特定の細部といった、
様々な内部動作コンポーネントに関する詳細な説明は、
簡略化のため省略されている点に留意されたい。また、
例示的な実施形態は、半導体コンポーネントのテスト機
器に関連して解説されるが、本発明は、何らかの特定の
装置に用いられる相互接続構造に制限されるものではな
い。
【０００６】本発明の相互接続デバイスを含む機器を用
いてテストすることができる半導体基板の特定の例の１
つが、図１の（ａ）および（ｂ）に例示される半導体基
板１０である。半導体基板１０（すなわち「テスト基
板」）は、半導体ウェーハ１２と、該ウェーハ上に形成
された複数の同じダイス（dice）１４から構成されてい
る。各ダイス１４には、所定のパターンをなすように配
置された、パッドのような複数のコンポーネント接点１
６が設けられている。図の例の場合、このパターンは、
４列の接点１６から構成されている。各ダイス１４に
は、また、複数のテスト可能デバイス１８も含まれてお
り、該テスト可能デバイスには、その放出が検知されや
すいデバイス（本明細書では「被検知デバイス」と呼ば
れる）、および／または、プローブ（probe）されやす
いデバイス（本明細書では「被プローブデバイス」と呼
ばれる）が含まれる。被検知デバイスには、例えば、Ａ
ＲＳ(atomic resolution storage)および電界放出ディ
スプレイ（field emission device(ＦＥＤ) display）
に用いられるような電子ビームを放出するデバイス、発
光ダイオード（ＬＥＤ）のような光を放出するデバイ
ス、および磁界を生成するデバイスが含まれる。被プロ
ーブデバイスには、例えば、デジタル・マイクロ・ミラ
ーおよび他の光学スイッチ、マイクロ電子機械システム
（ＭＥＭＳ）のモータおよび可動ビームが含まれる。示
される例の場合、テスト可能デバイス１８は、２つの列
から構成される所定のパターンをなすように配置され、
それぞれが、接点１６の対をなす列と列の間に位置して
いる。留意すべきは、基板１０に関するこの特定の詳細
は、本発明の実施形態を特定の用途に合わせて構成する
ことができる方法の例証に役立つ程度に示されたもので
しかなく、基板１０は、こうした用途の単なる一例にす
ぎないという点である。
【０００７】例えば、図２の（ａ）および（ｂ）に示さ
れるように、本発明の一実施態様に従う相互接続構造１
００には、複数の相互接続デバイス１０４およびテスト
デバイス１０６を装着するベース構造１０２が含まれて
おり、該ベース構造１０２は、シリコン・ウェーハ、ガ
ラス・ウェーハ、石英ウェーハ、ガリウム砒素ウェー
ハ、または、他の半導体材料または絶縁材料、あるい
は、任意の他の所望の材料から形成されるウェーハの形
態が好ましい。図１の（ａ）および（ｂ）に示されるよ
うな複数のダイス１４に配置された半導体コンポーネン
トをテストするように構成されたこの例示的な実施形態
では、相互接続デバイス１０４およびテストデバイス１
０６は、サブ・アレイ１０８に配置されており、該サブ
・アレイ１０８のそれぞれは、ダイスのそれぞれに対応
している。例示的な実施形態における各サブ・アレイ１
０８には、ダイス１４上の接点１６の位置に対応するよ
うに配置された、４つの列１１０をなす相互接続デバイ
ス１０４が含まれている。サブ・アレイ１０８には、ま
た、２つの列１１２をなすテストデバイス１０６も含ま
れている。このように構成されることにより、接点１６
のそれぞれは、対応する相互接続デバイス１０４に係合
されることができ、テスト可能デバイス１８のそれぞれ
は、テスト手順中、対応するテストデバイス１０６に位
置合わせされる（すなわち、アライメントされる）こと
ができる。
【０００８】当然ながら、他の実施例では、また他の用
途上の必要に応じて、一般には相互接続構造１００の構
成は様々に変化する。とりわけ、相互接続デバイス１０
４およびテストデバイス１０６のタイプ、数、サイズ、
間隔、および構成が様々に変化する。相互接続構造１０
０、相互接続デバイス１０４およびテストデバイス１０
６の構成に影響する要因には、テストされるデバイス
（例えば、半導体基板１０）の構成、およびテスト・プ
ロトコルが含まれる。
【０００９】そのように制限されるわけではないが、相
互接続デバイスは、テスト手順中における確実な接触を
容易にするため、弾性で、Ｚ方向に可動であることが好
ましい。図３および図４を参照すると、典型的な相互接
続デバイス１０４は、接触パッド１１６を支持するたわ
み性ビーム構造１１４を含む。たわみ性ビーム構造１１
４は、主ビーム部分１１８、中間ビーム部分１２０、お
よび、ベース構造１０２に取り付けられたベースビーム
部分１２２から構成されている。主ビーム部分１１８と
ベース構造１０２の間には、ビーム構造１１４のたわみ
を可能にする空間１２４が画定されている。こうしたた
わみは、接触パッド１１６とテスト基板上の対応する接
点１６間における力を増すので、有利である。力の量
は、ビーム構造１１４の幾何学特性（すなわち、長さ、
幅、および厚さ）、ビーム構造の形成に用いられる材料
の特性（主として材料の弾力性および応力）、およびビ
ームのたわみ量の関数である。
【００１０】接触パッド１１６から、相互接続構造１０
０のテスト機器が接続される部分へと信号を伝達するデ
バイスも、設けなければならない。こうした導体を設け
る方法の１つは、単純に、導電性材料からビーム構造１
１４を形成することである。しかしながら、好ましい実
施形態では、誘電体ビーム材料が、その機械的特性のた
め、用いられる。従って、典型的な相互接続デバイス１
０４のそれぞれには、接触パッド１１６から導電体１２
８まで延びる導電体１２６が含まれており、導電体１２
８自体は、ベース構造１０２の上部表面１３０（図４に
示される向きでの上部表面）から底部表面１３２まで延
びている。導電体１２８の底部表面は、半導体コンポー
ネントのテスト機器に接続されることができる。
【００１１】図３をさらに詳細に参照すると、導電体１
２８は、関連する相互接続デバイス１０４とは異なるよ
うに互いに配置されることができる。特に、相互接続デ
バイスよりも長い距離間隔をあけて互いに配置すること
ができる。この配置によって、ポゴピン（pogo pin）の
ような従来の電気機械式のコネクタを用いて、導電体１
２８の底部表面側と、例えばテスト機器との接続が容易
に行えるようになる。このように、ピッチを小さくして
高密度に配置された接触パッド１１６と、ピッチの大き
いテスト機器コネクタとを接続することができる。
【００１２】特定のタイプのテストデバイスに制限する
わけではないが、典型的な相互接続構造１００における
テストデバイス１０６は、総電流(total current)とい
った電子ビーム特性を測定する電子コレクタ（electron
collector）である。例えば、図３および図４に示され
るように、典型的なテストデバイス１０６には、隆起し
たプラットフォーム１３４、および、導電性材料から形
成されたコレクタ１３６が含まれている。導体１３８に
よって、コレクタ１３６が、やはり基板１０２上に形成
された多重化回路および増幅回路（後述する）のような
回路要素に接続される。多重化回路によって、相互接続
構造１００とテスト機器（すなわち「システム」）との
間の接続が単純化されて接続数が減少し、同時に、オン
・ボード増幅回路によって、Ｓ／Ｎ比が、増幅回路が基
板１０２上に形成されない場合に得られるＳ／Ｎ比より
も良くなる。総電流に加え、テストデバイス１０６を使
用して、電子の散乱（コレクタ表面のバイアスの関数と
して電流を測定することによって）、電子ビームのスポ
ット・サイズ（コレクタ表面をスポットより小さいセグ
メントに分割することによって）、および、電流分布と
径(diameter)（各セグメントのサイズおよび位置に加
え、各セグメントに対する電流の関数として）を測定す
ることができる。留意すべきは、用途上の必要に応じ
て、相互接続構造における電子検出器と共に、他のタイ
プのテストデバイス（本明細書に開示のテストデバイス
を含む）を使用することもできるという点である。
【００１３】単独で、または他のタイプのテストデバイ
スと組み合わせて、本発明の実施形態に組み込むことが
できる他のタイプのテストデバイスは、光検出器であ
る。例えば、シリコンベースの光起電性技術およびフォ
トダイオード技術のような技術を使用して、基板上のＬ
ＥＤのような光源から放出される可視光および近可視光
（赤外線と紫外線の両方）の量を測定することができ
る。テストデバイスの具体的なタイプは、当然ながら、
検知されている光源によって決まる。相互接続構造１０
０を、ほぼ正確なアライメントがとれるように（例え
ば、１ミクロン未満の正確さで）配置することができる
ので、光検出器アレイを使用して、空間的に画定される
測定を行うことができる。帯域フィルタを形成する誘電
体オプティカルコーティング（dielectric optical coa
ting）を使用して、光源のスペクトル分布を測定するこ
ともできる。
【００１４】単独で、または他のタイプのテストデバイ
スと組み合わせて、本発明の実施形態に組み込むことが
できる他のタイプのテストデバイスは、ホール効果セン
サのような磁界検出器である。
【００１５】本発明に従う相互接続構造に組み込むこと
ができるさらなる他のタイプのデバイスは、特定のコン
ポーネントに、光のような所定の刺激を供給するプロー
ブである。この場合、例えば電気信号または光信号のよ
うな刺激に対する応答を測定して、コンポーネントが適
正に機能しているか否かが判定される。こうしたプロー
ブには、例えば、ベース構造１０２上に形成されるＬＥ
Ｄおよびレーザ・ダイオードを含むことができる。
【００１６】図５〜図９には、本発明に従う相互接続構
造の典型的な製造プロセスが例示されている。このプロ
セスでは、湿式および乾式の堆積およびエッチングプロ
セス、およびリフトオフプロセスを含む、ＭＥＭＳおよ
びフォトリソグラフィ製作技術を利用して、ウェーハ上
に相互接続構造が形成される。さらに、それぞれのプロ
セス・ステップの説明では、単一の相互接続デバイスお
よびテストデバイスに言及しているが、この方法を使用
して、図２の（ａ）および（ｂ）に示されるような所定
のパターンをなすように、複数の相互接続デバイスおよ
びテストデバイスを同時に形成することもできる。さら
に、このプロセスを使用して、さまざまな異なる相互接
続デバイスおよび／またはテストデバイスを含む相互接
続構造を形成することもできる。
【００１７】一例として、この典型的なプロセスを使用
して、図２〜図４に示される相互接続デバイス１０４お
よびテストデバイス１０６を含む相互接続構造１００を
製作する。該典型的なプロセスの最初の部分では、導電
体１２８が形成されるが、これは、熱酸化物シリコン・
ウェーハのようなウェーハ１４２に穴１４０を形成する
ことから始まる（図５の（ａ）および（ｂ））。適切な
穴の形成方法は、Bosch（ボッシュ）プロセスのような
ディープ反応性イオン・エッチング・プロセス(deep re
active ion etch process)である。次に、穴１４０の表
面は、例えば、表面に酸化物層１４４を成長させること
によって（図示のように）、または表面に誘電体層を堆
積させることによって、パッシベーションされる（pass
ivated）（図５の（ｃ））。次に、銅層で被われたクロ
ム層のような導電性シード層１４６が、ウェーハ１４２
の上部表面（図５から図９に示されるような向きでの上
部表面）および酸化物層１４４の表面に堆積される（図
５の（ｄ））。次に、酸化物層１４４および導電性シー
ド層が形成された後も残存している穴１４０の部分より
もわずかに大きい穴１５０を備えるフォトレジスト・パ
ターン１４８が、導電性シード層１４６上に形成される
（図６の（ａ））。銅、金、または、パラジウムのよう
な電気メッキ材料１５２を使用して、穴１４０が充填さ
れる（図６の（ｂ））。電気メッキ材料１５２は、導電
性シード層１４６と一体化し、導体１２８を形成する。
最後に、フォトレジスト層１４８が取り除かれ、ウェー
ハ１４２の上部表面と底部表面が、もとのウェーハ材料
（例えば、シリコン）に対してフラットになるまで研磨
される（図６の（ｃ））。テストデバイス１０６に関連
付けられる回路要素のための追加の導体１２８（図示せ
ず）も形成されるという点に留意されたい。当然なが
ら、ウェーハを貫通する相互接続を形成するのに適した
他の方法を使用してもよい。
【００１８】このプロセスの次の部分は、アナログおよ
びＣＭＯＳマルチプレクサおよび増幅回路や、アナログ
−デジタルコンバータおよび信号コンパレータといった
機能レベルの高い回路といった、テストデバイスに関連
付けられる回路要素（図１１の参照番号１２９）の形成
である。このような回路要素を、フォトリソグラフィま
たは他の適切な方法によって形成することができる。上
述のように、該回路要素は、例えばテスト・システムと
の接続のため、ウェーハ１４２の底部側まで延びる導電
体１２８に接続されることができる。
【００１９】次に、ウェーハ１４２の両側に（および、
前述のテストデバイス回路要素の上に）、窒化珪素層の
ようなパッシベーション層１５４ａおよび１５４ｂを堆
積させて、ウェーハおよび回路要素を保護する。導体１
２８上のパッシベーション層１５４ａおよび１５４ｂの
領域と、テストデバイス回路要素およびテストデバイス
１０６の間の接点部分上のパッシベーション層１５４ａ
および１５４ｂの領域とが、エッチングによって取り除
かれる（図７の（ａ））。次に、ＴＥＯＳ（tetraethyl
orthosilane）層を堆積してエッチングすることによっ
て、テストデバイス１０６のプラットフォーム１３４を
形成する（図７の（ｂ））。次に、図示されるように、
パッシベーション層１５４ａの上に、ＢＰＳＧ（boroph
osphosilicate glass）または他の適切な材料の層のよ
うな犠牲層（sacrificial layer）１５６を堆積し、エ
ッチングする（図７の（ｃ））。次に、ビーム材料の層
を堆積してエッチングし、ビーム構造１１４を形成する
（図８の（ａ））。適切なビーム材料には、ポリシリコ
ンおよび他の適切な金属が含まれる。
【００２０】この典型的なプロセスの次の部分は、導体
１２６、コレクタ１３６、および導体１３８の形成であ
る。これは、少なくともビーム構造１１４、導体１２
８、プラットフォーム１３４、パッシベーション層１５
４ａ、および犠牲層１５６の上に、アルミニウム、チタ
ン、パラジウム、および窒化チタンのような導電性材料
の層を堆積させることによって達成することができる。
次に、導電層を適宜エッチングすることによって、導体
１２６、コレクタ１３６、および導体１３８を形成する
（図８の（ｂ））。このステップによって、上述のよう
に、電子コレクタである典型的なテストデバイス１０６
の形成を完了する。
【００２１】次に、意図する用途に従って、金、アルミ
ニウム、チタン、スズ、モリブデン、タングステン、ま
たは窒化チタンのような導電性材料の層を堆積してエッ
チングすることによって、接触パッド１１６を、ビーム
構造１１４の自由端近くに形成する（図８の（ｃ））。
金が、その耐酸化性のために好ましい。犠牲層１５６の
残りの部分をエッチングにより除去することによって、
主ビーム部分１１８とベース構造１０２の間に空間１２
４を形成し、これによって、ビーム構造１１４のたわみ
を可能にする（図９）。こうして、相互接続デバイス１
０４の形成が完了する。
【００２２】図１０には、他の好ましい実施態様に従う
相互接続デバイス１０４’が例示されている。相互接続
デバイス１０４’は、相互接続デバイス１０４とほぼ同
様である。同様の参照番号は、同様の構造要素が表すの
に用いられており、上述の典型的な方法を用いて、この
相互接続デバイスの大部分を形成することができる。し
かしならが、この例の場合、ビーム構造１１４’は、接
触パッド１１６とテスト基板との間の接点力（contact
force）の量を増すために、図示のようにプレストレス
（pre-stress）が加えられる。ビーム構造１１４’は、
例えば、完了時にビーム構造に圧縮応力がかかったまま
にしておく薄膜堆積プロセスを用いてビーム材料の多層
（単一層ではない）を形成することによって、製作する
ことができる。
【００２３】図１１を参照すると、本発明の好ましい実
施形態に従う典型的なテスト・システム２００には、半
導体基板１０と相互接続構造１００とのアライメントを
とるチャック２０２と、相互接続構造を支持するテスト
・ヘッド２０４と、テスト回路要素２０８、プロセッサ
２１０、およびオペレータ・インターフェース２１２を
含む制御システム２０６と、を備えるウェーハ取り扱い
システムが含まれている。ウェーハ取り扱いシステム
は、チャック２０２をＸ、Ｙ、および／またはＺ方向に
移動させて、相互接続デバイス１０４を半導体基板１０
上のコンポーネント接点１６に接触させ、テストデバイ
ス１０６とテスト可能デバイス１８とのアライメントが
とれるようにする。テストデバイス１０６は、回路要素
１２９を介して、導体１２８とインターフェースをと
る。テスト回路要素２０８は、相互接続構造１００によ
って、テスト・プロセスに関連した信号の送受信を行
う。そのため、インターフェース・ボード２１４によっ
て、導体１２８と制御システム２０６が接続される。
【００２４】本発明の説明は、上記の好ましい実施態様
に関連して行われたが、当業者には、上述の好ましい実
施態様に対するさまざまな修正および／または追加がす
ぐに明らかになるであろう。本発明の範囲は、こうした
すべての修正および／または追加にまで及ぶものとす
る。
【図面の簡単な説明】
【図１】（ａ）典型的な半導体基板の平面図、および
（ｂ）（ａ）に示される半導体基板の部分平面図。
【図２】本発明の好ましい実施態様に従う相互接続デバ
イスおよびテストデバイスのアレイを含む相互接続構造
の平面図、および（ｂ）（ａ）に示される相互接続構造
における相互接続デバイスおよびテストデバイスのサブ
・アレイの平面図。
【図３】図２の（ｂ）に示される相互接続デバイスおよ
びテストデバイスのサブ・アレイの一部に関する部分平
面図。
【図４】本発明の好ましい実施態様に従う相互接続デバ
イスおよびテストデバイスの側面図。
【図５】本発明の好ましい実施態様に従う相互接続構造
製造プロセスのそれぞれのステップを示した部分的な側
部断面図。
【図６】本発明の好ましい実施態様に従う相互接続構造
製造プロセスのそれぞれのステップを示した部分的な側
部断面図。
【図７】本発明の好ましい実施態様に従う相互接続構造
製造プロセスのそれぞれのステップを示した部分的な側
部断面図。
【図８】本発明の好ましい実施態様に従う相互接続構造
製造プロセスのそれぞれのステップを示した部分的な側
部断面図。
【図９】本発明の好ましい実施態様に従う相互接続構造
製造プロセスのそれぞれのステップを示した部分的な側
部断面図。
【図１０】本発明の好ましい実施態様に従う相互接続構
造部分の側面図。
【図１１】本発明の好ましい実施態様に従うテスト・シ
ステムの概略図。
【符号の説明】
１０２ 基板 １０４ 相互接続デバイス １０６ テストデバイス １１４ たわみ性ビーム構造 １１６ 接点 １２８ 導電体 １２９ 回路要素 １３６ 電子コレクタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G132 AK01 AK07 4M106 AA01 AA02 BA01 DD09

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】基板（１０２）と、 前記基板（１０２）上に形成された相互接続デバイス
    （１０４）と、 前記基板（１０２）上に形成されたテストデバイス（１
    ０６）と、 を備える相互接続構造。
  2. 【請求項２】前記基板（１０２）が、半導体材料と絶縁
    材料の少なくとも一方から形成されるウェーハを含む、
    請求項１に記載の相互接続構造。
  3. 【請求項３】前記基板（１０２）によって、第１の側部
    および第２の側部が画定され、 前記相互接続デバイス（１０４）が前記第１の側部上に
    形成され、 前記相互接続構造は、さらに、 該相互接続デバイス（１０４）に接続された導電体（１
    ２８）であって、前記第１の側部から前記第２の側部に
    延びている導電体を備える、請求項１に記載の相互接続
    構造。
  4. 【請求項４】前記相互接続デバイス（１０４）は、複数
    の相互接続デバイスを含む、請求項１に記載の相互接続
    構造。
  5. 【請求項５】前記相互接続デバイス（１０４）は、 固定端および自由端を含むたわみ性ビーム構造（１１
    ４）と、 前記たわみ性ビーム構造（１１４）の前記自由端に関連
    付けられた接点（１１６）と、 を備える、請求項１に記載の相互接続構造。
  6. 【請求項６】前記テストデバイス（１０６）は、複数の
    テストデバイスを含む、請求項１に記載の相互接続構
    造。
  7. 【請求項７】前記テストデバイス（１０６）は、電子コ
    レクタ（１３６）を備える、請求項１に記載の相互接続
    構造。
  8. 【請求項８】前記基板（１０２）上に形成された回路で
    あって、前記テストデバイス（１０６）に操作上接続さ
    れる回路要素（１２９）を備える、請求項１に記載の相
    互接続構造。
JP2003010591A 2002-01-29 2003-01-20 相互接続構造 Expired - Fee Related JP3676344B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/060,880 US6756244B2 (en) 2002-01-29 2002-01-29 Interconnect structure
US10/060,880 2002-01-29

Publications (2)

Publication Number Publication Date
JP2003273178A true JP2003273178A (ja) 2003-09-26
JP3676344B2 JP3676344B2 (ja) 2005-07-27

Family

ID=22032318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003010591A Expired - Fee Related JP3676344B2 (ja) 2002-01-29 2003-01-20 相互接続構造

Country Status (4)

Country Link
US (2) US6756244B2 (ja)
EP (1) EP1333493A3 (ja)
JP (1) JP3676344B2 (ja)
TW (1) TWI258829B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009008413A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 電極の引き出し構造及びプローブ型構造体
KR100962602B1 (ko) 2007-05-09 2010-06-11 엠피아이 코포레이션 전기적 접촉장치 및 그 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7159397B1 (en) * 2005-06-07 2007-01-09 Sandia Corporation Tensile-stressed microelectromechanical apparatus and tiltable micromirrors formed therefrom
US20080018350A1 (en) * 2006-07-21 2008-01-24 Clinton Chao Test probe for integrated circuits with ultra-fine pitch terminals
TWI340427B (en) * 2007-02-06 2011-04-11 Touch Micro System Tech Method of fabricating micro mechanical moving member and metal interconnects thereof
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
US7898074B2 (en) * 2008-12-12 2011-03-01 Helmut Eckhardt Electronic devices including flexible electrical circuits and related methods
CN112992849B (zh) * 2021-02-05 2022-06-03 长鑫存储技术有限公司 封装基板及具有其的半导体结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6231136A (ja) * 1985-08-02 1987-02-10 Matsushita Electric Ind Co Ltd 光半導体素子の評価装置
JPH03214750A (ja) * 1990-01-19 1991-09-19 Nec Corp 半導体素子測定装置
JPH07201945A (ja) * 1993-12-28 1995-08-04 Ricoh Co Ltd 半導体検査装置
JPH08287831A (ja) * 1995-02-14 1996-11-01 Nec Corp 電界放射冷陰極の検査方法および検査装置
JPH10107101A (ja) * 1996-09-30 1998-04-24 Yamaha Corp Ｉｃテスタ用プローブカード
JP2001091539A (ja) * 1999-08-03 2001-04-06 Advantest Corp マイクロファブリケーションで形成するコンタクトストラクチャ
JP2001284421A (ja) * 2000-01-20 2001-10-12 Advantest Corp コンタクトストラクチャ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343877A (en) * 1981-01-02 1982-08-10 Amdahl Corporation System for design and production of integrated circuit photomasks and integrated circuit devices
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
EP0494782B1 (en) * 1991-01-11 1997-04-23 Texas Instruments Incorporated Wafer burn-in and test system and method of making the same
US5166605A (en) * 1991-08-02 1992-11-24 General Electric Company Controlled impedance test fixture for planar electronic device
US5391909A (en) * 1992-10-13 1995-02-21 Hughes Aircraft Company Detection of electron-beam scanning of a substrate
KR100304324B1 (ko) * 1994-10-13 2001-11-22 김용규 사이클로스포린a의제조방법
US5751262A (en) * 1995-01-24 1998-05-12 Micron Display Technology, Inc. Method and apparatus for testing emissive cathodes
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
US5627101A (en) * 1995-12-04 1997-05-06 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures
JP2908747B2 (ja) * 1996-01-10 1999-06-21 三菱電機株式会社 Ｉｃソケット
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
US5828226A (en) * 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
US5899703A (en) * 1997-03-28 1999-05-04 International Business Machines Corporation Method for chip testing
US6147506A (en) 1997-04-29 2000-11-14 International Business Machines Corporation Wafer test fixture using a biasing bladder and methodology
US5807763A (en) * 1997-05-05 1998-09-15 International Business Machines Corporation Electric field test of integrated circuit component
US6329829B1 (en) 1997-08-22 2001-12-11 Micron Technology, Inc. Interconnect and system for making temporary electrical connections to semiconductor components
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
GB2332775A (en) * 1997-12-23 1999-06-30 Lsi Logic Corp Testing optical/electronic integrated circuits
US6078186A (en) 1997-12-31 2000-06-20 Micron Technology, Inc. Force applying probe card and test system for semiconductor wafers
US6246245B1 (en) 1998-02-23 2001-06-12 Micron Technology, Inc. Probe card, test method and test system for semiconductor wafers
US6491968B1 (en) * 1998-12-02 2002-12-10 Formfactor, Inc. Methods for making spring interconnect structures
US6672875B1 (en) * 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
US6242935B1 (en) * 1999-01-21 2001-06-05 Micron Technology, Inc. Interconnect for testing semiconductor components and method of fabrication
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
EP1200843A1 (en) * 1999-07-28 2002-05-02 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6405429B1 (en) * 1999-08-26 2002-06-18 Honeywell Inc. Microbeam assembly and associated method for integrated circuit interconnection to substrates
JP2001338953A (ja) * 2000-05-29 2001-12-07 Mitsubishi Electric Corp 半導体試験装置、半導体試験方法および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6231136A (ja) * 1985-08-02 1987-02-10 Matsushita Electric Ind Co Ltd 光半導体素子の評価装置
JPH03214750A (ja) * 1990-01-19 1991-09-19 Nec Corp 半導体素子測定装置
JPH07201945A (ja) * 1993-12-28 1995-08-04 Ricoh Co Ltd 半導体検査装置
JPH08287831A (ja) * 1995-02-14 1996-11-01 Nec Corp 電界放射冷陰極の検査方法および検査装置
JPH10107101A (ja) * 1996-09-30 1998-04-24 Yamaha Corp Ｉｃテスタ用プローブカード
JP2001091539A (ja) * 1999-08-03 2001-04-06 Advantest Corp マイクロファブリケーションで形成するコンタクトストラクチャ
JP2001284421A (ja) * 2000-01-20 2001-10-12 Advantest Corp コンタクトストラクチャ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962602B1 (ko) 2007-05-09 2010-06-11 엠피아이 코포레이션 전기적 접촉장치 및 그 제조방법
JP2009008413A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 電極の引き出し構造及びプローブ型構造体

Also Published As

Publication number Publication date
US7294914B2 (en) 2007-11-13
US20040201016A1 (en) 2004-10-14
TWI258829B (en) 2006-07-21
EP1333493A2 (en) 2003-08-06
EP1333493A3 (en) 2006-03-08
JP3676344B2 (ja) 2005-07-27
TW200302532A (en) 2003-08-01
US6756244B2 (en) 2004-06-29
US20030143762A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
US6469537B1 (en) System for testing semiconductor wafers having interconnect with pressure sensing mechanism
US7084650B2 (en) Apparatus and method for limiting over travel in a probe card assembly
US6275052B1 (en) Probe card and testing method for semiconductor wafers
US6798224B1 (en) Method for testing semiconductor wafers
US6620633B2 (en) Method for testing bumped semiconductor components
TWI526691B (zh) 含有具實心和空心部段的懸臂樑之探針
KR101293348B1 (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
US6218848B1 (en) Semiconductor probe card having resistance measuring circuitry and method of fabrication
JP2710544B2 (ja) プローブ構造、プローブ構造の形成方法
US7332921B2 (en) Probe card and method for constructing same
JP3676344B2 (ja) 相互接続構造
KR20060058153A (ko) 깊게 파진 트렌치를 구비하는 프로브 카드 및 그 제조방법
US20070259456A1 (en) Extended Probe Tips
US8115504B2 (en) Microspring array having reduced pitch contact elements
JP2005156365A (ja) 電気特性測定用プローブ及びその製造方法
KR100980002B1 (ko) 프로브 구조물 및 그 제조방법
EP2770332A1 (en) Contact probe

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees