JPH0733598A - 針状単結晶体の加工品及びその製法 - Google Patents
針状単結晶体の加工品及びその製法Info
- Publication number
- JPH0733598A JPH0733598A JP5185050A JP18505093A JPH0733598A JP H0733598 A JPH0733598 A JP H0733598A JP 5185050 A JP5185050 A JP 5185050A JP 18505093 A JP18505093 A JP 18505093A JP H0733598 A JPH0733598 A JP H0733598A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- needle
- shaped single
- crystal body
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Conductive Materials (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【目的】 ＶＬＳ成長法にて形成された針状単結晶体の
先端合金部を除去して、座屈荷重が大きく、高さ精度の
良好な針状単結晶体の加工品を得る。 【構成】（Ａ）ＶＬＳ成長法にて形成され、アスペクト
比が１〜５００の範囲である針状単結晶体の先端合金部
又は（Ｂ）ＶＬＳ成長法にて形成され、アスペクト比が
１〜５００の範囲である針状単結晶体の少なくとも側面
が、０．１μｍ〜１０μｍの厚みの導電性膜で被覆され
た針状単結晶体の先端合金部を、除去してなることを特
徴とする針状単結晶体の加工品及びその製法。
先端合金部を除去して、座屈荷重が大きく、高さ精度の
良好な針状単結晶体の加工品を得る。 【構成】（Ａ）ＶＬＳ成長法にて形成され、アスペクト
比が１〜５００の範囲である針状単結晶体の先端合金部
又は（Ｂ）ＶＬＳ成長法にて形成され、アスペクト比が
１〜５００の範囲である針状単結晶体の少なくとも側面
が、０．１μｍ〜１０μｍの厚みの導電性膜で被覆され
た針状単結晶体の先端合金部を、除去してなることを特
徴とする針状単結晶体の加工品及びその製法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の電気
特性測定用プローブピン、微小真空デバイスや電子銃、
或いは走査型トンネル顕微鏡や原子間力顕微鏡をはじめ
とする走査型プローブ顕微鏡のプローブ等に使用でき
る、座屈荷重が大きく、高さ精度が良好な針状単結晶体
の加工品に関する。
特性測定用プローブピン、微小真空デバイスや電子銃、
或いは走査型トンネル顕微鏡や原子間力顕微鏡をはじめ
とする走査型プローブ顕微鏡のプローブ等に使用でき
る、座屈荷重が大きく、高さ精度が良好な針状単結晶体
の加工品に関する。
【０００２】
【従来の技術】半導体集積回路は、製造段階において不
良品除去のため何度か電気的特性を測定する必要があ
る。例えばＬＳＩの場合、ウエハ内に回路素子を製造し
た段階で、各チップを構成する回路素子の動作をテスト
するための測定が行われ、この後、ウエハから切り取ら
れたチップをパッケージに収容したり、ＴＡＢテープに
実装した状態で、再度動作テストするための測定が行わ
れる。このうち、前者は、通常タングステン等の金属に
よって構成されたプローブピンを有するプローブカード
が使用される。また、後者は、アウターリードが挿入さ
れるソケットを使用することが多いが、ＴＡＢの場合
は、プローブカードが使用されることがある。ところ
で、近年、ＬＳＩの高密度化に伴い、電気的特性測定の
ための端子（パッド）数が増加し、単位面積あたり多数
のプローブピンを設けることが必要になっている。この
ため微細化、高精度化されたプローブピンが求められて
いるが、従来のタングステン等のプローブピンではこれ
に対応できなくなりつつある。
良品除去のため何度か電気的特性を測定する必要があ
る。例えばＬＳＩの場合、ウエハ内に回路素子を製造し
た段階で、各チップを構成する回路素子の動作をテスト
するための測定が行われ、この後、ウエハから切り取ら
れたチップをパッケージに収容したり、ＴＡＢテープに
実装した状態で、再度動作テストするための測定が行わ
れる。このうち、前者は、通常タングステン等の金属に
よって構成されたプローブピンを有するプローブカード
が使用される。また、後者は、アウターリードが挿入さ
れるソケットを使用することが多いが、ＴＡＢの場合
は、プローブカードが使用されることがある。ところ
で、近年、ＬＳＩの高密度化に伴い、電気的特性測定の
ための端子（パッド）数が増加し、単位面積あたり多数
のプローブピンを設けることが必要になっている。この
ため微細化、高精度化されたプローブピンが求められて
いるが、従来のタングステン等のプローブピンではこれ
に対応できなくなりつつある。
【０００３】
【発明が解決しようとする課題】本発明は、半導体集積
回路の電気特性測定用プローブピン等に使用される座屈
荷重が大きく、高さ精度が良好な針状単結晶体の加工品
及びその製法を提供することを目的とするものである。
本発明者等は、半導体集積回路の電気特性測定用プロー
ブピン等に使用される座屈荷重が大きく、高さ精度が良
好な針状単結晶体の加工品につき鋭意研究を行った結
果、（Ａ）ＶＬＳ成長法にて形成された、針状単結晶体
の先端合金部又は（Ｂ）ＶＬＳ成長法にて形成された、
針状単結晶体の少なくとも側面が、０．１μｍ〜１０μ
ｍの厚みの導電性膜で被覆された針状単結晶体の先端合
金部を、除去してなる針状単結晶体の加工品及びその製
法に到達し、本発明を完成するに至った。
回路の電気特性測定用プローブピン等に使用される座屈
荷重が大きく、高さ精度が良好な針状単結晶体の加工品
及びその製法を提供することを目的とするものである。
本発明者等は、半導体集積回路の電気特性測定用プロー
ブピン等に使用される座屈荷重が大きく、高さ精度が良
好な針状単結晶体の加工品につき鋭意研究を行った結
果、（Ａ）ＶＬＳ成長法にて形成された、針状単結晶体
の先端合金部又は（Ｂ）ＶＬＳ成長法にて形成された、
針状単結晶体の少なくとも側面が、０．１μｍ〜１０μ
ｍの厚みの導電性膜で被覆された針状単結晶体の先端合
金部を、除去してなる針状単結晶体の加工品及びその製
法に到達し、本発明を完成するに至った。
【０００４】
【課題を解決するための手段】すなわち、本発明の第１
の発明は、（Ａ）ＶＬＳ成長法にて形成され、アスペク
ト比が１〜５００の範囲である針状単結晶体の先端合金
部又は（Ｂ）ＶＬＳ成長法にて形成され、アスペクト比
が１〜５００の範囲である針状単結晶の側面が、０．１
μｍ〜１０μｍの厚みの導電性膜で被覆された針状単結
晶体の先端合金部を、除去してなることを特徴とする針
状単結晶体の加工品である。また、本発明の第２発明
は、（Ａ）ＶＬＳ成長法にて形成され、アスペクト比が
１〜５００の範囲である針状単結晶体の先端合金部又は
（Ｂ）ＶＬＳ成長法にて形成され、アスペクト比が１〜
５００の範囲である針状単結晶の少なくとも側面が、
０．１μｍ〜１０μｍの厚みの導電性膜で被覆された針
状単結晶体体の先端合金部を、研磨等により、除去して
なることを特徴とする針状単結晶体の加工品の製法であ
る。
の発明は、（Ａ）ＶＬＳ成長法にて形成され、アスペク
ト比が１〜５００の範囲である針状単結晶体の先端合金
部又は（Ｂ）ＶＬＳ成長法にて形成され、アスペクト比
が１〜５００の範囲である針状単結晶の側面が、０．１
μｍ〜１０μｍの厚みの導電性膜で被覆された針状単結
晶体の先端合金部を、除去してなることを特徴とする針
状単結晶体の加工品である。また、本発明の第２発明
は、（Ａ）ＶＬＳ成長法にて形成され、アスペクト比が
１〜５００の範囲である針状単結晶体の先端合金部又は
（Ｂ）ＶＬＳ成長法にて形成され、アスペクト比が１〜
５００の範囲である針状単結晶の少なくとも側面が、
０．１μｍ〜１０μｍの厚みの導電性膜で被覆された針
状単結晶体体の先端合金部を、研磨等により、除去して
なることを特徴とする針状単結晶体の加工品の製法であ
る。
【０００５】以下、本発明を詳細に説明する。本発明に
おいて用いられるＶＬＳ成長法にて形成された、先端合
金部をもった針状単結晶体につき説明する。本発明の先
端合金部をもった針状単結晶体は、ＶＬＳ成長法にて形
成される。この方法は、( R. S. Wagner and W. C. Ell
is：Appl. Phys Letters４（1964）89 )に開示されてい
るものである。図１はかかる針状結晶の形成方法を説明
するための図である。図１（ａ）に示すように、表面が
（１１１）面であるシリコン単結晶基板１の所定の位置
に金粒子２を載置する。これをSiH4、SiCl4 などのシリ
コンを含むガスの雰囲気の中でSi−Au合金の融点以上に
加熱する。Si−Au合金はその融点が低いため、金粒子２
が載置された部分にこの合金の液滴が出来る。この時、
ガスの熱分解により、シリコンが雰囲気中より取り込ま
れるが、液状体は他の固体状態に比べてシリコン原子を
取り込み易く、Si−Au合金の液滴中には次第にシリコン
が過剰になる。この過剰シリコンはシリコン単結晶基板
１上にエピタキシャル成長し図１（ｂ）に示すように＜
１１１＞軸方向に沿って、頂部にSi-Au 合金液滴５を有
しつつ、針状単結晶体３が成長する。また、針状単結晶
体３は単結晶であり、基板１の結晶方位と同一方位を有
する。また、針状結晶体３の直径は液滴の直径とほぼ同
一である。尚、以上の結晶成長機構はＶＬＳ（Vapor−l
iquid−Solid ）成長法と呼ばれており、以下ＶＬＳ成
長法と記す。
おいて用いられるＶＬＳ成長法にて形成された、先端合
金部をもった針状単結晶体につき説明する。本発明の先
端合金部をもった針状単結晶体は、ＶＬＳ成長法にて形
成される。この方法は、( R. S. Wagner and W. C. Ell
is：Appl. Phys Letters４（1964）89 )に開示されてい
るものである。図１はかかる針状結晶の形成方法を説明
するための図である。図１（ａ）に示すように、表面が
（１１１）面であるシリコン単結晶基板１の所定の位置
に金粒子２を載置する。これをSiH4、SiCl4 などのシリ
コンを含むガスの雰囲気の中でSi−Au合金の融点以上に
加熱する。Si−Au合金はその融点が低いため、金粒子２
が載置された部分にこの合金の液滴が出来る。この時、
ガスの熱分解により、シリコンが雰囲気中より取り込ま
れるが、液状体は他の固体状態に比べてシリコン原子を
取り込み易く、Si−Au合金の液滴中には次第にシリコン
が過剰になる。この過剰シリコンはシリコン単結晶基板
１上にエピタキシャル成長し図１（ｂ）に示すように＜
１１１＞軸方向に沿って、頂部にSi-Au 合金液滴５を有
しつつ、針状単結晶体３が成長する。また、針状単結晶
体３は単結晶であり、基板１の結晶方位と同一方位を有
する。また、針状結晶体３の直径は液滴の直径とほぼ同
一である。尚、以上の結晶成長機構はＶＬＳ（Vapor−l
iquid−Solid ）成長法と呼ばれており、以下ＶＬＳ成
長法と記す。
【０００６】この方法はシリコン単結晶の場合に限ら
ず、他の単結晶の育成にも応用されている。たとえば、
LaB6単結晶の育成はその融点が2530℃と高温で蒸発速度
も大きく、また反応性も高く必ずしも融液成長には適し
ていない。このような観点から、より低温で結晶成長が
可能なＶＬＳ成長が試みられている（Journal of Cryst
al Growth 51（1981）190-194 ）。ところで、Au粒子を
置く替わりにフォトリソグラフ法、メッキ法、蒸着法、
エッチング法などを組み合わせることによりシリコン基
板上にAuを島状にパターン化しＶＬＳ成長を行えば、基
板上の所望の位置に針状単結晶体を形成することが可能
であり、電気特性測定用プローブピン等に使用すること
ができる。
ず、他の単結晶の育成にも応用されている。たとえば、
LaB6単結晶の育成はその融点が2530℃と高温で蒸発速度
も大きく、また反応性も高く必ずしも融液成長には適し
ていない。このような観点から、より低温で結晶成長が
可能なＶＬＳ成長が試みられている（Journal of Cryst
al Growth 51（1981）190-194 ）。ところで、Au粒子を
置く替わりにフォトリソグラフ法、メッキ法、蒸着法、
エッチング法などを組み合わせることによりシリコン基
板上にAuを島状にパターン化しＶＬＳ成長を行えば、基
板上の所望の位置に針状単結晶体を形成することが可能
であり、電気特性測定用プローブピン等に使用すること
ができる。
【０００７】本発明の針状単結晶体を構成するものとし
ては、Ｓｉ、ＬａＢ6 、ＧａＡｓ、ＧａＰ，ＷＯ2 、Ｓ
ｉＣ等であり、特に好ましくは、Ｓｉ、ＬａＢ6 であ
る。これら元素又は化合物と合金をつくるものとして
は、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ｐｄ、及びＧａであり、
特に好ましくはＡｕ及びＰｔである。本発明によって用
いられる先端合金部をもった針状単結晶体の形状は座屈
荷重の向上を考慮すると円柱状又はそれに近いものが好
ましい。その直径は５〜３００μｍの範囲である。その
アスペクト比（高さ／直径）は１〜５００、特に好まし
くは５〜１００である。アスペクト比が１未満では針状
単結晶体が短かすぎて、電気特性測定用プローブピン等
に使用できず、アスペクト比が５００を越えると座屈荷
重が低下する。
ては、Ｓｉ、ＬａＢ6 、ＧａＡｓ、ＧａＰ，ＷＯ2 、Ｓ
ｉＣ等であり、特に好ましくは、Ｓｉ、ＬａＢ6 であ
る。これら元素又は化合物と合金をつくるものとして
は、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ｐｄ、及びＧａであり、
特に好ましくはＡｕ及びＰｔである。本発明によって用
いられる先端合金部をもった針状単結晶体の形状は座屈
荷重の向上を考慮すると円柱状又はそれに近いものが好
ましい。その直径は５〜３００μｍの範囲である。その
アスペクト比（高さ／直径）は１〜５００、特に好まし
くは５〜１００である。アスペクト比が１未満では針状
単結晶体が短かすぎて、電気特性測定用プローブピン等
に使用できず、アスペクト比が５００を越えると座屈荷
重が低下する。
【０００８】本発明において、針状単結晶体の少なくと
も側面が、０．１μｍ〜１０μｍの厚みの導電性膜で被
覆された針状単結晶体を用いることができる。この導電
性膜の被覆は、針状単結晶体に蒸着法、メッキ法、及び
デイ ツプ法等にて形成される。具体的には、針状単結晶
体にＮｉーＰ又はＣｒ等の下地メッキをし、次にＡｕ、
Ａｕ合金、Ｒｈ等の表層メッキをする方法が好ましい。
表層メッキは導電性の優れた金属を使用することが好ま
しい。この導電性膜は針状単結晶体の少なくとも側面を
被覆しているが、必要に応じて針状単結晶体の上面及び
／又は下面が、導電性膜で被覆されていてもよい。
も側面が、０．１μｍ〜１０μｍの厚みの導電性膜で被
覆された針状単結晶体を用いることができる。この導電
性膜の被覆は、針状単結晶体に蒸着法、メッキ法、及び
デイ ツプ法等にて形成される。具体的には、針状単結晶
体にＮｉーＰ又はＣｒ等の下地メッキをし、次にＡｕ、
Ａｕ合金、Ｒｈ等の表層メッキをする方法が好ましい。
表層メッキは導電性の優れた金属を使用することが好ま
しい。この導電性膜は針状単結晶体の少なくとも側面を
被覆しているが、必要に応じて針状単結晶体の上面及び
／又は下面が、導電性膜で被覆されていてもよい。
【０００９】ＶＬＳ成長法にて形成された針状単結晶体
を半導体集積回路の電気特性測定用プローブピン等に使
用する場合、（Ａ）ＶＬＳ成長法にて形成された針状単
結晶体の先端合金部又は（Ｂ）ＶＬＳ成長法にて形成さ
れた針状単結晶体の少なくとも側面が、０．１μｍ〜１
０μｍの厚みの導電性膜で被覆された針状単結晶体の先
端合金部を除去して用いることが好ましい。また、それ
ぞれの高さ精度を向上させるために、先端合金部の除去
時に、先端合金部付近の針状単結晶体を同時に除去して
もよい。先端合金部を除去することによって、プローブ
ピン等に使用した場合、座屈荷重が大きく、高さ精度を
向上することが可能になる。
を半導体集積回路の電気特性測定用プローブピン等に使
用する場合、（Ａ）ＶＬＳ成長法にて形成された針状単
結晶体の先端合金部又は（Ｂ）ＶＬＳ成長法にて形成さ
れた針状単結晶体の少なくとも側面が、０．１μｍ〜１
０μｍの厚みの導電性膜で被覆された針状単結晶体の先
端合金部を除去して用いることが好ましい。また、それ
ぞれの高さ精度を向上させるために、先端合金部の除去
時に、先端合金部付近の針状単結晶体を同時に除去して
もよい。先端合金部を除去することによって、プローブ
ピン等に使用した場合、座屈荷重が大きく、高さ精度を
向上することが可能になる。
【００１０】先端合金部の除去方法としては、各種除去
方法が使用できる。この中で、研磨方法により除去する
ことが特に好ましい。研磨方法としては、特に制限はな
いが、具体的には、研磨パッド又は研磨砥粒を用いる方
法がある。研磨パッドとしては、通常、酸化アルミ、シ
リコンカーバイト、酸化クロム等の砥粒を付着させたパ
ッドが用いられる。また、研磨時には、針状単結晶体の
折れ防止等のため針状単結晶体を研摩用ワックス等で包
埋し研磨することが好ましい。
方法が使用できる。この中で、研磨方法により除去する
ことが特に好ましい。研磨方法としては、特に制限はな
いが、具体的には、研磨パッド又は研磨砥粒を用いる方
法がある。研磨パッドとしては、通常、酸化アルミ、シ
リコンカーバイト、酸化クロム等の砥粒を付着させたパ
ッドが用いられる。また、研磨時には、針状単結晶体の
折れ防止等のため針状単結晶体を研摩用ワックス等で包
埋し研磨することが好ましい。
【００１１】図２にて針状単結晶体の先端合金部除去工
程につき説明する。（Ａ）はＶＬＳ成長法にて形成され
た、先端合金部を有する針状単結晶体の概略図であり、
１は単結晶基板、３は針状単結晶体、５は先端合金部
（Ａｕ−Ｓｉ合金）を示す。（Ｂ）はワックスにて針状
単結晶体を包埋処理した図を示す。（Ｃ）は研磨パッド
にて研磨する状態を示す。（Ｄ）は、研磨により、先端
合金部５が除去された状態を示す。図３は、導電性膜で
被覆された針状単結晶体の研磨前後の概略図を示す。図
３（Ａ）は針状単結晶体の側面が導電性膜で被覆された
針状単結晶体を示し、（Ｂ）は側面が導電性膜で被覆さ
れた針状単結晶体の先端合金部５が除去された状態を示
し、（Ｃ）は、さらに、（Ｂ）の先端の研磨部にAUメッ
キを行ったものを示す。さらに、本発明の先端合金部が
除去された針状単結晶体は図３（Ｃ）のごとく単結晶基
板に結合していてもよく、又、単結晶基板と切離し、棒
状の針状単結晶体として使用することも可能である。
程につき説明する。（Ａ）はＶＬＳ成長法にて形成され
た、先端合金部を有する針状単結晶体の概略図であり、
１は単結晶基板、３は針状単結晶体、５は先端合金部
（Ａｕ−Ｓｉ合金）を示す。（Ｂ）はワックスにて針状
単結晶体を包埋処理した図を示す。（Ｃ）は研磨パッド
にて研磨する状態を示す。（Ｄ）は、研磨により、先端
合金部５が除去された状態を示す。図３は、導電性膜で
被覆された針状単結晶体の研磨前後の概略図を示す。図
３（Ａ）は針状単結晶体の側面が導電性膜で被覆された
針状単結晶体を示し、（Ｂ）は側面が導電性膜で被覆さ
れた針状単結晶体の先端合金部５が除去された状態を示
し、（Ｃ）は、さらに、（Ｂ）の先端の研磨部にAUメッ
キを行ったものを示す。さらに、本発明の先端合金部が
除去された針状単結晶体は図３（Ｃ）のごとく単結晶基
板に結合していてもよく、又、単結晶基板と切離し、棒
状の針状単結晶体として使用することも可能である。
【００１２】
【実施例】以下、実施例及び比較例にて更に詳しく説明
する。 実施例１ １５ｍｍ角のシリコン単結晶基板上に、ＶＬＳ成長によ
り針状単結晶体を、７５μｍ間隔で、２列（列間隔１０
０μｍ）、合計８本作成した。針状単結晶体の直径は２
５μｍ、高さ６００μｍであった。次に、研摩用ワック
スを針状単結晶体の先端が僅かに出るまで流し込み、固
化させた。次に、針状単結晶体の先端合金部側に、＃３
０００アルミナ砥粒ラッピングシートを当て、湿式研磨
を行い、先端合金部を除去した。さらに、＃８０００シ
ートで研磨し、針状単結晶体の先端面を平滑化した。そ
の後、針状単結晶体をアセトンで洗浄し、ワックスを除
去した。得られた針状単結晶体は先端合金部が除去さ
れ、高さ５５０±１μｍの範囲にあり、高さ精度が良好
であった。前記針状単結晶体につき、外観検査及び座屈
荷重の測定を行った。結果を表１に示す。尚、測定は下
記の方法で行った。 （外観検査）２００倍の光学顕微鏡を用い、目視にて、
変形の有無、潰れ、亀裂、メッキはがれ等を観察した。 （座屈荷重）許容負荷５００ｇ±１ｇのロードセルつき
圧縮強度試験機により載荷速度１ｇ／ｓｅｃで行った。
する。 実施例１ １５ｍｍ角のシリコン単結晶基板上に、ＶＬＳ成長によ
り針状単結晶体を、７５μｍ間隔で、２列（列間隔１０
０μｍ）、合計８本作成した。針状単結晶体の直径は２
５μｍ、高さ６００μｍであった。次に、研摩用ワック
スを針状単結晶体の先端が僅かに出るまで流し込み、固
化させた。次に、針状単結晶体の先端合金部側に、＃３
０００アルミナ砥粒ラッピングシートを当て、湿式研磨
を行い、先端合金部を除去した。さらに、＃８０００シ
ートで研磨し、針状単結晶体の先端面を平滑化した。そ
の後、針状単結晶体をアセトンで洗浄し、ワックスを除
去した。得られた針状単結晶体は先端合金部が除去さ
れ、高さ５５０±１μｍの範囲にあり、高さ精度が良好
であった。前記針状単結晶体につき、外観検査及び座屈
荷重の測定を行った。結果を表１に示す。尚、測定は下
記の方法で行った。 （外観検査）２００倍の光学顕微鏡を用い、目視にて、
変形の有無、潰れ、亀裂、メッキはがれ等を観察した。 （座屈荷重）許容負荷５００ｇ±１ｇのロードセルつき
圧縮強度試験機により載荷速度１ｇ／ｓｅｃで行った。
【００１３】実施例２ １５ｍｍ角のシリコン単結晶基板上に、ＶＬＳ成長によ
り針状単結晶体を、８０μｍ間隔で、２列（列間隔１０
０μｍ）、合計８本作成した。針状単結晶体の直径は２
５μｍ、高さ６００μｍであった。次に、アセトンで、
超音波洗浄を行った後、５０％フッ化水素酸に浸漬、水
洗した。これを、ニッケルーリン無電解メッキ液に浸漬
して、針状単結晶体表面に、膜厚２μｍのニッケルーリ
ン合金膜を付着させ、さらに、電気メッキにより膜厚２
μｍの金メッキを付着させた。次に、研摩用ワックスを
針状単結晶体の先端が僅かに出るまで流し込み、固化さ
せた。さらに、先端合金部側を、＃３０００アルミナ砥
粒ラッピングシートを用いて、湿式研磨を行い、先端合
金部側を除去し、＃８０００シートで研磨し、先端面を
平滑化した。針状単結晶体をアセトンで洗浄し、ワック
スを除去した。針状単結晶体表面に真空蒸着法にて、３
００オングストロームの金蒸着膜を付けた後、電気メッ
キにより、ロジウムメッキ膜を１μｍ付けた。得られた
針状単結晶体は先端合金部が除去され、高さ５５０±１
μｍの範囲にあり、高さ精度が良好であった。前記針状
単結晶体につき、外観検査、座屈荷重の測定を行った。
結果を表１に示す。
り針状単結晶体を、８０μｍ間隔で、２列（列間隔１０
０μｍ）、合計８本作成した。針状単結晶体の直径は２
５μｍ、高さ６００μｍであった。次に、アセトンで、
超音波洗浄を行った後、５０％フッ化水素酸に浸漬、水
洗した。これを、ニッケルーリン無電解メッキ液に浸漬
して、針状単結晶体表面に、膜厚２μｍのニッケルーリ
ン合金膜を付着させ、さらに、電気メッキにより膜厚２
μｍの金メッキを付着させた。次に、研摩用ワックスを
針状単結晶体の先端が僅かに出るまで流し込み、固化さ
せた。さらに、先端合金部側を、＃３０００アルミナ砥
粒ラッピングシートを用いて、湿式研磨を行い、先端合
金部側を除去し、＃８０００シートで研磨し、先端面を
平滑化した。針状単結晶体をアセトンで洗浄し、ワック
スを除去した。針状単結晶体表面に真空蒸着法にて、３
００オングストロームの金蒸着膜を付けた後、電気メッ
キにより、ロジウムメッキ膜を１μｍ付けた。得られた
針状単結晶体は先端合金部が除去され、高さ５５０±１
μｍの範囲にあり、高さ精度が良好であった。前記針状
単結晶体につき、外観検査、座屈荷重の測定を行った。
結果を表１に示す。
【００１４】比較例１ 実施例１において、先端合金部の除去を行わない以外は
同様に行った。得られた針状単結晶体は、高さ６１０±
３０μｍの範囲にあり、高さ精度が悪かった。前記針状
単結晶体につき、外観検査及び座屈荷重の測定を行っ
た。結果を表１に示す。
同様に行った。得られた針状単結晶体は、高さ６１０±
３０μｍの範囲にあり、高さ精度が悪かった。前記針状
単結晶体につき、外観検査及び座屈荷重の測定を行っ
た。結果を表１に示す。
【００１５】比較例２ 実施例２において、先端合金部の除去を行わない以外は
同様に行った。得られた針状単結晶体は、高さ６１０±
３５μｍの範囲にあり、高さ精度が悪かった。前記針状
単結晶体につき、外観検査及び座屈荷重の測定を行っ
た。結果を表１に示す。
同様に行った。得られた針状単結晶体は、高さ６１０±
３５μｍの範囲にあり、高さ精度が悪かった。前記針状
単結晶体につき、外観検査及び座屈荷重の測定を行っ
た。結果を表１に示す。
【００１６】
【表１】
【００１７】
【発明の効果】以上説明したように、本発明によれば、
半導体集積回路の電気特性測定用プローブピン等に使用
できる、座屈荷重が大きく、高さ精度が良好な針状単結
晶体の加工品を得ることができる。
半導体集積回路の電気特性測定用プローブピン等に使用
できる、座屈荷重が大きく、高さ精度が良好な針状単結
晶体の加工品を得ることができる。
【図１】針状単結晶体の形成方法を説明する図である。
【図２】針状単結晶体の先端合金部除去工程を説明する
図である。
図である。
【図３】導電性膜で被覆された針状単結晶体の研磨前後
の概略図を示す。
の概略図を示す。
１ 単結晶基板 ２ 金粒子（Ａｕ粒子） ３ 針状単結晶体 ４ 研摩用ワックス ５ 先端合金部（Ａｕ−Ｓｉ合金） ６ ラッピングシート ７ 導電性膜 ８ Ａｕメッキ
Claims (2)
- 【請求項１】 （Ａ）ＶＬＳ成長法にて形成され、アス
ペクト比が１〜５００の範囲である針状単結晶体の先端
合金部又は（Ｂ）ＶＬＳ成長法にて形成され、アスペク
ト比が１〜５００の範囲である針状単結晶体の少なくと
も側面が０．１μｍ〜１０μｍの厚みの導電性膜で被覆
された針状単結晶体の先端合金部を、除去してなること
を特徴とする針状単結晶体の加工品。 - 【請求項２】 （Ａ）ＶＬＳ成長法にて形成され、アス
ペクト比が１〜５００の範囲である針状単結晶体の先端
合金部又は（Ｂ）ＶＬＳ成長法にて形成され、アスペク
ト比が１〜５００の範囲である針状単結晶体の少なくと
も側面が、０．１μｍ〜１０μｍの厚みの導電性膜で被
覆された針状単結晶体の先端合金部を、研磨により除去
してなることを特徴とする針状単結晶体の加工品の製
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18505093A JP3456542B2 (ja) | 1993-07-27 | 1993-07-27 | 針状単結晶体の加工品の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18505093A JP3456542B2 (ja) | 1993-07-27 | 1993-07-27 | 針状単結晶体の加工品の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0733598A true JPH0733598A (ja) | 1995-02-03 |
| JP3456542B2 JP3456542B2 (ja) | 2003-10-14 |
Family
ID=16163926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18505093A Expired - Fee Related JP3456542B2 (ja) | 1993-07-27 | 1993-07-27 | 針状単結晶体の加工品の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3456542B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883483A (en) * | 1995-11-06 | 1999-03-16 | Denso Corporation | Inductance L load actuating apparatus |
| JP2001206800A (ja) * | 2000-01-26 | 2001-07-31 | Masasuke Takada | 酸化亜鉛単結晶およびその製造方法 |
| KR100828247B1 (ko) * | 2003-12-26 | 2008-05-07 | 로무 가부시키가이샤 | 과전류 보호 회로, 모터 드라이브 회로 및 반도체 장치 |
| JP2010025861A (ja) * | 2008-07-23 | 2010-02-04 | Kiyota Seisakusho:Kk | 積層型プローブの製造方法及び該方法で製造した積層型プローブ |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5022268B1 (ja) * | 1969-11-13 | 1975-07-29 | ||
| JPS5291374A (en) * | 1976-01-27 | 1977-08-01 | Mitsubishi Electric Corp | Three phase crystal grown method |
| JPS5787144A (en) * | 1980-11-19 | 1982-05-31 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| JPH0547865A (ja) * | 1991-08-14 | 1993-02-26 | Advantest Corp | プローブカード |
| JPH05198636A (ja) * | 1992-01-21 | 1993-08-06 | Toshiba Corp | 回路測定用端子およびその製造方法 |
| JPH05215774A (ja) * | 1992-02-06 | 1993-08-24 | Denki Kagaku Kogyo Kk | 回路測定用端子およびその製造方法 |
| JPH05218156A (ja) * | 1992-02-06 | 1993-08-27 | Denki Kagaku Kogyo Kk | 回路測定用端子およびその製造方法 |
| JPH05281259A (ja) * | 1992-03-31 | 1993-10-29 | Japan Synthetic Rubber Co Ltd | プローブヘッドの製造方法 |
-
1993
- 1993-07-27 JP JP18505093A patent/JP3456542B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5022268B1 (ja) * | 1969-11-13 | 1975-07-29 | ||
| JPS5291374A (en) * | 1976-01-27 | 1977-08-01 | Mitsubishi Electric Corp | Three phase crystal grown method |
| JPS5787144A (en) * | 1980-11-19 | 1982-05-31 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| JPH0547865A (ja) * | 1991-08-14 | 1993-02-26 | Advantest Corp | プローブカード |
| JPH05198636A (ja) * | 1992-01-21 | 1993-08-06 | Toshiba Corp | 回路測定用端子およびその製造方法 |
| JPH05215774A (ja) * | 1992-02-06 | 1993-08-24 | Denki Kagaku Kogyo Kk | 回路測定用端子およびその製造方法 |
| JPH05218156A (ja) * | 1992-02-06 | 1993-08-27 | Denki Kagaku Kogyo Kk | 回路測定用端子およびその製造方法 |
| JPH05281259A (ja) * | 1992-03-31 | 1993-10-29 | Japan Synthetic Rubber Co Ltd | プローブヘッドの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883483A (en) * | 1995-11-06 | 1999-03-16 | Denso Corporation | Inductance L load actuating apparatus |
| JP2001206800A (ja) * | 2000-01-26 | 2001-07-31 | Masasuke Takada | 酸化亜鉛単結晶およびその製造方法 |
| JP4615657B2 (ja) * | 2000-01-26 | 2011-01-19 | 雅介 高田 | 酸化亜鉛単結晶およびその製造方法 |
| KR100828247B1 (ko) * | 2003-12-26 | 2008-05-07 | 로무 가부시키가이샤 | 과전류 보호 회로, 모터 드라이브 회로 및 반도체 장치 |
| JP2010025861A (ja) * | 2008-07-23 | 2010-02-04 | Kiyota Seisakusho:Kk | 積層型プローブの製造方法及び該方法で製造した積層型プローブ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3456542B2 (ja) | 2003-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888344B2 (en) | Test probe for semiconductor devices, method of manufacturing of the same, and member for removing foreign matter | |
| US8044511B2 (en) | Function element and function element mounting structure | |
| US7400159B2 (en) | Integrated complex nano probe card and method of making same | |
| US4952272A (en) | Method of manufacturing probing head for testing equipment of semi-conductor large scale integrated circuits | |
| US5763879A (en) | Diamond probe tip | |
| US20040119485A1 (en) | Probe finger structure and method for making a probe finger structure | |
| JP3222179B2 (ja) | 回路測定用端子およびその製造方法 | |
| JP3550157B2 (ja) | 回路測定用端子の製造方法 | |
| US5903161A (en) | Electrically conductive rod-shaped single crystal product and assembly for measuring electrical properties employing such product, as well as processes for their production | |
| JP3456542B2 (ja) | 針状単結晶体の加工品の製法 | |
| JPH04350509A (ja) | 尖鋭な金属針を持つ原子間力顕微鏡のカンチレバー製造法 | |
| JP3456541B2 (ja) | 導電性針状単結晶体及び包埋物 | |
| JP4100772B2 (ja) | 回路基板及びその製造方法 | |
| JPH08105915A (ja) | 導電性針状構造体及びこれを用いた組立物 | |
| JPH05215774A (ja) | 回路測定用端子およびその製造方法 | |
| JP3279246B2 (ja) | 半導体装置のテスト用プローブ針とその製造方法、このプローブ針を用いたプローブ装置、このプローブ針による半導体装置のテスト方法、およびこのプローブ針によりテストされた半導体装置 | |
| JP3391352B2 (ja) | 半導体装置のテスト用プローブ針とその製造方法およびそのプローブ針を備えたプローブカード | |
| JP3156874B2 (ja) | 回路測定用端子およびその製造方法 | |
| JPH1027832A (ja) | 回路基板及びその製造方法 | |
| Arshad et al. | The effects of zincation process on aluminum bond pad surfaces for electroless nickel immersion gold (ENIG) deposition | |
| JPH11271358A (ja) | 回路基板とその製造方法、並びにプローブカード | |
| KR100233698B1 (ko) | 전기 전도성 막대형 단결정체, 이 단결정체를 이용한 전기적 특성 측정용 조립체 및 이들의 제조방법 | |
| JPH0961462A (ja) | 回路基板及びその製造方法 | |
| JPH0989930A (ja) | 電子機器用接触子及びその製造方法 | |
| Milosevic et al. | Straight Wall Bumps for High Lead Count Devices: Photolithography and Physical Properties. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |