JP4100772B2 - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP4100772B2 JP4100772B2 JP24934198A JP24934198A JP4100772B2 JP 4100772 B2 JP4100772 B2 JP 4100772B2 JP 24934198 A JP24934198 A JP 24934198A JP 24934198 A JP24934198 A JP 24934198A JP 4100772 B2 JP4100772 B2 JP 4100772B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- rod
- circuit
- circuit board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
Description
【発明の属する技術分野】
本発明は、LCDドライバー用IC、ASICなどの超多ピンデバイスを初めとする各種の半導体デバイスの特性評価用のプローブカードに用いられる回路基板とその製造方法に関する。また、本発明は、走査型トンネル顕微鏡や電子間力顕微鏡をはじめとする走査プローブ顕微鏡のプローブ及びその他電子デバイスに使用可能な測定用端子を有する回路基板とその製造方法に関する。
【0002】
【従来の技術】
半導体デバイスは、製造段階において、不良品除去を目的に電気的特性を数回に渡って測定される。例えば、ウェハ内に回路素子を製造した段階で、各チップを構成する回路素子の動作をテストするための測定が行われ、その後、ウェハから切り取られたチップをパッケージに収容したり、TAB等に実装した状態で、再度動作をテストするための測定が行われる。
【0003】
半導体デバイス特性の測定にあたり、前者においては、タングステン等の金属によって構成された棒状或いは針状の測定用端子を有するプローブカードが通常使用される。また、後者においても、アウターリードが挿入されるソケットを使用することが多いが、TAB等を使用する狭ピッチ化されたものを測定する場合には、プローブカードが使用されることが多い。
【0004】
いずれのプローブカードにおいても、その測定用端子(プローブピンともいう)としては、タングステン等の金属製の針状体あるいは棒状体が通常使用されており、前記プローブピンの先端を半導体デバイスの電極パッドに接触させる構造となっている。そのため、測定する半導体の電極パッド位置に合わせて、個々のプローブピンを固定する手間のかかる方法で製造されている。しかも、急速に進む半導体デバイスの微細化に伴い、精度良く、しかも高密度にプローブピンを固定することが困難となっている。
【0005】
このような問題の解決を目的に、近年、VLS(Vapor−Liquid−Solid)成長法で得られる棒状単結晶体をプローブピンとして用いたプローブカードが提案されている(特開平5−198636号公報)。特に、SOI基板の上部単結晶層を配線として加工し、半導体デバイスの電極パッドに接触可能な位置に棒状単結晶体をVLS成長させ、単結晶層と棒状単結晶体を導電性膜で被覆して形成されたプローブカードは工業的に優れ、注目されている。
【0006】
前記VLS法でプローブピンを基板上の所望の位置に形成する方法については、R.S.WagnerとW.C.Ellisが、「Appl.Phys Letters,4(1964)89」に開示している。即ち、図2(a)に示すように、基板表面が{111}面であるSi単結晶基板1の所望の位置に、金属層としてAuバンプ2を設け、SiH4、SiCl4などのSiを含むガス雰囲気の中でSi−Au合金の融点以上に加熱する。Si−Au合金はその融点が低いために、Auバンプとして設けた部分にSi−Au合金の液滴を形成し、この液滴を介して棒状単結晶体がVLS成長する。
【0007】
VLS成長においては、ガスの熱分解により、Siが雰囲気中より前記液滴に取り込まれ、Si−Au合金の液滴中には次第にSiが過剰になる。この過剰SiはSi単結晶基板上にエピタキシャル成長し、図2(b)に示すように、<111>軸方向に沿って棒状単結晶体が成長する。このとき、棒状単結晶体3は、Si単結晶基板の結晶方位と同一方位を有するし、棒状単結晶体の先端部の直径は液滴の直径とほぼ同一となる。
【0008】
従って、VLS成長前に形成させるAuバンプの体積や加熱温度によって、加熱時に形成されるSi−Au液滴の径と棒状単結晶体の径が支配されている。径の太い棒状単結晶体を形成させる場合には、加熱時のSi−Au液滴の径を大きくする必要があり、そのためにはAuバンプの体積を増加させれば良い。
【0009】
しかし、VLS成長によって棒状単結晶体を得る場合、ガスの熱分解により、Si単結晶基板表面とVLS成長によって形成された棒状単結晶体の側面にSiが堆積する。ガスの分解によって雰囲気中より固体表面上に直接に堆積するSiは、Si−Au液滴に取り込まれる量に比べ少ないが、ガス雰囲気中での加熱時間とともに増加する。そのため、棒状単結晶体の先端付近はSi−Au液滴とほぼ同一径であるが、基板表面に近い根元部ではガスの熱分解によりSiが堆積する時間が長いので、先端形状とは異なる土台部が形成される。
【0010】
この現象は「Journal of Crystal Growth 43(1978)235−244」に示されており、棒状単結晶体の根元部が三方向に促進された結晶成長をすることが示されている。
【0011】
図3は、前記現象をより詳細に説明する図である。(a)、(c)、(e)及び(g)は断面図であり、(b)、(d)、(f)及び(h)は前記(a)、(c)、(e)及び(g)に対応する平面図である。
【0012】
図3(a)、(b)に示すように、基板表面が(111)面であるSi単結晶基板1の所望の位置にAuバンプ2を配置する。AuバンプをマスクとしてAuバンプ周囲をメサ形(以下、メサ形は凸状ともいう)に加工する。これをSiH4、SiCl4などのSiを含むガス雰囲気の中でSi−Au合金の融点以上に、例えば950℃に加熱すると、Auバンプを形成したのと同一の位置に、図3(c)、(d)に示すように、丸みを帯びた六角形にSi−Au液滴4ができる。即ち、Si−Au液滴の形状は、結晶方位依存性があり、この加熱温度では、基板と接する面の形状が<110>方向で囲まれた六角形になる。この状態下で、ガスの熱分解により、Siが雰囲気中より取り込まれ、図3(e)に示すように、棒状単結晶体3がVLS成長し始める。
【0013】
ここで、図3(e)における基板表面と接する棒状単結晶体の直径DeはSi−Au液滴とほぼ同一径である。しかしながら、そのままVLS成長を続けるとSiを含むガス雰囲気中より棒状単結晶体の側面にSiが堆積する。このために、棒状単結晶体の先端付近はSi−Au液滴4とほぼ同一径であるが、基板表面に近い根元部は先端形状とは異なった形状となる(図3(g)参照)。VLS成長し始めた初期段階の棒状単結晶体の直径De(図3(e)参照)に比べ、Siを含むガス雰囲気中での加熱時間が長い基板表面と接する棒状単結晶体の直径Dgは大きく(図3(g)参照)なる。また、棒状単結晶体の側面に堆積するSiは一様に堆積していくのでは無く、{110}面が促進されて成長する結晶軸依存性がある。そのため、形成された棒状単結晶体は上方より見ると、図3(h)のように、根元部が結晶軸に依存した形状でVLS成長時に時間とともに径が増加することになる。
【0014】
上記現象はSi基板上のVLS成長に限ったものでは無く、VLS成長が可能な全ての場合に共通した現象である。したがって、SOI基板等の上部単結晶層を配線として加工した部分に棒状単結晶体を形成させる場合においても同様である。
【0015】
一方、棒状単結晶体を有する回路基板を用いて、長期信頼性に優れた端子密度の高いプローブカードとする場合、以下の要件を満足することが重要である。
即ち、(1)多電極に対向するように、プローブピンとなる棒状単結晶体を複数形成させること、(2)棒状単結晶体を載置させている引き出し配線について、その隣接する配線同士が短絡しないこと、(3)被測定物の半導体の狭ピッチ化に対応するべく、隣接する棒状単結晶体及び引き出し配線の間隔を狭くすること、(4)プローブピンの長期信頼性を高めるべく、棒状単結晶体の直径を可能なかぎり太くするために、VLS成長においては、引き出し配線上でSi−Au液滴の径を保持できる範囲で大きくすること、である。従来からのVLS成長法においては、狭ピッチ化を推進しようとすると、直径の小さな棒状単結晶体しか得ることが出来なくなり、その結果、得られるプローブカードが長期の使用に耐えない等の問題が生じていた。
【0016】
従来、VSL成長法でプローブカード用の回路基板を作製する場合、上記の要件を満足することに注力されてきたが、上述したとおり、棒状単結晶体の台形部が形成される現象のために、即ち、図4(a)、(b)に示した形状を有するために、隣接する棒状単結晶体3が形成された引き出し配線部分同士が短絡してしまうので、棒状単結晶体を狭ピッチに形成することが困難で半導体回路の狭ピッチ化に対応したプローブカードを得ることができない等の重大な問題を生じてしまうことがあった。
【0017】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものであり、隣接する棒状単結晶体が形成された引き出し配線部分の間隔が狭く、なおかつ引き出し配線上でSi−Au液滴の径を保持できる範囲で可能な限り大きくした場合においても隣接する棒状単結晶体形成部の引き出し配線同士が短絡することの無い、プローブカード等に使用できる良質な棒状単結晶体を狭ピッチで有する回路基板及びその製造方法を提供することを目的とするものである。
【0018】
【課題を解決するための手段】
即ち、本発明は、基板上に設けられた単結晶回路上に棒状単結晶体を設けてなる回路基板であって、単結晶回路上面が{111}面からなり、しかも単結晶回路の前記棒状単結晶体を設けた部分が<110>方向に伸延して設けられ、単結晶回路からなる引き出し配線の間隔が50μm以下であることを特徴とする回路基板であり、好ましくは、単結晶回路が絶縁層を介して単結晶基板上に設けられていることを特徴とする前記の回路基板である。
【0019】
本発明は、棒状単結晶体がVLS成長法により形成されてなることを特徴とする前記の回路基板であり、好ましくは、棒状単結晶体がSi、LaB6、Ge、GaAs、InP、GaP、SiCのいずれかであることを特徴とする前記の回路基板である。
【0020】
又、本発明は、(1)基板上に設けられた、上面が{111}面からなる単結晶層の所望の位置をエッチングして、<110>方向に伸延する部分を有する単結晶回路を設ける工程、(2)単結晶回路の<110>方向に伸延する部分に金属層を設ける工程、(3)棒状単結晶体を構成する元素を含む原料ガス雰囲気内で加熱し、棒状単結晶体を成長させる工程、(4)単結晶回路と棒状単結晶体との表面を導電化し、間隔が50μm以下の引き出し配線を含む回路形成する工程、を順次経ることを特徴とする回路基板の製造方法であり、好ましくは、前記(2)工程と(3)工程の間に、少なくとも金属層下部の単結晶回路をメサ形に加工することを特徴とする前記の回路基板の製造方法である。
【0021】
【発明の実施の形態】
本発明の回路基板は、棒状単結晶体を設ける部分の単結晶回路が、棒状単結晶体の台形部の結晶面である{110}面と平行な<110>方向に伸延して設けられているので、太い棒状単結晶体を狭ピッチに形成することが可能であるという特徴を有する。この特徴を利用して、例えば、先端部直径が10〜30μmの棒状単結晶体を有し、引出し配線の間隔(ピッチ)が50μm以下のプローブカード用に好適な回路基板を得ることができる。ここで、{111}面とは、(111)面と(111)面に等価な結晶面総ての総称であり、<110>方向とは、〔110〕と〔110〕方向に等価な方向総ての総称である。
【0022】
以下、本発明を実施例に基づき、一層詳細に説明する。
【0023】
【実施例】
本発明の実施例として、先端付近の直径Dtが20μmで、棒状単結晶体及び引き出し配線の間隔Pが40μm、引き出し配線幅が棒状単結晶体形成部において35μmである、棒状単結晶体を有する回路基板を形成する。尚、図1は本実施例に係る製造工程を説明するための模式図であり、図1(g)及び(h)は本発明の実施例に係る回路基板の模式図である。
【0024】
〔実施例〕
本発明に用いる基板としては、その表面に単結晶回路を形成することのできる単結晶層5を有するものであれば、どの様なものでも構わない。前記単結晶層の材質としてはSi、LaB6、Ge、GaAs、GaP、InP、SiC等が使用できる。その膜厚は通常、0.5μmから30μmである。好ましくは1μm〜20μmである。
【0025】
例えばSi、LaB6等の単結晶層が絶縁層を介して基板に形成されたもの、ウェハ張り合わせ等により形成された外表面が(111)面からなるSi活性層で、膜厚が0.5μm〜30μm有するSOI基板、外表面が(111)面のSi基板をイオン打ち込み法等により形成したもの、外表面のSi単結晶層が0.5μm〜30μm有するSIMOX基板が好ましい。このうち、SOI基板は、SiO2層を単結晶回路形成時に選択エッチングを施すのみで、容易に信頼性の高い電気絶縁部を形成することができることから、好ましく選択される。
【0026】
本実施例においては、図1の断面図(a)、平面図(b)に示すように、Siの支持基板6上にSiO2の絶縁層7を介して外表面が(111)面からなるSi単結晶層5を有するSOI基板をウェハ張り合わせ法、機械研磨、エッチング法などの方法にて形成する。
【0027】
前記基板の表面に、フォトリソグラフ法、エッチング法およびメッキなどの方法により、Si単結晶層の所望の位置に回路形成するためにエッチングマスクを施し、更に、所望の位置に金属層9を形成する。その後、Si単結晶層5から単結晶回路8を、少なくとも棒状単結晶体3を形成させる部分が<110>方向に伸延するように加工し、形成する。前記加工において、単結晶回路の伸延する方向が厳密に<110>と一致することが望ましいが、本発明の目的を達成することができる限り、<110>方向から外れていても構わない。本発明者らの検討に依れば、<110>方向から10度以内の範囲ならば、本発明の目的を達成できるので、許容される。次に、前記単結晶回路8の金属層9の直下をエッチングによりメサ形に加工する。
【0028】
単結晶層5上に形成するエッチングマスクの材質は通常、Au、Pt、Pdが形成されるが、VLS成長時に影響が無い程度であれば、Ir、Os、Rh、Ru等やLSI製造プロセスで用いられているフォトレジスト材料でも良い。エッチングマスク上の所望の位置に形成される金属層9は、例えばプローブカードのように回路測定用端子として使用する場合には、被検査体の電極パッドに対応した所望の位置に形成され、その材質は前記単結晶層5と合金を形成する金属または前記単結晶層5よりも融点の低い金属が用いられる。合金を形成する金属としてはAu、Pt、Ag、Cu、Pd及びGaが使用でき、好ましくはAu、及びPtである。エッチングマスクと金属層9とを同一材質のものを選択する場合には、エッチングマスクの一部を前記金属層9として使用することもできる。本実施例においては、エッチングマスク並びに金属層9としてAuを、それぞれ蒸着法により50nm、メッキ法により2μmの厚みで設けた。尚、金属層9は直径30μmのドット形状とした。
【0029】
本発明において、例えば、金属層9がAuで単結晶層5がSiの場合には、Au/Si合金を形成するが、金属層9のAuとその金属層9の下部に形成されるSi単結晶層5のメサ形部分10の割合(Au/Si)が原子比で(15/85)〜(55/45)の範囲が好ましい。Siの割合が45未満ではAu/Si合金を形成するためのSi量がSi単結晶層5のメサ形部分10のみの量では不足するため、棒状単結晶体3の形成位置がずれやすく、位置精度が悪くなるし、またキンクやブランチなどの不良成長が多くなるので、好ましくない。またSiの割合が15/85の比率よりも多いと形成される合金の量が少ないので金属層9の下に形成されるメサ形部分10の方が大きくなり、予めメサ形部分10をつくる効果がなくなるので好ましくない。本実施例においては、前記比率を45/55とした。
【0030】
尚、本発明でいう金属層9の下部に形成されるSi単結晶層5のメサ形部分10の割合とは、図3の(a)に示される金属層の量と金属層下部から単結晶層の平坦面の間の単結晶層メサ形部の量の割合を示し、例えば、走査型電子顕微鏡写真より、金属層9の厚み及び直径、Si単結晶層5のメサ形部分10の各部の直径及び高さからそれぞれの体積割合を求め、別途調査した密度を用いて重量割合を計算し、原子比で表したものである。
【0031】
本発明において、メサ形に加工する際或いは単結晶回路を形成する際のエッチングには、湿式エッチング又はドライエッチング等の従来LSI製造プロセスで用いられているエッチング処理方法が使用できる。湿式エッチングでは、一般的なエッチング処理用溶液を用いることができ、具体的には、酸及びアルカリ溶液が使用でき、例えば、HF、HNO3、CH3COOH等を含む溶液、NH4OH等を含む溶液等が使用できる。
【0032】
次に、金属層9を単結晶回路8の<110>方向に伸延した部分に形成し、しかも前記金属層9の下部をメサ形に加工した前記の基板を、反応管内にいれ、VLS成長法により、金属層9形成位置と同一位置に棒状単結晶体3を成長させる。
【0033】
VLS成長の条件は、例えば、850〜1000℃に加熱しながら、SiCl4と水素の混合ガスを流すと、図1(e)に示すように、金属層9の形成位置にAu−Si液滴が形成され、これを介して棒状結晶体3が形成される。即ち、加熱段階でAuバンプ内にAuバンプの下部のメサ形に加工された単結晶層から、SiがとりこまれてAu/Si液滴を形成し、この層を介して雰囲気ガス中より徐々に棒状単結晶体を成長させてゆく。本実施例では、温度を950℃とし、SiCl4と水素との混合ガス(10%SiCl4)を1〜2l/minの流量で流した。
【0034】
尚、本発明では、製造段階において工業的に汚染が考えられる場合にはアンモニア、過酸化水素を含む水溶液または酸、過酸化水素を含む水溶液を用いた洗浄、超音波を用いた洗浄を併用して実施することも可能である。
【0035】
次に、前記操作で得たものについて棒状単結晶体3の先端を研磨して長さを2mmに揃えた後、棒状単結晶体3と単結晶回路8との表面に選択的にメッキして金属層(導電層)を設け、導電化することで、本発明の回路基板(図1(g)及び(h)参照)を作製できる。前記メッキ層の材質としては、耐久性に優れるNi、Au、Pt、Ag、Pb等の金属が好ましい。
【0036】
上記操作で得られた回路基板は、基板6上の絶縁層7の上に、単結晶層5で構成された複数の引き出し配線(単結晶回路8の一部を構成する)上の所望の位置に棒状単結晶体3が成長した構造を有し、しかも、棒状単結晶体3の台形部を形成している{110}面と当該棒状単結晶体3が設けられている単結晶回路8の伸延している方向<110>とが一致していることから、隣接する棒状単結晶体が形成された部分の単結晶回路部分(引き出し配線)同士が接触することはなく、電気的な短絡は無く、良好であった。
【0037】
上述のとおりに、本発明によれば、隣接する棒状単結晶体が形成された部分の引き出し配線の間隔が狭く、しかも、引き出し配線上でSi−Au液滴の径を保持できる範囲で可能な限り大きくした場合であっても、隣接する棒状単結晶体形成部の引き出し配線同士が短絡すること無く、プローブカード等に使用可能な良質な、狭ピッチ対応可能な棒状単結晶体を有する回路基板を製造することが可能となる。
【0038】
〔比較例〕
比較の例としては、Si単結晶層を引き出し配線として少なくとも棒状単結晶体を形成させる部分のSi単結晶層を引き出し配線として<110>方向に伸延するさせること無く加工したことを除いて、実施例と同じ操作を行い回路基板を得た。このようにして得られた回路基板は、棒状単結晶体を形成した引き出し配線同士が、前記単結晶体の台形部分で短絡していた(図3参考)。
【0039】
【発明の効果】
本発明の回路基板の製造方法によれば、VLS成長によりSOI基板等を用いた絶縁層を介して単結晶膜で構成された複数の引き出し配線上の所望の位置に棒状単結晶体を成長させ、隣接する棒状単結晶体が形成された部分の引き出し配線の間隔が狭く、なおかつ引き出し配線上でSi−Au液滴の径を保持できる範囲で可能な限り大きくした場合でも隣接する棒状単結晶体形成部の引き出し配線同士が短絡することが無く、プローブカード等に使用できる良質な棒状単結晶体を有する回路基板を得ることができる。
【0040】
また、本発明の回路基板は、LCDドライバー用ICやASICなどの超多ピンデバイス、その他の半導体デバイスなどにおいて、半導体ウェハ、チップ、パッケージ段階での常温及びバーンイン試験等に使用できるプローブカード用回路基板、或いは走査型トンネル顕微鏡や電子間力顕微鏡をはじめとする走査プローブ顕微鏡のプローブ及びその他電子デバイスに使用できる端子を有する回路基板として使用できる。
【図面の簡単な説明】
【図1】 本発明の回路基板とそれを製造する工程を示す図。
【図2】 従来公知技術を説明するための図。
【図3】 従来公知技術を説明するための図。
【図4】 従来公知技術を説明するための図であり、比較例に係る回路基板の中間体を示す図。
【符号の説明】
1 Si単結晶基板
2 Auパンプ
3 棒状単結晶体
4 Au−Si液滴
5 単結晶層
6 支持基板
7 絶縁層
8 単結晶回路
9 金属層
10 メサ形部分
11 導電層
Claims (6)
- 基板上に設けられた単結晶回路上に棒状単結晶体を設けてなる回路基板であって、単結晶回路上面が{111}面からなり、しかも単結晶回路の前記棒状単結晶体を設けた部分が<110>方向に伸延して設けられ、単結晶回路からなる引き出し配線の間隔が50μm以下であることを特徴とする回路基板。
- 単結晶回路が絶縁層を介して単結晶基板上に設けられていることを特徴とする請求項1記載の回路基板。
- 棒状単結晶体がVLS成長法により形成されてなることを特徴とする請求項1又は請求項2記載の回路基板。
- 棒状単結晶体がSi、LaB6、Ge、GaAs、InP、GaP、SiCのいずれかであることを特徴とする請求項3記載の回路基板。
- (1)基板上に設けられた、上面が{111}面からなる単結晶層の所望の位置をエッチングして、<110>方向に伸延する部分を有する単結晶回路を設ける工程、
(2)単結晶回路の<110>方向に伸延する部分に金属層を設ける工程、
(3)棒状単結晶体を構成する元素を含む原料ガス雰囲気内で加熱し、前記金属層を介して、棒状単結晶体を成長させる工程、
(4)単結晶回路と棒状単結晶体との表面を導電化し、間隔が50μm以下の引き出し配線を含む回路形成する工程、
を順次経ることを特徴とする回路基板の製造方法。 - 前記(2)工程と(3)工程の間に、少なくとも金属層下部の単結晶回路をメサ形に加工することを特徴とする請求項5記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24934198A JP4100772B2 (ja) | 1998-09-03 | 1998-09-03 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24934198A JP4100772B2 (ja) | 1998-09-03 | 1998-09-03 | 回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000074940A JP2000074940A (ja) | 2000-03-14 |
JP4100772B2 true JP4100772B2 (ja) | 2008-06-11 |
Family
ID=17191588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24934198A Expired - Fee Related JP4100772B2 (ja) | 1998-09-03 | 1998-09-03 | 回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4100772B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714039U (ja) * | 1993-08-11 | 1995-03-10 | 株式会社日中製作所 | 可変型ラッチ受け装置 |
JPH07139231A (ja) * | 1993-06-22 | 1995-05-30 | Sanpourotsuku:Kk | 可動式ストライク |
-
1998
- 1998-09-03 JP JP24934198A patent/JP4100772B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07139231A (ja) * | 1993-06-22 | 1995-05-30 | Sanpourotsuku:Kk | 可動式ストライク |
JPH0714039U (ja) * | 1993-08-11 | 1995-03-10 | 株式会社日中製作所 | 可変型ラッチ受け装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2000074940A (ja) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7400159B2 (en) | Integrated complex nano probe card and method of making same | |
US6724208B2 (en) | Probe pin for testing electrical characteristics of apparatus, probe card using probe pins | |
KR100580008B1 (ko) | 콘택터, 콘택터의 제조 방법 및 콘택터를 사용한 프로브 카드 | |
US6028436A (en) | Method for forming coaxial silicon interconnects | |
US5843844A (en) | Probe sheet and method of manufacturing the same | |
US20030197519A1 (en) | Full wafer silicon probe card for burn-in and testing and test system including same | |
JP3222179B2 (ja) | 回路測定用端子およびその製造方法 | |
US6466042B1 (en) | Wafer type probe card with micro tips for testing integrated circuit chips | |
JP4100772B2 (ja) | 回路基板及びその製造方法 | |
JP2002139540A (ja) | プローブ構造体とその製造方法 | |
JP2005156365A (ja) | 電気特性測定用プローブ及びその製造方法 | |
JPH11271358A (ja) | 回路基板とその製造方法、並びにプローブカード | |
KR100214162B1 (ko) | 마이크로 팁 상부에 수직형 프로브를 가지는 웨이퍼프로브카드 및 그 제조방법 | |
JP3456542B2 (ja) | 針状単結晶体の加工品の製法 | |
JPH05215774A (ja) | 回路測定用端子およびその製造方法 | |
JP3599485B2 (ja) | コンタクター及びその製造方法 | |
JPH08105915A (ja) | 導電性針状構造体及びこれを用いた組立物 | |
JP3156874B2 (ja) | 回路測定用端子およびその製造方法 | |
JPH0961462A (ja) | 回路基板及びその製造方法 | |
JPH1027832A (ja) | 回路基板及びその製造方法 | |
Okajima et al. | VLS growth of silicon whiskers on a patterned silicon-on-insulator (SOI) wafer | |
KR101301737B1 (ko) | 프로브 카드 제조 방법 | |
JPH0733596A (ja) | 針状単結晶体複合品 | |
JP4981011B2 (ja) | 電気特性測定用プローブ及びその製造方法 | |
JPH11150157A (ja) | 電気接点 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |