JP4100772B2

JP4100772B2 - 回路基板及びその製造方法

Info

Publication number: JP4100772B2
Application number: JP24934198A
Authority: JP
Inventors: 芳彦岡島; 和男加藤
Original assignee: Denki Kagaku Kogyo KK
Current assignee: Denka Co Ltd
Priority date: 1998-09-03
Filing date: 1998-09-03
Publication date: 2008-06-11
Anticipated expiration: 2018-09-03
Also published as: JP2000074940A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＣＤドライバー用ＩＣ、ＡＳＩＣなどの超多ピンデバイスを初めとする各種の半導体デバイスの特性評価用のプローブカードに用いられる回路基板とその製造方法に関する。また、本発明は、走査型トンネル顕微鏡や電子間力顕微鏡をはじめとする走査プローブ顕微鏡のプローブ及びその他電子デバイスに使用可能な測定用端子を有する回路基板とその製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスは、製造段階において、不良品除去を目的に電気的特性を数回に渡って測定される。例えば、ウェハ内に回路素子を製造した段階で、各チップを構成する回路素子の動作をテストするための測定が行われ、その後、ウェハから切り取られたチップをパッケージに収容したり、ＴＡＢ等に実装した状態で、再度動作をテストするための測定が行われる。
【０００３】
半導体デバイス特性の測定にあたり、前者においては、タングステン等の金属によって構成された棒状或いは針状の測定用端子を有するプローブカードが通常使用される。また、後者においても、アウターリードが挿入されるソケットを使用することが多いが、ＴＡＢ等を使用する狭ピッチ化されたものを測定する場合には、プローブカードが使用されることが多い。
【０００４】
いずれのプローブカードにおいても、その測定用端子（プローブピンともいう）としては、タングステン等の金属製の針状体あるいは棒状体が通常使用されており、前記プローブピンの先端を半導体デバイスの電極パッドに接触させる構造となっている。そのため、測定する半導体の電極パッド位置に合わせて、個々のプローブピンを固定する手間のかかる方法で製造されている。しかも、急速に進む半導体デバイスの微細化に伴い、精度良く、しかも高密度にプローブピンを固定することが困難となっている。
【０００５】
このような問題の解決を目的に、近年、ＶＬＳ（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）成長法で得られる棒状単結晶体をプローブピンとして用いたプローブカードが提案されている（特開平５−１９８６３６号公報）。特に、ＳＯＩ基板の上部単結晶層を配線として加工し、半導体デバイスの電極パッドに接触可能な位置に棒状単結晶体をＶＬＳ成長させ、単結晶層と棒状単結晶体を導電性膜で被覆して形成されたプローブカードは工業的に優れ、注目されている。
【０００６】
前記ＶＬＳ法でプローブピンを基板上の所望の位置に形成する方法については、Ｒ．Ｓ．ＷａｇｎｅｒとＷ．Ｃ．Ｅｌｌｉｓが、「Ａｐｐｌ．ＰｈｙｓＬｅｔｔｅｒｓ，４（１９６４）８９」に開示している。即ち、図２（ａ）に示すように、基板表面が｛１１１｝面であるＳｉ単結晶基板１の所望の位置に、金属層としてＡｕバンプ２を設け、ＳｉＨ₄、ＳｉＣｌ₄などのＳｉを含むガス雰囲気の中でＳｉ−Ａｕ合金の融点以上に加熱する。Ｓｉ−Ａｕ合金はその融点が低いために、Ａｕバンプとして設けた部分にＳｉ−Ａｕ合金の液滴を形成し、この液滴を介して棒状単結晶体がＶＬＳ成長する。
【０００７】
ＶＬＳ成長においては、ガスの熱分解により、Ｓｉが雰囲気中より前記液滴に取り込まれ、Ｓｉ−Ａｕ合金の液滴中には次第にＳｉが過剰になる。この過剰ＳｉはＳｉ単結晶基板上にエピタキシャル成長し、図２（ｂ）に示すように、＜１１１＞軸方向に沿って棒状単結晶体が成長する。このとき、棒状単結晶体３は、Ｓｉ単結晶基板の結晶方位と同一方位を有するし、棒状単結晶体の先端部の直径は液滴の直径とほぼ同一となる。
【０００８】
従って、ＶＬＳ成長前に形成させるＡｕバンプの体積や加熱温度によって、加熱時に形成されるＳｉ−Ａｕ液滴の径と棒状単結晶体の径が支配されている。径の太い棒状単結晶体を形成させる場合には、加熱時のＳｉ−Ａｕ液滴の径を大きくする必要があり、そのためにはＡｕバンプの体積を増加させれば良い。
【０００９】
しかし、ＶＬＳ成長によって棒状単結晶体を得る場合、ガスの熱分解により、Ｓｉ単結晶基板表面とＶＬＳ成長によって形成された棒状単結晶体の側面にＳｉが堆積する。ガスの分解によって雰囲気中より固体表面上に直接に堆積するＳｉは、Ｓｉ−Ａｕ液滴に取り込まれる量に比べ少ないが、ガス雰囲気中での加熱時間とともに増加する。そのため、棒状単結晶体の先端付近はＳｉ−Ａｕ液滴とほぼ同一径であるが、基板表面に近い根元部ではガスの熱分解によりＳｉが堆積する時間が長いので、先端形状とは異なる土台部が形成される。
【００１０】
この現象は「ＪｏｕｒｎａｌｏｆＣｒｙｓｔａｌＧｒｏｗｔｈ４３（１９７８）２３５−２４４」に示されており、棒状単結晶体の根元部が三方向に促進された結晶成長をすることが示されている。
【００１１】
図３は、前記現象をより詳細に説明する図である。（ａ）、（ｃ）、（ｅ）及び（ｇ）は断面図であり、（ｂ）、（ｄ）、（ｆ）及び（ｈ）は前記（ａ）、（ｃ）、（ｅ）及び（ｇ）に対応する平面図である。
【００１２】
図３（ａ）、（ｂ）に示すように、基板表面が（１１１）面であるＳｉ単結晶基板１の所望の位置にＡｕバンプ２を配置する。ＡｕバンプをマスクとしてＡｕバンプ周囲をメサ形（以下、メサ形は凸状ともいう）に加工する。これをＳｉＨ₄、ＳｉＣｌ₄などのＳｉを含むガス雰囲気の中でＳｉ−Ａｕ合金の融点以上に、例えば９５０℃に加熱すると、Ａｕバンプを形成したのと同一の位置に、図３（ｃ）、（ｄ）に示すように、丸みを帯びた六角形にＳｉ−Ａｕ液滴４ができる。即ち、Ｓｉ−Ａｕ液滴の形状は、結晶方位依存性があり、この加熱温度では、基板と接する面の形状が＜１１０＞方向で囲まれた六角形になる。この状態下で、ガスの熱分解により、Ｓｉが雰囲気中より取り込まれ、図３（ｅ）に示すように、棒状単結晶体３がＶＬＳ成長し始める。
【００１３】
ここで、図３（ｅ）における基板表面と接する棒状単結晶体の直径ＤｅはＳｉ−Ａｕ液滴とほぼ同一径である。しかしながら、そのままＶＬＳ成長を続けるとＳｉを含むガス雰囲気中より棒状単結晶体の側面にＳｉが堆積する。このために、棒状単結晶体の先端付近はＳｉ−Ａｕ液滴４とほぼ同一径であるが、基板表面に近い根元部は先端形状とは異なった形状となる（図３（ｇ）参照）。ＶＬＳ成長し始めた初期段階の棒状単結晶体の直径Ｄｅ（図３（ｅ）参照）に比べ、Ｓｉを含むガス雰囲気中での加熱時間が長い基板表面と接する棒状単結晶体の直径Ｄｇは大きく（図３（ｇ）参照）なる。また、棒状単結晶体の側面に堆積するＳｉは一様に堆積していくのでは無く、｛１１０｝面が促進されて成長する結晶軸依存性がある。そのため、形成された棒状単結晶体は上方より見ると、図３（ｈ）のように、根元部が結晶軸に依存した形状でＶＬＳ成長時に時間とともに径が増加することになる。
【００１４】
上記現象はＳｉ基板上のＶＬＳ成長に限ったものでは無く、ＶＬＳ成長が可能な全ての場合に共通した現象である。したがって、ＳＯＩ基板等の上部単結晶層を配線として加工した部分に棒状単結晶体を形成させる場合においても同様である。
【００１５】
一方、棒状単結晶体を有する回路基板を用いて、長期信頼性に優れた端子密度の高いプローブカードとする場合、以下の要件を満足することが重要である。
即ち、（１）多電極に対向するように、プローブピンとなる棒状単結晶体を複数形成させること、（２）棒状単結晶体を載置させている引き出し配線について、その隣接する配線同士が短絡しないこと、（３）被測定物の半導体の狭ピッチ化に対応するべく、隣接する棒状単結晶体及び引き出し配線の間隔を狭くすること、（４）プローブピンの長期信頼性を高めるべく、棒状単結晶体の直径を可能なかぎり太くするために、ＶＬＳ成長においては、引き出し配線上でＳｉ−Ａｕ液滴の径を保持できる範囲で大きくすること、である。従来からのＶＬＳ成長法においては、狭ピッチ化を推進しようとすると、直径の小さな棒状単結晶体しか得ることが出来なくなり、その結果、得られるプローブカードが長期の使用に耐えない等の問題が生じていた。
【００１６】
従来、ＶＳＬ成長法でプローブカード用の回路基板を作製する場合、上記の要件を満足することに注力されてきたが、上述したとおり、棒状単結晶体の台形部が形成される現象のために、即ち、図４（ａ）、（ｂ）に示した形状を有するために、隣接する棒状単結晶体３が形成された引き出し配線部分同士が短絡してしまうので、棒状単結晶体を狭ピッチに形成することが困難で半導体回路の狭ピッチ化に対応したプローブカードを得ることができない等の重大な問題を生じてしまうことがあった。
【００１７】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものであり、隣接する棒状単結晶体が形成された引き出し配線部分の間隔が狭く、なおかつ引き出し配線上でＳｉ−Ａｕ液滴の径を保持できる範囲で可能な限り大きくした場合においても隣接する棒状単結晶体形成部の引き出し配線同士が短絡することの無い、プローブカード等に使用できる良質な棒状単結晶体を狭ピッチで有する回路基板及びその製造方法を提供することを目的とするものである。
【００１８】
【課題を解決するための手段】
即ち、本発明は、基板上に設けられた単結晶回路上に棒状単結晶体を設けてなる回路基板であって、単結晶回路上面が｛１１１｝面からなり、しかも単結晶回路の前記棒状単結晶体を設けた部分が＜１１０＞方向に伸延して設けられ、単結晶回路からなる引き出し配線の間隔が５０μｍ以下であることを特徴とする回路基板であり、好ましくは、単結晶回路が絶縁層を介して単結晶基板上に設けられていることを特徴とする前記の回路基板である。
【００１９】
本発明は、棒状単結晶体がＶＬＳ成長法により形成されてなることを特徴とする前記の回路基板であり、好ましくは、棒状単結晶体がＳｉ、ＬａＢ₆、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＳｉＣのいずれかであることを特徴とする前記の回路基板である。
【００２０】
又、本発明は、（１）基板上に設けられた、上面が｛１１１｝面からなる単結晶層の所望の位置をエッチングして、＜１１０＞方向に伸延する部分を有する単結晶回路を設ける工程、（２）単結晶回路の＜１１０＞方向に伸延する部分に金属層を設ける工程、（３）棒状単結晶体を構成する元素を含む原料ガス雰囲気内で加熱し、棒状単結晶体を成長させる工程、（４）単結晶回路と棒状単結晶体との表面を導電化し、間隔が５０μｍ以下の引き出し配線を含む回路形成する工程、を順次経ることを特徴とする回路基板の製造方法であり、好ましくは、前記（２）工程と（３）工程の間に、少なくとも金属層下部の単結晶回路をメサ形に加工することを特徴とする前記の回路基板の製造方法である。
【００２１】
【発明の実施の形態】
本発明の回路基板は、棒状単結晶体を設ける部分の単結晶回路が、棒状単結晶体の台形部の結晶面である｛１１０｝面と平行な＜１１０＞方向に伸延して設けられているので、太い棒状単結晶体を狭ピッチに形成することが可能であるという特徴を有する。この特徴を利用して、例えば、先端部直径が１０〜３０μｍの棒状単結晶体を有し、引出し配線の間隔（ピッチ）が５０μｍ以下のプローブカード用に好適な回路基板を得ることができる。ここで、｛１１１｝面とは、（１１１）面と（１１１）面に等価な結晶面総ての総称であり、＜１１０＞方向とは、〔１１０〕と〔１１０〕方向に等価な方向総ての総称である。
【００２２】
以下、本発明を実施例に基づき、一層詳細に説明する。
【００２３】
【実施例】
本発明の実施例として、先端付近の直径Ｄｔが２０μｍで、棒状単結晶体及び引き出し配線の間隔Ｐが４０μｍ、引き出し配線幅が棒状単結晶体形成部において３５μｍである、棒状単結晶体を有する回路基板を形成する。尚、図１は本実施例に係る製造工程を説明するための模式図であり、図１（ｇ）及び（ｈ）は本発明の実施例に係る回路基板の模式図である。
【００２４】
〔実施例〕
本発明に用いる基板としては、その表面に単結晶回路を形成することのできる単結晶層５を有するものであれば、どの様なものでも構わない。前記単結晶層の材質としてはＳｉ、ＬａＢ₆、Ｇｅ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＳｉＣ等が使用できる。その膜厚は通常、０．５μｍから３０μｍである。好ましくは１μｍ〜２０μｍである。
【００２５】
例えばＳｉ、ＬａＢ₆等の単結晶層が絶縁層を介して基板に形成されたもの、ウェハ張り合わせ等により形成された外表面が（１１１）面からなるＳｉ活性層で、膜厚が０．５μｍ〜３０μｍ有するＳＯＩ基板、外表面が（１１１）面のＳｉ基板をイオン打ち込み法等により形成したもの、外表面のＳｉ単結晶層が０．５μｍ〜３０μｍ有するＳＩＭＯＸ基板が好ましい。このうち、ＳＯＩ基板は、ＳｉＯ₂層を単結晶回路形成時に選択エッチングを施すのみで、容易に信頼性の高い電気絶縁部を形成することができることから、好ましく選択される。
【００２６】
本実施例においては、図１の断面図（ａ）、平面図（ｂ）に示すように、Ｓｉの支持基板６上にＳｉＯ₂の絶縁層７を介して外表面が（１１１）面からなるＳｉ単結晶層５を有するＳＯＩ基板をウェハ張り合わせ法、機械研磨、エッチング法などの方法にて形成する。
【００２７】
前記基板の表面に、フォトリソグラフ法、エッチング法およびメッキなどの方法により、Ｓｉ単結晶層の所望の位置に回路形成するためにエッチングマスクを施し、更に、所望の位置に金属層９を形成する。その後、Ｓｉ単結晶層５から単結晶回路８を、少なくとも棒状単結晶体３を形成させる部分が＜１１０＞方向に伸延するように加工し、形成する。前記加工において、単結晶回路の伸延する方向が厳密に＜１１０＞と一致することが望ましいが、本発明の目的を達成することができる限り、＜１１０＞方向から外れていても構わない。本発明者らの検討に依れば、＜１１０＞方向から１０度以内の範囲ならば、本発明の目的を達成できるので、許容される。次に、前記単結晶回路８の金属層９の直下をエッチングによりメサ形に加工する。
【００２８】
単結晶層５上に形成するエッチングマスクの材質は通常、Ａｕ、Ｐｔ、Ｐｄが形成されるが、ＶＬＳ成長時に影響が無い程度であれば、Ｉｒ、Ｏｓ、Ｒｈ、Ｒｕ等やＬＳＩ製造プロセスで用いられているフォトレジスト材料でも良い。エッチングマスク上の所望の位置に形成される金属層９は、例えばプローブカードのように回路測定用端子として使用する場合には、被検査体の電極パッドに対応した所望の位置に形成され、その材質は前記単結晶層５と合金を形成する金属または前記単結晶層５よりも融点の低い金属が用いられる。合金を形成する金属としてはＡｕ、Ｐｔ、Ａｇ、Ｃｕ、Ｐｄ及びＧａが使用でき、好ましくはＡｕ、及びＰｔである。エッチングマスクと金属層９とを同一材質のものを選択する場合には、エッチングマスクの一部を前記金属層９として使用することもできる。本実施例においては、エッチングマスク並びに金属層９としてＡｕを、それぞれ蒸着法により５０ｎｍ、メッキ法により２μｍの厚みで設けた。尚、金属層９は直径３０μｍのドット形状とした。
【００２９】
本発明において、例えば、金属層９がＡｕで単結晶層５がＳｉの場合には、Ａｕ／Ｓｉ合金を形成するが、金属層９のＡｕとその金属層９の下部に形成されるＳｉ単結晶層５のメサ形部分１０の割合（Ａｕ／Ｓｉ）が原子比で（１５／８５）〜（５５／４５）の範囲が好ましい。Ｓｉの割合が４５未満ではＡｕ／Ｓｉ合金を形成するためのＳｉ量がＳｉ単結晶層５のメサ形部分１０のみの量では不足するため、棒状単結晶体３の形成位置がずれやすく、位置精度が悪くなるし、またキンクやブランチなどの不良成長が多くなるので、好ましくない。またＳｉの割合が１５／８５の比率よりも多いと形成される合金の量が少ないので金属層９の下に形成されるメサ形部分１０の方が大きくなり、予めメサ形部分１０をつくる効果がなくなるので好ましくない。本実施例においては、前記比率を４５／５５とした。
【００３０】
尚、本発明でいう金属層９の下部に形成されるＳｉ単結晶層５のメサ形部分１０の割合とは、図３の（ａ）に示される金属層の量と金属層下部から単結晶層の平坦面の間の単結晶層メサ形部の量の割合を示し、例えば、走査型電子顕微鏡写真より、金属層９の厚み及び直径、Ｓｉ単結晶層５のメサ形部分１０の各部の直径及び高さからそれぞれの体積割合を求め、別途調査した密度を用いて重量割合を計算し、原子比で表したものである。
【００３１】
本発明において、メサ形に加工する際或いは単結晶回路を形成する際のエッチングには、湿式エッチング又はドライエッチング等の従来ＬＳＩ製造プロセスで用いられているエッチング処理方法が使用できる。湿式エッチングでは、一般的なエッチング処理用溶液を用いることができ、具体的には、酸及びアルカリ溶液が使用でき、例えば、ＨＦ、ＨＮＯ₃、ＣＨ₃ＣＯＯＨ等を含む溶液、ＮＨ₄ＯＨ等を含む溶液等が使用できる。
【００３２】
次に、金属層９を単結晶回路８の＜１１０＞方向に伸延した部分に形成し、しかも前記金属層９の下部をメサ形に加工した前記の基板を、反応管内にいれ、ＶＬＳ成長法により、金属層９形成位置と同一位置に棒状単結晶体３を成長させる。
【００３３】
ＶＬＳ成長の条件は、例えば、８５０〜１０００℃に加熱しながら、ＳｉＣｌ₄と水素の混合ガスを流すと、図１（ｅ）に示すように、金属層９の形成位置にＡｕ−Ｓｉ液滴が形成され、これを介して棒状結晶体３が形成される。即ち、加熱段階でＡｕバンプ内にＡｕバンプの下部のメサ形に加工された単結晶層から、ＳｉがとりこまれてＡｕ／Ｓｉ液滴を形成し、この層を介して雰囲気ガス中より徐々に棒状単結晶体を成長させてゆく。本実施例では、温度を９５０℃とし、ＳｉＣｌ₄と水素との混合ガス（１０％ＳｉＣｌ₄）を１〜２ｌ／ｍｉｎの流量で流した。
【００３４】
尚、本発明では、製造段階において工業的に汚染が考えられる場合にはアンモニア、過酸化水素を含む水溶液または酸、過酸化水素を含む水溶液を用いた洗浄、超音波を用いた洗浄を併用して実施することも可能である。
【００３５】
次に、前記操作で得たものについて棒状単結晶体３の先端を研磨して長さを２ｍｍに揃えた後、棒状単結晶体３と単結晶回路８との表面に選択的にメッキして金属層（導電層）を設け、導電化することで、本発明の回路基板（図１（ｇ）及び（ｈ）参照）を作製できる。前記メッキ層の材質としては、耐久性に優れるＮｉ、Ａｕ、Ｐｔ、Ａｇ、Ｐｂ等の金属が好ましい。
【００３６】
上記操作で得られた回路基板は、基板６上の絶縁層７の上に、単結晶層５で構成された複数の引き出し配線（単結晶回路８の一部を構成する）上の所望の位置に棒状単結晶体３が成長した構造を有し、しかも、棒状単結晶体３の台形部を形成している｛１１０｝面と当該棒状単結晶体３が設けられている単結晶回路８の伸延している方向＜１１０＞とが一致していることから、隣接する棒状単結晶体が形成された部分の単結晶回路部分（引き出し配線）同士が接触することはなく、電気的な短絡は無く、良好であった。
【００３７】
上述のとおりに、本発明によれば、隣接する棒状単結晶体が形成された部分の引き出し配線の間隔が狭く、しかも、引き出し配線上でＳｉ−Ａｕ液滴の径を保持できる範囲で可能な限り大きくした場合であっても、隣接する棒状単結晶体形成部の引き出し配線同士が短絡すること無く、プローブカード等に使用可能な良質な、狭ピッチ対応可能な棒状単結晶体を有する回路基板を製造することが可能となる。
【００３８】
〔比較例〕
比較の例としては、Ｓｉ単結晶層を引き出し配線として少なくとも棒状単結晶体を形成させる部分のＳｉ単結晶層を引き出し配線として＜１１０＞方向に伸延するさせること無く加工したことを除いて、実施例と同じ操作を行い回路基板を得た。このようにして得られた回路基板は、棒状単結晶体を形成した引き出し配線同士が、前記単結晶体の台形部分で短絡していた（図３参考）。
【００３９】
【発明の効果】
本発明の回路基板の製造方法によれば、ＶＬＳ成長によりＳＯＩ基板等を用いた絶縁層を介して単結晶膜で構成された複数の引き出し配線上の所望の位置に棒状単結晶体を成長させ、隣接する棒状単結晶体が形成された部分の引き出し配線の間隔が狭く、なおかつ引き出し配線上でＳｉ−Ａｕ液滴の径を保持できる範囲で可能な限り大きくした場合でも隣接する棒状単結晶体形成部の引き出し配線同士が短絡することが無く、プローブカード等に使用できる良質な棒状単結晶体を有する回路基板を得ることができる。
【００４０】
また、本発明の回路基板は、ＬＣＤドライバー用ＩＣやＡＳＩＣなどの超多ピンデバイス、その他の半導体デバイスなどにおいて、半導体ウェハ、チップ、パッケージ段階での常温及びバーンイン試験等に使用できるプローブカード用回路基板、或いは走査型トンネル顕微鏡や電子間力顕微鏡をはじめとする走査プローブ顕微鏡のプローブ及びその他電子デバイスに使用できる端子を有する回路基板として使用できる。
【図面の簡単な説明】
【図１】本発明の回路基板とそれを製造する工程を示す図。
【図２】従来公知技術を説明するための図。
【図３】従来公知技術を説明するための図。
【図４】従来公知技術を説明するための図であり、比較例に係る回路基板の中間体を示す図。
【符号の説明】
１Ｓｉ単結晶基板
２Ａｕパンプ
３棒状単結晶体
４Ａｕ−Ｓｉ液滴
５単結晶層
６支持基板
７絶縁層
８単結晶回路
９金属層
１０メサ形部分
１１導電層

Claims

基板上に設けられた単結晶回路上に棒状単結晶体を設けてなる回路基板であって、単結晶回路上面が｛１１１｝面からなり、しかも単結晶回路の前記棒状単結晶体を設けた部分が＜１１０＞方向に伸延して設けられ、単結晶回路からなる引き出し配線の間隔が５０μｍ以下であることを特徴とする回路基板。
単結晶回路が絶縁層を介して単結晶基板上に設けられていることを特徴とする請求項１記載の回路基板。
棒状単結晶体がＶＬＳ成長法により形成されてなることを特徴とする請求項１又は請求項２記載の回路基板。
棒状単結晶体がＳｉ、ＬａＢ_６、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＳｉＣのいずれかであることを特徴とする請求項３記載の回路基板。
（１）基板上に設けられた、上面が｛１１１｝面からなる単結晶層の所望の位置をエッチングして、＜１１０＞方向に伸延する部分を有する単結晶回路を設ける工程、
（２）単結晶回路の＜１１０＞方向に伸延する部分に金属層を設ける工程、
（３）棒状単結晶体を構成する元素を含む原料ガス雰囲気内で加熱し、前記金属層を介して、棒状単結晶体を成長させる工程、
（４）単結晶回路と棒状単結晶体との表面を導電化し、間隔が５０μｍ以下の引き出し配線を含む回路形成する工程、
を順次経ることを特徴とする回路基板の製造方法。
前記（２）工程と（３）工程の間に、少なくとも金属層下部の単結晶回路をメサ形に加工することを特徴とする請求項５記載の回路基板の製造方法。