JPH1027832A

JPH1027832A - 回路基板及びその製造方法

Info

Publication number: JPH1027832A
Application number: JP18080196A
Authority: JP
Inventors: Yoshihiko Okajima; 芳彦岡島; Kazuo Kato; 和男加藤
Original assignee: Denki Kagaku Kogyo KK
Current assignee: Denka Co Ltd
Priority date: 1996-07-10
Filing date: 1996-07-10
Publication date: 1998-01-27

Abstract

(57)【要約】（修正有）【課題】信頼性の高いプローブカードを安定して得る
ことのできる回路基板とその製造方法を提供する。【解決手段】基板表面の単結晶回路上に棒状単結晶体
を形成した回路基板であって、該棒状単結晶体の前記単
結晶回路表面から５０μｍの位置での直径をＤとすると
き、該棒状単結晶体の中心が前記単結晶回路の先端から
１．５Ｄ以上離れていることを特徴とする回路基板であ
る。また、棒状単結晶体が形成され始める金属層の中心
位置を、単結晶回路の先端から１．５Ｄ以上離れるよう
に、位置合わせすることを特徴とする回路基板製造方法
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＣＤドライバー
用ＩＣやＡＳＩＣなどの超多ピンデバイス、その他、半
導体デバイスなどにおいて、半導体ウエハ、チップ、パ
ッケージ段階での常温での動作試験或いはバーンイン試
験等に使用できるプローブカード用の回路基板、或いは
走査型トンネル顕微鏡や原子間力顕微鏡をはじめとする
走査プローブ顕微鏡のプローブピン及びその他電子デバ
イスに使用できるプローブピンを有する回路基板及びそ
の製造方法に関する。

【０００２】

【従来の技術】従来、ＬＣＤドライバー用ＩＣやＡＳＩ
Ｃなどの超多ピンデバイスなどの半導体集積回路の電気
特性測定用途に、微小真空デバイスや電子銃、或いは走
査型トンネル顕微鏡や原子間力顕微鏡をはじめとする走
査型プローブ顕微鏡のプローブ等の用途に、導電性や電
子放射性を有する各種材料のプローブピンが用いられて
いるが、特に最近では、半導体集積回路の電気特性測定
用途のプローブカードに用いられるプローブピンについ
ては、半導体回路の高集積化に伴い、半導体回路の製造
段階において不良品除去を進め高い生産性を維持するた
めに、ますます重要視されている。

【０００３】この用途のプローブカードには、タングス
テン等の金属製のプローブピンが主に使用されており、
その先端を「くの字」に曲げ、半導体の電極部に接触さ
せる構造となっており、１本毎に位置固定して作られて
いる。しかし、急速に進む半導体の微細化に伴い、精度
良くしかも高密度にプローブピンを固定することが困難
となっている。このため、最近では、ＶＬＳ（Ｖａｐｏ
ｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ）成長法を利用して、棒
状単結晶体をプローブカードのプローブピンとして用い
ることが提案されている（特開平５−１９８６３６号公
報参照）。

【０００４】しかしながら、単結晶基板等に前記の棒状
単結晶体を製造する際に、以下のような現象が発生し、
十分に良質の棒状単結晶体を得ることができないという
問題があった。即ち、単結晶基板上の所望の位置に棒
状単結晶体を形成する上で、好ましくない複数の針状結
晶の随伴、或いは微細な針状結晶の集合体が生成するこ
と、個々の回路パターン部の位置とそれに対応して生
成した棒状単結晶体の位置がずれることがあること、
個々の回路パターン部に対応して生成した棒状単結晶体
が、その成長の過程でキンク（折れ曲がり）や、ブラン
チ（枝分かれ）を生じることがあること等の欠点があっ
た。

【０００５】このため、特開平５−３１９９８３号公報
で開示されているとおり、単結晶基板上の所望の位置
に、前記単結晶基板と合金を形成する金属層、または前
記単結晶基板よりも融点の低い金属層のパターン部を形
成した後、この金属層パターン部を周囲より凸状に加工
した後、ＶＬＳ成長法によって良好な棒状単結晶体が得
られるようになった。しかし、この方法によっても、例
えばＳＯＩ基板等の場合のように、絶縁層上の単結晶層
を回路の一部として利用し、その回路上に棒状単結晶体
を形成した回路基板を製造する場合には、棒状単結晶体
がキンク、ブランチを随伴したり或いは位置ずれなどを
起こすという問題があった（尚、引き出し配線などの単
純な配線部も含めて回路とよぶ）。

【０００６】即ち、(1)凸状に形成された単結晶膜から
なる回路上に金属層パターン部を形成させるが、回路の
長手方向に対しては凸状が形成されないため、生成した
棒状単結晶体の位置がずれるし、キンク、ブランチ、或
いは不要な針状結晶の随伴が発生することがあること、
(2)回路の幅方向より外れて金属層が形成された場合、
エッチング処理を実施した際に凸状加工の不良が発生
し、その結果、やはりキンク、ブランチ或いは生成した
棒状単結晶体の金属層形成位置からの位置ずれが生じる
ことがある。また、(3)棒状単結晶体が形成された根元
付近は凹凸が生じ、不要な針状結晶の随伴があるときに
は、導電層形成時に不良が発生し、プローブピン従って
プローブカードの電気抵抗値のばらつきを発生させ、良
好な回路基板が得られないこと等の問題がある。

【０００７】そこで、絶縁層上に形成された単結晶膜の
上にエッチングマスクを形成した後、該エッチングマス
ク上の所望の位置に前記単結晶膜と合金を形成する金属
層または前記単結晶膜よりも融点の低い金属層を形成す
る工程、前記エッチングマスクが形成された部分以外の
単結晶膜を絶縁層面までエッチングして周囲より凸状に
回路を形成する工程、前記エッチングマスクを除去し前
記金属層を有する回路を工程、エッチングマスクにより
前記金属部を周囲より凸状に加工する工程、棒状単結晶
体を形成する工程、該棒状単結晶体と回路との表面を導
電性の金属で被覆する工程を経ることで回路基板を形成
すると、上述した、棒状単結晶体がキンク、ブランチを
随伴したり、位置ずれを起こすという問題が抑制され、
良好な棒状単結晶体が得られるようになった。

【０００８】しかしながら、上記の作製工程を採用する
にしても、前記製造方法には単結晶膜を回路及び金属層
の周囲をエッチングにより凸状に加工する工程が含まれ
ており、(イ)凸状に形成された回路の先端部や縁に棒状
単結晶体を形成させる場合には、エッチング過剰なとき
に、回路の所望の位置より金属層から生成した合金の一
部が回路の所望の位置より絶縁層に落下し、隣接する回
路と短絡する現象をしめしたり、(ロ)凸状の加工が不十
分な場合には、キンクやブランチを発生することがあ
る。これらの成長不良は、僅かに発生するだけでも、棒
状単結晶体を形成した回路基板をプローブカード等に実
際に用いる場合には使用できず、重大な問題である。

【０００９】

【発明が解決しようとする課題】本発明は上記の問題に
鑑みてなされたものであり、本発明の目的は、例えばＳ
ＯＩ基板を用いた場合のように、単結晶膜で構成された
回路上の所望の位置に、回路の表面状態を平坦に保った
まま、精度良く、キンク等の異常の無い棒状単結晶体を
成長させ、信頼性の高いプローブカードを安定して供給
できる回路基板を提供すること、並びに前記回路基板を
供給する回路基板製造方法を提供することにある。

【００１０】

【課題を解決しようとする手段】本発明は、基板表面の
単結晶回路上に棒状単結晶体を形成した回路基板であっ
て、該棒状単結晶体の前記単結晶回路の表面から５０μ
ｍの位置の直径をＤとするときに、該棒状単結晶体の中
心が前記単結晶回路の先端から１．５Ｄ以上離れている
ことを特徴とする回路基板であり、好ましくは、前記棒
状単結晶体の中心が前記単結晶回路の縁からも１．５Ｄ
以上離れていることを特徴とする前記回路基板である。

【００１１】又、本発明は、（１）基板表面にエッチン
グマスクを施し、（２）該エッチングマスク上に金属層
を形成し、（３）前記エッチングマスクを形成した部分
以外をエッチングして単結晶回路を形成した後、（４）
前記金属層の下部以外のエッチングマスクを除去し前記
金属層の下部を凸状に加工し、しかる後に、（５）前記
単結晶回路を構成する元素を含む原料ガス雰囲気内で前
記金属層を介して棒状単結晶体を成長させ、（６）該棒
状単結晶体及び前記単結晶回路の表面を金属で被覆する
工程からなる回路基板製造方法であって、前記工程
（２）で形成される金属層の中心位置が前記工程（３）
で形成される単結晶回路の先端から、前記工程（５）で
得られる棒状単結晶体の単結晶回路表面から５０μｍの
位置での直径をＤとするときに、１．５Ｄ以上離れるよ
うに位置決めすることを特徴とする回路基板製造方法で
ある。

【００１２】

【発明の実施の形態】本発明において、単結晶回路の先
端とは、図２ａに例示したとおり、単結晶回路の棒状単
結晶体を形成する部分から配線を引き出す電気的流れの
方向に対して逆側の縁をいう。また、本発明の単結晶回
路の縁とは、単結晶回路表面の棒状単結晶体を形成する
部分から配線を引き出す電気的流れの方向に対して垂直
方向の縁をいう。

【００１３】本発明において、棒状単結晶体の単結晶回
路の表面から５０μｍの位置での直径をＤとするとき
に、前記棒状単結晶体の中心が前記単結晶回路の先端か
ら１．５Ｄ以上離れていることが必須である。加えて、
前記棒状単結晶体の中心が前記単結晶回路の縁１．５Ｄ
以上離れていることが好ましい。これは、本発明者らが
実験的に見いだした知見であり、前記条件を満足すると
きにのみ、本発明の目的の回路の表面状態を平坦に保っ
たまま、精度良く、キンク等の異常の無い棒状単結晶体
を成長させ、信頼性の高いプローブカードを安定して供
給できる回路基板を確実に得ることができるからであ
る。

【００１４】前記回路基板は、棒状単結晶体を作製する
に際して、棒状単結晶体がＶＬＳ成長開始前の金属層の
位置と大きさを調整することで該棒状単結晶体の直径と
その中心位置とを制御できるという知見に基づいて、作
製することができる。即ち、回路基板の製造方法におい
て、金属層の中心位置を単結晶回路の先端から、１．５
Ｄ以上離れるように、更に好ましくは単結晶回路の縁か
らも１．５Ｄ以上離れるように、位置決めすることで前
記回路基板を容易に得ることができる。

【００１５】図１は、上述のことを例示したもので、Ｖ
ＬＳ成長法の過程を示す図である。図１（ａ）及び図１
（ａ’）は、いずれもＳＯＩ基板の上部のＳｉ単結晶層
を絶縁層まで加工し単結晶回路とし、前記単結晶回路上
の所望の位置にＡｕバンプを形成し、次に前記Ａｕバ
ンプをマスクとしてＡｕバンプ以外の部分をエッチング
により除去した状態を示している。Ａｕバンプの中心位
置が次の工程で得られる棒状単結晶体の中心位置に一致
するように期待されるが、図１（ａ）では単結晶回路の
先端からＡｕバンプの中心位置が１．５Ｄ以上離れてい
る本発明の例示であり、図１（ａ’）では単結晶回路の
先端からＡｕバンプの中心位置が１．５Ｄ未満の比較例
を例示したものである。

【００１６】前記基板を、ＡｕとＳｉとの共晶点以上に
水素等の非反応性の雰囲気中で加熱すると、Ａｕバンプ
は凸状に加工されたＳｉ単結晶回路部と相互に溶解し合
ってＡｕ−Ｓｉ合金の液滴を生じる。この時、Ａｕ−Ｓ
ｉ液滴は、Ａｕバンプの大きさを保持して単結晶回路上
に濡れ広がるのではなく、重力と表面張力によりその体
積に見合う大きさと形状の液滴を生じる。そのため、単
結晶回路の先端が１．５Ｄ以上Ａｕバンプの中心位置か
ら離れている場合（図１（ａ）に例示した場合）は、図
１（ｂ）に示すとおり、単結晶回路上の所望の位置にＡ
ｕ−Ｓｉ液滴が形成される。しかし、単結晶回路の先端
から１．５Ｄ未満の位置にＡｕバンプが形成された場合
（図１（ａ’）に例示した場合）には、図１（ｂ’）に
示すとおり、Ａｕ−Ｓｉ液滴が単結晶回路上の所望の位
置からずれて、その一部が単結晶回路表面より落下する
現象を生じることがある。

【００１７】前記の状態下で、例えば四塩化珪素と水素
の混合ガスを導入し、ＶＬＳ成長させると、図１（ｂ）
の場合には良好な棒状単結晶体が図１（ｃ）に示すとお
りに形成することができるが、図１（ｂ’）の場合には
図１（ｃ’）に示すとおりにキンクやブランチが発生し
てしまうことがある。

【００１８】また、棒状単結晶体の中心が単結晶回路の
縁から１．５Ｄ以上離れている場合は、図１（ｂ）に例
示した場合と同様に、Ａｕ−Ｓｉ液滴が単結晶回路上の
所望の位置からずれたり、その一部が単結晶回路表面よ
り落下する現象を完全に防止することができ、その結
果、キンクやブランチ等の異常の無い棒状単結晶体を確
実に、安定して形成することが可能となる。

【００１９】本発明の回路基板を構成する単結晶の材質
としては、Ｓｉ、ＬａＢ₆、Ｇｅ、α−Ａｌ₂Ｏ₃、Ｇａ
Ａｓ、ＧａＰ、ＭｇＯ、ＮｉＯ、ＳｉＣ、ＩｎＧａ等が
使用できる。単結晶基板の厚さは通常の２０μｍ〜１０
ｍｍのものが使用できるが、その表面に形成される単結
晶回路となる部分の厚みは、通常０．５μｍから３０μ
ｍであり、好ましくは１μｍ〜２０μｍである。例え
ば、Ｓｉ、ＬａＢ₆等の単結晶が絶縁層を介して基板に
形成されたもの、ウェハー張り合わせ等により形成され
た最外表面がＳｉ活性層、結晶方位＜１１１＞、膜厚が
０．５μｍ〜３０μｍを有するＳＯＩ基板、結晶方位＜
１１１＞のＳｉ基板を用いてイオン打ち込み法等により
形成される最外表面Ｓｉ層を０．５μｍ〜３０μｍ有す
るＳＩＭＯＸ基板が好ましい。

【００２０】単結晶基板上に形成するエッチングマスク
の材質は、通常、Ａｕ、Ｐｔ、Ｐｄが用いられるが、Ｖ
ＬＳ成長時に影響が無い程度であれば、Ｉｒ、Ｏｓ、Ｒ
ｈ、Ｒｕ等やＬＳＩ製造プロセスで用いられるフォトレ
ジスト材料であっても構わない。

【００２１】上述の通り、例えばＡｕバンプという金属
層を介してＶＬＳ成長法により棒状単結晶体を形成する
が、該金属層は単結晶回路と合金を形成する金属の層で
あるか、単結晶回路よりも融点の低い金属の層である。
前記金属層はＶＬＳ成長以前の加熱時に金属層の下部に
加工される凸状の単結晶回路と合金を形成し、この合金
を介して原料ガス雰囲気中より単結晶を構成する原子を
とりこみつつ、一方で単結晶を析出することで、棒状単
結晶を形成していく。この加熱時の初期に形成される合
金の組成は、合金の形成成分、即ち前記金属層と前記凸
状部の単結晶成分との共晶点の組成となる。単結晶成分
がこの凸状部の単結晶のみから取り込まれる場合には、
棒状単結晶体の位置精度は容易に制御され、またキンク
やブランチなどの不良成長もない。しかし、前記合金成
分の供給量が前記凸状部の単結晶だけでは不足し、凸状
部の周辺部の単結晶までも取り込む場合には、形成され
る棒状単結晶体の位置精度が悪く、併せてキンク、ブラ
ンチなどの不良成長も多く、良好な棒状単結晶体を有す
る回路基板を得ることができない。

【００２２】エッチングマスク上の所望の位置に形成さ
れる前記金属層は、例えばプローブカードのように回路
測定用探子として使用する場合には、被検査体の電極パ
ッドに対応した所望の位置に形成され、その材質は前記
単結晶回路と合金を形成する金属または前記単結晶回路
よりも融点の低い金属が用いられ、例えばＡｕ、Ｐｔ、
Ａｇ、Ｃｕ、Ｐｄ及びＧａが掲げられる。このうち、Ａ
ｕ及びＰｔが好ましい。また、エッチングマスクと単結
晶回路とが合金を形成する金属を前記金属層にも使用す
れば、エッチングマスクの一部を単結晶回路と合金を形
成する金属層として使用することもできる。

【００２３】金属層とその金属層の下部に形成されるＳ
ｉ単結晶凸状部の量的割合については、金属層の量とＳ
ｉ単結晶凸状部の量との割合を示すものであり、例え
ば、走査型電子顕微鏡写真より、金属層（以下Ａｕバン
プともいう）の厚み及び直径、Ｓｉ単結晶凸状部の各部
の直径及び高さからそれぞれの重量を計算から求め、原
子比で表したものである。

【００２４】前記金属層がＡｕであり、該金属層の下部
に加工される凸状部がＳｉ単結晶である場合、該金属層
のＡｕと前記凸状部のＳｉの割合（Ａｕ／Ｓｉ）が原子
比で（１５／８５）〜（５５／４５）であることが好ま
しい。前記範囲に調整するとき、キンク、ブランチなど
の不良成長がなく良好な棒状単結晶体を高位置精度に制
御しながら形成することができる。Ｓｉの割合が４５未
満ではＡｕ−Ｓｉ合金を形成するためのＳｉ量がＳｉ単
結晶凸状部の量のみでは不足するために、位置がずれ易
く、位置精度が悪く、またキンクやブランチなどの不良
成長が多く、好ましくない。またＳｉの量が８５より多
いと、形成される合金の量が少ないので金属層の下に形
成される凸状部の方が大きくなり、予め凸状部をつくる
効果がなくなるので好ましくない。

【００２５】このようにして形成された棒状単結晶体の
基部の周囲は、エッチングによりＳｉ単結晶凸状部を形
成しないので、棒状単結晶体を成長したときに、棒状単
結晶体の基部の周囲に発生する凹凸がなく、平坦で、そ
の表面粗さは５μｍ以下と平滑性に優れているため、後
に続くメッキ処理が容易に実施でき、良質な導電膜の形
成が可能となる。その結果、良好な導電膜を有し、位置
精度の良い棒状単結晶体を持つ回路基板を得ることがで
きる。尚、ここでいう棒状単結晶体の基部の周囲とは、
棒状単結晶体の基部の直径をｄとするとき、通常、直径
が約３ｄの範囲をいう。前記基部の直径はエッチングに
よって形成される凸状部の大きさの影響を受け、前記基
部の周囲の大きさは凸状部を形成しないで単結晶膜上に
直接金属層を形成して、そこに棒状単結晶体を成長させ
るとき、金属層が溶融する領域に相当するもので、金属
層の大きさの影響をも受ける。

【００２６】本発明において、金属層部のパターン形状
に特に制限はなく、具体的には、円形、楕円形、四角
形、多角形のいずれでもよい。パターンは半導体製造プ
ロセスに通常用いられているフォトリソグラフ法、メッ
キ法、スパッタ法、蒸着法、エッチング法等を組み合わ
せて得られるので、パターンが微細になった場合、基板
が大面積になった場合であっても問題ない。

【００２７】本発明における回路形成時の凸状に形成す
る工程及び金属層の周囲を凸状に加工する工程で実施す
るエッチング処理には、湿式エッチングおよびドライエ
ッチング等の従来からＬＳＩ製造プロセスで用いられて
いる種々のエッチング処理方法が用いられる。湿式エッ
チングに用いられる溶液としては、一般的なエッチング
処理用溶液が用いられ、具体的には、酸及びアルカリ溶
液が使用でき、通常ＨＦ、ＨＮＯ₃、ＣＨ₃ＣＯＯＨ等を
含む溶液、ＮＨ₄ＯＨ等を含む溶液が使用できる。

【００２８】本発明の棒状単結晶体としては、ＶＬＳ成
長によって形成できるものが使用でき、具体的には、Ｓ
ｉ、ＬａＢ₆、Ｇｅ、α−Ａｌ₂Ｏ₃、ＧａＡｓ、Ｇａ
Ｐ、ＭｇＯ、ＮｉＯ、ＳｉＣ、ＩｎＧａ等である。この
うち、Ｓｉ、ＧａＡｓ、ＧａＰ、Ｓｉが好ましい。通
常、ＶＬＳ成長によって形成される棒状単結晶体は基板
上にほぼ垂直方向に形成される。

【００２９】本発明の回路基板を構成する単結晶の材質
と形成される棒状単結晶体とはいろいろな組み合わせが
できるものでなく、同一素材にする必要がある。即ち、
棒状単結晶体を形成する回路基板の表面の材質は棒状単
結晶体の材質と同一でなければならない。この理由は、
回路の一部を凸状にしてＡｕと合金を形成するので、成
長初期段階から凸状部分の原子が合金に含まれているた
めである。従って、本発明における単結晶回路は、本発
明の回路基板上部を構成する単結晶、即ちＳｉ、ＬａＢ
₆、Ｇｅ、α−Ａｌ₂Ｏ₃、ＧａＡｓ、ＧａＰ、ＭｇＯ、
ＮｉＯ、ＳｉＣ、ＩｎＧａ等を、ＬＳＩの微細加工プロ
セスに用いられるリソグラフやエッチング等の技術を利
用して配線として引き出すことができるように、加工し
たものである。

【００３０】尚、本発明における製造段階において、汚
染が考えられる場合には、アンモニア、過酸化水素を含
む水溶液または酸による洗浄、過酸化水素を含む水溶液
を用いた洗浄、超音波を用いた洗浄を併用して実施する
ことも可能である。

【００３１】

【実施例】

〔実施例〕以下、図２〜図８を用いて実施例を説明す
る。尚、ａは平面図を、ｂはａにおいて矢印方向から観
た断面図を示している。図２に示すとおり、シリコンの
支持基板１上にＳｉＯ₂の絶縁層２、更にその上に＜１
１１＞方位のシリコン単結晶層３を有するＳＯＩ基板を
準備する。この基板上にフォトリソグラフ法、エッチン
グ法及びメッキ法を適用して、幅が５０μｍ、間隔６０
μｍのエッチングマスク４及びＡｕバンプ５を形成す
る。ここで、形成するＡｕバンプ５の中心位置は、後工
程で形成されるシリコン引き出し配線上部から５０μｍ
の位置の、棒状単結晶体の直径Ｄに対して１．５Ｄ以上
エッチングマスクの先端部及び縁より内側に形成する。

【００３２】次に、図３に示したとおり、絶縁層２まで
エッチング処理を実施して、＜１１１＞方位のシリコン
単結晶層３を引き出し配線部６として凸状に加工した。
更に、エッチングマスク４を除去し、シリコン引き出し
配線部６上の所望の位置にＡｕバンプ５が形成される。
次に、図４に示すとおり、エッチングによりＡｕバンプ
５の下部のシリコン単結晶１７を周囲より凸状に加工し
た。従って、Ａｕバンプ５は、引き出し配線部の先端部
及び縁より中心位置が１．５Ｄ以上内側に形成され、そ
の周囲を凸状に加工された状態になっている。

【００３３】次に、前記基板を反応管内にいれ、９５０
℃に加熱し、四塩化水素と水素との混合ガスを流しＶＬ
Ｓ成長法によって、棒状単結晶体を成長させる。この操
作により、図５に示すとおり、Ａｕバンプ形成位置に棒
状単結晶体８が形成される。

【００３４】上記操作で得られた棒状単結晶体は直径が
１６μｍ長さ２ｍｍで、走査型電子顕微鏡で１０００倍
に拡大して観察した結果、シリコン引き出し配線の先端
部Ｓ及び縁Ｆより１．５Ｄ以上内側に形成されており、
その基部の周囲に微細な針状結晶の随伴は無く、初めに
形成したＡｕバンプの位置に対し、得られた棒状単結晶
体の位置は正確に同一の位置であり、キンクやブランチ
は認められなかった。また、棒状単結晶体の基部の周囲
の表面粗さをＳｏｌａｎ社製ＤＥＫＴＡＫ３０３０を用
いて測定した結果、５μｍ以下であり、良好であった。

【００３５】次に、棒状単結晶体８を研磨用ワックスに
て包埋し、機械研磨により棒状単結晶体８の先端に形成
されているＡｕ−Ｓｉ合金９を除去し、棒状単結晶体８
の長さを１５００μｍに調整し、ワックスを除去後、ア
セトン洗浄、１０％ＨＦ洗浄により基板表面及び棒状単
結晶体表面を洗浄し、図６に示す形状とした。

【００３６】次に、アクチベーティング処理を施して、
無電解メッキを実施して、引き出し線部及び棒状単結晶
体のみを選択的に０．５μｍのＮｉ−Ｐ膜１０で被覆し
た。その後電解メッキを実施してＮｉ−Ｐ膜１０で被覆
された部分を２μｍのＡｕ膜１１で被覆した。更に、電
解メッキを実施してＡｕ膜１１で被覆された部分のみに
１μｍのＲｈ膜１２で被覆し、回路基板とした（図７参
照）。尚、上記操作で得られた回路基板のプローブ部分
は、図８に例示した構造を有している。

【００３７】前記回路基板について、Ｎ₂ガス雰囲気内
において１５０℃、２０００時間の耐熱試験を実施した
ところ、形状の変化は認められず、形成されたプローブ
部分の位置ずれは確認できなかった。その後、１５０℃
に加熱された被検査体の電極パッドに前記回路基板を用
いて１０００μｍのオーバードライブ量を負荷して１０
０万回のコンタクト試験を実施したところ、０．５Ω以
下の低く安定したコンタクト抵抗値を示した。

【００３８】〔比較例〕Ａｕバンプの中心位置を、エッ
チングマスクの先端部より１５μｍの位置に形成したこ
と以外は実施例と同一の操作で回路基板を製作し、実施
例と同一の評価を行った。ＶＬＳ成長後の得られた棒状
単結晶体は直径が１０〜１６μｍとばらついており、長
さほぼ２ｍｍであるが、走査型電子顕微鏡で５００倍に
拡大して観察すると、その基部の周囲に微細な針状結晶
の随伴が多数みられ、微細な針状結晶の随伴が無い基部
でも周囲に明かな凹凸が認められ、その表面粗さを測定
したところ１０μｍであり、不良であった。又、回路基
板については、棒状単結晶体基部の周囲のメッキに不良
部が多数発生した。加えて、初めに形成したＡｕバンプ
の位置に対し、得られた棒状単結晶体の位置は最大２０
μｍずれているものがあり、位置精度が不良であった。

【００３９】

【発明の効果】以上説明したように、本発明の製造方法
によれば、棒状単結晶体形成時に、例えばＡｕ−Ｓｉ液
滴が引き出し配線上の所望の位置に精度よく形成されて
いるので、従来から問題であった棒状単結晶体の位置ず
れ、キンク、ブランチ及び不要な針状結晶の随伴と言っ
た問題が解決されるばかりでなく、棒状単結晶体の基部
の周囲に発生していた凹凸が無く、平坦で、表面粗さが
５μｍと平滑性に優れているのでメッキ処理が容易にで
き良質の導電膜の形成が可能となる利点がある。

【００４０】本発明により得られる回路基板は、ＬＣＤ
ドライバー用ＩＣやＡＳＩＣなどの超多ピンデバイス他
の半導体デバイスにおいて、半導体ウェハ、チップ、パ
ッケージ段階での常温及びバーンイン試験等に使用でき
るプローブカード用回路基板、或いは走査型トンネル顕
微鏡や原子間力顕微鏡をはじめとする走査プローブ顕微
鏡のプローブ、及びその他の電子デバイスに使用できる
探子を有する回路基板として使用可能である。

【図面の簡単な説明】

【図１】棒状単結晶体の成長状態と形態を示す説明
図。

【図２】本発明の実施例に係る回路基板の製造工程を
示す模式図。

【図３】本発明の実施例に係る回路基板の製造工程を
示す模式図。

【図４】本発明の実施例に係る回路基板の製造工程を
示す模式図。

【図５】本発明の実施例に係る回路基板の製造工程を
示す模式図。

【図６】本発明の実施例に係る回路基板の製造工程を
示す模式図。

【図７】本発明の実施例に係る回路基板の製造工程を
示す模式図。

【図８】本発明の実施例に係る回路基板のプローブ部
分の拡大断面図。

【符号の説明】

１支持基板２絶縁層３単結晶層４金属層（エッチングマスク）５金属層（Ａｕバンプ）６引き出し配線部７引き出し配線部８棒状単結晶体９Ａｕ−Ｓｉ合金１０Ｎｉ−Ｐ膜１１Ａｕ膜１２Ｒｈ膜１７凸状に加工する単結晶膜部分Ｓ単結晶回路の先端部Ｆ単結晶回路の縁

Claims

【特許請求の範囲】

【請求項１】基板表面の単結晶回路上に棒状単結晶体
を形成した回路基板であって、該棒状単結晶体の前記単
結晶回路の表面から５０μｍの位置の直径をＤとすると
きに、該棒状単結晶体の中心が前記単結晶回路の先端か
ら１．５Ｄ以上離れていることを特徴とする回路基板。
【請求項２】前記棒状単結晶体の中心が前記単結晶回
路の縁から１．５Ｄ以上離れていることを特徴とする請
求項１記載の回路基板。
【請求項３】（１）基板表面にエッチングマスクを施
し、（２）該エッチングマスク上に金属層を形成し、
（３）前記エッチングマスクを形成した部分以外をエッ
チングして単結晶回路を形成した後、（４）前記金属層
の下部以外のエッチングマスクを除去し前記金属層の下
部を凸状に加工し、しかる後に、（５）前記単結晶回路
を構成する元素を含む原料ガス雰囲気内で前記金属層を
介して棒状単結晶体を成長させ、（６）該棒状単結晶体
及び前記単結晶回路の表面を金属で被覆する工程からな
る回路基板製造方法であって、前記工程（２）で形成さ
れる金属層の中心位置が前記工程（３）で形成される単
結晶回路の先端から、前記工程（５）で得られる棒状単
結晶体の単結晶回路表面から５０μｍの位置での直径を
Ｄとするときに、１．５Ｄ以上離れるように位置決めす
ることを特徴とする回路基板製造方法。