JP2000074940A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JP2000074940A JP2000074940A JP10249341A JP24934198A JP2000074940A JP 2000074940 A JP2000074940 A JP 2000074940A JP 10249341 A JP10249341 A JP 10249341A JP 24934198 A JP24934198 A JP 24934198A JP 2000074940 A JP2000074940 A JP 2000074940A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- rod
- circuit
- shaped
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Leads Or Probes (AREA)
Abstract
こと無く、信頼性の高い回路基板を提供する。 【解決手段】基板上に設けられた単結晶回路上に棒状単
結晶体を設けてなる回路基板であって、単結晶回路上面
が{111}面からなり、しかも単結晶回路の前記棒状
単結晶体を設けた部分が<110>方向に伸延して設け
られていることを特徴とする回路基板。
Description
用IC、ASICなどの超多ピンデバイスを初めとする
各種の半導体デバイスの特性評価用のプローブカードに
用いられる回路基板とその製造方法に関する。また、本
発明は、走査型トンネル顕微鏡や電子間力顕微鏡をはじ
めとする走査プローブ顕微鏡のプローブ及びその他電子
デバイスに使用可能な測定用端子を有する回路基板とそ
の製造方法に関する。
不良品除去を目的に電気的特性を数回に渡って測定され
る。例えば、ウェハ内に回路素子を製造した段階で、各
チップを構成する回路素子の動作をテストするための測
定が行われ、その後、ウェハから切り取られたチップを
パッケージに収容したり、TAB等に実装した状態で、
再度動作をテストするための測定が行われる。
においては、タングステン等の金属によって構成された
棒状或いは針状の測定用端子を有するプローブカードが
通常使用される。また、後者においても、アウターリー
ドが挿入されるソケットを使用することが多いが、TA
B等を使用する狭ピッチ化されたものを測定する場合に
は、プローブカードが使用されることが多い。
測定用端子(プローブピンともいう)としては、タング
ステン等の金属製の針状体あるいは棒状体が通常使用さ
れており、前記プローブピンの先端を半導体デバイスの
電極パッドに接触させる構造となっている。そのため、
測定する半導体の電極パッド位置に合わせて、個々のプ
ローブピンを固定する手間のかかる方法で製造されてい
る。しかも、急速に進む半導体デバイスの微細化に伴
い、精度良く、しかも高密度にプローブピンを固定する
ことが困難となっている。
LS(Vapor−Liquid−Solid)成長法
で得られる棒状単結晶体をプローブピンとして用いたプ
ローブカードが提案されている(特開平5−19863
6号公報)。特に、SOI基板の上部単結晶層を配線と
して加工し、半導体デバイスの電極パッドに接触可能な
位置に棒状単結晶体をVLS成長させ、単結晶層と棒状
単結晶体を導電性膜で被覆して形成されたプローブカー
ドは工業的に優れ、注目されている。
望の位置に形成する方法については、R.S.Wagn
erとW.C.Ellisが、「Appl.Phys
Letters,4(1964)89」に開示してい
る。即ち、図2(a)に示すように、基板表面が{11
1}面であるSi単結晶基板1の所望の位置に、金属層
としてAuバンプ2を設け、SiH4、SiCl4などの
Siを含むガス雰囲気の中でSi−Au合金の融点以上
に加熱する。Si−Au合金はその融点が低いために、
Auバンプとして設けた部分にSi−Au合金の液滴を
形成し、この液滴を介して棒状単結晶体がVLS成長す
る。
り、Siが雰囲気中より前記液滴に取り込まれ、Si−
Au合金の液滴中には次第にSiが過剰になる。この過
剰SiはSi単結晶基板上にエピタキシャル成長し、図
2(b)に示すように、<111>軸方向に沿って棒状
単結晶体が成長する。このとき、棒状単結晶体3は、S
i単結晶基板の結晶方位と同一方位を有するし、棒状単
結晶体の先端部の直径は液滴の直径とほぼ同一となる。
ンプの体積や加熱温度によって、加熱時に形成されるS
i−Au液滴の径と棒状単結晶体の径が支配されてい
る。径の太い棒状単結晶体を形成させる場合には、加熱
時のSi−Au液滴の径を大きくする必要があり、その
ためにはAuバンプの体積を増加させれば良い。
を得る場合、ガスの熱分解により、Si単結晶基板表面
とVLS成長によって形成された棒状単結晶体の側面に
Siが堆積する。ガスの分解によって雰囲気中より固体
表面上に直接に堆積するSiは、Si−Au液滴に取り
込まれる量に比べ少ないが、ガス雰囲気中での加熱時間
とともに増加する。そのため、棒状単結晶体の先端付近
はSi−Au液滴とほぼ同一径であるが、基板表面に近
い根元部ではガスの熱分解によりSiが堆積する時間が
長いので、先端形状とは異なる土台部が形成される。
ystal Growth 43(1978)235−
244」に示されており、棒状単結晶体の根元部が三方
向に促進された結晶成長をすることが示されている。
である。(a)、(c)、(e)及び(g)は断面図で
あり、(b)、(d)、(f)及び(h)は前記
(a)、(c)、(e)及び(g)に対応する平面図で
ある。
面が(111)面であるSi単結晶基板1の所望の位置
にAuバンプ2を配置する。Auバンプをマスクとして
Auバンプ周囲をメサ形(以下、メサ形は凸状ともい
う)に加工する。これをSiH 4、SiCl4などのSi
を含むガス雰囲気の中でSi−Au合金の融点以上に、
例えば950℃に加熱すると、Auバンプを形成したの
と同一の位置に、図3(c)、(d)に示すように、丸
みを帯びた六角形にSi−Au液滴4ができる。即ち、
Si−Au液滴の形状は、結晶方位依存性があり、この
加熱温度では、基板と接する面の形状が<110>方向
で囲まれた六角形になる。この状態下で、ガスの熱分解
により、Siが雰囲気中より取り込まれ、図3(e)に
示すように、棒状単結晶体3がVLS成長し始める。
する棒状単結晶体の直径DeはSi−Au液滴とほぼ同
一径である。しかしながら、そのままVLS成長を続け
るとSiを含むガス雰囲気中より棒状単結晶体の側面に
Siが堆積する。このために、棒状単結晶体の先端付近
はSi−Au液滴4とほぼ同一径であるが、基板表面に
近い根元部は先端形状とは異なった形状となる(図3
(g)参照)。VLS成長し始めた初期段階の棒状単結
晶体の直径De(図3(e)参照)に比べ、Siを含む
ガス雰囲気中での加熱時間が長い基板表面と接する棒状
単結晶体の直径Dgは大きく(図3(g)参照)なる。
また、棒状単結晶体の側面に堆積するSiは一様に堆積
していくのでは無く、{110}面が促進されて成長す
る結晶軸依存性がある。そのため、形成された棒状単結
晶体は上方より見ると、図3(h)のように、根元部が
結晶軸に依存した形状でVLS成長時に時間とともに径
が増加することになる。
たものでは無く、VLS成長が可能な全ての場合に共通
した現象である。したがって、SOI基板等の上部単結
晶層を配線として加工した部分に棒状単結晶体を形成さ
せる場合においても同様である。
いて、長期信頼性に優れた端子密度の高いプローブカー
ドとする場合、以下の要件を満足することが重要であ
る。即ち、(1)多電極に対向するように、プローブピ
ンとなる棒状単結晶体を複数形成させること、(2)棒
状単結晶体を載置させている引き出し配線について、そ
の隣接する配線同士が短絡しないこと、(3)被測定物
の半導体の狭ピッチ化に対応するべく、隣接する棒状単
結晶体及び引き出し配線の間隔を狭くすること、(4)
プローブピンの長期信頼性を高めるべく、棒状単結晶体
の直径を可能なかぎり太くするために、VLS成長にお
いては、引き出し配線上でSi−Au液滴の径を保持で
きる範囲で大きくすること、である。従来からのVLS
成長法においては、狭ピッチ化を推進しようとすると、
直径の小さな棒状単結晶体しか得ることが出来なくな
り、その結果、得られるプローブカードが長期の使用に
耐えない等の問題が生じていた。
回路基板を作製する場合、上記の要件を満足することに
注力されてきたが、上述したとおり、棒状単結晶体の台
形部が形成される現象のために、即ち、図4(a)、
(b)に示した形状を有するために、隣接する棒状単結
晶体3が形成された引き出し配線部分同士が短絡してし
まうので、棒状単結晶体を狭ピッチに形成することが困
難で半導体回路の狭ピッチ化に対応したプローブカード
を得ることができない等の重大な問題を生じてしまうこ
とがあった。
点に鑑みてなされたものであり、隣接する棒状単結晶体
が形成された引き出し配線部分の間隔が狭く、なおかつ
引き出し配線上でSi−Au液滴の径を保持できる範囲
で可能な限り大きくした場合においても隣接する棒状単
結晶体形成部の引き出し配線同士が短絡することの無
い、プローブカード等に使用できる良質な棒状単結晶体
を狭ピッチで有する回路基板及びその製造方法を提供す
ることを目的とするものである。
に設けられた単結晶回路上に棒状単結晶体を設けてなる
回路基板であって、単結晶回路上面が{111}面から
なり、しかも単結晶回路の前記棒状単結晶体を設けた部
分が<110>方向に伸延して設けられていることを特
徴とする回路基板であり、好ましくは、単結晶回路が絶
縁層を介して単結晶基板上に設けられていることを特徴
とする前記の回路基板である。
より形成されてなることを特徴とする前記の回路基板で
あり、好ましくは、棒状単結晶体がSi、LaB6、G
e、GaAs、InP、GaP、SiCのいずれかであ
ることを特徴とする前記の回路基板である。
た、上面が{111}面からなる単結晶層の所望の位置
をエッチングして、<110>方向に伸延する部分を有
する単結晶回路を設ける工程、(2)単結晶回路の<1
10>方向に伸延する部分に金属層を設ける工程、
(3)棒状単結晶体を構成する元素を含む原料ガス雰囲
気内で加熱し、棒状単結晶体を成長させる工程、(4)
単結晶回路と棒状単結晶体との表面を導電化し、回路形
成する工程、を順次経ることを特徴とする回路基板の製
造方法であり、好ましくは、前記(2)工程と(3)工
程の間に、少なくとも金属層下部の単結晶回路をメサ形
に加工することを特徴とする前記の回路基板の製造方法
である。
体を設ける部分の単結晶回路が、棒状単結晶体の台形部
の結晶面である{110}面と平行な<110>方向に
伸延して設けられているので、太い棒状単結晶体を狭ピ
ッチに形成することが可能であるという特徴を有する。
この特徴を利用して、例えば、先端部直径が10〜30
μmの棒状単結晶体を有し、引出し配線の間隔(ピッ
チ)が50μm以下のプローブカード用に好適な回路基
板を得ることができる。ここで、{111}面とは、
(111)面と(111)面に等価な結晶面総ての総称
であり、<110>方向とは、〔110〕と〔110〕
方向に等価な方向総ての総称である。
に説明する。
が20μmで、棒状単結晶体及び引き出し配線の間隔P
が40μm、引き出し配線幅が棒状単結晶体形成部にお
いて35μmである、棒状単結晶体を有する回路基板を
形成する。尚、図1は本実施例に係る製造工程を説明す
るための模式図であり、図1(g)及び(h)は本発明
の実施例に係る回路基板の模式図である。
その表面に単結晶回路を形成することのできる単結晶層
5を有するものであれば、どの様なものでも構わない。
前記単結晶層の材質としてはSi、LaB6、Ge、G
aAs、GaP、InP、SiC等が使用できる。その
膜厚は通常、0.5μmから30μmである。好ましく
は1μm〜20μmである。
層を介して基板に形成されたもの、ウェハ張り合わせ等
により形成された外表面が(111)面からなるSi活
性層で、膜厚が0.5μm〜30μm有するSOI基
板、外表面が(111)面のSi基板をイオン打ち込み
法等により形成したもの、外表面のSi単結晶層が0.
5μm〜30μm有するSIMOX基板が好ましい。こ
のうち、SOI基板は、SiO2層を単結晶回路形成時
に選択エッチングを施すのみで、容易に信頼性の高い電
気絶縁部を形成することができることから、好ましく選
択される。
(a)、平面図(b)に示すように、Siの支持基板6
上にSiO2の絶縁層7を介して外表面が(111)面
からなるSi単結晶層5を有するSOI基板をウェハ張
り合わせ法、機械研磨、エッチング法などの方法にて形
成する。
エッチング法およびメッキなどの方法により、Si単結
晶層の所望の位置に回路形成するためにエッチングマス
クを施し、更に、所望の位置に金属層9を形成する。そ
の後、Si単結晶層5から単結晶回路8を、少なくとも
棒状単結晶体3を形成させる部分が<110>方向に伸
延するように加工し、形成する。前記加工において、単
結晶回路の伸延する方向が厳密に<110>と一致する
ことが望ましいが、本発明の目的を達成することができ
る限り、<110>方向から外れていても構わない。本
発明者らの検討に依れば、<110>方向から10度以
内の範囲ならば、本発明の目的を達成できるので、許容
される。次に、前記単結晶回路8の金属層9の直下をエ
ッチングによりメサ形に加工する。
の材質は通常、Au、Pt、Pdが形成されるが、VL
S成長時に影響が無い程度であれば、Ir、Os、R
h、Ru等やLSI製造プロセスで用いられているフォ
トレジスト材料でも良い。エッチングマスク上の所望の
位置に形成される金属層9は、例えばプローブカードの
ように回路測定用端子として使用する場合には、被検査
体の電極パッドに対応した所望の位置に形成され、その
材質は前記単結晶層5と合金を形成する金属または前記
単結晶層5よりも融点の低い金属が用いられる。合金を
形成する金属としてはAu、Pt、Ag、Cu、Pd及
びGaが使用でき、好ましくはAu、及びPtである。
エッチングマスクと金属層9とを同一材質のものを選択
する場合には、エッチングマスクの一部を前記金属層9
として使用することもできる。本実施例においては、エ
ッチングマスク並びに金属層9としてAuを、それぞれ
蒸着法により50nm、メッキ法により2μmの厚みで
設けた。尚、金属層9は直径30μmのドット形状とし
た。
で単結晶層5がSiの場合には、Au/Si合金を形成
するが、金属層9のAuとその金属層9の下部に形成さ
れるSi単結晶層5のメサ形部分10の割合(Au/S
i)が原子比で(15/85)〜(55/45)の範囲
が好ましい。Siの割合が45未満ではAu/Si合金
を形成するためのSi量がSi単結晶層5のメサ形部分
10のみの量では不足するため、棒状単結晶体3の形成
位置がずれやすく、位置精度が悪くなるし、またキンク
やブランチなどの不良成長が多くなるので、好ましくな
い。またSiの割合が15/85の比率よりも多いと形
成される合金の量が少ないので金属層9の下に形成され
るメサ形部分10の方が大きくなり、予めメサ形部分1
0をつくる効果がなくなるので好ましくない。本実施例
においては、前記比率を45/55とした。
れるSi単結晶層5のメサ形部分10の割合とは、図3
の(a)に示される金属層の量と金属層下部から単結晶
層の平坦面の間の単結晶層メサ形部の量の割合を示し、
例えば、走査型電子顕微鏡写真より、金属層9の厚み及
び直径、Si単結晶層5のメサ形部分10の各部の直径
及び高さからそれぞれの体積割合を求め、別途調査した
密度を用いて重量割合を計算し、原子比で表したもので
ある。
は単結晶回路を形成する際のエッチングには、湿式エッ
チング又はドライエッチング等の従来LSI製造プロセ
スで用いられているエッチング処理方法が使用できる。
湿式エッチングでは、一般的なエッチング処理用溶液を
用いることができ、具体的には、酸及びアルカリ溶液が
使用でき、例えば、HF、HNO3、CH3COOH等を
含む溶液、NH4OH等を含む溶液等が使用できる。
>方向に伸延した部分に形成し、しかも前記金属層9の
下部をメサ形に加工した前記の基板を、反応管内にい
れ、VLS成長法により、金属層9形成位置と同一位置
に棒状単結晶体3を成長させる。
000℃に加熱しながら、SiCl 4と水素の混合ガス
を流すと、図1(e)に示すように、金属層9の形成位
置にAu−Si液滴が形成され、これを介して棒状結晶
体3が形成される。即ち、加熱段階でAuバンプ内にA
uバンプの下部のメサ形に加工された単結晶層から、S
iがとりこまれてAu/Si液滴を形成し、この層を介
して雰囲気ガス中より徐々に棒状単結晶体を成長させて
ゆく。本実施例では、温度を950℃とし、SiCl4
と水素との混合ガス(10%SiCl4)を1〜2l/
minの流量で流した。
に汚染が考えられる場合にはアンモニア、過酸化水素を
含む水溶液または酸、過酸化水素を含む水溶液を用いた
洗浄、超音波を用いた洗浄を併用して実施することも可
能である。
結晶体3の先端を研磨して長さを2mmに揃えた後、棒
状単結晶体3と単結晶回路8との表面に選択的にメッキ
して金属層(導電層)を設け、導電化することで、本発
明の回路基板(図1(g)及び(h)参照)を作製でき
る。前記メッキ層の材質としては、耐久性に優れるN
i、Au、Pt、Ag、Pb等の金属が好ましい。
の絶縁層7の上に、単結晶層5で構成された複数の引き
出し配線(単結晶回路8の一部を構成する)上の所望の
位置に棒状単結晶体3が成長した構造を有し、しかも、
棒状単結晶体3の台形部を形成している{110}面と
当該棒状単結晶体3が設けられている単結晶回路8の伸
延している方向<110>とが一致していることから、
隣接する棒状単結晶体が形成された部分の単結晶回路部
分(引き出し配線)同士が接触することはなく、電気的
な短絡は無く、良好であった。
る棒状単結晶体が形成された部分の引き出し配線の間隔
が狭く、しかも、引き出し配線上でSi−Au液滴の径
を保持できる範囲で可能な限り大きくした場合であって
も、隣接する棒状単結晶体形成部の引き出し配線同士が
短絡すること無く、プローブカード等に使用可能な良質
な、狭ピッチ対応可能な棒状単結晶体を有する回路基板
を製造することが可能となる。
層を引き出し配線として少なくとも棒状単結晶体を形成
させる部分のSi単結晶層を引き出し配線として<11
0>方向に伸延するさせること無く加工したことを除い
て、実施例と同じ操作を行い回路基板を得た。このよう
にして得られた回路基板は、棒状単結晶体を形成した引
き出し配線同士が、前記単結晶体の台形部分で短絡して
いた(図3参考)。
VLS成長によりSOI基板等を用いた絶縁層を介して
単結晶膜で構成された複数の引き出し配線上の所望の位
置に棒状単結晶体を成長させ、隣接する棒状単結晶体が
形成された部分の引き出し配線の間隔が狭く、なおかつ
引き出し配線上でSi−Au液滴の径を保持できる範囲
で可能な限り大きくした場合でも隣接する棒状単結晶体
形成部の引き出し配線同士が短絡することが無く、プロ
ーブカード等に使用できる良質な棒状単結晶体を有する
回路基板を得ることができる。
バー用ICやASICなどの超多ピンデバイス、その他
の半導体デバイスなどにおいて、半導体ウェハ、チッ
プ、パッケージ段階での常温及びバーンイン試験等に使
用できるプローブカード用回路基板、或いは走査型トン
ネル顕微鏡や電子間力顕微鏡をはじめとする走査プロー
ブ顕微鏡のプローブ及びその他電子デバイスに使用でき
る端子を有する回路基板として使用できる。
す図。
較例に係る回路基板の中間体を示す図。
Claims (6)
- 【請求項1】基板上に設けられた単結晶回路上に棒状単
結晶体を設けてなる回路基板であって、単結晶回路上面
が{111}面からなり、しかも単結晶回路の前記棒状
単結晶体を設けた部分が<110>方向に伸延して設け
られていることを特徴とする回路基板。 - 【請求項2】単結晶回路が絶縁層を介して単結晶基板上
に設けられていることを特徴とする請求項1記載の回路
基板。 - 【請求項3】棒状単結晶体がVLS成長法により形成さ
れてなることを特徴とする請求項1又は請求項2記載の
回路基板。 - 【請求項4】棒状単結晶体がSi、LaB6、Ge、G
aAs、InP、GaP、SiCのいずれかであること
を特徴とする請求項3記載の回路基板。 - 【請求項5】(1)基板上に設けられた、上面が{11
1}面からなる単結晶層の所望の位置をエッチングし
て、<110>方向に伸延する部分を有する単結晶回路
を設ける工程、(2)単結晶回路の<110>方向に伸
延する部分に金属層を設ける工程、(3)棒状単結晶体
を構成する元素を含む原料ガス雰囲気内で加熱し、前記
金属層を介して、棒状単結晶体を成長させる工程、
(4)単結晶回路と棒状単結晶体との表面を導電化し、
回路形成する工程、を順次経ることを特徴とする回路基
板の製造方法。 - 【請求項6】前記(2)工程と(3)工程の間に、少な
くとも金属層下部の単結晶回路をメサ形に加工すること
を特徴とする請求項5記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24934198A JP4100772B2 (ja) | 1998-09-03 | 1998-09-03 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24934198A JP4100772B2 (ja) | 1998-09-03 | 1998-09-03 | 回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000074940A true JP2000074940A (ja) | 2000-03-14 |
JP4100772B2 JP4100772B2 (ja) | 2008-06-11 |
Family
ID=17191588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24934198A Expired - Fee Related JP4100772B2 (ja) | 1998-09-03 | 1998-09-03 | 回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4100772B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07139231A (ja) * | 1993-06-22 | 1995-05-30 | Sanpourotsuku:Kk | 可動式ストライク |
JPH0714039U (ja) * | 1993-08-11 | 1995-03-10 | 株式会社日中製作所 | 可変型ラッチ受け装置 |
-
1998
- 1998-09-03 JP JP24934198A patent/JP4100772B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4100772B2 (ja) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7400159B2 (en) | Integrated complex nano probe card and method of making same | |
US6724208B2 (en) | Probe pin for testing electrical characteristics of apparatus, probe card using probe pins | |
US6912778B2 (en) | Methods of fabricating full-wafer silicon probe cards for burn-in and testing of semiconductor devices | |
US8044511B2 (en) | Function element and function element mounting structure | |
US5843844A (en) | Probe sheet and method of manufacturing the same | |
KR100580008B1 (ko) | 콘택터, 콘택터의 제조 방법 및 콘택터를 사용한 프로브 카드 | |
US6028436A (en) | Method for forming coaxial silicon interconnects | |
JP2004205511A (ja) | プローブフィンガ構造体及びその製造方法 | |
JP3550157B2 (ja) | 回路測定用端子の製造方法 | |
JPH05218156A (ja) | 回路測定用端子およびその製造方法 | |
JP3099754B2 (ja) | プローブカードの製造方法 | |
US6466042B1 (en) | Wafer type probe card with micro tips for testing integrated circuit chips | |
JP4100772B2 (ja) | 回路基板及びその製造方法 | |
JP2002139540A (ja) | プローブ構造体とその製造方法 | |
JPH11271358A (ja) | 回路基板とその製造方法、並びにプローブカード | |
JP3456542B2 (ja) | 針状単結晶体の加工品の製法 | |
JPH05215774A (ja) | 回路測定用端子およびその製造方法 | |
JP3599485B2 (ja) | コンタクター及びその製造方法 | |
JPH08105915A (ja) | 導電性針状構造体及びこれを用いた組立物 | |
JPH1027832A (ja) | 回路基板及びその製造方法 | |
JPH0961462A (ja) | 回路基板及びその製造方法 | |
JPH0794558A (ja) | 回路測定用端子およびその製造方法 | |
Okajima et al. | VLS growth of silicon whiskers on a patterned silicon-on-insulator (SOI) wafer | |
JP3456541B2 (ja) | 導電性針状単結晶体及び包埋物 | |
JPH0510753A (ja) | 走査トンネル顕微鏡用探針の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |