JPH0733597A - 導電性針状単結晶体及び包埋物 - Google Patents
導電性針状単結晶体及び包埋物Info
- Publication number
- JPH0733597A JPH0733597A JP5185049A JP18504993A JPH0733597A JP H0733597 A JPH0733597 A JP H0733597A JP 5185049 A JP5185049 A JP 5185049A JP 18504993 A JP18504993 A JP 18504993A JP H0733597 A JPH0733597 A JP H0733597A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- needle
- conductive
- shaped single
- crystal body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路の電気特性測定用プローブ等
に使用できる導電性針状単結晶体、その包埋物及びそれ
を用いた電気特性測定用組立物を得る。 【構成】 （Ａ）ＶＬＳ成長法にて形成された針状単結
晶体と（Ｂ）該針状単結晶体の少なくとも側面を被覆し
てなる０．１〜１０μｍ厚みの導電性膜からなる導電性
針状単結晶体で、アスペクト比が１〜５００の範囲であ
る導電性針状単結晶体、その包埋物及びそれを用いた電
気特性測定用組立物。
に使用できる導電性針状単結晶体、その包埋物及びそれ
を用いた電気特性測定用組立物を得る。 【構成】 （Ａ）ＶＬＳ成長法にて形成された針状単結
晶体と（Ｂ）該針状単結晶体の少なくとも側面を被覆し
てなる０．１〜１０μｍ厚みの導電性膜からなる導電性
針状単結晶体で、アスペクト比が１〜５００の範囲であ
る導電性針状単結晶体、その包埋物及びそれを用いた電
気特性測定用組立物。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の電気
特性測定用プローブピン、微小真空デバイスや電子銃、
或いは走査型トンネル顕微鏡や原子間力顕微鏡をはじめ
とする走査型プローブ顕微鏡のプローブ等に使用できる
導電性針状単結晶体、その包埋物及びそれを用いた電気
特性測定用組立物に関する。
特性測定用プローブピン、微小真空デバイスや電子銃、
或いは走査型トンネル顕微鏡や原子間力顕微鏡をはじめ
とする走査型プローブ顕微鏡のプローブ等に使用できる
導電性針状単結晶体、その包埋物及びそれを用いた電気
特性測定用組立物に関する。
【０００２】
【従来の技術】半導体集積回路は、製造段階において不
良品除去のため何度か電気的特性を測定する必要があ
る。例えばＬＳＩの場合、ウエハ内に回路素子を製造し
た段階で、各チップを構成する回路素子の動作をテスト
するための測定が行われ、この後、ウエハから切り取ら
れたチップをパッケージに収容したり、ＴＡＢテープに
実装した状態で、再度動作テストするための測定が行わ
れる。このうち、前者は、通常タングステン等の金属に
よって構成されたプローブピンを有するプローブカード
が使用される。また、後者は、アウターリードが挿入さ
れるソケットを使用することが多いが、ＴＡＢの場合
は、プローブカードが使用されることがある。ところ
で、近年、ＬＳＩの高密度化に伴い、電気的特性測定の
ための端子（パッド）数が増加し、単位面積あたり多数
のプローブピンを設けることが必要になっている。この
ため微細化、高精度化されたプローブピンが求められて
いるが、従来のタングステン等のプローブピンではこれ
に対応できなくなりつつある。
良品除去のため何度か電気的特性を測定する必要があ
る。例えばＬＳＩの場合、ウエハ内に回路素子を製造し
た段階で、各チップを構成する回路素子の動作をテスト
するための測定が行われ、この後、ウエハから切り取ら
れたチップをパッケージに収容したり、ＴＡＢテープに
実装した状態で、再度動作テストするための測定が行わ
れる。このうち、前者は、通常タングステン等の金属に
よって構成されたプローブピンを有するプローブカード
が使用される。また、後者は、アウターリードが挿入さ
れるソケットを使用することが多いが、ＴＡＢの場合
は、プローブカードが使用されることがある。ところ
で、近年、ＬＳＩの高密度化に伴い、電気的特性測定の
ための端子（パッド）数が増加し、単位面積あたり多数
のプローブピンを設けることが必要になっている。この
ため微細化、高精度化されたプローブピンが求められて
いるが、従来のタングステン等のプローブピンではこれ
に対応できなくなりつつある。
【０００３】
【発明が解決しようとする課題】本発明は、半導体集積
回路の電気特性測定用プローブピン等に使用される導電
性針状単結晶体、その包埋物及びそれを用いた電気特性
測定用組立物を提供することを目的とするものである。
本発明者等は、半導体集積回路の電気特性測定用プロー
ブピン等に使用される座屈荷重の大きい導電性針状単結
晶体及び該導電性針状単結晶体が、シート状樹脂の所望
の位置に精度よく包埋された導電性針状単結晶体包埋物
につき鋭意研究を行った結果、（Ａ）ＶＬＳ成長法にて
形成された針状単結晶体と（Ｂ）該針状単結晶体の少な
くとも側面を被覆してなる０．１〜１０μｍ厚みの導電
性膜からなる導電性針状単結晶体で、アスペクト比が１
〜５００の範囲である導電性針状単結晶体、その包埋物
及びそれを用いた電気特性測定用組立物に到達し、本発
明を完成するに至った。
回路の電気特性測定用プローブピン等に使用される導電
性針状単結晶体、その包埋物及びそれを用いた電気特性
測定用組立物を提供することを目的とするものである。
本発明者等は、半導体集積回路の電気特性測定用プロー
ブピン等に使用される座屈荷重の大きい導電性針状単結
晶体及び該導電性針状単結晶体が、シート状樹脂の所望
の位置に精度よく包埋された導電性針状単結晶体包埋物
につき鋭意研究を行った結果、（Ａ）ＶＬＳ成長法にて
形成された針状単結晶体と（Ｂ）該針状単結晶体の少な
くとも側面を被覆してなる０．１〜１０μｍ厚みの導電
性膜からなる導電性針状単結晶体で、アスペクト比が１
〜５００の範囲である導電性針状単結晶体、その包埋物
及びそれを用いた電気特性測定用組立物に到達し、本発
明を完成するに至った。
【０００４】
【課題を解決するための手段】すなわち、本発明の第１
の発明は、（Ａ）ＶＬＳ成長法にて形成された針状単結
晶体と（Ｂ）該針状単結晶体の少なくとも側面を被覆し
てなる０．１〜１０μｍ厚みの導電性膜からなる導電性
針状単結晶体で、アスペクト比が１〜５００の範囲であ
る導電性針状単結晶体である。本発明の第２の発明は、
第１の発明の導電性針状単結晶体を、樹脂又は低融点ガ
ラスで所望の位置に包埋し、該樹脂又は低融点ガラスの
一方の面から、該導電性針状単結晶体が１０〜５００μ
ｍ突出していることを特徴とする導電性針状単結晶体包
埋物である。本発明の第３の発明は、第２の発明の導電
性針状単結晶体包埋物を用いた半導体回路の特性測定用
組立物で、支持基板と導電性針状単結晶体との角度が８
０〜９０度である電気特性測定用組立物である。
の発明は、（Ａ）ＶＬＳ成長法にて形成された針状単結
晶体と（Ｂ）該針状単結晶体の少なくとも側面を被覆し
てなる０．１〜１０μｍ厚みの導電性膜からなる導電性
針状単結晶体で、アスペクト比が１〜５００の範囲であ
る導電性針状単結晶体である。本発明の第２の発明は、
第１の発明の導電性針状単結晶体を、樹脂又は低融点ガ
ラスで所望の位置に包埋し、該樹脂又は低融点ガラスの
一方の面から、該導電性針状単結晶体が１０〜５００μ
ｍ突出していることを特徴とする導電性針状単結晶体包
埋物である。本発明の第３の発明は、第２の発明の導電
性針状単結晶体包埋物を用いた半導体回路の特性測定用
組立物で、支持基板と導電性針状単結晶体との角度が８
０〜９０度である電気特性測定用組立物である。
【０００５】以下、本発明を詳細に説明する。本発明で
用いられる針状単結晶体は、ＶＬＳ成長法にて形成され
る。このＶＬＳ成長法は、( R. S. Wagner and W. C. E
llis：Appl. Phys Letters４（1964）89 )に開示されて
いるものである。図１はかかる針状単結晶体の形成方法
を説明するための図である。図１（ａ）に示すように、
表面が（１１１）面であるシリコン単結晶基板１の所定
の位置に金粒子２を載置する。これをSiH4、SiCl4 など
のシリコンを含むガスの雰囲気の中でSi−Au合金の融点
以上に加熱する。Si−Au合金はその融点が低いため、金
粒子２は載置された部分にこの合金の液滴が出来る。こ
の時、ガスの熱分解により、シリコンが雰囲気中より取
り込まれるが、液状体は他の固体状態に比べてシリコン
原子を取り込み易く、Si−Au合金の液滴中には次第にシ
リコンが過剰になる。この過剰シリコンはシリコン基板
１上にエピタキシャル成長し同図（ｂ）に示すように＜
１１１＞軸方向に沿って、頂部にSi-Au 合金液滴５を有
しつつ、針状単結晶体３が成長する。また、針状単結晶
体３は単結晶であり、基板１の結晶方位と同一方位を有
する。また、針状単結晶体３の直径は液滴の直径とほぼ
同一である。尚、以上の結晶成長機構はＶＬＳ（Vapor
−liquid−Solid ）成長法と呼ばれており、以下ＶＬＳ
成長法と記す。
用いられる針状単結晶体は、ＶＬＳ成長法にて形成され
る。このＶＬＳ成長法は、( R. S. Wagner and W. C. E
llis：Appl. Phys Letters４（1964）89 )に開示されて
いるものである。図１はかかる針状単結晶体の形成方法
を説明するための図である。図１（ａ）に示すように、
表面が（１１１）面であるシリコン単結晶基板１の所定
の位置に金粒子２を載置する。これをSiH4、SiCl4 など
のシリコンを含むガスの雰囲気の中でSi−Au合金の融点
以上に加熱する。Si−Au合金はその融点が低いため、金
粒子２は載置された部分にこの合金の液滴が出来る。こ
の時、ガスの熱分解により、シリコンが雰囲気中より取
り込まれるが、液状体は他の固体状態に比べてシリコン
原子を取り込み易く、Si−Au合金の液滴中には次第にシ
リコンが過剰になる。この過剰シリコンはシリコン基板
１上にエピタキシャル成長し同図（ｂ）に示すように＜
１１１＞軸方向に沿って、頂部にSi-Au 合金液滴５を有
しつつ、針状単結晶体３が成長する。また、針状単結晶
体３は単結晶であり、基板１の結晶方位と同一方位を有
する。また、針状単結晶体３の直径は液滴の直径とほぼ
同一である。尚、以上の結晶成長機構はＶＬＳ（Vapor
−liquid−Solid ）成長法と呼ばれており、以下ＶＬＳ
成長法と記す。
【０００６】この方法はシリコン単結晶の場合に限ら
ず、他の単結晶の育成にも応用されている。たとえば、
LaB6単結晶の育成はその融点が2530℃と高温で蒸発速度
も大きく、また反応性も高く必ずしも融液成長には適し
ていない。このような観点から、より低温で結晶成長が
可能なＶＬＳ成長が試みられている（Journal of Cryst
al Growth 51（1981）190-194 ）。ところで、Au粒子を
置く替わりにフォトリソグラフ法、メッキ法、蒸着法、
エッチング法などを組み合わせることによりシリコン基
板上にAuを島状にパターン化しＶＬＳ成長を行えば、基
板上の所望の位置に１個以上の針状単結晶体を形成する
ことができ、これを電気特性測定用プローブピン等に使
用することができる。
ず、他の単結晶の育成にも応用されている。たとえば、
LaB6単結晶の育成はその融点が2530℃と高温で蒸発速度
も大きく、また反応性も高く必ずしも融液成長には適し
ていない。このような観点から、より低温で結晶成長が
可能なＶＬＳ成長が試みられている（Journal of Cryst
al Growth 51（1981）190-194 ）。ところで、Au粒子を
置く替わりにフォトリソグラフ法、メッキ法、蒸着法、
エッチング法などを組み合わせることによりシリコン基
板上にAuを島状にパターン化しＶＬＳ成長を行えば、基
板上の所望の位置に１個以上の針状単結晶体を形成する
ことができ、これを電気特性測定用プローブピン等に使
用することができる。
【０００７】本発明の針状単結晶体を構成するものとし
ては、Ｓｉ、ＬａＢ6 、ＧａＡｓ、ＧａＰ，ＷＯ2 、Ｓ
ｉＣ等であり、特に好ましくは、Ｓｉ、ＬａＢ6 であ
る。これら元素又は化合物と合金をつくるものとして
は、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ｐｄ、及びＧａであり、
特に好ましくはＡｕ及びＰｔである。本発明によって用
いられる針状単結晶体の形状は、座屈荷重及び撓み性等
を考慮すると円柱状又はそれに近いものが好ましく、そ
の直径は５〜３００μｍの範囲である。針状単結晶体の
高さは、１５０μｍ以上であり、特に好ましくは２００
μｍ〜３ｍｍであり、３ｍｍを越えると、ＶＬＳ成長法
による針状単結晶体形成時にキンクやブランチが多数発
生する。該針状単結晶体のアスペクト比（高さ／直径）
は１〜５００、特に好ましくは５〜１００である。アス
ペクト比が１未満では針状単結晶体が短かすぎて、電気
特性測定用プローブピン等に使用できず、５００を越え
ると座屈荷重が低下する。
ては、Ｓｉ、ＬａＢ6 、ＧａＡｓ、ＧａＰ，ＷＯ2 、Ｓ
ｉＣ等であり、特に好ましくは、Ｓｉ、ＬａＢ6 であ
る。これら元素又は化合物と合金をつくるものとして
は、Ａｕ、Ｐｔ、Ａｇ、Ｃｕ、Ｐｄ、及びＧａであり、
特に好ましくはＡｕ及びＰｔである。本発明によって用
いられる針状単結晶体の形状は、座屈荷重及び撓み性等
を考慮すると円柱状又はそれに近いものが好ましく、そ
の直径は５〜３００μｍの範囲である。針状単結晶体の
高さは、１５０μｍ以上であり、特に好ましくは２００
μｍ〜３ｍｍであり、３ｍｍを越えると、ＶＬＳ成長法
による針状単結晶体形成時にキンクやブランチが多数発
生する。該針状単結晶体のアスペクト比（高さ／直径）
は１〜５００、特に好ましくは５〜１００である。アス
ペクト比が１未満では針状単結晶体が短かすぎて、電気
特性測定用プローブピン等に使用できず、５００を越え
ると座屈荷重が低下する。
【０００８】また、ＶＬＳ成長法にて形成された針状単
結晶体は、必然的に先端合金部を有するが、半導体集積
回路の電気特性測定用プローブピン等に使用する場合、
先端合金部の座屈荷重が低いため、これを除去したもの
を使用することが好ましい。先端合金部の除去は、工程
の任意の段階で行うことができる。例えば、（１）ＶＬ
Ｓ成長法にて針状単結晶体を形成した後、（２）導電性
膜の形成後、（３）樹脂包埋後等である。また、先端合
金部を除去するときに、高さを揃える等のために、同時
に針状単結晶体の一部を除去してもよい。
結晶体は、必然的に先端合金部を有するが、半導体集積
回路の電気特性測定用プローブピン等に使用する場合、
先端合金部の座屈荷重が低いため、これを除去したもの
を使用することが好ましい。先端合金部の除去は、工程
の任意の段階で行うことができる。例えば、（１）ＶＬ
Ｓ成長法にて針状単結晶体を形成した後、（２）導電性
膜の形成後、（３）樹脂包埋後等である。また、先端合
金部を除去するときに、高さを揃える等のために、同時
に針状単結晶体の一部を除去してもよい。
【０００９】先端合金部の除去は、各種の方法で行なう
ことができ、特に研磨方法により除去することが好まし
い。研磨方法としては、具体的には、研磨パッド又は研
磨砥粒を用いるポリシング加工等がある。研磨パッドと
しては、通常、酸化アルミ、シリコンカーバイト、酸化
クロム等の砥粒が付着したパッドが用いられる。
ことができ、特に研磨方法により除去することが好まし
い。研磨方法としては、具体的には、研磨パッド又は研
磨砥粒を用いるポリシング加工等がある。研磨パッドと
しては、通常、酸化アルミ、シリコンカーバイト、酸化
クロム等の砥粒が付着したパッドが用いられる。
【００１０】本発明の導電性針状単結晶体は（Ａ）ＶＬ
Ｓ成長法にて形成された針状単結晶体と（Ｂ）該針状単
結晶体の少なくとも側面を被覆してなる０．１〜１０μ
ｍ厚みの導電性膜からなるもので、アスペクト比が１〜
５００の範囲である導電性針状単結晶体で、側面が、
０．１μｍ〜１０μｍ厚みの導電性膜で被覆されている
ものである。導電性膜が０．１μｍ以下では導電性膜の
破れ、摩擦による剥がれ等が起こり、１０μｍ以上で
は、膜の均一性が得られなく、コストも高くなる。
Ｓ成長法にて形成された針状単結晶体と（Ｂ）該針状単
結晶体の少なくとも側面を被覆してなる０．１〜１０μ
ｍ厚みの導電性膜からなるもので、アスペクト比が１〜
５００の範囲である導電性針状単結晶体で、側面が、
０．１μｍ〜１０μｍ厚みの導電性膜で被覆されている
ものである。導電性膜が０．１μｍ以下では導電性膜の
破れ、摩擦による剥がれ等が起こり、１０μｍ以上で
は、膜の均一性が得られなく、コストも高くなる。
【００１１】この導電性膜の形成は、針状単結晶体を蒸
着法、メッキ法、及びデイ ツプ法等で被覆する方法で行
われる。具体的には、針状単結晶体にＮｉーＰ又はＣｒ
等の下地メッキをし、次にＡｕ、Ａｕ合金、Ｒｈ等の表
層メッキをする方法がある。表層メッキは導電性の優れ
た金属を使用することが好ましく、特にＡｕ、Ａｕ−Ｎ
ｉ、Ａｕ−Ｃｏ、Ａｕ−Ｃｒ、Ａｕ−Ｃｕ、Ｒｈが好ま
しい。この導電性膜は針状単結晶体の少なくとも側面を
被覆しているものであるが、半導体集積回路の電気特性
測定用プローブピン等に使用する場合は、半導体集積回
路の端子（パッド）と接触する針状単結晶体の先端部
は、導電性膜で被覆されていることが好ましい。又、導
電性針状単結晶体は、単結晶基板に直接結合して使用し
てもよい。又、単結晶基板と切り離して使用する場合
は、該先端面の反対面は、必要に応じて、導電性膜（Ａ
ｕバンプ等）で被覆されていてもよい。導電性針状単結
晶体の直径は５〜３００μｍの範囲であり、針状単結晶
体の高さは、１５０μｍ以上であり、特に好ましくは２
００μｍ〜３ｍｍであり、３ｍｍを越えると、ＶＬＳ成
長法による針状単結晶体形成時にキンクやブランチが多
数発生する。そのアスペクト比（高さ／直径）は１〜５
００、特に好ましくは５〜１００である。
着法、メッキ法、及びデイ ツプ法等で被覆する方法で行
われる。具体的には、針状単結晶体にＮｉーＰ又はＣｒ
等の下地メッキをし、次にＡｕ、Ａｕ合金、Ｒｈ等の表
層メッキをする方法がある。表層メッキは導電性の優れ
た金属を使用することが好ましく、特にＡｕ、Ａｕ−Ｎ
ｉ、Ａｕ−Ｃｏ、Ａｕ−Ｃｒ、Ａｕ−Ｃｕ、Ｒｈが好ま
しい。この導電性膜は針状単結晶体の少なくとも側面を
被覆しているものであるが、半導体集積回路の電気特性
測定用プローブピン等に使用する場合は、半導体集積回
路の端子（パッド）と接触する針状単結晶体の先端部
は、導電性膜で被覆されていることが好ましい。又、導
電性針状単結晶体は、単結晶基板に直接結合して使用し
てもよい。又、単結晶基板と切り離して使用する場合
は、該先端面の反対面は、必要に応じて、導電性膜（Ａ
ｕバンプ等）で被覆されていてもよい。導電性針状単結
晶体の直径は５〜３００μｍの範囲であり、針状単結晶
体の高さは、１５０μｍ以上であり、特に好ましくは２
００μｍ〜３ｍｍであり、３ｍｍを越えると、ＶＬＳ成
長法による針状単結晶体形成時にキンクやブランチが多
数発生する。そのアスペクト比（高さ／直径）は１〜５
００、特に好ましくは５〜１００である。
【００１２】本発明に用いられる樹脂は、熱硬化性樹脂
及び熱可塑性樹脂である。熱硬化性樹脂としては、エポ
キシ系樹脂、アクリル系樹脂、シリコン系樹脂、ウレタ
ン系樹脂、ポリイミド系樹脂等があり、熱可塑性樹脂と
しては、オレフィン系樹脂、スチレン系樹脂等がある。
特に好ましくは、エポキシ系樹脂である。これらの樹脂
に無機フィラーを添加し、用いることができる。無機フ
ィラーとしては、ＳｉＯ2 、Ａｌ2 Ｏ3 等が用いられ
る。本発明に用いられる低融点ガラスは、ＰｂＯ、Ｂ2
Ｏ3 、ＺｎＯ等を含んだ低融点ガラス（ハンダガラス９
であり、軟化点が３００〜５００℃で、金属・セラミッ
ク・ガラス等の接着に適しており電子管のシール等に用
いられているものである。樹脂又は低融点ガラスによる
包埋は、その厚み等に特に制限はないが、好ましくは
０．２〜２．０ｍｍ厚さである。本発明の方法によれ
ば、前記包埋物における導電性針状単結晶体の位置精度
は０〜１０μｍの範囲である。又、半導体集積回路の端
子との接触のために、前記樹脂又は低融点ガラスの一方
の面から、導電性針状単結晶体が１０〜５００μｍ突出
していることが好ましい。
及び熱可塑性樹脂である。熱硬化性樹脂としては、エポ
キシ系樹脂、アクリル系樹脂、シリコン系樹脂、ウレタ
ン系樹脂、ポリイミド系樹脂等があり、熱可塑性樹脂と
しては、オレフィン系樹脂、スチレン系樹脂等がある。
特に好ましくは、エポキシ系樹脂である。これらの樹脂
に無機フィラーを添加し、用いることができる。無機フ
ィラーとしては、ＳｉＯ2 、Ａｌ2 Ｏ3 等が用いられ
る。本発明に用いられる低融点ガラスは、ＰｂＯ、Ｂ2
Ｏ3 、ＺｎＯ等を含んだ低融点ガラス（ハンダガラス９
であり、軟化点が３００〜５００℃で、金属・セラミッ
ク・ガラス等の接着に適しており電子管のシール等に用
いられているものである。樹脂又は低融点ガラスによる
包埋は、その厚み等に特に制限はないが、好ましくは
０．２〜２．０ｍｍ厚さである。本発明の方法によれ
ば、前記包埋物における導電性針状単結晶体の位置精度
は０〜１０μｍの範囲である。又、半導体集積回路の端
子との接触のために、前記樹脂又は低融点ガラスの一方
の面から、導電性針状単結晶体が１０〜５００μｍ突出
していることが好ましい。
【００１３】本発明において、導電性針状単結晶体を、
０．２〜２．０ｍｍ厚さの樹脂又は低融点ガラスで所望
の位置に精度良く包埋し、該樹脂又は低融点ガラスの一
方の面から、導電性針状単結晶体が１０〜５００μｍ突
出している導電性針状単結晶体包埋物を得る方法として
は、導電性針状単結晶体をシート等に埋め込む方法も用
いられる。通常、ＶＬＳ成長法にて単結晶基板に形成さ
れた針状単結晶体を樹脂又は低融点ガラスで包埋し、研
磨等により基板を除去する方法が用いられる。研磨方法
としては、前記の先端合金部の除去と同様の方法が使用
できる。単結晶基板と結合していた針状単結晶体の面は
導電性膜を被覆することが好ましい。導電性膜を被覆す
る方法とては、具体的には、蒸着法、メッキ法、及びデ
イ ツプ法等がある。例えば、針状単結晶体にＮｉーＰ又
はＣｒ等の下地メッキをし、次にＡｕ、Ａｕ合金、Ｒｈ
等の表層メッキをする方法がある。表層メッキは導電性
の優れた金属を使用することが好ましい。
０．２〜２．０ｍｍ厚さの樹脂又は低融点ガラスで所望
の位置に精度良く包埋し、該樹脂又は低融点ガラスの一
方の面から、導電性針状単結晶体が１０〜５００μｍ突
出している導電性針状単結晶体包埋物を得る方法として
は、導電性針状単結晶体をシート等に埋め込む方法も用
いられる。通常、ＶＬＳ成長法にて単結晶基板に形成さ
れた針状単結晶体を樹脂又は低融点ガラスで包埋し、研
磨等により基板を除去する方法が用いられる。研磨方法
としては、前記の先端合金部の除去と同様の方法が使用
できる。単結晶基板と結合していた針状単結晶体の面は
導電性膜を被覆することが好ましい。導電性膜を被覆す
る方法とては、具体的には、蒸着法、メッキ法、及びデ
イ ツプ法等がある。例えば、針状単結晶体にＮｉーＰ又
はＣｒ等の下地メッキをし、次にＡｕ、Ａｕ合金、Ｒｈ
等の表層メッキをする方法がある。表層メッキは導電性
の優れた金属を使用することが好ましい。
【００１４】図２にて、導電性針状単結晶体包埋物の製
造工程の概要を説明する。（Ａ）はＶＬＳ成長法にて形
成された針状単結晶体を示す。（Ｂ）は導電性膜の被覆
後の状態を示す。（Ｃ）は先端合金部除去後の状態を示
す。（Ｄ）は先端に導電性膜を被覆後の状態を示す。
（Ｅ）は樹脂又は低融点ガラスで包埋処理後の状態を示
す。（Ｆ）は単結晶基板を除去し、Ａｕバンプをつけた
状態を示す。（Ｇ）は支持基板に接合、組み立てた状態
を示す。
造工程の概要を説明する。（Ａ）はＶＬＳ成長法にて形
成された針状単結晶体を示す。（Ｂ）は導電性膜の被覆
後の状態を示す。（Ｃ）は先端合金部除去後の状態を示
す。（Ｄ）は先端に導電性膜を被覆後の状態を示す。
（Ｅ）は樹脂又は低融点ガラスで包埋処理後の状態を示
す。（Ｆ）は単結晶基板を除去し、Ａｕバンプをつけた
状態を示す。（Ｇ）は支持基板に接合、組み立てた状態
を示す。
【００１５】本発明の導電性針状単結晶体包埋物は、側
面に設けられた導電性膜と配線基板とを接続し、電気特
性測定用組立物に組み立て、電気特性測定用プローブピ
ン等に使用できる。図３にて、導電性針状単結晶体包埋
物と支持基板の接合、組み立て状態を示す。（Ａ）は支
持基板に針状単結晶体包埋物を取付け、配線した状態を
上方より見た図を示す。（Ｂ）はプローブピン、支持基
板及び半導体集積回路基板の位置関係を示す断面図であ
る。
面に設けられた導電性膜と配線基板とを接続し、電気特
性測定用組立物に組み立て、電気特性測定用プローブピ
ン等に使用できる。図３にて、導電性針状単結晶体包埋
物と支持基板の接合、組み立て状態を示す。（Ａ）は支
持基板に針状単結晶体包埋物を取付け、配線した状態を
上方より見た図を示す。（Ｂ）はプローブピン、支持基
板及び半導体集積回路基板の位置関係を示す断面図であ
る。
【００１６】前記電気特性測定用組立物においては、支
持基板と導電性針状単結晶体のなす角度を８０〜９０度
に組み立てることが好ましく、これにより、半導体集積
回路の測定表面と導電性針状単結晶体がほぼ、直角に接
触するようになり、プローブピンの寿命が長くなる。こ
の電気特性測定用プローブピンは、半導体集積回路の製
造段階における回路素子等の測定用として、従来のタン
グステン等の針状測定端子を有するプローブピンに比較
し、端子の形状及び相互距離が微細化され、多端子化が
可能であり、確実に接触することが可能なプローブピン
である点で優れている。
持基板と導電性針状単結晶体のなす角度を８０〜９０度
に組み立てることが好ましく、これにより、半導体集積
回路の測定表面と導電性針状単結晶体がほぼ、直角に接
触するようになり、プローブピンの寿命が長くなる。こ
の電気特性測定用プローブピンは、半導体集積回路の製
造段階における回路素子等の測定用として、従来のタン
グステン等の針状測定端子を有するプローブピンに比較
し、端子の形状及び相互距離が微細化され、多端子化が
可能であり、確実に接触することが可能なプローブピン
である点で優れている。
【００１７】
【実施例】以下実施例により本発明を詳細に説明する。 実施例１ Ｓｉ単結晶基板（以下基板という）上に、フォトリソグ
ラフ法を用いＡｕパターンを形成し、ＶＬＳ成長法によ
り、直径２５μｍの針状単結晶体を等間隔に、高さ４０
０μｍに成長させた。次に、針状単結晶体が形成された
基板を洗浄、脱脂し、フッ化水素酸で、処理した後、Ｎ
ｉーＰ化学メッキ及びＡｕ電気メッキをそれぞれ１μｍ
施した。次に、基板と針状単結晶体を研摩用ワックスで
包埋し、＃４０００アルミナ砥粒ラッピングシートによ
る湿式研摩をし、針状単結晶体先端合金部の除去及び高
さを３００μｍに均等化した。
ラフ法を用いＡｕパターンを形成し、ＶＬＳ成長法によ
り、直径２５μｍの針状単結晶体を等間隔に、高さ４０
０μｍに成長させた。次に、針状単結晶体が形成された
基板を洗浄、脱脂し、フッ化水素酸で、処理した後、Ｎ
ｉーＰ化学メッキ及びＡｕ電気メッキをそれぞれ１μｍ
施した。次に、基板と針状単結晶体を研摩用ワックスで
包埋し、＃４０００アルミナ砥粒ラッピングシートによ
る湿式研摩をし、針状単結晶体先端合金部の除去及び高
さを３００μｍに均等化した。
【００１８】研摩後、ワックスを溶剤で溶解除去し、研
摩した針状単結晶体の先端へ蒸着によりＡｕ薄膜を付
け、さらに電気メッキによりＲｈメッキ１μｍを施し
た。メッキ処理を行った針状単結晶体の先端の１００μ
ｍが樹脂上に突出するように、硬化型エポキシ樹脂を基
板上に２００μｍの厚さに流し込み、エポキシ樹脂を加
熱硬化させた。樹脂表面上に、１００μｍの高さで突出
した導電性針状単結晶体を導電性接着剤と研摩用ワック
スで覆った後、基板を＃４０００アルミナ砥粒ラッピン
グシートで湿式研摩し、樹脂包埋物から除去した。次
に、導電性接着剤部に電極を取付け、次いで、針状単結
晶体の底部に径３０μｍ、高さ１０μｍのＡｕバンプを
作製した。導電性針状単結晶体のそれぞれに接続できる
接続用端子を配した支持基板をフットワークメッキで作
製し、これと導電性針状単結晶体包埋物のＡｕバンプを
突合わせて重ね、支持基板と包埋物の間にエポキシ樹脂
を充填、加熱硬化させ一体化した。支持基板の外部接続
端子にリード線をつなぎ、導電性針状単結晶体をプロー
ブとして、各種評価を行った。評価結果を表１に示す。
摩した針状単結晶体の先端へ蒸着によりＡｕ薄膜を付
け、さらに電気メッキによりＲｈメッキ１μｍを施し
た。メッキ処理を行った針状単結晶体の先端の１００μ
ｍが樹脂上に突出するように、硬化型エポキシ樹脂を基
板上に２００μｍの厚さに流し込み、エポキシ樹脂を加
熱硬化させた。樹脂表面上に、１００μｍの高さで突出
した導電性針状単結晶体を導電性接着剤と研摩用ワック
スで覆った後、基板を＃４０００アルミナ砥粒ラッピン
グシートで湿式研摩し、樹脂包埋物から除去した。次
に、導電性接着剤部に電極を取付け、次いで、針状単結
晶体の底部に径３０μｍ、高さ１０μｍのＡｕバンプを
作製した。導電性針状単結晶体のそれぞれに接続できる
接続用端子を配した支持基板をフットワークメッキで作
製し、これと導電性針状単結晶体包埋物のＡｕバンプを
突合わせて重ね、支持基板と包埋物の間にエポキシ樹脂
を充填、加熱硬化させ一体化した。支持基板の外部接続
端子にリード線をつなぎ、導電性針状単結晶体をプロー
ブとして、各種評価を行った。評価結果を表１に示す。
【００１９】実施例２ 実施例１の包埋処理において、硬化型エポキシ樹脂を用
いる代わりに、低融点ガラス（軟化温度４００℃、熱膨
張率３．５×１０-6）粉末を溶融後の厚みが２００μｍ
となる様に塗布し、真空加熱炉中で、加熱軟化させ、包
埋した以外は同様に行った。支持基板の外部接続端子に
リード線をつなぎ、導電性針状単結晶体をプローブとし
て、各種評価を行った。評価結果を表１に示す。
いる代わりに、低融点ガラス（軟化温度４００℃、熱膨
張率３．５×１０-6）粉末を溶融後の厚みが２００μｍ
となる様に塗布し、真空加熱炉中で、加熱軟化させ、包
埋した以外は同様に行った。支持基板の外部接続端子に
リード線をつなぎ、導電性針状単結晶体をプローブとし
て、各種評価を行った。評価結果を表１に示す。
【００２０】比較例１ 直径２５μｍ、高さ５００μｍのプローブ用タングステ
ン線を顕微鏡を用いて、支持基板上に手作業にて固定
し、エポキシ樹脂を流し込んで後、加熱硬化させ電気特
性測定用組立物を得、各種評価を行った。評価結果を表
１に示す。
ン線を顕微鏡を用いて、支持基板上に手作業にて固定
し、エポキシ樹脂を流し込んで後、加熱硬化させ電気特
性測定用組立物を得、各種評価を行った。評価結果を表
１に示す。
【００２１】尚、測定法は下記の方法で行った。 （位置精度）最小読み取り単位、１μｍのＸ−Ｙステー
ジつき光学顕微鏡型測長機を使用し、基準点を決め、そ
れぞれに配置された導電性針状単結晶体の中心座標を測
定した。該導電性針状単結晶体の中心座標と設計上の中
心座標との距離を求め、位置精度とした。 （座屈荷重）許容負荷５００ｇ±１ｇのロードセルつき
圧縮強度試験機により載荷速度１ｇ／ｓｅｃで行った。 （プローブ角度）電気特性測定用組立物につき、支持基
板とプローブのなす角度を測定した。
ジつき光学顕微鏡型測長機を使用し、基準点を決め、そ
れぞれに配置された導電性針状単結晶体の中心座標を測
定した。該導電性針状単結晶体の中心座標と設計上の中
心座標との距離を求め、位置精度とした。 （座屈荷重）許容負荷５００ｇ±１ｇのロードセルつき
圧縮強度試験機により載荷速度１ｇ／ｓｅｃで行った。 （プローブ角度）電気特性測定用組立物につき、支持基
板とプローブのなす角度を測定した。
【００２２】
【表１】
【００２３】
【発明の効果】以上説明したように、本発明によれば、
半導体集積回路の電気特性測定用プローブピン等に使用
できる導電性針状単結晶体、その包埋物及びそれを用い
た組立物を得ることができる。
半導体集積回路の電気特性測定用プローブピン等に使用
できる導電性針状単結晶体、その包埋物及びそれを用い
た組立物を得ることができる。
【図１】図１はＶＬＳ成長法により形成された針状単結
晶体を示す図である。
晶体を示す図である。
【図２】図２は導電性針状単結晶体包埋物の製造工程の
概要を示す図である。
概要を示す図である。
【図３】図３は導電性針状単結晶体包埋物と支持基板の
接合、組み立てを示す図である。
接合、組み立てを示す図である。
１ 単結晶基板 ２ 金粒子 ３ 針状単結晶体 ４ 導電性膜 ５ 先端合金部（Ａｕ−Ｓｉ合金） ６ 先端導電性膜 ７ 樹脂又は低融点ガラス ８ Ａｕバンプ ９ 支持基板 １０ 絶縁基板 １１ 配線 １２ リード線 １３ 導電性針状単結晶体包埋物 １４ 半導体集積回路基板 １５ プローブピン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｂ 1/14 7244−5Ｇ Ｈ０１Ｌ 21/66 Ｂ 7630−4Ｍ
Claims (3)
- 【請求項１】 （Ａ）ＶＬＳ成長法にて形成された針状
単結晶体と（Ｂ）該針状単結晶体の少なくとも側面を被
覆してなる０．１〜１０μｍ厚みの導電性膜からなる導
電性針状単結晶体で、アスペクト比が１〜５００の範囲
である導電性針状単結晶体。 - 【請求項２】 請求項１記載の導電性針状単結晶体を、
樹脂又は低融点ガラスで所望の位置に包埋し、該樹脂又
は低融点ガラスの一方の面から、該導電性針状単結晶体
が１０〜５００μｍ突出していることを特徴とする導電
性針状単結晶体包埋物。 - 【請求項３】 請求項２記載の導電性針状単結晶体包埋
物を用いた半導体回路の特性測定用組立物で、支持基板
と導電性針状単結晶体のなす角度が８０〜９０度である
電気特性測定用組立物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18504993A JP3456541B2 (ja) | 1993-07-27 | 1993-07-27 | 導電性針状単結晶体及び包埋物 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18504993A JP3456541B2 (ja) | 1993-07-27 | 1993-07-27 | 導電性針状単結晶体及び包埋物 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0733597A true JPH0733597A (ja) | 1995-02-03 |
| JP3456541B2 JP3456541B2 (ja) | 2003-10-14 |
Family
ID=16163907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18504993A Expired - Fee Related JP3456541B2 (ja) | 1993-07-27 | 1993-07-27 | 導電性針状単結晶体及び包埋物 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3456541B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7032307B2 (en) | 1999-12-21 | 2006-04-25 | Kabushiki Kaisha Toshiba | Method for fabricating a probe pin for testing electrical characteristics of an apparatus |
| JP2015119101A (ja) * | 2013-12-19 | 2015-06-25 | 富士通株式会社 | 電子デバイスの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787144A (en) * | 1980-11-19 | 1982-05-31 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| JPH05198636A (ja) * | 1992-01-21 | 1993-08-06 | Toshiba Corp | 回路測定用端子およびその製造方法 |
| JPH05218156A (ja) * | 1992-02-06 | 1993-08-27 | Denki Kagaku Kogyo Kk | 回路測定用端子およびその製造方法 |
-
1993
- 1993-07-27 JP JP18504993A patent/JP3456541B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787144A (en) * | 1980-11-19 | 1982-05-31 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| JPH05198636A (ja) * | 1992-01-21 | 1993-08-06 | Toshiba Corp | 回路測定用端子およびその製造方法 |
| JPH05218156A (ja) * | 1992-02-06 | 1993-08-27 | Denki Kagaku Kogyo Kk | 回路測定用端子およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7032307B2 (en) | 1999-12-21 | 2006-04-25 | Kabushiki Kaisha Toshiba | Method for fabricating a probe pin for testing electrical characteristics of an apparatus |
| JP2015119101A (ja) * | 2013-12-19 | 2015-06-25 | 富士通株式会社 | 電子デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3456541B2 (ja) | 2003-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100818534B1 (ko) | 칩-형 전자 부품 및 그 제조 방법 및 그 제조에 사용하는 유사 웨이퍼 및 그 제조 방법 | |
| US8962470B2 (en) | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus | |
| US6690008B2 (en) | Probe and method of manufacturing mounted AFM probes | |
| US7547850B2 (en) | Semiconductor device assemblies with compliant spring contact structures | |
| US5014111A (en) | Electrical contact bump and a package provided with the same | |
| US5869787A (en) | Electrically conductive projections | |
| TW511122B (en) | Method for mounting semiconductor device and structure thereof | |
| JP3550157B2 (ja) | 回路測定用端子の製造方法 | |
| US5903161A (en) | Electrically conductive rod-shaped single crystal product and assembly for measuring electrical properties employing such product, as well as processes for their production | |
| JP3222179B2 (ja) | 回路測定用端子およびその製造方法 | |
| JP2796070B2 (ja) | プローブカードの製造方法 | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| JP3456541B2 (ja) | 導電性針状単結晶体及び包埋物 | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| JPH07106334A (ja) | 光学半導体装置を光学基板に付着する方法 | |
| JPH0733596A (ja) | 針状単結晶体複合品 | |
| JPH08105915A (ja) | 導電性針状構造体及びこれを用いた組立物 | |
| JP3456542B2 (ja) | 針状単結晶体の加工品の製法 | |
| KR920005986B1 (ko) | 인쇄회로판 어셈블리, 이의 형성방법 및 이에 사용되는 조성물 | |
| JPH05215774A (ja) | 回路測定用端子およびその製造方法 | |
| JPH08304456A (ja) | 導電性棒状単結晶加工体及びこれを用いた電気特性測定用組立物 | |
| JPH0794558A (ja) | 回路測定用端子およびその製造方法 | |
| JPH10132854A (ja) | コンタクタ及びコンタクタの形成方法 | |
| JP2000077556A (ja) | ボールグリッドアレイ型半導体装置 | |
| JPH08122363A (ja) | プローブピン構造体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |