KR920005986B1 - 인쇄회로판 어셈블리, 이의 형성방법 및 이에 사용되는 조성물 - Google Patents

인쇄회로판 어셈블리, 이의 형성방법 및 이에 사용되는 조성물 Download PDF

Info

Publication number
KR920005986B1
KR920005986B1 KR1019890011644A KR890011644A KR920005986B1 KR 920005986 B1 KR920005986 B1 KR 920005986B1 KR 1019890011644 A KR1019890011644 A KR 1019890011644A KR 890011644 A KR890011644 A KR 890011644A KR 920005986 B1 KR920005986 B1 KR 920005986B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
board assembly
conductor
adherent
Prior art date
Application number
KR1019890011644A
Other languages
English (en)
Other versions
KR900004228A (ko
Inventor
알렌 헌 죤
렌스 슈바르쯔 드와이트
하레 라마 사르마 드와다시
팔라니사미 폰누사미
Original Assignee
델코 엘렉트로닉스 코오포레이션
마이클 죤 덴튼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/297,201 external-priority patent/US5122929A/en
Priority claimed from US07/297,212 external-priority patent/US4959751A/en
Application filed by 델코 엘렉트로닉스 코오포레이션, 마이클 죤 덴튼 filed Critical 델코 엘렉트로닉스 코오포레이션
Publication of KR900004228A publication Critical patent/KR900004228A/ko
Application granted granted Critical
Publication of KR920005986B1 publication Critical patent/KR920005986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

내용 없음.

Description

인쇄회로판 어셈블리, 이의 형성방법 및 이에 사용되는 조성물
제1도는 본 발명의 일구현화에 의한 인쇄회로판 어셈블리의 일부단면도.
제2도는 제1도의 인쇄회로판 어셈블리의 일부평면도.
제3도는 제1도 인쇄회로판 어셈블리의 제어가능하게 부착성이 있는 컨덕터를 변형시킨 평면도.
제4도는 본 발명의 다른 구현화에 의한 다른 인쇄회로판 어셈블리의 평면도.
제5도 내지 7도는 각각 본 발명의 또다른 구현화에 의한 다른 인쇄회로판 어셈블리의 평면도.
제8도는 제1,4,5,6,7 및 9도에 나타난 어셈블리를 형성시키기 위해 사용되는 전형적인 공정의 플로우 챠트.
제9도는 본 발명의 또다른 구현화에 의한 다른 인쇄회로판의 일부단면도.
제10도는 상기도면의 인쇄회로판 어셈블리에 컨덕터를 형성시키는데 유용한 로(爐)의 시간에 따른 온도변화를 나타내는 그래프.
제11도 및 12도는 본 발명에 또다른 구현화에 따른 다른 인쇄회로판 어셈블리의 일부단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10, 104, 105, 106, 107, 109, 1011, 1012 : 인쇄회로판 어셈블리(printed circuit board assembly)
20, 20a, 204, 209, 2012, 2014 : 전기모듈(electrical module)
30, 30a, 309, 3012 : 외부 접점 (external contacts)
32, 32a, 324, 325, 326, 327, 329, 3212 : 납땜 연결부(solder joint)
40, 409, 4012 : 지지멤버(support member)
50, 503, 504, 505, 506, 507, 509 : 견고하게 부착성이 있는 컨덕터(firmly adherent donductor)
60, 603, 604, 605, 606, 607, 609 : 제어가능하게 부착성이 있는 컨덕터 (controllably adherent conductor)
본 발명은 절연기판이나 지지멤버상에 도전성패턴을 형성하는데 유용한 조성물, 이같은 패턴을 형성하는 기술, 및 이같은 기판을 이용한 어셈블리에 관한 것이다.
이같은 기판중 하나가 인쇄회로판 어셈블리를 형성하기 위하여 회로판에 전기모듈을 접속시키는 컨덕터(conductor)을 갖는 회로판이다.
여기서 사용되는 용어 "전기모듈(electrical module)"은 반도체칩, 발광이나 광검출장치, 자성(磁性)을 방출하거나 검출하는 장치, 자기저장장치, 커패시터, 인덕터, 저항기, 크리스탈, 코일, 버랙터, 터미스터, 공명기, 트랜스포머, 및/혹은 전기회로, 전기광학회로, 광배열(optical configuration) 전자기회로 및/혹은 자기배열에 연결될 수 있는 컨넥터(connector)와 같은 부품들을 포함하는 것으로 의미한다.
용어 "인쇄회로판"은 적절한 조정으로된 견고하거나, 유연한, 라미네이트되거나 되지 않은 지지멤버를 망라하여 의미하며, 상부에 전기도체의 인쇄패턴이 제공되는 전기적으로 절연성인 표면을 포함한다.
용어 "인쇄패턴"은 예를들어 실크스크린프린팅, 사진석판술, 증착(evaporation), 도금, 스텐슬링(stenciling), 잉크기록(ink writing), 플라스마부착(plasma deposition), 스퍼터링 (sputtering), 접착, 혹은 박막(thin film)이나 후막(thick film) 기술등과 같은 적절한 공정에 의해 형성된 기판상의 패턴을 망라하여 의미하는 것으로 해석한다. 반도체칩을 갖는 인쇄회로판이나 기타 이에 부착된 다른 전기모듈을 인쇄회로판 어셈블리라고 한다.
표면 마운트나 플립-칩타입의 반도체칩을 포함하는 인쇄회로판 어셈블리를 참조하여 본 발명을 검토하는 것이 편리할 것이다.
이같은 칩은 전형적으로 그 일표면상에 다수의 전기접점(단자)을 갖는 집적회로를 형성하였다. 이들 접점들은 전형적으로 인쇄회로판의 도선에 납땜되거나 그렇지 않으면 전기적으로 연결된다. 과거에는, 사용도중에 일어날 수 있는 분리를 최소하시키기 위하여 인쇄회로판에 견고하게 부착하는 컨덕터(conductors)를 사용하는데 촛점이 모여졌다.
또한 접점에서의 고장을 방지하기 위하여 도체-칩 경계면을 그대로 유지하는데에도 많은 노력이 기울어졌다.
이같은 배열은 통상 만족스럽게 동작한다.
그러나 고온 및 열회유와 같은 악조건이 있을 수 있으며, 이러한 조건하에서는 사용도중 가혹한 응력때문에 납땜 연결부인 그 접점이나 접점가까이에서 칩이 인쇄회로로 부터 분리될 수가 있는 것이다. 이같은 응력은 예를들어 그 인쇄회로판이 자동차에 사용될때 일어날 수도 있는 것이다. 따라서 악조건하에서도 전기모듈이 인쇄된 컨덕터에 신뢰할 수 있게 연결된 채로 있는 인쇄회로판 어셈블리를 제공하는 조성을 갖는 컨덕터를 갖는 것이 요구되는 것이다.
본 발명에 의한 인쇄회로판 어셈블리는 청구범위 제1항에 의해 특징지워진다.
본 발명은 인쇄회로판에 제어가능하도록 부착성이 있는 컨덕터의 인쇄패턴을 제공함으로써 앞서의 문제점을 해결하고자 한다.
용어 "제어가능하도록 부착성이 있는 컨덕터(controllably adherent conductor)"란 제조공정 동안에는 회로판에 부착하나, 예를들면 열효과로 부터 야기될 수 있는 응력에 반응하여 회로판을 따라 이동하도록(미끄러지도록) 그리고/혹은 회로판으로 부터 리프트오프(lift-off)시키도록 사용될때에는 이같은 응력을 제거하도록 자유로운 컨덕터를 의미한다.
이는 컨덕터를 회로판에 견고하게 부착시키는데 촛점을 맞추어온 상술된 바와 같은 종래의 접근방법과는 크게 다른 것이다.
그러나 이같은 시도는 회로판으로 부터 분리될때 부러지거나, 기계적으로 약화되거나 혹은 전기적으로 결합이 생기지 않도록 어느 정도의 접착력을 갖는 제어가능하도록 부착성이 있는 컨덕터로서의 사용을 위한 도전층(conductive layer)을 필요로 한다.
전형적으로 인쇄회로판은 또한 상기 제어가능하도록 부착성이 있는 컨덕터의 제1끝단이 연결되는 견고하게 부착성이 있는 컨덕터의 패턴을 포함한다.
제어가능하도록 부착성이 있는 컨덕터의 제2끝단은 통상 그 표면에서 돌출하는 금속외부접점(범프,bumps)를 갖는 실리콘 집적회로와 같은 전기모듈에 납땜된다. 제어가능하도록 부착성이 있는 컨덕터와 전기모듈은 응력을 제거하기 위해 이동할 수 있다.
이는 전기모듈과 제어가능하도록 부착성이 있는 컨덕터사이의 결합(전형적으로 납땜이음점)이 파괴될 가능성을 현저하게 감소시킨다. 따라서 칩에 대한 연결의 신뢰성이 개선되는 것이다. 더우기 응력해소가 필요한 고응력 부위에만 컨덕터의 당김(pulling way)이 일어나는 제어가능하도록 부착성이 있는 컨덕터 패턴단독으로 사용하는 것이 가능한 것이다. 이 경우 견고하게 부착성이 있는 컨덕터는 단순히 결합 혹은 접촉패드를 의미한다.
몇몇 경우에 있어서는 제어가능하도록 부착성이 있는 컨덕터는 또한 그 자신 전기모듈로서의 역할을 할 수도 있다. 이같은 예중 하나가 필름 저항기이다.
제어가능하게 부착성이 있는 컨덕터는 전형적으로 도전성을 위해 미분쇄된 금속입자를 포함하는 패이스트(paste)나 잉크 그리고 바인더로 부터 제조된다.
후자는 컨덕터로 하여금 공정동안 지지멤버(기판, 회로판)에 부착성이 있도록 하기 위해 선택되나 사용도중 응력에 처해질때는 기판으로 부터 분리되게 한다.
광범위한 견지에서 볼때, 본 발명은 상부에, 컨덕터상의 응력을 제거하기 위하여 지지멤버를 미끄러지고 또한/또는 리프트옵되도록 자유로운 부분을 포함하는, 조절가능하도록 부착성이 있는 컨덕터가 지지되는 어셈블리에 관한 것이다.
본 발명은 이같은 조절가능하도록 부착성이 있는 컨덕터를 형성하는데 유용한 특정기술을 제공한다.
이는 특히 도전층의 부분에 대하여 제한된 접촉을 이루기 위해 회로판과 도전층의 일부 사이의 중간에 방해 층(inhibitor layer) 이라고 하는 국부층(localized layer) 을 사용함을 포함한다.
이같이 제어된 접착은 적당한 기계적 응력에 반응하여, 파괴없이, 그같은 방해층을 입힌 도전층이 인쇄회로판을 따라 리프트옵되거나 미끄러지게되는 것을 기술한다.
더우기 이는 방해층이 회로판에 결합된 채로 있고 입히는 도체층으로 부터 분리된는 상황과, 방해층이 도체층에 결합된 채로 있고 이들이 함께 회로판으로 부터 분리되는 상황모두를 포함한다.
방해층의 국부사용은 하나의 도체층으로 하여금, 이를 회로판과 직접 접촉되게 놓음으로써 그 일부가 견고하게 부착성이 있는 컨덕터로 사용되게 하고 또한 이것이 방해층을 덮게 함으로써 나머지 부분이 제어가능하게 부착성이 있는 컨덕터로서 사용되게 한다.
방해층은 유기매체에 현탁된, 필수적으로 미분쇄된 고융점 물질(retractory material)(예를들어, 알루미나 혹은 알루미늄 나이트라이드등과 같은)과 유리프릿(glass frit)의 혼합물을 포함하는 조성물을 프린팅(printing)하고 이어서 소성(firing)시킴으로서 형성하는 것이 바람직하다.
유리프릿은 회로판과 고융점물질의 표면모두를 소성온도 이하의 온도에서 유연화시키고 습윤시키기 위해 선택된다. 이는 고융점물질간 및 고융점물질과 회로판표면사이의 결합을 촉진시킨다. 선택된 고융점물질은 컨덕터와 화화적 반응이 거의 투시할 정도로 없어야 한다.
이하 본 발명의 실시예를 첨부도면에 따라 설명한다.
참고로 첨부 도면은 측량을 위한 것은 아니며, 또한 이해를 돕기 위하여 몇몇 배경선은 나타나 있지 않으며 몇몇 도면은 음영선을 생략하였다. 제1도에서는, 본 발명의 일구현화에 의한 인쇄회로판(printed circuit board, PCB) 어셈블리(10)의 일부단면도가 나타나 있다.
PCB 어셈블리(10)은 전기모듈(20) 및 상부에 견고하게 부착력이 있는 컨덕터(50) 및 제어가능하게 부착력이 있는 컨덕터(60)이 프린트되는 절연상부면(42)을 갖는 지지멤버(회로판, 기판)(40)을 포함한다.
전형적인 구현화에서, 전기모듈(20)은 플립칩이나 표면마운트타입의 실리콘칩내에 형성된 집적회로를 포함하며 이는 절연물질(도시되지 않는)로써 적절히 커버되고 그 하부면(34)에 예를들어 은범퍼(silver bump)와 같은 외부접점(30)을 갖는다.
이들 외부접점(30)은 전기모듈(20)의 여러가지 회로요소(도시되지 않은)의 전극(도시되지 않은)에 연결된다. 전기모듈(20)은 전술한 바와 같은 여러가지 다른 형태를 취할 수 있다. 단지 예시적인 목적을 위하여 하나의 전기모듈(20)이 도시된 것을 주목해야 한다. 전형적으로 인쇄회로판 어셈블리(10)는 다른 타입의 전기모듈을 복수개 갖는다. 지지멤버(40)는 알루미나(Al2O3)와 같은 적절한 절연물질로 되어 있다. 컨덕터(50) 및 (60)으로 형성된 도전성패턴과 전기모듈(20)은 인쇄회로판 어셈블리(10)의 전기회로를 형성한다. 견고하게 부착성이 있는 컨덕터(50)는 통상적일 수 있다.
이들은 전형적으로 소성후, 제어가능하게 부착성이 있는 컨덕터(60)의 패턴과 함께 사용하기에 혼화성이 있는 견고하게 부착성이 있는 도전성패턴을 제공하는, 적절한 잉크나 패이스트된 패턴층을 피복시킴으로써 형성된다.
이같이 견고하게 부착성이 있는 컨덕터(50)는 구리, 니켈, 은, 파라듐, 백금 및 금 그리고/혹은 이들의 합금 및/혹은 다른 적절한 금속 및/혹은 도전성이 있도록 하는 화합물을 포함할 수 있다.
전기모듈(20)은 제어가능하게 부착성이 있는 컨덕터(60)를 통하여 견고하게 부착성이 있는 컨덕터(50)에 고정된다. 전기모듈(20)의 각 외부접점(30)은 전형적으로 납땜연결부(32)와 같은 결합부(bond)에 의해 제어가능하게 부착성이 있는 컨덕터(60)의 일단(一端)(60a)에 연결된다. 이들 제어가능하게 부착성이 있는 컨덕터(60)의 성질에 대하여는 아래에서 상세히 기술된다.
상기 결합부는 전도성 접착에폭시나 기타 도전성이 있는 접착물질의 이용을 포함하여 여러가지 방법으로 형성될 수 있으며, 이 결합부는 용접될 수도 있다.
제어가능하게 부착성이 있는 컨덕터(60)의 타단(60b)은 전형적으로 견고하게 부착성이 있는 컨덕터의 일단에 형성된 접속부(50a)에 적절한 방법으로 결합되거나 접착된다.
각각의 제어가능하게 부착성이 있는 컨덕터(60)의 타단(60b) 모두는 상부면(42)에 제어가능하도록 부착성이 있어, 납땜연결부(32)상의 응력을 제거하기 위해 상부면(42)을 휘게하고(flex) 리프트옵할 수 있다.
더우기, 전기모듈(20)의 외부접점(30)이 제어가능하게 부착성이 있는 컨덕터(60)의 끝(60a)에만 결합되고, 또한 전기모듈(20) 그자신은 상부면(2)에 결합되지 않기 때문에, 전기모듈(20) 역시 납땜연결부(32)에서의 응력을 제거하는데 돕도록 지지멤버(40)의 상부면(42)을 따라 움직이거나 리프트옵할 수 있다.
그 결과, 각 납땜연결부(32)에서의 분리력(pulling apart forces)은 현저하게 감소된다.
야기될 수 있는 스트레스는 인장응력이나 압축응력을 발생시킬 수 있으며 이는 전기모듈(20)이 설치되는 곳의 유연성 때문에 실질적으로 완전히 흡수되어 그 결과 본질적으로 스트리스 및 피로가 없는 배열을 제공하게 된다.
더우기, 보다 상세히 후술되는 바와 같이, 제어가능하게 부착성이 있는 컨덕터(60)가 자유로이 이동할 수 있기 때문에, 제어가능하게 부착성이 있는 컨덕터의 길이를, 납땜연결부(32)내의 응력을 제거하기 위해 조작 온도범위에 걸쳐(알루미나) 지지멤버(40)와 전기모듈(20)의 관련부분의 길이의 변화에 관련하여 그 길이가 변화될 수 있도록 설계할 수가 있다.
제8도에는, 제1도에 도시된 PCB 어셈블리를 제조하기 위한 전형적인 공정의 플로우 챠트가 도시되어 있다.
도시된 바와 같이, 전형적으로 알루미나로된 세라믹 인쇄회로판이 기판(40)의 지지멤버로써 사용된다. 그후 견고하게 부착성이 있는 컨덕터(50)가 지지멤버(40)상에 피복된다.
이것은 통상의 방법으로 행해지며, 일반적으로 첫째, 적절하게 패턴화된 층을 스크린인쇄한 후 건조시키고 그 층을 소성시킨다. 인쇄된 층은 잉크나 패이스트되어 있으며 견고하게 부착하는 도전층을 형성할 것이다.
바람직한 구현화에 있어서, 그 피복된 층은 Dupont Electronics에서 Dupon 9161로써 판매하는 물질로 되어 있다. 이는 기본적으로 도전성 구리입자, 접착촉진제 및 스크린제(screening agent)를 포함한다. 적절한 다른 물질은 다른 제조처로 부터 구입할 수 있는 것들이다.
프린트 후, 구리입자를 함께 지지멤버(40)에 견고하게 부착하는 도전성 층내로 소결시키기 위해 공급자가 미리 기술한 방법에 따라 건조 및 소성을 행한다.
제10도에 의하면, 소성공정에 사용될 수 있는 로(爐)(도시되지 않은)의 파라메터의 그래프 구성이 도시되어 있다.
이 그래프에서, Y축은 로의 구역온도를 ℃로 나타내며, X축은 (예를들어, 컨덕터 50 및/혹은 60으로된 잉크패턴을 갖는 지지멤버 40과 같은) 워크피스(workpiece)가 로내에 존재하는 여러가지 온도구역을 지나 벨트(도시되지 않은)를 따라 움직일때 경과시간을 분(minute)으로 나타낸다.
도면내의 용어 "입구" 및 "출구"는 각각 워크피스가 로내로 들어가고 나가는 것을 나타낸다.
도시한 바와 같이 워크피스가 약 900℃의 최대온도에 도달하기 위해서는 약 20분 이상이 소요되며, 그 동안 유기패이스트나 잉크내의 유기매체가 제거된다. 그후 이 최고온도로 로구역을 통과하는데는 약 10분이 소요되며 그 동안 구리입자가 도전층내로 소결된다. 물론 최적 파라메터는 보통 사용되는 특정입자나 잉크의 함수이다. 다음에, 제어가능하게 부착성이 있는 컨덕터(60)는 적절한 조성을 갖는 층을 스크린프린트,건조 및 소성시킴으로서 형성된다.
별도의 로를 필요로 하는 것을 막기 위하여는, 동일한 방법으로 처리될 수 있는, 견고하고 부착성이 있는 컨덕터(60) 및 제어가능하게 부착성이 있는 컨덕터(60) 모두를 형성시키는데 사용될 수 있는 조성물을 선택하는 것이 이익적이다.
이렇게 행할때, 제어가능하게 부착력이 있는 컨덕터(60)를 형성시키는데 사용되는 조성물의 건조 및 소성단계는 제10도에서 검토된 것과 같이 견고하게 부착성이 있는 컨덕터(50)에 대하여 전술한 바와 같은 방법으로 이행된다.
제어가능하게 부착성이 있는 컨덕터(60)는 견고하게 부착성이 있는 컨덕터(50)간 및 전기모듈(20)의 외부접점(30)이 위치되는 곳에서 연장되게 형성된다.
요구되는 제어가능한 부착성을 제공하고 견고하게 부착성이 있는 컨덕터(50)와 함께 사용하기 위해 서로 혼화적이 되도록 하기 위해 다른 특별한 조성물을 사용하여 제어가능한 부착성을 갖는 컨덕터를 형성할 수 있다. 몇가지 조성물이 현재 상술된 종류의 제어가능한 부착성을 갖는 컨덕터(60)을 형성시키는데 사용하기 위해 특히 흥미를 끌고 있다.
이들 조성물은 이들이 견고하게 부착성이 있는 컨덕터(50)와 요구되는 혼화성(compatibility)을 갖는다는 잇점이 있다. 몇몃 사용처에 대하여 바람직한 제1조성물은 컨덕터 약 88.5중량%, 적절한 스크린제 약 10중량%, 및 바인더 약 1.5중량%를 포함한다. 컨덕터는 평균입자가 약 1-2미크론인 미분쇄 구리파우더이다.
특정 스크린제는 약 90중량%의 용매, 전형적으로는 TEXANOL
Figure kpo00001
(2,2,4 트리메틸 1,3 펜탄디오 모노이소부티레이트라고 믿어진다) 및 수지, 전형적으로는 에틸셀루로오즈 N-50의 혼합물이며, 상기 양자 모두 상업적으로 이용가능한 것이다.
바인더는 필수적으로 산화비스무스(Bi2O3)로 구성되며 이는 공정 동안 지지멤버(40)에 대한 제어가능한 부착성을 갖는 컨덕터(60)층의 부착 및 소성후 구리입자의 부착모두를 증진시키는 역할을 한다. 지나치게 바인더의 량이 많게 되면 지지멤버에 대한 부착력을 증가시켜 제어가능한 부착성의 컨덕터(60)가 기계적응력을 조절하기 위해 지지멤버(40)의 상부면(42)를 리프트옵시키기가 어렵게 된다. 반면에 바인더의 량이 너무 적게 되면 소성직후 부착력이 소실되어 다음 공정을 못하게 된다.
전형적으로 바인더를 소성 동안 대부분 소실되는 것으로 선택되거나 아주 효과적인 접착촉진제가 아니더라도 조성물의 최소 0.05% 이상, 5.0% 미만이어야 하며, 보다 많은 량도 초기에는 가능하다. 적절한 한계는 사용되는 금속파우더의 특성에 따라 달리된다. 스크린제는 스크린프린팅을 용이하게 하기 위해, 선택되며, 여러가지 다른 스크린제는 적절해야 한다.
더우기 전형적으로 스크린제내의 용매의 분율은 85-98% 사이이다. 두번째 조성물, 이 역시 특히 유익한 것으로 알려져 있다. 단지 바인더의 조성만 달리하며 필수적으로 함께 분쇄된 동일중량부의 비스무스 옥사이드와 산화구리로 구성된다. 여기서 산화구리(cuprous oxide)는 접착력을 증진시키는 역할을 하는 것으로 보인다. 유용하다고 밝혀진 다른 조성은 약 89중량%의 파우더구리, 바인더로서 약 1%의 프릿(frit), 및약 10중량%의 스크린제를 포함하며, 여기서 프릿은 약 70.0중량%의 산화비스무스(Bi2O3) 15.6중량%의 산화납(PbO), 4.5중량%의 불소화납(PbF2) 6.6중량%의 이산화실리콘(SiO2), 0.6중량%의 산화알루미늄(Al2O3), 및 2.7중량%의 산화브론(B2O3)을 포함한다. 이 프릿은 성분중량부 Bi2O3는 0-73%, PbO는 15-60%, PbF2는 4-12%, SiO2는 5-25% 그리고 Al2O3는 0.5-2.5%, B2O3는 2-10% 범위로 변화시킬수 있다.
이 프릿은 산화비스무스(0-70%)와 나머지들 PbO 50-65중량% PbF25-15%, SiO220-30%, Al2O30-5% 그리고 B2O35-15%로 조성한 혼합물일 수 있으며, 이 프릿의 나머지 부분의 전형적인 조성은 PbO 55.4중량%, PbF29.4% SiO223.5%, Al2O32.1% 그리고 B2O39.6%이다.
성공적인 것으로 밝혀진 2개의 다른 조성물은 각각 89.25 및 89.5%의 구리파우더, 앞서 기술한 스크린제 10% 및 나머지는 PbO 60-70중량%, SiO210-25%, B2O35-30%, Al2O30-10% 비율로 포함한 프릿이다. 성공적인 것으로 밝혀진 하나의 구현화는 약 66.6중량%의 PbO, 22.4중량%의 SiO2, 8.7중량%의 B2O3및 2.3중량%의 Al2O3로 구성된 유리프릿을 포함하였다.
이들 실시예는 필요한 제어가능 부착성 컨덕터(60)을 달성하기 위해 조성물내의 바인더로서 사용될 수 있는 넓은 범위의 혼합물을 나타낸다. 일반적으로, 제어가능한 부착성 컨덕터(60)을 형성하는데 특히 유용한 조성물은 평균입자크기가 0.5-5.0미크론(micron) 인 미분쇄 구리파우더 75-92%, 스크린제 7.5-20%, 및 나머지 중량%의 접착 및 상술된 종류의 제어가능 접착을 촉진시키기 위한 바인더를 포함한다. 바람직한 범위에서는, 구리는 평균입자크기 1-2미크론을 갖고 혼합물 58-90%를 포함한다.
은, 파라듐, 니켈, 백금 및 금 및/혹은 이들의 합금과 같은 다른 종류의 도전성입자를 사용하는 것을 포함하여 다양한 다른 조성물도 적절하다. 더우기, 몇몇 경우에는, 습윤성을 개선시키기 위하여 계면활성제를 포함하는 것도 이익적이다. 조성물은 견고하게 부착성이 있는 도전층의 것들과 혼화적인 특성을 갖는 제거가능한 부착성 도전층을 산출해야 한다. 다음에, 임의로 후막 저항기(thick film resistor)와 같이 특수역할을 하는 인쇄된, 건조되고, 소성된 다른 층이 있을 수 있다.
몇몇 경우에는, 다른 값의 후막 저항기를 제공하기 위하여, 2 혹은 그 이상의 조성물이 포함되며 이들은 별도의 고정을 요한다. 이 단계는 이같은 후막 저항기 모두를 피복시키기 위해 필요한 만큼 반복될 수 있다.
결국, 제8도에 도시된 바와 같이, PCB 어셈블리(10)의 전기모듈(20)은 제어가능하게 부착성이 있는 컨덕터(60)에 전기적으로 연결된다.
전형적으로, 이는 첫째로 제어가능하게 부착성인 컨덕터 60의 끝단 60a상에 납땜도트를 인쇄함을 포함하며, 여기서 끝단 60a는 전기모듈(20)의 외부접점(30)에 부착된다. 이는 통상의 방법으로 행해질 수 있다.
이익적으로는, 땜납도트를 형성하기 위해 사용되는 땜납 페이스트(solder paste)는 25/75 주석-납으로된 땜납을 포함한다. 땜납 패이스트가 피복된 후, 전기모듈(20)은 그 외부접점(30)이 땜납도트와 나란히 되도록 적절히 위치한다.
그후 PCB 어셈블리(10)는 땜납을 용융시키기는 온도까지 가열된 후 외부접점 30과 제어가능하게 부착성이 있는 컨덕터(60)의 끝단(60a) 사이의 납땜연결부(32)를 고체화시키기 위해 냉각된다. 필요하면 견고하게 부착성이 있는 컨덕터(50)를 인쇄하거나 형성하기 전에 제어가능하게 부착성이 있는 컨덕터(60)를 프린트하거나 형성하는 것이 가능할 것이다. 몇몇 경우에는, 2가지 컨덕터 패턴 모두를 동시에 형성하기 위해단일로(爐) 조작법을 사용하는 것도 가능할 것이다.
이와 같이하여 제조된 PCB 어셈블리(10)가 고정에 놓여지고 충분히 높은 응력에 처해지면, 이들 응력들은 제어가능하고 부착성이 있는 컨덕터(60)에 의해 흡수되고, 이는 지지멤버(40)에 대한 접착력을 잃은 후 지지멤버(40)의 상부면(42)를 따라 이동하고 그리고/혹은 리프트옵하도록 자유롭게 된다.
본 발명에 의한 PCB 어셈블리(10)의 일구현화에서는 ; 전기모듈(20)의 외부접점(30)은 은으로 만들어지고 그 각각은 0.018-0.076mm(0.007-0.003인치)범위의 높이와 약 0.153mm(0.006인치)의 직경을 가지며 ; 전기모듈(20)은 사각형상이며 4.57-7.62mm(0.180-0.3인치)범위의 크기를 갖고 ; 또한 납땜연결부는 25/75 주석-납 땜납을 사용하여 형성되며 ; 각각의 제어가능한 부착성의 컨덕터(60)는 0.127-0.254mm(0.005-0.01인치)의 폭 및 1.02-3.81mm(0.04-0.150인치)의 길이 및 0.008-0.02mm(0.0003-0.0008인치)의 두께를 갖는다.
제어가능한 부착성을 갖는 컨덕터(60)의 두께를 0.008-0.025mm(0.0003-0.001인치)범위로 하는 것과 같은 변형은 당연히 가능하다. 최소량의 컨덕터물질로써 그 기능을 적절히 수행할 수 있도록 제어가능한 부착성을 갖는 컨덕터(60)의 칫수를 이익적으로 설계할 수도 있다. 다양한 컨덕터 구성이 가능하며, 전형적인 구성을 아래 기술한다.
제1도에 있어서, 하나의 바람직한 설계로써, 제어가능하게 부착성이 있는 컨덕터(60) 및 전기모듈(칩)(20)을 따른 칫수 A-D의 열팽창율(온도변화에 따른 길이의 변화)은 지지멤버(40)을 따른 칫수 E-F의 열팽창율과 같다. 팽창율은 고려되는 물질의 타입의 열팽창계수 및 물질의 길이에 따라 결정된다. 따라서, 만일 거리 A-B, B-C 및 C-D의 팽창율을 더하면 이는 A-D의 팽창율과 같게 되며, 이는 E-F의 팽창율과 같아야 한다. 주어진 PCB 어셈블리(10)에 대하여, 칫수 B-C는 전기모듈(20) 설계에 따라 고정된다. 그러나 A-B 및 C-D는 요구되는 길이로 주어질 수 있다.
A-B와 C-D의 길이(이들은 통상 같다)를 조정함으로써 3가지 성분 모두의 팽창율 합계는 E-F의 팽창율과 같게 할 수 있다. 알루미나 기판(지지멤버 40)상에 설치된 하나의 PCB 어셈블리(10)은 길이(A-B) =(C-D) =11.18mm(0.44인치)를 가졌으며, 7.21mm(0.284인치)의 B-C 칫수를 가지도록 설계되었다. 제어가능하게 부착성이 있는 컨덕터는 그 형상이 중요하기는 하나 결정적은 아니므로 필요에 따라 다양한 형상으로 형성될 수 있다.
제2도를 참조하면, 제어가능하게 부착성을 갖는 컨덕터(60)이 직선으로 나타난 PCB 어셈블리(10)의 일부평면도가 나타나 있다.
제3도를 참조하면, 제어가능하게 부착성 있는 컨덕터(603)와 견고하게 부착성을 갖는 컨덕터(503)사이의 연결부에서 응력을 감소시키기위해 S-자형 밴드(bend)를 갖는 제어가능하게 부착성이 있는 컨덕터(603)의 평면도가 도시되어 있다.
컨덕터(503) 및 (603)은 각 제어가능하게 부착성이 있는 컨덕터(603)에 있는 밴드를 제외하고는 제1도의 컨덕터(50) 및 (60)과 같은 종류의 컨덕터이다.
제4도에는 인쇄회로판(PCB) 어셈블리(104)의 평면도가 도시되어 있다.
PCB 어셈블리(104)는 제1도의 PCB 어셈블리(10)과 비슷하며, 모든 동일부위에 대하여는 그 부호끝에 "4"를 더하여 표기하고 있다. 각각의 견고하게 부착성이 있는 컨덕터(504)의 일단은 지지멤버(404)의 상부면(424)에 견고하게 부착하고 있는 결합(접촉) 패드(52)와 기계적으로 그리고 전기적으로 접속한다.
제어가능하게 부착력이 있는 컨덕터(604)는 직선형태로 되어 있다. 제어가능하게 부착성이 있는 컨덕터(604) 각각의 2개의 평행손을 갖는 것으로 나타나 있다.
이 구성은 실험을 위해서 유용하나, 전형적으로는 단일손 컨덕터(604)가 바람직하다.
견고하게 부착성이 있는 컨덕터(504)를 없애고 제어가능하게 부착성이 있는 컨덕터(604)를 직접결합패드(52)에 연결시킬 수도 있다. 나아가, 결합 패드(52)의 형상 및 크기를 번경시키고 지지멤버(404)의 가장자리까지 끌어내어 컨넥터 어셈블리의 숫부분(male portion)(도시되지않은)으로서 컨넥터 어셈블리의 암부분(female portion)(도시되지않은)내에 끼울 수도 있다. 제5도에 의하면, 인쇄회로판 어셈블리(105)의 평면도가 도시되어 있다. PCB 어셈블리(105)는 제1도의 PCB 어셈블리와 유사하며 모든 해당부분의 부호끝에 "5"를 덧붙여서 표기되어 있다.
PCB 어셈블리(105)는 또한, 제어가능하게 부착성이 있는 컨덕터(605)가 S-형이고 결합(접촉) 패드(525)에 연결된 견고하게 부착성이 있는 컨덕터(505)에 연결된 것을 제외하고는 제4도의 PCB 어셈블리(104)와 유사하다. 제어가능하게 부착성이 있는 컨덕터(605)가 연결되는 전기모듈은 도시되지 않았다.
제6도에는 인쇄회로판 어셈블리(106)의 평면도가 도시되어 있다. PCB 어셈블리(106)은 제1도의 PCB어셈블리(10)와 비슷하며 모든 해당부분은 그 부호끝에 "6"을 덧붙여서 표기되어 있다.
PB 어셈블리(106)은 또한 제어가능하게 부착성이 있는 컨덕터(606)가 이들이 접하고 있는(도시되지않은)전기모듈(칩)에 대하여 각을 이루고 있는 것을 제외하고는 제5도의 어셈블리와 유사하다.
인쇄회로판 어셈블리(106)은 제어가능하게 부착성이 있는 컨덕터(606)에 납땜되는 부위의 응력을 제거할수 있도록 칩을 회전될 수 있게 한다.
제7도에는, 인쇄회로판 어셈블리(107)의 평면도가 도시되어 있다. PCB 어셈블리(107)는 각 부분의 부호끝에 7을 덧붙여서 표기한 것을 제외하고는 제1도의 PCB 어셈블리(10) 및 제4도의 PCB 어셈블리(104)와 아주 유사하다. 이 경우에 있어서는, 전기모듈의 외부접점(도시되지않은)과 납땜연결부(도시되지않은) 자리에서 전기모듈(칩)(도시되지않은)이 회전운동하도록 되어있지 않다.
대신, 한쌍의 제어가능하게 부착성이 있는 컨덕터(607)의 길이가 예정된 동작온도범위에 걸쳐 그 첫째 끝단의 위치변경이 외부접점(도시되지않은)의 위치변경을 보상할 수 있도록 선택된다.
그결과 납땜연결부의 응력은 현저하게 제한되고 PCB 어셈블리(107)의 신뢰도는 현저하게 증가되는 것이다.
본 발명은 인쇄회로내에 연결된 전기모듈의 특성에 크기 의존한다는 것은 분명하다.
이는 단자회로부분이 연결되어지는 일표면상에 접점을 갖는 상기 열거한 바와 같은 어떠한 회로부분일 수 있다.
이는 또한 제어가능하게 부착성이 있는 컨덕터의 단부(端部)에 연결되는 여러가지 핀(pin)을 갖는 컨넥터일 수 있다. 덧붙여서, 앞서도 언급한 바와 같이, 용어 "인쇄회로판, printed circuit board"은 제어가능하도록 부착성이 있는 컨덕터가 피복되는 기판의 성질은 단지 요구되는 제어접착성을 갖는 피복도전층과 혼화적일 것을 요구하므로, 광범위한 형태를 내포할 수가 있다.
특히 기판 혹은 지지멤버는 내부 부품들을 연결하기 위하여 제어가능하게 부착성이 있는 컨덕터가 피복되는 반도체박판(semicon ductor wafer)일 수도 있다.
또한 기판 혹은 지지멤버는 그 상단부에 제1칩의 표면위를 이동하거나 그 표면으로부터 떠나도록 자유로운 제어가능하게 부착성이 있는 컨덕터를 지나 제2반도체칩에 연결되는 제1반도체칩일 수 있다.
더우기 본 발명은 제어가능하도록 부착성이 있거나 견고하게 부착성이 있는 반도체중 어느것이 슈퍼컨덕터인 초도전성회로에도 적용될 수 있다. 마찬가지로, 기판 혹은 지지멤버로서의 역활을 하는 회로판의 특징은 결정적인 것이 아니라는 것은 명백하다.
특히, 회로판은 견고할 필요는 없으며 유연한 종류로 될 수도 있다.
또한, 그것은 세라믹일 필요는 없으며 제어된 부착력을 갖는 것과 혼화적인 어떠한 적절한 조성물일 수 있다.
몇몇 경우에 있어서는, 전기모듈의 어떠한 운동도 완충시킬 수 있도록 그 접점을 포함하여 전기모듈의 표면에 탄성피막을 제공하는 것도 바람직하다.
다른 경우에 있어서, 특히 전기모듈이 비교적 클때, 그 운동을 억제하는 것이 바람직하다.
제9도에는, 제1도의 PCB 어셈블리와 아주 비슷한 인쇄회로판 어셈블리(109)의 일부단면이 도시되어 있으며, 각해 당부분에 대하여는 그 부호끝에 "9"를 덧붙여서 표기하고 있다.
PCB 어셈블리(109)는 복수의 외부접점(범프)(309)을 갖고 또한 납땜연결부(329)를 지나 지지멤버(409)의 상부면(429)상에서 견고하게 부착성이 있는 도전접속지역(결합패드 529)에 납땜된 필수적으로 중앙에 위치한 접점(범프)(90)에 갖는 전기모듈(209)을 갖는다.
그결과 전기모듈(209)의 중앙부는 필수적으로 지지멤버(409)의 상부면(429)에 고정된다.
전기모듈(209)의 중앙부가 아닌 부분은 제어가능하게 부착성이 있는 컨덕터(609)와 같이 응력을 제거하기 위해 자유롭다. 통로(92)(점선으로 나타낸)는 지지멤버(409)를 지나 형성될 수 있으며 컨덕터(94)는 지지멤버(409)의 반대편(96)까지 관통될 수 있다.
견고하게 부착성이 있는 컨덕터(98)(점선으로 표시)은 결합패드(529)에 부착된 제2의 끝단을 갖는 컨덕터(94)의 일단에 부착된다.
이같이 하여 지지멤버(409)는 앙면(2면) 인쇄회로판으로 사용될 수 있다. 지지멤버(409)의 중앙부, 중앙에 위치한 접점(90)을 갖는 것으로 나타난 부위는 중앙에 위치한 접점(90)을 제거하고 그대신 열전도 및 전기적 비-전도에폭시나 기타물질이나 화합물(도시되지않은)로 상부면(429)에 접착결합시킴으로써 전기모듈(209)로부터 전도열을 방출시키는 것을 도울 수 있다.
부가된 열소실메카니즘은 그렇지않으면 가능할 수 있는 것보다 보다 큰 파워방출과 관련하여 보다 큰 칩을 사용할 수 있게 한다.
몇몇 경우에 있어서, 에폭시는 전기적으로 도전성일 수 있으며, 전기모듈(209)에 전기적신호 및/혹은 파워를 가져오도록 사용될 수 있다. 각각 중앙에 위치한 접점 90과 같은, 복수의 접점은 중앙위치한 접점으로 치환될 수 있다.
이들 치환접점은 전기모듈(209)의 중앙부에 부착되어 PCB 어셈블리가 작동하는동안 PCB 어셈블리(109)의 기계적 일체화를 증진시키는 역활을 한다.
치환 접점은 또한 전기모듈(209)에 전기적 신호 및/혹은 파워를 가져오는 역활도 한다.
인쇄회로판은 하나 혹은 그 이상의 전기모듈을 지지하면서 몇몇은 상술한 바와 같은 방법으로 회로판상에서 자유롭게 이동하게 하고 나머지는 통상의 방법으로 원위치에서 고정시키는것 역시 명백하다.
제11도에는, 인쇄회로판 어셈블리(1011)의 일부단면도가 도시되어 있다.
PCB 어셈블리(1011)는 납땜연결부(32a)에 의해 외부접점(예를들어 은범프, silver bump)을 지나 견고하게 부착성이 있는 컨덕터(50)의 부위(50b)에 부착된(납땜된) 제2전기모듈(20a)을 포함하는 것을 제외하고는 제1도의 PCB 어셈블리(10)과 필수적으로 같다.
이 같은 부착물은 전형적으로 전기모듈 20a가 만일 이것이 제어가능하게 부착력이 있는 컨덕터(60)에 부착되었다면(4212) 제어가능하게 부착력이 있는 컨덕터의 일체성을 위태롭게 하고 이들 컨덕터에 균열이 생기게하거나 파괴를 일으킬 정도로, 무거울때 사용된다.
제1도의 PCB 어셈블리(10)의 부품과 아주 유사하거나 동일한 CPB 어셈블리(1011)의 부품은 동일부호를 갖는다. 전기모듈(20a)은 지지멤버(40)의 열팽창상수와 근접한 열팽창상수를 갖는 물질로 제조되는 것이 이익적이다. 그렇게함으로써 납땜연결부(30a)는 열변화의 결과 거의 응력을 받지않을 것이다.
전형적으로, 회로판상에 인쇄된 얇거나 두꺼운 필름저항기는 회로판에 강선연결되는 칩과 같이 견고하게 부착성이 있는 컨덕터(50)에 연결될 것이다.
만일 모든 컨덕터를 형성하는데 하나의 조성물이 사용된다면, 회로판에 대한 접착력 차이는 접착력을 변경시키기위해 현미경적 크기(microscopie scale)로 기판부위를 변형시킴으로써 성취될 수 있으며, 반면 회로판의 다른 부위는 정상상태로 남는다.
통상의 회로판상에 견고하게 접착하고 제어가능하게 접착하는 컨덕터 모두를 형성시키기 위하여 한가지 조성물을 사용하는 다른 기술이 아래에 기술되어 있다.
제12도에는 본 발명의 다른 구현화에 의한 인쇄회로판 어셈블리(1012)의 일부단면이 도시되어 있다.
PCB 어셈블리(1012)는 전기모듈(2012)(2014) 및 컨덕터(1014)가 인쇄된(형성된) 절연상부면(4212)를 갖는 지지멤버(회로판, 기판)(4012)를 포함하며, 상기 컨덕터(1014)는 방해층(1016)에 의해 상부면(4212)로부터 분리된 부분(1014a) 및 상부면(4212)과 직접 접촉하는 부분(1014b)를 갖는다. 방해층(1016)이 상부면(4212)과 컨덕터(1014)사이의 중간에 놓이는 컨덕터(1014)의 부분(1014a)은 제어가능하게 접착성이 있다.
컨덕터(1014)가 상부면(4212)과 긴밀하게 접촉하는 컨덕터(1014)의 부분(1014b)은 견고하게 부착되어 있다.
전기모듈(2012)는 전형적으로 납땜연결부(3212)로써 컨덕터(1014)의 부분(1014a)에 결합된 외부접점(3012) 이는 그 결과, 컨덕터(1014)의 부분(1014a)는 제어가능하도록 부착성을 가져 납땜연결부(3212)상의 기계적응력을 제거하기위해 필요하면, 지지멤버(4012)의 상부면(3212)를 따라 이동하거나 그리고/또는 리프트옵시킬 수 있다.
전기모듈(2014)는 전형적으로 납땜연결부(35)에 의해 컨덕터(1014)의(견고하게 접착성이 있는) 부분(1014b)에 결합된 외부접점(31)(이는 그 저면에 부착된다)을 갖는다.
전기모듈(2014)은, 몇몇 경우에 만일 이것이 부분(1014a)에 부착되었다면 컨덕터(1014)의 부분(1014b)의 일체성을 위태롭게 하고 이들 컨덕터에 균열을 일으키거나 파괴를 일으킬 정도로 무겁기 때문에, 전형적으로 컨덕터(1014)의(견고하게 부착성이 있는) 부분(1014b)에 부착된다.
전형적인 구현화에 있어서, 전기모듈(2012)은 절연물질(도시되지않은)로써 적절히 감싸여진 플립칩이나 표면마운트타입의 실리콘칩내에 형성되고, 그 하부면(3412)에 복수의 외부접점(3012)(예를들어 은범프)을 갖는, 집적회로를 포함한다.
이를 외부접점(3012)들은 전기모듈(2012)의 여러가지 회로요소(도시되지않은)의 전극(도시되지않은)에 연결되어 있다.
예시를 위해 오직 하나의 전기모듈(2012)가 도시된 점을 주목할 필요가 있다.
인쇄회로판 어셈블리(1012)는 전형적으로 다른 형태의 전기모듈(2012) 및 (2014)를 여러개 포함한다. 그러나 오직 하나 혹은 그 이상의 전기모듈(2012)을 포함할 수도 있다.
컨덕터(1014) 및 전기모듈(2012)(2014)에 의해 형성된 도전성 패턴은 인쇄회로판 어셈블리(1012)의 전기회로를 형성한다.
컨덕터(1014)는 전형적으로 소성후, 도전성패턴을 제공하는 적절한 잉크나 페이스트의 패턴층을 피복시킴으로써 형성된다.
이 같은 컨덕터(1014)는 구리, 니켈, 은, 팔라듐, 백금 및 금 및/혹은 그 합금 및/혹은 다른 적절한 금속 및/혹은 이들로 하여금 전도성있게 하는 화합물을 포함할 수 있다.
바람직한 구현화에서는, 도전성층은 앞서 기술된 Dupont 9161를 사용하여 형성되며, 이는 필수적으로 미분쇄된 구리입자, 스크린제 및 접착촉진제를 포함하고 있다.
전기모듈(2012)의 각 외부접점(3012)은 전형적으로 납땜연결부(3212)와 같은 결합손에 의해 컨덕터(1014)의 일부(1014a)의 일부분에 연결된다.
전기모듈(2012)(2014) 모두 및 컨덕터(1014)사이의 모든 납땜연결부(3212)와 (35)는 도전성접착에폭시와 기타, 도전성접착물질의 사용이나 용접을 포함한 여러가지 다른 방법으로 형성될 수 있다.
본 발명에 의하면, 포함된 여러가지물질은 납땜연결부(3212)상의 기계적 응력은 지지멤버(4012)에 관하여 납땜연결부(3212)가 이동함으로써 현저하게 감소되도록 선택된다.
상대운동은 2가지 기본형으로 얻어질 수 있다.
첫째로, 컨덕터(1014)의 부분(1014a)는 그 밑에 있는 방해층(1016)부분에 긴밀하게 결합된(부착된) 채로 남아 있으며 이들은 함께 지지멤버(4012)를 따라 이동하고 그리고/혹은 리프트옵한다.
이 접근은 복합층부분의 기계적강도를 증가시키는 가능성을 갖는다. 다른 접근에서는, 컨덕터(1014)의 부분(1014a)하의 방해층부분이 제자리에서 지지멤버(4012)에 긴밀하게 결합된 채로 남아 있고 반면에 컨덕터(1014)의 부분(1014a)는 방해층(1016)을 따라 자유로이 이동하거나 리프트옵한다.
회포판상에 프린트된 도전층은, 회로판에 대한 그 접착을 위해, 회로판표면과 도전층을 프린트하기 위해 사용된 조성물내의 성분(예를들어 잉크)사이의 반응에 의존한다.
요구되는 종류의 제어된 접착을 위하여는, 그 층이 기계적응력에 반응하여 회로판으로부터 분리되도록 이 반응을 일부 억제시키는 것이 필요하다.
도전층을 프린트하는데 사용된 잉크가 인쇄회로판의 표면과 같이 기판에 직접 적용되는 부위에서 반응하고 필름접착을 확고히 하는 접착촉진제를 포함하면, 방해층은 이 같은 반응을 억제하는 역활을 해야한다.
이 같은 방해층을 제공하기 위한 몇가지 가능한 접근이 있다.
그 첫째접근은 도전층(예를들어 구리)을 소성시키는데 질소대기가 사용되는 경우와 같이, 사용된 소성조건하에서 난연성(難燃'性)을 갖는 유기매체(organic vehicle)만을 필수적으로 포함하는 방해층을 사용함으로써, 과량의 유기물이 잉크내의 바인더를 비효과적으로 만들기 때문에 기판에 접착을 촉진시키는 반응이 거의 일어나지 않게 하는 것이다.
두번째 접근은 방해층으로써 뛰어난 연소성을 갖는 유기매체만을 필수적으로 포함한 필름을 사용함으로써 접착촉진제와 기판사이의 반응이 일어날 기회를 줄이는 것이다. 이 접근은 기판상에 잔류유기물의 거의 없는 경우에 적합하다. 세번째 접근은 필수적으로 유기매체내에 현탁시킬 미분쇄고융점물질(예를들어 알루미나)로 구성되는 구성물로 방해층을 형성하는 것이다. 4번째이며 현재 바람직한 접근은 미분쇄된 고융점물질(refractory material)과 유기매체내에 현탁시킨 유리프릿을 갖는 조성물로써 방해층을 형성하는 것이다. 앞서 언급한 바와 같이, 유리프릿은 회로판표면과 고융점물질, 전형적으로 알루미나 모두를 소성온도보다 낮은 온도에서 유연화시키고, 습윤시키기 위해 선택된다.
이는 고융점입자사이 및 고융점입자와 회로판의 표면사이의 결합을 촉진시킨다. 고융점물질, 바람직하게는 알루미나와 같은 산화물은 방해층위에 피복되는 도전층과의 반응이 거의 없어야 한다. 상기 마지막 접근에 의한 본 발명의 특정구현화에 있어서는, 방해층(1016)은 필수적으로 약 80%의 스크린제, 약 10%의 유리프릿 및 약 10%의 알루미나(Al2O3)를 포함한 조성물을 프린팅함으로써 형성된다.
한편 유리플릿은 필수적으로 약 66.6%의 산화납(PbO), 22.4% 이산화규소(SiO2), 8.7%의 3산화붕소(B2O3) 및 2.3%의 알루미나(Al2O3)로 구성된다. 방해층(1016)을 프린팅하는데 사용하기에 적절한 다른 조성물은 중량부로 약 50% 스크린제, 17% 유리프릿, 및 33% 알루미나 ; 및 약 40% 스크린제, 약 20% 유리프릿 및 약 40% 알루미나를 포함한다. 이 조성물에서 사용된 스크린제는 중량부로 약 25%의 수지, 전형적으로 TEXANOL
Figure kpo00002
과 같은 용매에 용해시킨 E.I.Du Pont de Nemours Inc.의 제품인 Elvacite 2046 및 PbO 60-75중량%, SiO210-25%, B2O35-30% 그리고 Al2O3로 구성된 유리프릿을 포함한다. 기술된 특정조성비와는 다른 여러가지 프릿조성물이 상술된 요구물과 일치하게 사용될 수 있다. 선택적으로, 본질적으로 유리프릿과 같은 기능을 하는 Bi2O3와 같은 산화물이 유리프릿 대신 사용될 수 있다.
이들 특정산화물을 "산화물바인더(oxide binders)"라고 부른다. 방해층(1016)의 두께는 컨덕터(1014)내의 지형학적변화를 최소화 하기위해 신뢰성있게 프린트될 수 있는만큼 얇은 것이 바람직하다. 방해층(1016)의 표면적은 제어된 접착에 필요한 영역을 내포하면 충분하다. 도전층과 폭 및 길이에 있어 일치하게할 필요는 없다. 방해층(1016)의 두께는 전형적으로 0.0025-0.025mm(0.0001=0.001인치)이며, 바람직하게는 0.005-0.013mm(0.0002-0.0005인치) 이다.
제어된 접착으로 특징지워지는 컨덕터 1014의 각 부위(1014a)에 대하여 분리된 방해층을 사용하는 대신 전체적인 방해층(1016)을 사용할 수도 있다. 컨덕터(1014)의 두께는 전형적으로 0.0076-0.025mm 0.0003-0.001인치)이며, 바람직하게는 0.01-0.02mm(0.0004-0.0008인치)이다.
일반적으로 소성후의 방해층(1016)의 두께는 프린트된 층의 두께와 프린트된 조성물내의 무기고형분(유기프릿과 고융점물질)의 퍼어센트 양자 모두에 의해 조절될 수 있다. 일반적으로 이같은 고형분은 조성물중량을 기준으로 5-85% 범위이어야 한다. 접착도는 우선 조성물내의 유리프릿의 양과 고융점물질의 양의 비에 의해 결정된다. 가장 이익적인 비는 0.1-2.0범위이다. 프린트패턴은 2가지 기본방법으로 형성될 수 있다. 현재 바람직한 방법은 먼저 방해층을 제공하는 조성물을 프린트하고 이층을 소성하지 않고 단지 건조시키는 것이다. 그후 도전층을 제공하는 프린트 및 건조된 조성물이있다. 그 결과물은 그후 동일한 열사이클로 양층 모두를 소성시키기 위해 가열된다. 사용된 열사이클은 Dupont 9161 조성물에 대하여 제조처에서 추천한것이며 기본적으로는 제10도에서 이미 검토한 것이다. 선택적으로, 선택된 컨덕터 및 방해층의 성질에 따라,제1층은 제2층을 피복시키기전에 건조 및 소성될 수 있다.
Al2O3대신 사용될 수 있는 고융점 산화물의 예로서는 SiO2, ZrO2및 TiO2가 있다. 이들 4가지 고융점산화물의 조합도 사용될 수 있다. 앞서 언급한 바와 같이, 질화물과 같은 다른 고융점물질 역시 유리프릿과 혼화성이있다면 고융점산화물로써 유용하다. 방해층 및 도전층 모두에 대하여 여러가지 다른 조성물이 유용한 것으로 기대될 수 있다.
더우기 인쇄회로판기술에 대하여 전기적응용에서 상술된 제어된 접착의 원리는 이같은 응용에 국한되지 않는다. 그 원리는 제어가능하게 접착성이 있는 컨덕터가 1차 전기적인 역할보다 기계적인 역할을 하는 응용부분에까지 확장될 수 있다. 이 원리는 나아가 비-전기적으로 전도성인 멤버(린너, runner), 이는 본질적으로 제어가능하게 부착성이 있는 컨덕터와 같은 제어된 접착을 갖는다. 기계적 역할을 사용되는 응용처에까지 확장될 수 있는 것이다.

Claims (35)

  1. 절연성 상부면(42)을 갖는 지지멤버(40) ; 상기 지지멤버의 상부면에 견고하게 고정된 견고한 부착성을 갖는 복수의 컨덕터(50) ; 및 외부접점(30)을 갖는 최소하나의 전기모듈(electrical module)(20)을 포함하는 인쇄회로판어셈블리(10)에 있어서, 각각이 해당하는 견고하게 부착성이 있는 (firmly adherent) 컨덕터와 전기적으로 접촉하는 제1끝단(60b) 및 전기 모듈상의 해당하는 외부접점과 전기적으로 접촉하는 제2끝단(60a)를 갖는 복수의 제어가능하게 부착성이 있는(controllably adherent) 컨덕터(60)을 갖고, 상기 각각의 제어가능하게 부착성이 있는 컨덕터의 중간부는 그 제1끝단과 제2끝단사이에서 응력을 제거하기위해 이동가능함을 특징으로 하는 인쇄회로판어셈블리.
  2. 제1항에 있어서, 상기 제어가능하게 부착성이 있는 컨덕터(60) 각각의 제2끝단(60a) 역시 응력을 제거하기위해 이동가능함을 특징으로 하는 인쇄회로판 어셈블리.
  3. 제1 또는 2항에 있어서, 제어가능하게 부착성이 있는 컨덕터(60) 각각은 인쇄회로판어셈블리가 응력에 노출될때 지지멤버(40)의 상부면(42)으로부터 리프트오프(lift-off)될 수 있음을 특징으로 하는 인쇄회로판 어셈블리.
  4. 제1항에 있어서, 제어가능하게 부착성이 있는 컨덕터(60,604) 각각은 응력이 없을때 직선인 것을 특징으로 하는 인쇄회로판 어셈블리.
  5. 제1항에 있어서, 제어가능하게 부착성이 있는 컨덕터(603,605) 각각은 응력이 없을때 S-형인 것을 특징으로 하는 인쇄회로판 어셈블리.
  6. 제1항에 있어서, 전기모듈(20)의 외부접점(30)은 제어가능하게 부착성이 있는 컨덕터(60)의 제2끝단(60a)에 납땜(solder)됨을 특징으로 하는 인쇄회로판 어셈블리.
  7. 제1항에 있어서, 견고하게 부착성이 있는 컨덕터는 오직 접촉패드(52)의 형태임을 특징으로 하는 인쇄회로판 어셈블리.
  8. 제1항에 있어서, 각각의 제어가능하게 부착성이 있는 컨덕터 및 이에 해당하는 견고하게 부착성이 있는 컨덕터는 하나의 조각(piece)내에 일체로(intergrally) 형성됨을 특징으로 하는 인쇄회로판 어셈블리.
  9. 제 8 항에 있어서, 지지멤버(4012)의 상부면(4212)과 긴밀하게 접촉하는 방해층(inhibitor layer)(1016)을 포함하고, 상기 제어가능하게 부착성이 있는 컨덕터 각각은 상기 방해층 위에 위치함을 특징으로하는 인쇄회로판 어셈블리.
  10. 제 9 항에 있어서, 방해층(1016)은 스크린제(screening agent), 고융점물질(refractory material) 및 유리프릿(glass frit)을 포함하는 조성물로부터 형성됨을 특징으로 하는 인쇄회로판 어셈블리.
  11. 제10항에 있어서, 상기 고융점물질에 대한 유리프릿의 중량비는 0.1-2.0임을 특징으로 인쇄회로판 어셈블리.
  12. 제10 또는 제11항에 있어서, 유리프릿과 고융점물질의 중량은 조성물 중량의 5-85%임을 특징으로하는 인쇄회로판 어셈블리.
  13. 제10항에 있어서, 상기 고융점물질이 산화물(oxide)임을 특징으로 하는 인쇄회로판 어셈블리.
  14. 제13항에 있어서, 상기 고융점물질은 Al2O3, SiO2, ZrO2및 TiO2중 어느 하나이거나 이들의 조합임을 특징으로 하는 인쇄회로판 어셈블리.
  15. 제10항에 있어서, 유리프릿은 PbO, SiO1, B2O3및 Al2O3로 구성되는 그룹에서 선택된 산화물의 조합을 포함함을 특징으로 하는 인쇄회로판 어셈블리.
  16. 제15항에 있어서, 상기 유리프릿은 중량부로 필수적으로 60-75% PbO, 10-25% SiO2, 5-30% B2O3및 0-10% Al2O3를 포함함을 특징으로 하는 인쇄회로판 어셈블리.
  17. 제16항에 있어서, 상기 유리프릿은 중량부로 약 66.6% PbO, 22.4% SiO2, 8.7% B2O3및 2.3% Al2O3로 조성됨을 특징으로 하는 인쇄회로판 어셈블리.
  18. 제13항에 있어서, 상기 조성물은 중량부로 필수적으로 약 10-20% 유리프릿, 10-40% 알루미나 및 나머지 %의 스크린제로 조성됨을 특징으로 하는 인쇄회로판 어셈블리.
  19. 제18항에 있어서, 상기 조성물은 중량부로 필수적으로 약 10% 유리프릿, 10% 알루미나, 및 나머지 %의 스크린제로 조성됨을 특징으로 하는 인쇄회로판 어셈블리.
  20. 제18항에 있어서, 상기 조성물은 중량부로 필수적으로 약 17% 유리프릿, 33% 알루미나, 및 나머지%의 스크린제로 조성됨을 특징으로 하는 인쇄회로판 어셈블리.
  21. 제18항에 있어서, 상기 조성물은 중량부로 필수적으로 약 20% 유리프릿, 40% 알루미나, 및 나머지%의 스프린제로 조성됨을 특징으로 하는 인쇄회로판 어셈블리.
  22. 9항에 있어서, 상기 방해층(1016)은 0.0025-0.025mm범위의 두께를 갖는 것을 특징으로 하는 인쇄회로판 어셈블리.
  23. 제22항에 있어서, 상기 방해층(1016)은 0.005-0.013mm범위의 두께를 갖는 것을 특징으로 하는 인쇄회로판 어셈블리.
  24. 제9항에 있어서 상기 방해층(1016)은 스크린제, 고융점물질 및 산화물바인더를 포함하는 조성물로부터 형성됨을 특징으로 하는 인쇄회로판 어셈블리.
  25. 제24항에 있어서, 상기 산화물 바인더는 Bi2O3임을 특징으로 하는 인쇄회로판 어셈블리.
  26. 제1항에 있어서, 상기 견고하게 부착성이 있는 커덕터 및/혹은 상기 제어가능하도록 부착성이 있는 컨덕터는 구리, 니켈, 은, 팔라듐, 백금 및 금 및/혹은 이들의 합금으로 구성되는 그룹에서 선택된 금속임을 특징으로 하는 인쇄회로판 어셈블리.
  27. 제1항에 있어서, 상기 견고하게 부착성이 있는 컨덕터(50), 상기 제어가능하게 부착성이 있는 컨덕터(60), 지지멤버(40), 및 전기모듈(20)의 칫수 및 열팽창계수는 전기모듈의 외부접점(30)과 제어가능하게 부착성이 있는 컨덕터의 제2끝단(60a) 사이의 결합이 인쇄회로판 어셈블리가 처해지는 조작온도범위에 걸쳐 비교적 응력이 없도록, 서로 조화(match)됨을 특징으로 하는 인쇄회로관 어셈블리.
  28. 제1항에 있어서, 상기 지지멤버(40)는 알루미나로 되며, 상기 견고하게 부착성이 있는 컨덕터(50) 및/혹은 상기 제어가능하게 부착성이 있는 컨덕터(60)은 상기 지지멤버상에 스크린인쇄됨을 특징으로 하는 인쇄회로판 어셈블리.
  29. 제1항에 있어서, 상기 견고하게 부착성이 있는 컨덕터(50,1014b)에 전기적으로 연결된 외부접점(30a,31)을 갖는 제2전기모듈(20a,2014)을 포함함을 특징으로 하는 인쇄회로판 어셈블리.
  30. 제9항에서 청구된 바와 같은, 인쇄회로판 어셈블리(1014)상에 방해층(1016)으로 사용하기 위한 조성물.
  31. 제1항에서 청구된 바와 같은, 인쇄회로판 어셈블리에 사용하기 위한 인쇄회로판.
  32. 제1항에서 청구된 바와 같은 인쇄회로판 어셈블리형성방법.
  33. 제32항에 있어서, 지지멤버(4012)상에 제1조성물로 된 패턴층(1016)을 프린트 및 건조하는 단계 ; 지지멤버상에 제1조성물로 된 패턴층부분을 덮는 부분을 포함하여 제2조성물로된 패턴층(1014)을 프린트하고 건조하는 단계 ; 지지멤버상에 지지멤버와 긴밀하게 접촉하고 있는 제2조성물로 된 패턴층으로부터 견고하게 부착성이 있는 컨덕터의 제1패턴 및 제2조성물로 된 패턴층부분이 제1조성물로 된 패턴층부분을 덮는 제어가능하게 부착성이 있는 컨덕터의 제2패턴을 형성하기 위해 2패턴층을 소성하는 단계 ; 및 최소 하나의 전기모듈(2012)을 제어가능하게 부착성이 있는 컨덕터에 연결시키는 단계를 포함함을 특징으로하는 방법.
  34. 제33항에 있어서, 상기 제1조성물은 필수적으로 스크린제, 유리프릿 및 알루미나를 포함하며, 상기 제2조성물은 필수적으로 스크린제, 금속파우더, 및 접착촉진제를 포함함을 특징으로 하는 방법.
  35. 제34항에 있어서, 상기 금속파우더는 구리파우더임을 특징으로 하는 방법.
KR1019890011644A 1988-08-16 1989-08-16 인쇄회로판 어셈블리, 이의 형성방법 및 이에 사용되는 조성물 KR920005986B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US23274388A 1988-08-16 1988-08-16
US232,743 1988-08-16
US232743 1988-08-16
US297212 1989-01-17
US297,201 1989-01-17
US297,212 1989-01-17
US07/297,201 US5122929A (en) 1988-08-16 1989-01-17 Method of achieving selective inhibition and control of adhesion in thick-film conductors
US07/297,212 US4959751A (en) 1988-08-16 1989-01-17 Ceramic hybrid integrated circuit having surface mount device solder stress reduction
US297201 1994-08-29

Publications (2)

Publication Number Publication Date
KR900004228A KR900004228A (ko) 1990-03-27
KR920005986B1 true KR920005986B1 (ko) 1992-07-25

Family

ID=27398339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011644A KR920005986B1 (ko) 1988-08-16 1989-08-16 인쇄회로판 어셈블리, 이의 형성방법 및 이에 사용되는 조성물

Country Status (4)

Country Link
EP (1) EP0355965B1 (ko)
JP (1) JPH02106089A (ko)
KR (1) KR920005986B1 (ko)
DE (1) DE68921116T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400504B1 (ko) * 1999-05-28 2003-10-08 덴끼 가가꾸 고교 가부시키가이샤 회로기판 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2669500B1 (fr) * 1990-11-16 1996-06-14 Commissariat Energie Atomique Circuit hybride forme de deux circuits dont les pistes sont reliees par des billes de connexion electrique
EP0719453A4 (en) * 1993-09-13 1998-08-19 Olin Corp FLIP-CHIP IN METALLIC ELECTRONIC PACKS
KR100475407B1 (ko) * 1996-12-30 2005-06-08 고려화학 주식회사 무기질계저온경화형피복조성물
CN116514402A (zh) * 2023-05-06 2023-08-01 乾宇微纳技术(深圳)有限公司 一种应用于负型厚膜光刻浆料的玻璃粉及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2479639A1 (fr) * 1980-03-25 1981-10-02 Thomson Csf Dispositif d'assemblage entre composants electroniques de caracteristiques mecaniques differentes et son procede de realisation
FR2486755A1 (fr) * 1980-07-11 1982-01-15 Socapex Support de composants electroniques pour circuits hybrides de grandes dimensions
DE3138987C2 (de) * 1981-09-30 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum Verhindern von Beschädigungen von Bausteinen bzw. Leiterbahnen auf einer Leiterplatte
US4835593A (en) * 1986-05-07 1989-05-30 International Business Machines Corporation Multilayer thin film metallurgy for pin brazing
US4728751A (en) * 1986-10-06 1988-03-01 International Business Machines Corporation Flexible electrical connection and method of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400504B1 (ko) * 1999-05-28 2003-10-08 덴끼 가가꾸 고교 가부시키가이샤 회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JPH02106089A (ja) 1990-04-18
DE68921116T2 (de) 1995-06-08
EP0355965A3 (en) 1991-08-07
DE68921116D1 (de) 1995-03-23
KR900004228A (ko) 1990-03-27
EP0355965B1 (en) 1995-02-15
EP0355965A2 (en) 1990-02-28

Similar Documents

Publication Publication Date Title
US5121298A (en) Controlled adhesion conductor
US5897724A (en) Method of producing a hybrid integrated circuit
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
EP0260490A1 (en) Bonding sheet for electronic component and method of bonding electronic component using the same
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
US5176853A (en) Controlled adhesion conductor
JPH11219849A (ja) 積層セラミックコンデンサ
US5122929A (en) Method of achieving selective inhibition and control of adhesion in thick-film conductors
US5334422A (en) Electrical connector having energy-formed solder stops and methods of making and using the same
KR920005986B1 (ko) 인쇄회로판 어셈블리, 이의 형성방법 및 이에 사용되는 조성물
US4959751A (en) Ceramic hybrid integrated circuit having surface mount device solder stress reduction
JP2713994B2 (ja) パッケージ構造体
EP0262580A2 (en) Method of electrically bonding two objects
JPH081770B2 (ja) 電気接点構造
EP0167075B1 (en) Process for bonding current carrying elements to a substrate
KR100642229B1 (ko) 반도체 장치 및 반도체 장치의 실장 구조물
KR0157671B1 (ko) 전자 회로 장치
JPH07118498B2 (ja) 電気的接合部
JPH05218133A (ja) 半導体素子実装基板および実装方法
WO1997030461A1 (en) Resistor network in ball grid array package
JPS6332266B2 (ko)
JPS6197932A (ja) 圧着型半導体パツケ−ジ
JPH0345900B2 (ko)
JPH0744199B2 (ja) 半導体装置の実装体およびその実装方法
JPH05235108A (ja) フィルムキャリアテープの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee