JP6300579B2 - 実装部材、電子部品およびモジュールの製造方法 - Google Patents

実装部材、電子部品およびモジュールの製造方法 Download PDF

Info

Publication number
JP6300579B2
JP6300579B2 JP2014043113A JP2014043113A JP6300579B2 JP 6300579 B2 JP6300579 B2 JP 6300579B2 JP 2014043113 A JP2014043113 A JP 2014043113A JP 2014043113 A JP2014043113 A JP 2014043113A JP 6300579 B2 JP6300579 B2 JP 6300579B2
Authority
JP
Japan
Prior art keywords
connection portion
external connection
mounting member
thickness
gold layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014043113A
Other languages
English (en)
Other versions
JP2015170656A (ja
Inventor
片岡　一郎
一郎 片岡
浜本　修
修 浜本
和也 野津
和也 野津
田村　浩二
浩二 田村
邦彦 峰岸
邦彦 峰岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014043113A priority Critical patent/JP6300579B2/ja
Priority to US14/636,850 priority patent/US9673141B2/en
Publication of JP2015170656A publication Critical patent/JP2015170656A/ja
Application granted granted Critical
Publication of JP6300579B2 publication Critical patent/JP6300579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、実装部材の外部接続部に関する。
特許文献１には、外部と半田で接合するための端子部の下面に被覆される第一のＡｕめっき被膜の厚さを０．１μｍ以下とする、高放熱型電子部品収納用パッケージが記載されている。
特開２００７−８８１９０号公報
特許文献１のように、半田で接合するための端子部のＡｕめっき被膜を薄くすると、パッケージと外部との電気的かつ機械的な接合の信頼性が十分でない場合がある。
上記課題を解決するための手段は、各々が電子デバイスへ電気的に接続される複数の内部接続部、および、各々が半田接合される複数の外部接続部、を有する実装部材であって、前記複数の外部接続部は、前記複数の内部接続部の少なくともいずれかと導通する第一接続部と、前記第一接続部とは別の第二接続部とを含み、前記第一接続部の表面及び前記第二接続部の表面は金層で構成されており、前記第二接続部の前記金層の厚さは、前記第一接続部の前記金層の厚さよりも小さいことを特徴とする。
本発明によれば、外部との半田接合の電気的かつ機械的な信頼性を高められる実装部材を提供することができる。
実装部材を説明するための模式図。 実装部材を説明するための模式図。 実装部材を説明するための模式図。 実装部材を説明するための模式図。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図１（ａ）は実施形態に関わる電子機器５００の断面模式図である。電子機器５００はモジュール４００と、モジュール４００を格納する筐体５０とを備える。電子機器５００はスマートフォンなどの情報端末やテレビなどの表示装置、カメラなどの撮像装置である。
モジュール４００は、電子部品２００と、電子部品２００に半田３３１、半田３３２を介して半田接合された配線部材３００とを備える。半田３３１、半田３３２は典型的にはスズ合金であって特にその組成は限定さないが、環境の観点から鉛フリー半田であることが望ましい。配線部材３００は例えばフレキシブル基板やリジッド基板などの基板３０を用いたプリント配線板であり、基板３０の表面には、電子部品２００と半田接合された接続部３１、３２を有する。基板３０は例えばガラスエポキシ樹脂、ガラスポリイミド樹脂複合材料などの有機樹脂を含む材料からなる。基板３０の表面に設けられた接続部３１、３２は銅、金、アルミニウム、ニッケル、半田などの金属からなる。モジュール４００は例えばカメラモジュールとして、レンズユニットを含むことができる。
電子部品２００は、電子デバイス７と、接続部材６によって電子デバイス７へ電気的に接続された実装部材１００と、電子デバイス７を封止する封止部材８を備える。電子デバイス７は典型的には半導体デバイスであり、演算デバイスや記憶デバイス、表示デバイスや撮像デバイス、微小電気機械システム（ＭＥＭＳ）デバイスである。撮像デバイスとしては、ＣＣＤイメージセンサやＣＭＯＳイメージセンサが代表的である。接続部材６は、ワイヤボンディング接続におけるボンディングワイヤや、フリップチップ接続における半田バンプである。
実装部材１００は、第一外部接続部１および第一外部接続部１とは別の第二外部接続部２を含む複数の外部接続部からなる外部接続部群と、基体３と、配線４と、内部接続部５を含む複数の内部接続部からなる内部接続部群を有する。詳細は後で説明するが、第二外部接続部２は第一外部接続部１と異なる構造を有する。基体３は例えば樹脂やセラミック、金属からなる。電子デバイス７は基体３の表面に接着材（不図示）を介して固定される。内部接続部群および外部接続部群は基体３の外面に露出して設けられる。内部接続部群は基体３の上面（おもて面）に設けられる。外部接続部群の配置の類型としては、ランドと呼ばれる外部接続部を基体３の下面（うら面）に設けたランドグリッドアレイ（ＬＧＡ）型や、外部接続部を基体３の側面から下面（うら面）に渡って設けたリードレスチップキャリア（ＬＣＣ）型パッケージが挙げられる。
実装部材１００を配線部材３００に実装する場合は、実装部材１００および配線部材２００を用意し、外部接続部１、２と配線部材３００上の接続部３１、３２を重ね合わせ、外部接続部１、２と接続部３１、３２とを半田により接合する。このようにして、実装部材１００と配線部材３００とを電気的および機械的に接続する。半田接合の方法としては、半田ごてを用いた方法や、リフロー方式による半田付けなどが挙げられる。このような方法によって、実装部材１００は配線部材３００に表面実装される。
第一外部接続部１は、配線４を介して内部接続部５と導通しており、第一外部接続部１が接続された内部接続部５は接続部材６を介して電子デバイス７へ電気的に接続されている。このように第一外部接続部１は電子デバイス７に電気的に接続されており、第一外部接続部１は外部と電子デバイス７との電気的接続を確保する、接続端子としての機能を有する。ここでいう電気的接続とは、配線部材３００との間で電子デバイス７の動作に関連する電気接続を担うことを意味している。具体的には第一外部接続部１としては、電子デバイス７へ電源電圧を供給する電源端子、または、電子デバイス７への接地電圧を供給する接地端子が挙げられる。あるいは第一外部接続部１としては、電子デバイス７への入力信号を伝達する入力端子、または、電子デバイス７からの出力信号を伝達する出力端子が挙げられる。
第二外部接続部２は、実装部材１００と配線部材３００との機械的な接続の信頼性を向上する機能を少なくとも有する。これは、上述したように、第二外部接続部２が有する、第一外部接続部１の構造とは異なる構造によって達成される。
第二外部接続部２は、電子デバイス７へ電気的に接続されていなくてよい。第二外部接続部２が電子デバイス７で電気的に接続されていないことは、第二外部接続部２を電子デバイス７に接続するための、配線４、内部接続部５および接続部材６の少なくともいずれかが欠如しているか、それらが不完全であることを意味する。例えば、配線４が欠けて第二外部接続部２が複数の内部接続部のいずれとも導通していない場合や、接続部材６が欠けて第二外部接続部２が導通する内部接続部５が電子デバイス７へ接続されていない場合である。
第二外部接続部２は、電子デバイス７へ電気的に接続されていてもよいが、その場合、第二外部接続部２は接地端子であることが望ましい。接地端子を第二外部接続部２とする場合、接地端子を複数設けて冗長化することが好ましい。このようにすることで、個々の接地端子の電気的接続の信頼性が多少劣っても、十分に接地電位を供給することができる。一方、電源端子や入力端子、出力端子は、接地端子よりも高い電気的接続の信頼性が求められる上、消費電力やデバイス構造の複雑化の観点で冗長化するのが困難である。そのため、電源端子や入力端子、出力端子は、第一外部接続部１であることが好ましいのである。ただし、第一外部接続部１と第二外部接続部２が複数の内部接続部の内の共通の内部接続部（同じ内部接続部）と導通している場合には、第二外部接続部２が電源端子や入力端子、出力端子であっても大きな問題は生じない。
本実施形態は、半田接合の電気的接続の信頼性（導電性）と機械的接続の信頼性（強度）とを両立することを主眼としており、そのために、第一外部接続部１と第二外部接続部２の構成を異ならせている。以下、詳細に第一外部接続部１と第二外部接続部２の相違点を説明する。
図１（ｂ）は、図１（ａ）において点線Ａで囲んだ部分の拡大図に対応する、配線部材３００に半田接合される前の実装部材１００あるいは電子部品２００の第一外部接続部１および第二外部接続部２の拡大図である。
図１（ｂ）に示すように、第一外部接続部１は電極１０と電極１０を被覆する金層１３を有する。第一外部接続部１の表面はこの金層１３によって構成されている。第二外部接続部２は電極２０と電極２０を被覆する金層２３を有する。第二外部接続部２の表面はこの金層２３によって構成されている。金層１３、２３の下地としての電極１０、２０は必須ではなく、第一外部接続部１の金層１３や第二外部接続部２の金層２３を絶縁体からなる基体３に接触して設け、電極１０、２０を設けない構成にすることもできる。
本実施形態の特徴は、第二外部接続部２の金層２３の厚さＴ２３が、第一外部接続部１の金層１３の厚さＴ１３よりも小さいことである。第一外部接続部１が第二外部接続部２に比較して厚い金層１３を有することは、第一外部接続部１の電気的接続の信頼性を向上させるうえで有効である。第二外部接続部２が第一外部接続部１に比較して薄い金層２３を有することは、第二外部接続部２の機械的接続の信頼性を向上させるうえで有効である。そして、第一外部接続部１と第二外部接続部２の双方を有することが、第一外部接続部１の機械的接続の信頼性を向上することにもなる。このように、第一外部接続部１と同様に半田接合される第二外部接続部２により機械的接続の信頼性を向上している。このようにすることで、第一外部接続部１とは全く異なる構造により機械的接続の信頼性を向上する場合に比べて、電子部品２００やモジュール４００の構造の複雑化を避けることができる。また、第一外部接続部１の半田接合と同時時に第二外部接続部２でも半田接合することにより機械的接続の信頼性を向上することができる。このようにすることで、第一外部接続部１の半田接合とは全く別の工程により機械的接続の信頼性を向上する場合に比べて、電子部品２００やモジュール４００の製造を簡略化することができる。
第一外部接続部１の金層１３の厚さＴ１３は、０．３μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましい。また、厚さＴ１３は１．０μｍ以下であることが好ましい。第二外部接続部２の金層２３の厚さＴ２３は、０．１μｍ以上であることが好ましい。第二外部接続部２の金層２３の厚さＴ２３が０．１μｍ未満であると、半田の濡れ性が不十分となり、十分な半田接合強度が得られない場合がある。また、厚さＴ２３は０．５μｍ以下であることが好ましく、０．４μｍ以下であることがより好ましい。第一外部接続部１の金層１３の厚さＴ１３と、第二外部接続部２の金層２３の厚さＴ２３との差は、０．１０μｍ以上であることが好ましい。
内部接続部５も同様にその表面を金層で構成することができる。内部接続部５の表面の金層の厚さは０．３μｍ以上であることが好ましい。１．０μｍ以下であることが好ましい。内部接続部５の表面の金層の厚さが０．３μｍ未満であると、ボンディングワイヤなどの接続部材６の接続信頼性が不十分となる場合がある。内部接続部５の表面の金層が厚いとコストアップの要因となるため、内部接続部５の表面の金層の厚さは１．０μｍ以下であることが好ましい。
金層１３や金層２３の下地となる電極１０や電極２０は、金属膜などの導電膜である。本例の電極１０は厚さＴ１１の第一導電層１１と厚さＴ１２の第二導電層１２を有する複層膜であり、電極２０は厚さＴ２１の第一導電層２１と厚さＴ２２の第二導電層２２を有する複層膜であるが、電極１０、２０は単層膜であってもよい。第一導電層１１、２１は第二導電層１２、２２と基体３との間に位置する。電極１０、２０の導電層の材料としてはニッケル、銅、タングステンが好適に用いられる。本例では、第一導電層１１、２１をタングステン層とし、第二導電層１２、２２をニッケル層としている。タングステン層は焼成前のセラミック（グリーンシート）にタングステンペーストを塗布し焼成することで、セラミックの表面のメタライズによって蹴製できる。第二導電層１２、２２としてのニッケル層は第一導電層１１、２１としてのタングステン層にニッケルメッキ処理を施すことで形成できる。典型的には、第一外部接続部１においてＴ１３＜Ｔ１２＜Ｔ１１であり、第二外部接続部２においてＴ２３＜Ｔ２２＜Ｔ２１である。Ｔ１１＝Ｔ２１であってよいし、Ｔ１２＝Ｔ２２であってもよい。例えば第一導電層１１、２１としてのタングステン層の厚さは５μｍ以上２０μｍ以下であり、第二導電層１２、２２としてのニッケル層の厚さは１μｍ以上９μｍ以下である。
金層の方法は従来公知の方法を種々選択して用いることができる。例えば、下地となる電極１０、２０の表面に金メッキ処理を施すことによって形成することができる。メッキ液中で下地となる電極１０、２０の金属層に電流を流して形成する電解メッキ法、あるいは、メッキ液に還元剤を加えて下地の金属層の表面に金を析出させる無電解メッキ法、が好適である。金層１３、２３の形成方法は金メッキ処理に限らず、金層１３、２３を蒸着やスパッタによって形成することもできる。
第一外部接続部１の金層１３と第二外部接続部２の金層２３の厚さを異ならせるためには、例えば、次のような製法を採用すればよい。まず、あらかじめ第二外部接続部２の電極２０の上にレジスト膜を形成しておいてから第一外部接続部１の電極１０の表面に金メッキ処理を行う。レジスト膜を剥離した後さらに第一外部接続部１の電極１０の表面と、第二外部接続部２の電極２０の表面に金メッキ処理を施す。これにより、第一外部接続部１の金層１３を第二外部接続部２の金層２３よりも厚くすることができる。
また電解メッキ法を採用するならば、電解メッキ処理を行う際に、第二外部接続部２に通電する電流密度を、第一外部接続部１に通電する電流密度よりも小さくすることで、電極上に形成される金層の厚さを変えることができる。電流密度を制御する方法としては、実装部材１００の内部に設けられる配線４を、第一外部接続部１と第二外部接続部２とで別系統にしておく方法がある。他には、第一外部接続部１に接続される配線４の抵抗を、第二外部接続部２に接続される配線４の抵抗と異ならせる方法もある。このような方法を採用する上では、第一外部接続部１だけでなく、第二外部接続部２も複数の内部接続部のいずれかに配線４を介して導通していることが好ましい。
内部接続部５の金層の厚さは、第一外部接続部１の金層１３の厚さＴ１３および第二外部接続部２の金層２３の厚さＴ２３の一方と同じであるとよい。内部接続部５の金層の厚さを外部接続部の金層の厚さと同じにすれば、単一の工程で内部接続部と外部接続部の金メッキ処理を可能にするため、製造工程が簡略になり、製造コストを下げることができる。内部接続部５は上述したように、比較的厚いことが望ましいため、内部接続部５の金層の厚さと第一外部接続部１の金層１３の厚さＴ１３が同じであることが好ましい。そのため、内部接続部５の金層の厚さが第二外部接続部２の金層２３の厚さＴ２３よりも大きいことが好ましい形態であるといえる。
図１（ｃ）は、図１（ａ）において点線Ａで囲んだ部分の拡大図に対応する、配線部材３００に半田に３３１、３２１によって半田接合された後の実装部材１００あるいは電子部品２００の第一外部接続部１および第二外部接続部２の拡大図である。
半田接合のために金層１３、２３が半田３３１、３３２と接触すると、金層１３、２３の金が半田３３１、３３２中に拡散して固溶する、いわゆる半田の金食われという現象が生じる。図１（ｃ）には、金層１３の金が拡散して、半田３３１と電極１０との間に形成された拡散領域１４を示している。また、図１（ｃ）には、金層２３の金が拡散して、半田３３２と電極２０との間に形成された拡散領域２４を示している。拡散領域１４、２４と電極１０、２０との間には、半田接合前の図１（ｂ）に示す金層１３、２３よりも、拡散によって厚みの小さくなった金層１３０、２３０を示している。金層１３０、２３０の厚みは、金層１３、２３の厚みＴ１３、Ｔ２３よりもそれぞれ小さくなっている。ただし、金層１３、２３の厚みによっては、金層１３、２３の全ての金が半田３３１、３３２中に拡散し、金層１３、２３が完全に消失してしまう場合もある。つまり、拡散領域１４、２４が電極１０、２０と接触するような状態である。
ここで、拡散領域１４、２４の厚みをそれぞれＴ１４、Ｔ２４で示している。拡散領域１４、２４の厚みは、供給される金の量に正比例する。つまり、半田接合前の金層１３、２３の厚みＴ１３、Ｔ２３が大きいほど、拡散領域１４、２４の厚みＴ１４、Ｔ２４は大きくなる。拡散領域１４、２４は金層１３０、２３０に比べて機械的強度が脆弱であるため、拡散領域１４、２４の厚みＴ１４、Ｔ２４が大きいほど、半田接合の機械的接続の信頼性は低下することになる。
例えば、実装部材１００と配線部材３００との熱膨張係数が異なる場合、温度サイクルによって、実装部材１００と配線部材３００と間に位置する拡散領域１４、２４に応力が生じる。この応力によって、拡散領域１４、２４と電極１０、２０との間で破断（クラック）が生じる可能性がある。このような破断が生じないようにすることが、機械的接続の信頼性を向上させることにつながる。特にＬＧＡ型やＬＣＣ型の実装部材１００は、形成される半田３３１、３３２の厚みが小さいため、このような熱による応力に対して弱い傾向がある。
本実施形態では、Ｔ１３＞Ｔ２３の関係としているため、Ｔ１４＞Ｔ２４が成立している。そのため、第二外部接続部２の方が、第一外部接続部１よりも機械的接続の信頼性が高い構成となる。
一方、金層１３、２３の厚みＴ１３、Ｔ２３が小さいほど、外部接続部の表面における半田の濡れ性が低下し、それに伴って半田接合の電気的接続の信頼性が低下する。半田の濡れ性の低下は、金層の厚さが０．３μｍ未満である場合に生じる可能性が高まり、０．１μｍ未満である場合には顕著に生じる。そのため、電気的接続を担う第一外部接続部１の金層１３の厚さＴ１３を０．３μｍ以上とすることが好ましいのである。機械的接続を担う第二外部接続部２の金層２３の厚さＴ２３は、０．１μｍ以上であれば十分であり、０．５μｍ未満であってもよい。
また、電子部品２００の製造においては、外部接続部にプローブピンを押しつけて電気特性を検査する工程が行われる場合がある。外部接続部の表面の金層１３、２３の厚みＴ１３、Ｔ２３が小さいほど、プローブピンの接触によって、金層が脱落したり、剥げたりして下地の電極１０、２０が露出し易くなる可能性がある。電極１０、２０が露出すると、プローブピンとの接触不良が発生したり、半田接合の不良が生じたりする可能性がある。下地となる電極の露出は、金層の厚さが０．３μｍ未満である場合に顕著に生じ得る。そのため、電気的接続を担う第一外部接続部１の金層１３の厚さＴ１３を０．３μｍ以上とすることが好ましいのである。
本実施形態では、電子デバイス７と接続された第一外部接続部１の金層１３を、第二外部接続部２の金層２３よりも厚くすることで、電気的接続の信頼性を向上することができる。一方、第一外部接続部１に比較して電気的接続の信頼性に劣る第二外部接続部２を、電子デバイス７へ接続されない構成にしたり、接地接続部にしたりしている。このようにすることで、実装部材１００、電子部品２００あるいはモジュール４００としての電気的接続の信頼性と機械的接続の信頼性の両立を図っている。
なお、以上説明した金層１３、２３と半田３３１、３３２との相互作用については、接続部の電極１０、２０の材料や、半田３３１、３３２の組成に関わらず生じうる現象である。そのため、本実施形態は電極や半田の材料や組成が特定のものに限定されることはない。
以下、複数の外部接続部の第一外部接続部１と第二外部接続部２の具体的な配置について説明する。
図２（ａ）は、ＬＧＡ型の実装部材１００を有する電子部品の、下面における平面模式図である。図２（ｂ）は、図２（ａ）のＢ１−Ｂ２線における断面模式図である。図２（ｃ）は、図２（ｂ）の電子部品２００が配線部材３００と半田３３１、３３２を介して半田接合されてなるモジュール４００の断面模式図である。
図２（ａ）、（ｂ）では、金層の厚さに応じて、複数の外部接続部を、第一外部接続部１と第二外部接続部２とでハッチングを分けて記載している。複数の外部接続部には、第二外部接続部２として、電子デバイス７に接続されていないダミー接続部２０１が含まれる。また、複数の外部接続部には、第二外部接続部２として、電子デバイス７に接続された接地端子２０２が含まれる。第二外部接続部２の表面の面積は、第一外部接続部１の表面の面積よりも大きい。第二外部接続部２は熱ストレスによって発生する半田接合部の応力に耐え、第二外部接続部２の周辺にある第一外部接続部１の半田接合部への応力を緩和することができる。第二外部接続部２の表面積を、第一外部接続部１の表面積よりも大きくすることで、第一外部接続部１の半田接合部への応力を効果的に緩和できる。
第二外部接続部２の平面形状は、任意であり、第一外部接続部１と相似形でもよいし、そうでなくてもよい。例えば、第一外部接続部１の平面形状を円形や四角形とし、第二外部接続部２の平面形状をＩ字形状やＬ字形状としてもよい。
第二外部接続部２から実装部材１００の外縁（側面）までの距離が、第一外部接続部１から実装部材１００の外縁（側面）までの距離よりも小さくなるように、複数の外部接続部が配置されていることが好ましい。さらに、第二外部接続部２と、実装部材１００の外縁の内、第二外部接続部２に最も近い部分との間に、第一外部接続部１が配されていないことがより望ましい。
配線部材３００と電子部品２００との熱膨張差によって生じる応力は、半田接合部の電子部品２００の中心からの距離に依存し、中心から最も距離の遠い半田接合部において最大の応力が生ずる。したがって、このような中心領域よりも外側の周辺領域には、第一外部接続部１ではなく、第二外部接続部２を配することによって電気的接続と機械的接続の信頼性向上をさらに向上できる。
第一外部接続部１の金層１３の厚さＴ１３と第二外部接続部２の金層２３の厚さＴ２３の中間値ＴＭ、すなわち、ＴＭ＝（Ｔ１３＋Ｔ２３）／２を、複数の外部接続部の金層の厚みの基準とすることができる。複数の外部接続部の内、金層の厚さが中間値ＴＭ以上である外部接続部を第一種外部接続部と称し、金層の厚さが中間値ＴＭ未満である外部接続部を第二種外部接続部と称する。第一外部接続部１は第一種外部接続部に分類され、第二外部接続部２は第二種外部接続部に分類されることになる。以下に説明する図面（図２〜４）において、第一種外部接続部には、第一外部接続部１として示した部分と同じハッチングを付しており、第二種外部接続部には、第二外部接続部２として示した部分と同じハッチングを付している。
全ての外部接続部において、第一種外部接続部の数は第二種外部接続部の数よりも多いことが好ましい。また、全ての第一種外部接続部の金層の厚さが等しいことが好ましく、全ての第二種外部接続部の金層の厚さが等しいことも好ましい。
全ての第一種外部接続部の表面積が同じであってもよいし、第一種外部接続部の一部の外部接続部の表面積が、第一種外部接続部の他の一部の外部接続部の表面積と異なっていてもよい。全ての第二種外部接続部の表面積が同じであってもよいし、第二種外部接続部の一部の外部接続部の表面積が、第二種外部接続部の他の一部の外部接続部の表面積と異なっていてもよい。全ての第二種外部接続部の表面積が、全ての第一種外部接続部の表面積よりも小さくすることが好ましい。
また、全ての第二種外部接続部が、全ての第一種外部接続部よりも、実装部材１００の外延の近くに配されていることが好ましい。全ての第一種外部接続部の形状が合同であってもよいし、非合同であっていてもよく、全ての第二種外部接続部の形状が合同であってもよいし、非合同であっていてもよい。
図３（ａ）は、ＬＣＣ型の実装部材１００を有する電子部品の、下面の平面模式図である。図３（ｂ）は、図３（ａ）の方向Ｃからみた側面における平面模式図である。図３（ｃ）は、図３（ｂ）の電子部品２００が配線部材３００と半田３３１、３３２を介して半田接合されてなるモジュール４００の断面模式図である。
ＬＣＣ型の実装部材１００では、第一外部接続部１は実装部材１００の裏面から側面に延在して配される。したがって、第一外部接続部１は実装部材１００の外縁に沿って配置されることになる。この場合、第二外部接続部２も第一外部接続部１と同様に実装部材１００の外縁に沿って配置することが望ましい。本例では実装部材１００の裏面に設けられた第二外部接続部２は実装部材１００の側面に延在していないが、第一外部接続部１と同様に第二外部接続部２も実装部材１００の側面に延在していることが好ましい。
図２（ｂ）、（ｃ）では、実装部材１００の基体３が平板状の部材である例を挙げたが、実装部材１００の基体３は、図３（ｂ）、（ｃ）に示すように、電子デバイス７を包囲する枠部を有する、凹状の部材であってもよい。凹状の部材としての基体３の凹部に電子デバイス７を収容した後、基体３の枠部には、電子デバイス７に空間Ｓを介して対向する蓋部材９を設けることができる。電子デバイス７が撮像デバイスや表示デバイスである場合、蓋部材９としては、プラスチックやガラス、水晶などからなる透明板が用いられる。
図４（ａ）は、ＬＣＣ型の実装部材１００を有する電子部品の、下面の平面模式図である。図３（ｂ）は、図３（ａ）のＤ１−Ｄ２線における断面模式図である。図３（ｃ）は、図３（ｂ）の電子部品２００が配線部材３００と半田３３１、３３２を介して半田接合されてなるモジュール４００の断面模式図である。
図４（ａ）〜（ｃ）の形態が、図２（ａ）〜（ｃ）や図３（ａ）〜（ｃ）と異なる点は、第二外部接続部２が電子デバイス７の主面に垂直な方向において、電子デバイス７に重なる領域に位置することである。電子デバイス７に重なる領域においては電子デバイス７の使用時と非使用時の温度差により温度サイクルの影響を受けやすいため、この領域の外部接続部には、半田接合に高い信頼性が求められる。そのため、このように電子デバイス７に対応する領域に第二外部接続部２を設けることで、半田接合される部材との機械的接続の信頼性を向上することができる。
さらに、本例では第二外部接続部２は、電子デバイス７で発生した熱を外部へ放熱するための放熱部２０３として機能している。このように、第二外部接続部２は、熱的接続の信頼性を向上することもできる。電子デバイス７に重なる領域に放熱部２０３を設けることで効率的に放熱を行うことができる。図４（ｃ）に示すように、放熱部２０３は、第一外部接続部１が半田接合された配線部材３００とは別の部材である放熱部材４０と半田接合されている。本例の部材４０は金属などの熱伝導性の良い材料からなる。例えば放熱部材４０の熱伝導率は、配線部材３００の基板３０の熱伝導率よりも高いことが好ましい。放熱部材４０は、放熱部２０３と半田３３２を介して電子デバイス７で発生した熱を外部に逃がすことができ、電子デバイス７の過熱を抑制できる。
ここでは電子デバイス７に重なる第二外部接続部２が接続される、配線部材３００とは別の部材として放熱部材４０を例示した。しかし、単純に電子部品２００の固定を強固にするための固定部材を、電子デバイス７の下の第二外部接続部２に半田接合してもよい。
なお、図４（ａ）〜（ｃ）の例ではＬＣＣ型の実装部材１００を用いているため、第一外部接続部１は電子デバイス７の主面に垂直な方向において、電子デバイス７に重ならない領域に位置する。しかし、図３（ａ）〜（ｃ）のようにＬＧＡ型の実装部材１００を用いる場合、第一外部接続部１と第二外部接続部２の双方が電子デバイス７の主面に垂直な方向において、電子デバイス７に重なる領域に位置していてもよい。ここでは、第一外部接続部１が第二外部接続部２よりも実装部材１００の外延の近くに位置する例を示したが、電子デバイス７に重なる領域に位置する第二外部接続部２を実装部材１００の側面まで延在させることもできる。また、本例では、電子デバイス７に重なる領域に、３つの第二種外部接続部を配置した例を示したが、より大きい第二種外部接続部を１つだけ配置することもできる。
図２（ｃ）に示すモジュール４００を製造した。以下製造方法を図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）を用いて説明する。
基体３として、熱膨張係数が７ｐｐｍ／℃のアルミナセラミック材料を用いた。ワイヤボンディング用の接続部としての内部接続部５と、内部の配線４と、底面に第一外部接続部１、第二外部接続部２の電極１０、２０を形成して、実装部材１００を作製した。
具体的には、まず、これらを基体３の前駆体としてのグリーンシートの表面にタングステンペーストを印刷法で形成し、９００℃の温度で焼成して基体３および第一導電層１１、２１としてのタングステン層を形成する。基体３のサイズは、縦２５ｍｍ×横３５ｍｍ×厚さ０．８ｍｍとした。
ここで、内部接続部５と第一外部接続部１は基体３の内部の配線４によって導通され、第二外部接続部２は複数の内部接続部のいずれとも接続されない構成とした。
次に、無電解ニッケルメッキにより内部接続部５、第一外部接続部１、第二外部接続部２のタングステン層上に、第二導電層１２、２２として、厚さ５μｍのニッケル層を形成した。
そして、第二外部接続部２上にレジスト膜を形成してから０．３μｍの金メッキを形成する無電解金メッキ処理を行い、さらにレジスト膜を除去してから０．２μｍの金メッキを形成する無電解金メッキ処理を行う。これによって、第一外部接続部１の電極１０のニッケル層上と内部接続部５の電極のニッケル層上に０．５μｍの金メッキ（金層１３）を形成した。また、第二外部接続部２の電極２０のニッケル層上に０．３μｍの金メッキ層（金層２３）を形成した。
さらに、この基体３上にＣＭＯＳイメージセンサである電子デバイス７をダイボンディングペースト（不図示）で接着した。そして、電子デバイス７の接続用パッドと内部接続部５を接続部材６としてのボンディングワイヤで接続した。このようにして電子部品２００を作製した。作製した電子部品２００は第一外部接続部１にプローブピンを当てて電気特性の検査を行った。
一方、配線部材３００として、熱膨張係数が１５ｐｐｍ／℃のガラスエポキシからなる基板３０の表面に銅／ニッケル／金からなる接続部３１、３２が形成されたプリント配線板を準備した。
そして、上記プリント配線板の接続部３１、３２に半田ペーストをスクリーン印刷により塗布した後、上記電子部品２００の第一外部接続部１、第二外部接続部２と、上記プリント配線板の接続部３１、３２とを位置合わせした。そして、半田ペーストを加熱溶融（リフロー）させてプリント配線板の接続部３１、３２に電子部品２００の第一外部接続部１、第二外部接続部２を、０．２ｍｍの厚さの半田３３１、半田３３２でそれぞれ接合した。このようにして、モジュール４００を作製した。半田３３１、３３２にはとスズ−ビスマス（Ｓｎ−Ｂｉ）系の鉛フリー半田を用いた。
このモジュール４００を１０個作製して、それぞれに対して、−２５℃と１２５℃の各温度に制御した恒温槽に試験サンプルをそれぞれ１０分ずつ保持する工程を１サイクルとする温度サイクル試験を１０００サイクル実施した。そして、試験前後のプリント配線板と電子部品２００の第一外部接続部１との間の電気抵抗を測定した。
また、このモジュール４００の試験前後の半田接合状態をＸ線検査装置を用いて観察した。
その結果、実施例のモジュール４００は１０個いずれも１０００サイクル後の電気抵抗に変化は認められなかった。また、試験前後で半田接合部にクラックや破断などの異常は観察されなかった。
＜比較例＞
実施例における第一外部接続部１の金メッキの厚さを第二外部接続部２と同じ０．３μｍとした以外は実施例と全く同様にして比較用モジュールを１０個作製した。
この１０個の比較用モジュールに対して、実施例と同じ温度サイクル試験を実施して、電気抵抗の評価を行った。また、Ｘ線検査装置による半田接合状態の観察を行った。
その結果、温度サイクル試験前の電気抵抗が実施例よりも高い傾向にあることが判明した。Ｘ線検査装置による観察の結果、第一外部接続部の半田接合部において、接続部の一部分に半田が接合していない箇所があることが分かった。原因は半田ペースト加熱溶融時に第一外部接続部の全面に半田が濡れ広がらなかったためである。
さらに、この比較用電子部品の電気特性を第一外部接続部にプローブピンを当てて検査する際に、第一外部接続部の表面の金メッキが脱落し、プローブピンとの接触不良が発生することがあった。
以上の結果から、本実施例の電子部品及びそれをプリント配線板に半田付けしたモジュールによれば、第二外部接続部の金メッキの厚さが薄い。そのため、プリント配線板と電子部品の電極接続部との接合信頼性を向上させ、温度サイクル等の熱ストレスによって半田接合部が破断することがない電子部品及びモジュールを得ることができる。
一方、半導体素子と接続される第一外部接続部の金メッキの厚さが厚いため、プリント配線板への半田接合時の接続部表面半田濡れ性を高めて電気抵抗の安定した接合を形成でき、半導体素子の性能を損なうことがない。さらにプローブピンによる電気検査の際に金メッキが脱落することがなく、プローブピンとの接触不良を抑制できる。
以上、説明した実施形態は、本発明の思想を逸脱しない範囲において適宜変更、組み合わせが可能である。なお、本明細書において特に図示されない、或いは説明されない部分に関しては、当該技術分野の周知或いは公知の技術を適用することができる。
１ 第一外部接続部
２ 第二外部接続部
５ 内部接続部
７ 電子デバイス
１３ 金層
２３ 金層

Claims (17)

  1. 各々が電子デバイスへ電気的に接続される複数の内部接続部、および、各々が半田接合される複数の外部接続部、を有する実装部材であって、
    前記複数の外部接続部は、前記複数の内部接続部の少なくともいずれかと導通する第一接続部と、前記第一接続部とは別の第二接続部とを含み、
    前記第一接続部の表面及び前記第二接続部の表面は金層で構成されており、前記第二接続部の前記金層の厚さは、前記第一接続部の前記金層の厚さよりも小さいことを特徴とする実装部材。
  2. 前記第二接続部の前記金層の厚さが０．１μｍ以上０．５μｍ以下である、請求項１に記載の実装部材。
  3. 前記第一接続部の前記金層の厚さが０．３μｍ以上１．０μｍ以下である、請求項１または２に記載の実装部材。
  4. 前記第二接続部は、前記複数の内部接続部のいずれとも導通していない、請求項１乃至３のいずれか１項に記載の実装部材。
  5. 前記第二接続部の前記表面の面積は、前記第一接続部の前記表面の面積よりも大きい、請求項１乃至４のいずれか１項に記載の実装部材。
  6. 前記第一接続部の前記金層の厚さと前記第二接続部の前記金層の厚さの中間値を基準として、前記複数の外部接続部の内、前記中間値未満の厚さを有する金層で表面が構成された外部接続部よりも、前記中間値以上の厚さを有する金層で表面が構成された外部接続部の数が多い、請求項１乃至５のいずれか１項に記載の実装部材。
  7. 前記第二接続部から前記実装部材の外縁までの距離が、前記第一接続部から前記実装部材の外縁までの距離よりも小さい、請求項１乃至６のいずれか１項に記載の実装部材。
  8. 前記第一接続部は、前記実装部材の側面に位置する、請求項１乃至６のいずれか１項に記載の実装部材。
  9. 前記第二接続部の前記金層の厚さと前記第二接続部の前記金層の厚さとの差が０．１０μｍ以上である、請求項１乃至８のいずれか１項に記載の実装部材。
  10. 前記実装部材は、セラミックからなる基体を有する、請求項１乃至９のいずれか１項に記載の実装部材。
  11. 前記複数の内部接続部は、前記第一接続部と電気的に接続された内部接続部を含み、前記内部接続部の表面は金層で構成されており、前記内部接続部の前記金層の厚さは、前記第二接続部の前記金層の厚さよりも大きい、請求項１乃至１０のいずれか１項に記載の実装部材。
  12. 請求項１乃至１１のいずれか１項に記載の実装部材と、
    前記実装部材に固定され、前記複数の内部接続部へ電気的に接続された電子デバイスと、を備える電子部品。
  13. 前記第二接続部は前記電子デバイスへ電気的に接続されていない、または、前記第二接続部は前記電子デバイスへ電気的に接続された接地接続部である、請求項１２に記載の電子部品。
  14. 前記第二接続部は、前記電子デバイスの主面に垂直な方向において、前記電子デバイスに重なる領域に位置する、請求項１２または１３に記載の電子部品。
  15. 請求項１２乃至１４のいずれか１項に記載の電子部品を用意し、
    前記第一接続部および前記第二接続部を配線部材に半田接合するモジュールの製造方法。
  16. 請求項１２乃至１４のいずれか１項に記載の電子部品を用意し、
    前記第一接続部を配線部材に半田接合し、
    前記第二接続部を前記配線部材とは別の部材に半田接合する、モジュールの製造方法。
  17. 前記半田接合では、前記配線部材に半田ペーストを塗布した後、前記電子部品を前記配線部材の上に配置する、請求項１５または１６に記載の製造方法。
JP2014043113A 2014-03-05 2014-03-05 実装部材、電子部品およびモジュールの製造方法 Active JP6300579B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014043113A JP6300579B2 (ja) 2014-03-05 2014-03-05 実装部材、電子部品およびモジュールの製造方法
US14/636,850 US9673141B2 (en) 2014-03-05 2015-03-03 Mounting member, electronic component, and method for manufacturing module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014043113A JP6300579B2 (ja) 2014-03-05 2014-03-05 実装部材、電子部品およびモジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2015170656A JP2015170656A (ja) 2015-09-28
JP6300579B2 true JP6300579B2 (ja) 2018-03-28

Family

ID=54018107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014043113A Active JP6300579B2 (ja) 2014-03-05 2014-03-05 実装部材、電子部品およびモジュールの製造方法

Country Status (2)

Country Link
US (1) US9673141B2 (ja)
JP (1) JP6300579B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10398037B2 (en) * 2017-02-20 2019-08-27 Canon Kabushiki Kaisha Printed circuit board and electronic device
CN109348100B (zh) * 2018-10-17 2020-10-23 宁波为森智能传感技术有限公司 一种摄像模组及其组装工艺
CN109040567B (zh) * 2018-10-17 2020-09-15 宁波为森智能传感技术有限公司 摄像模组及组装工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP2915888B1 (ja) 1998-01-28 1999-07-05 日本特殊陶業株式会社 配線基板及びその製造方法
JP2001024094A (ja) * 1999-07-12 2001-01-26 Canon Inc アレイパッケージおよびアレイパッケージが実装されたプリント配線板および電子機器
JP4223412B2 (ja) * 2004-01-29 2009-02-12 シャープ株式会社 メッキリード評価プログラム、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えた評価装置、およびこれらメッキリード評価プログラムまたは評価装置を用いて設計されたプリント配線板
JP3801188B2 (ja) * 2004-09-06 2006-07-26 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2006303305A (ja) * 2005-04-22 2006-11-02 Aoi Electronics Co Ltd 半導体装置
JP2007088190A (ja) 2005-09-22 2007-04-05 Sumitomo Metal Electronics Devices Inc 高放熱型電子部品収納用パッケージ
JP2007201217A (ja) * 2006-01-27 2007-08-09 Yaskawa Electric Corp 電子装置
JP2011108973A (ja) 2009-11-20 2011-06-02 Toshiba Corp 半導体パッケージ、半導体装置、およびその製造方法
JP2012049323A (ja) 2010-08-26 2012-03-08 Mitsui High Tec Inc リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP5778654B2 (ja) * 2012-12-19 2015-09-16 日本特殊陶業株式会社 セラミック基板及びその製造方法

Also Published As

Publication number Publication date
JP2015170656A (ja) 2015-09-28
US9673141B2 (en) 2017-06-06
US20150255383A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
CN107256849B (zh) 半导体装置和半导体装置的制造方法
TWI466282B (zh) 一種影像感測模組封裝結構及製造方法
JP6021618B2 (ja) 撮像装置、内視鏡及び撮像装置の製造方法
JP2007123520A (ja) 積層型半導体モジュール
US20180240746A1 (en) Electronic component mounting board, electronic device, and electronic module
JP6300579B2 (ja) 実装部材、電子部品およびモジュールの製造方法
US20150279770A1 (en) Package, semiconductor device, and semiconductor module
US9815133B2 (en) Method for producing a module
US20130140664A1 (en) Flip chip packaging structure
US8716868B2 (en) Semiconductor module for stacking and stacked semiconductor module
JP5100715B2 (ja) 半導体装置及び半導体装置の製造方法
US10629556B2 (en) Composite bump, method for forming composite bump, and substrate
JP5489860B2 (ja) 積層型半導体モジュール
JP2009021267A (ja) 外部接続用電極を配置した半導体装置及びその製造方法
KR20200026078A (ko) 배선기판
WO2019077980A1 (ja) 固体撮像装置
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2023145389A1 (ja) 半導体装置及び電子機器
JP7162238B2 (ja) 固体撮像装置
JP2010056506A (ja) 電子装置の実装構造
US20240107843A1 (en) Display module, method of manufacturing the same, and electronic device
WO2023243402A1 (ja) 半導体装置及び電子機器
TWI596678B (zh) 半導體封裝結構及其製作方法
CN117043933A (zh) 半导体装置、半导体装置的制造方法和电子设备
JP2022155696A (ja) 配線部品、モジュール、機器、モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180227

R151 Written notification of patent or utility model registration

Ref document number: 6300579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151