TWI491003B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI491003B
TWI491003B TW101114429A TW101114429A TWI491003B TW I491003 B TWI491003 B TW I491003B TW 101114429 A TW101114429 A TW 101114429A TW 101114429 A TW101114429 A TW 101114429A TW I491003 B TWI491003 B TW I491003B
Authority
TW
Taiwan
Prior art keywords
film
conductive protective
semiconductor device
protective film
metal
Prior art date
Application number
TW101114429A
Other languages
English (en)
Other versions
TW201248819A (en
Inventor
Masaya Nagata
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201248819A publication Critical patent/TW201248819A/zh
Application granted granted Critical
Publication of TWI491003B publication Critical patent/TWI491003B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置及一種製造該半導體裝置之方法，且更精確而言，係關於一種在製造半導體裝置中間對一半導體部件進行一電效能評估之半導體裝置，及一種製造此一半導體裝置之方法。
在相關技術中，為小型化及改良一半導體裝置之功能，藉由層壓複數個半導體部件(佈線基板)而組態一半導體裝置。在此一半導體裝置之情況下，沿一矽基板之厚度方向延伸之一垂直孔狀佈線部分(在下文中，亦稱作一TSV(穿矽導通體))係形成於每一半導體部件之矽基板上以便獲得每一半導體部件之間的一電連接。特定而言，首先，形成沿一矽基板之厚度方向延伸之垂直孔，且接下來，在其中形成垂直孔之矽基板之一壁部分之表面上形成由一金屬材料(諸如，Cu)構成之一電極薄膜。
在如以上所闡述包含一TSV之一半導體裝置之情況下，一般而言，在其製造中間在形成TSV之前執行半導體部件之一電效能評估(在下文中，亦稱作一探針測試)。在一探針測試中，通常藉由曝露佈線之一部分(襯墊部分)且使一探針接觸該襯墊部分來進行半導體部件之電效能之一評估。
因此，當執行一探針測試時，在佈線之襯墊部分上留下探針跡(在下文中稱作探針痕跡)。在此一情形下，在探針 測試之後用於TSV之形成程序中之化學品(諸如，一電鍍溶液)(舉例而言，一電鍍溶液)可自該等探針痕跡滲入至部件中且損壞襯墊部分。此外，由於提供用於曝露襯墊部分之一開口部分，因此該襯墊部分並不獲得足夠強度，且可存在當在TSV之形成程序期間襯墊部分變形或剝落時之一情形。亦即，由於探針測試，半導體裝置之良率、可靠性及諸如此類可減少。
因此，在相關技術中，已提出用於減少以上所闡述之探針測試之影響之各種技術(舉例而言，參考日本未經審核之專利申請公開案第2007-288150號)。圖23A及圖23B中圖解說明日本未經審核之專利申請公開案第2007-288150號中所提出之一佈線基板之示意剖面圖。此處，圖23A中所圖解說明之實例係佈線基板之一第一組態實例且圖23B中所圖解說明之實例係佈線基板之一第二組態實例。
在如圖23A中所圖解說明之第一組態實例中，一佈線基板400包含一基底材料401及包含形成於基底材料401之一個面上之一第一絕緣部分402之一基底基板410。此外，沿厚度方向延伸之一導通體403係形成於基底基板410之內部上。此外，該佈線基板包含形成於第一絕緣部分402之內部上以堵塞導通體403之一個開口部分之一第一導電層411及形成於第一絕緣部分402之表面上之一第二導電層412。此外，佈線基板400包含連接第一導電層411及第二導電層412之一經島式圖案化之中間層413。
此外，佈線基板400包含形成於第二導電層412上之一第 二絕緣部分414。此外，作為探針之接觸區之一開口部分414a係形成於第二絕緣部分414之直接定位於導通體403上方之區中。如上文所闡述，在第一組態實例之情況下，第二絕緣部分414之作為探針之接觸區之開口部分414a之導電部分具有一多層式結構，且如此一來，減小以上所闡述之探針痕跡之影響。
另一方面，在如圖23B中所圖解說明之第二組態實例中，一佈線基板420包含一基底材料421及包含形成於基底材料421之一個面上之一第一絕緣部分422之一基底基板430。此外，沿厚度方向延伸之一導通體423係形成於基底基板430之內部上。此外，佈線基板420包含形成於一第一絕緣部分422上以便阻塞導通體423之一個開口部分之一導電部分431及形成於導電部分431之表面上之一第二絕緣部分432。
此外，在該第二組態實例中，一開口部分432a係形成於第二絕緣部分432之並不重疊佈線基板420之平面內之導通體423之開口區之區中。亦即，在該第二組態實例中，藉由將導電部分431之在佈線基板420之平面內作為探針之接觸區之區放置於並不重疊導通體423之開口區之一區處來減小以上所闡述之探針測試之影響。
如以上所闡述，在相關技術中，在包含一TSV之一半導體裝置之情況下，已提出各種技術用於減少在產品製造中間所執行之一探針測試對產品之影響。然而，在包含一 TSV之此一半導體裝置之情況下，存在對藉由進一步減少以上所闡述之探針測試對產品之影響而進一步改良半導體裝置之良率、可靠性及諸如此類之一技術之發展之一需求。
可期望提供一種藉由進一步減少以上所闡述之探針測試對產品之影響而進一步改良良率、可靠性及諸如此類之半導體裝置，及一種製造此一半導體裝置之方法。
根據本發明之一實施例之一半導體裝置具有包含以下部分之一組態：一基底材料部分、一垂直孔佈線部分、一金屬薄膜及一導電保護薄膜，且每一部分之組態係如下。該基底材料部分包含一半導體基板及形成於該半導體基板之一個面上之一絕緣薄膜，且一垂直孔係沿該半導體基板之厚度方向形成於該內部。該垂直佈線部分包含形成於形成該垂直孔之該基板部分之一側壁上之一垂直孔電極。該金屬薄膜係形成於該絕緣薄膜內，且係電連接至該垂直孔佈線。該導電保護薄膜經形成以與該絕緣薄膜內之該金屬薄膜接觸，且係形成於包含當在製造中間對該金屬薄膜之薄膜面所執行之一探針測試期間探針之一接觸區之一區中。
此外，藉由以下步驟執行根據本發明之另一實施例之製造半導體裝置之一方法。首先，在一基底材料部分之一絕緣薄膜內部形成一金屬薄膜，該基底材料部分包含一半導體基板及形成於該半導體基板之一個面上之該絕緣薄膜。接下來，形成一導電保護薄膜以與在位於該絕緣薄膜內且位於該金屬薄膜之薄膜面內之一預定區內之該金屬薄膜接 觸。此外，藉由使探針與該金屬薄膜及曝露於該絕緣薄膜之與該半導體基板側相對之一側之一表面上之該導電保護薄膜中之一者接觸來執行一探針測試。在該探針測試之後，在該基底材料部分上沿該半導體基板之一厚度方向形成一垂直孔。
如以上所闡述，在本發明之實施例之半導體裝置及製造該半導體裝置之方法之情況下，一導電保護薄膜經形成以與包含在探針測試期間探針之接觸區之一預定區中之一金屬薄膜接觸。因此，根據本發明之實施例，可進一步減少以上所闡述之探針測試對產品之影響，半導體裝置之良率、可靠性及諸如此類能夠進一步得以改良。
將參考圖式以以下次序闡述根據本發明之實施例之一半導體裝置及製造該半導體裝置之一方法之實例。然而，本發明之實施例並不限於下文之實例。
1.第一實施例
2.第二實施例
3.各種修改形式及應用
<1.第一實施例> [半導體裝置之總組態]
圖1中圖解說明根據一第一實施例之一半導體裝置之一示意剖面圖。此處，根據本實施例，將闡述一固態成像元件(影像感測器)作為一實例。此外，為簡化闡述，圖1中僅圖解說明一感測器單元與一TSV附近之組態。
一半導體裝置100包含一裝置主體部分1、一玻璃基板2、一玻璃密封材料3、一電鍍薄膜4、一防銲遮罩5及一焊料球6。稍後將詳細闡述裝置主體部分1之組態。
玻璃基板2係經由玻璃密封材料3提供於裝置主體部分1之一個面(在圖1之實例中為上部面)上。此處，玻璃密封材料3係用於將裝置主體部分1與玻璃基板2黏貼在一起之一密封部件。
電鍍薄膜4係提供於裝置主體部分1之另一面(在圖1之實例中為下部面)上之一部分上。特定而言，電鍍薄膜4經提供以覆蓋組態裝置主體部分1之稍後所闡述之一TSV 30(垂直佈線部分)之一金屬晶種層14。此處，電鍍薄膜4亦在圖案化藉由蝕刻組態TSV 30之金屬晶種層14時用作一遮罩。
防銲遮罩5經提供以覆蓋裝置主體部分1及電鍍薄膜4之下部面。此外，用於曝露電鍍薄膜4之一開口部分5a係提供於防銲遮罩5上，且焊料球6係提供於開口部分5a上。如此一來，焊料球6係經由電鍍薄膜4電連接至TSV 30。此處，焊料球6係用於輸出一信號之一連接端子，該信號係經由TSV 30輸出至一外部佈線。此外，防銲遮罩5充當一遮罩以在藉由焊接將一外部佈線連接至焊料球6時防止焊料附接至不必要部分。
[裝置主體部分之組態]
裝置主體部分1包含一Si基底材料部分10(基底材料部分)、一金屬襯墊11(金屬薄膜)、一導電保護薄膜12、一絕 緣層13及一金屬晶種層14(垂直孔電極)。此外，裝置主體部分1包含：複數個光電二極體15，其將自外部所接收之光轉換成電荷信號；及複數個晶片上微透鏡16，其分別直接提供於複數個光電二極體15上面且分別在對應光電二極體15上收集光。
Si基底材料部分10包含(舉例而言)藉由一矽基板或諸如此類組態之一Si層10a(半導體基板)，及形成於Si層10a之一個表面(在圖1之實例中為上部面)上之一氧化層10b(絕緣薄膜)。此處，氧化層10b係藉由一SiO2 膜經組態，且曝露金屬襯墊11之一開口部分10c係提供於氧化層10b上。此外，沿厚度方向延伸之一垂直孔10d係形成於Si基底材料部分10之內部上。此處，垂直孔10d經形成以自Si層10a之另一表面(在圖1之實例中為下部面)延伸至金屬襯墊11之下部面。
此外，在本實施例之情況下，複數個晶片上微透鏡16係藉由配置於Si基底材料部分10之氧化層10b之表面上而提供，且對應於複數個晶片上微透鏡16之複數個光電二極體15係分別形成於氧化層10b內。如此一來，偵測來自被攝體之光之一感測器單元20經組態。此處，儘管圖1中未展示，但感測器單元20亦包含(舉例而言)一濾色器、各種電晶體、一浮動擴散或諸如此類。
金屬襯墊11係提供於氧化層10b內。在此一時間處，金屬襯墊11經提供以阻塞Si基底材料部分10之在玻璃基板2側上之垂直孔10d之開口。此處，金屬襯墊11能夠藉由一 導電材料(諸如例如Al、Cu、W、Ni或Ta)形成。此外，金屬襯墊11之厚度能夠經設定以大約等於或小於1 μm。
金屬襯墊11係用作以下電極之一佈線：用於輸出自感測器單元20輸出至外部之信號之一輸出電極，用於應用一電壓至感測器單元20之一輸入電極、一接地電極或諸如此類。更特定而言，金屬襯墊11(舉例而言)係用作連接至組態提供於感測器單元20內之像素(未展示)之一選擇電晶體(未展示)之一信號線之一端子部分(BEOL：後端製程)。
導電保護薄膜12係形成於曝露於氧化層10b之開口部分10c上之金屬襯墊11(第一區)上。此處，在本實施例中，導電保護薄膜12係提供於當在一半導體裝置100之製造中間執行一探針測試時一探針接觸其之一區上。亦即，在本實施例中，導電保護薄膜12係用作一探針襯墊。因此，在本實施例中，導電保護薄膜12係藉由一厚金屬薄膜組態以便在探針測試期間保護金屬襯墊11。此處，當藉由考量若干條件(諸如例如，探針之接觸壓力)而酌情設定導電保護薄膜12之厚度時，較佳地，該厚度應係儘可能厚。舉例而言，導電保護薄膜12之厚度能夠經設定在數μm至數十μm之一範圍內。
此外，一任意材料能夠用作導電保護薄膜12之形成材料，只要該形成材料係能夠形成一厚金屬薄膜之一導電材料即可。舉例而言，導電保護薄膜12能夠係由諸如Ni、Cu、Au或Ag之一金屬材料形成。此處，當本實施例中闡述其中導電保護薄膜12係藉由一個金屬薄膜組態之一實例 時，本發明之實施例並不限於其，且導電保護薄膜12之組態可係其中複數個金屬薄膜經層壓之一多層式結構。
此外，在本實施例中，絕緣層13(SiO2 層)及金屬晶種層14係以此一次序層壓於Si基底材料部分10之形成Si基底材料部分10之垂直孔10d之一側壁上。此處，在此一時間處，絕緣層13及金屬晶種層14經形成以使得金屬晶種層14與金屬襯墊11之底層直接接觸。在該實施例中，以此一方式，TSV 30係藉由將絕緣層13及金屬晶種層14提供於Si基底材料部分10之形成Si基底材料部分10之垂直孔10d之一側壁上而組態。
TSV 30經由金屬晶種層14、電鍍薄膜4及焊料球6輸出經由金屬襯墊11自感測器單元20輸出至一外部佈線之一信號。亦即，在本實施例之半導體裝置100之情況下，由感測器單元20偵測到之一信號係自裝置主體部分1之防銲遮罩5之側擷取。
[製造半導體裝置之技術]
接下來，將參考圖2至圖10闡述形成本實施例之半導體裝置100之一技術之一實例。此處，圖2至圖10係每一程序中所形成之半導體部件之示意剖面圖。此外，此處，為簡化闡述，將闡述TSV 30附近之裝置主體部分1之組態之形成程序。舉例而言，其他組態部分能夠類似於相關技術之一固態成像元件之形成技術形成。
首先，在本實施例中，如圖2中所圖解說明，金屬襯墊11係形成於Si基底材料部分10之氧化層10b內。此處，舉 例而言，金屬襯墊11能夠類似於相關技術之一固態成像元件之一金屬襯墊之形成技術形成。
舉例而言，首先，使用諸如例如一電漿CVD(化學汽相沈積)方法之一技術來在Si層10a上形成一氧化層(SiO2 薄膜)。接下來，使用諸如例如一濺鍍方法之一技術來在該氧化薄膜上形成由金屬襯墊11之形成材料構成之一金屬薄膜。然後藉由圖案化該金屬薄膜而形成金屬襯墊11。此處，在此一時間處，藉由考量氧化層10b之形成於金屬襯墊11上之稍後闡述之開口部分10c之處理邊限而形成具有在特性上係重要的一稍微較大大小之金屬襯墊11。此外，使用諸如例如一電漿CVD方法之一技術在金屬襯墊11上形成氧化薄膜。在本實施例中，金屬襯墊11能夠以此一方式形成於氧化層10b內。
接下來，藉由蝕刻移除氧化層10b之在金屬襯墊11上之區之一部分(特定而言，導電保護薄膜12之形成區(包含探針之接觸區之區))。如此一來，如圖3中所圖解說明，開口部分10c係形成於氧化層10b之導電保護薄膜12之形成區上，且金屬襯墊11係曝露於開口部分10c。此處，在本實施例中，如以上所闡述，考量開口部分10c之處理邊限而形成具有在特性上係重要的一稍微較大大小之金屬襯墊11。因此，開口部分10c之開口面積變得小於金屬襯墊11之面積，且在金屬襯墊11之外圍端部分附近之區變成由氧化層10b覆蓋之一狀態。
接下來，如圖4中所圖解說明，使用諸如例如以下方法 之一技術在曝露於氧化層10b之開口部分10c之金屬襯墊11上形成導電保護薄膜12：一非電解電鍍方法、一絲網印刷方法、一噴塗方法或一柱形凸塊形成方法。此處，在此一時間處，在本實施例中，導電保護薄膜12經形成以使得導電保護薄膜12之表面與氧化層10b之表面係連續(together)的。
更特定所闡述，在當使用一絲網印刷方法作為導電保護薄膜12之形成技術時之一情形下，舉例而言，首先，將其上有用於用一導電膏填充之孔之一絲網配置於開口部分10c上。接下來，將導電膏置於該絲網上。接下來，使用一刮板將該導電膏擴散於該絲網上。如此一來，藉由經由絲網中之孔將導電膏填充至開口部分10c中而形成導電保護薄膜12。
此外，在當使用一噴塗方法作為導電保護薄膜12之形成技術時之一情形下，舉例而言，導電膏係以一微小速率自一噴嘴放至開口部分10c上。如此一來，藉由將導電膏填充至開口部分10c中而形成導電保護薄膜12。
接下來，對導電保護薄膜12形成於其上之半導體部件執行一探針測試。特定而言，如圖5中所圖解說明，藉由使一探針50接觸導電保護薄膜12來評估半導體部件之電效能。此處，在此一時間處，儘管在導電保護薄膜12上產生探針痕跡，但由於形成於導電保護薄膜12之下部部分之金屬襯墊11受其保護，因此不存在對金屬襯墊11之損壞。
一旦以上所闡述之探針測試結束，如圖6中所圖解說
明，在Si基底材料部分10之氧化層10b及導電保護薄膜12上形成玻璃密封材料3。此處，雖然圖6中未展示，但在此一程序期間，玻璃密封材料3亦形成於感測器單元20上。
接下來，如圖7中所圖解說明，將玻璃基板2置於玻璃密封材料3上，且玻璃基板2及Si基底材料部分10係經由玻璃密封材料3黏貼在一起。此處，雖然圖7中未展示，但在本實施例中，在此一程序期間，藉助對與Si層10a作為氧化層10b之側相對之側上之表面(在圖7中為下部面)進行背部研磨(BGR)來使Si基底材料部分10之厚度薄化。
接下來，如圖8中所圖解說明，藉由藉助一乾式蝕刻方法蝕刻Si層10a之下部面之一預定區來在金屬襯墊11之下部部分(Si層10a側)上形成垂直孔10d。在此一時間處，藉由自Si層10a之下部面延伸至金屬襯墊11之下部面形成垂直孔10d而使金屬襯墊11之下部面之一部分曝露於垂直孔10d之開口部分。此處，由於氧化層10b之蝕刻速率與金屬襯墊11之蝕刻速率之比率(所選擇比率)較高，因此易於停止對金屬襯墊11之下部面之蝕刻處理。
接下來，如圖9中所圖解說明，藉由諸如例如一電漿CVD方法之一技術，在以下位置上形成絕緣層13(SiO2 層)：在Si層10a之下部面上、在Si基底材料部分10之形成垂直孔10d之側壁上及在金屬襯墊11之曝露於垂直孔10d之下部面上。
接下來，藉由移除絕緣層13之形成於金屬襯墊11之下部層上之一部分而使金屬襯墊11之一部分曝露於垂直孔 10d。因此，如圖10中所圖解說明，藉由諸如例如一濺鍍方法之一技術在絕緣層13及所曝露金屬襯墊11之下部面上形成金屬晶種層14。如此一來，金屬襯墊11及金屬晶種層14係電連接。
此後，類似於形成相關技術之固態成像元件之方法形成電鍍薄膜4、防銲遮罩5及焊料球6。在本實施例中，半導體裝置100係以此一方式形成。
如上文所闡述，藉助製造本實施例之半導體裝置100之技術，將一厚導電保護薄膜12提供於金屬襯墊11上，且導電保護薄膜12用作一探針襯墊。因此，根據本實施例，能夠減小由於在探針測試期間所產生之探針痕跡所致之對金屬襯墊11之損害。亦即，能夠防止因用於TSV 30之形成程序中之化學品(舉例而言，一電鍍溶液或諸如此類)滲透至探針痕跡中之對金屬襯墊11之損害。
此外，在本實施例中，獲得優於日本未經審核專利申請公開案第2007-288150號中所提出之技術(舉例而言，圖23A及圖23B中所闡述)之以下優點。
由於在圖23A及23B中所闡述之相關技術之佈線基板之情況下，將一絕緣薄膜(氧化薄膜)提供於使探針接觸其之第二導電層412或導電部分431之一下部部分上，因此存在當探針測試期間因探針之接觸造成對絕緣薄膜之損害之一可能性。以此一方式，在對該絕緣薄膜造成損害之一情形下，產品之良率、可靠性及諸如此類亦減少。另一方面，由於在本實施例之半導體裝置100之情況下，由於導電保 護薄膜12係直接提供於金屬襯墊11上，因此，當使探針50接觸導電保護薄膜12時不對Si基底材料部分10之氧化層10b造成損害。
此外，在日本未經審核專利申請公開案第2007-288150號中所提出之第一組態實例(參考圖23A)之情況下，具有一島式圖案之中間層413經提供以在第一導電層411之探針與其接觸之一區中與第一導電層411接觸。在另一方面，在本實施例之半導體裝置100之情況下，導電保護薄膜12經提供以跨越包含探針之接觸區之整個區與金屬襯墊11接觸。
亦即，本實施例具有其中如下之一組態：金屬襯墊11係藉由包含探針之接觸區之一區中之導電保護薄膜12加襯，且金屬襯墊11與導電保護薄膜12之間的接觸面積變得大於日本未經審核專利申請公開案第2007-288150號之第一組態實例之彼接觸面積。因此，在本實施例中，與以上所闡述之日本未經審核專利申請公開案第2007-288150號之第一組態實例相比，金屬襯墊11之強度能夠增加。在此一情形下，能夠在形成導電保護薄膜12之後的各種程序(包含TSV 30之形成程序)期間抑制金屬襯墊11之變換或剝落。
自以上，在本實施例中，可進一步減少探針測試之影響，且半導體裝置100之良率、可靠性及諸如此類能夠進一步得以改良。
<2.第二實施例>
雖然以上所闡述之第一實施例中闡述在金屬襯墊11(金 屬佈線)上形成一厚導電保護薄膜12(金屬薄膜)之一實例，但本發明之實施例並不限於其。舉例而言，該金屬佈線可藉由由複數個金屬層構成之一多層式薄膜而組態，且經定位距該多層式薄膜之一個表面側最遠之金屬層可用作導電保護薄膜。在第二實施例中，將闡述此一實例。
[半導體裝置之組態]
圖11中圖解說明根據一第二實施例之一半導體之一示意剖面圖。此處，在本實施例中，類似於以上所闡述之第一實施例，將使用一固態成像元件(影像感測器)作為半導體裝置之一實例予以闡述。此外，為簡化闡述，圖11中僅圖解說明TSV附近之本實施例之半導體裝置之組態。此外，將相同元件符號賦予與圖1中所圖解說明之第一實施例之半導體裝置100之圖11中所圖解說明之本實施例之一半導體裝置200之組態。
本實施例之半導體裝置200圖解說明一裝置主體部分201、玻璃基板2及玻璃密封材料3。此處，儘管圖11中未展示，但類似於以上所闡述之第一實施例，半導體裝置200包含一電鍍薄膜、一防銲遮罩及一焊料球。此外，本實施例之半導體裝置200之玻璃基板2及玻璃密封材料3具有與以上所闡述之第一實施例中之彼等組態相同之組態。亦即，在本實施例中，由於除裝置主體部分201以外之組態係與以上所闡述之第一實施例之對應組態相同，因此此處，將僅闡述裝置主體部分201之組態。
[裝置主體部分之總組態]
裝置主體部分201包含Si基底材料部分10(基底材料部分)、金屬襯墊11(金屬薄膜)、一導電保護薄膜202、絕緣層13及金屬晶種層14(垂直孔電極)。此外，儘管圖11中未展示，但類似於第一實施例，裝置主體部分201包含一感測器單元，該感測器單元包含光電二極體及晶片上微透鏡。
在本實施例之半導體裝置200之情況下，如圖11中所圖解說明，金屬襯墊11係形成於TSV 30(垂直孔佈線部分)之一上部部分(玻璃基板2側)上，且此外，一薄導電保護薄膜202係層壓於金屬襯墊11上。亦即，在該實施例中，金屬佈線具有帶有金屬襯墊11及導電保護薄膜202之一雙層式結構。
此外，在本實施例中，一開口部分203係提供於Si基底材料部分10之氧化層10b(絕緣薄膜)上，且導電保護薄膜202係曝露於開口部分203。在本實施例中，探針測試係藉由使探針接觸曝露於開口部分203之導電保護薄膜202執行。
此處，由於導電保護薄膜202係沿循金屬襯墊11之形成程序形成，因此，導電保護薄膜202係藉由形成金屬襯墊11之相同技術(舉例而言，一濺鍍方法)形成。因此，如在第一實施例之情況下，難以形成一厚(大約等於或大於數十μm)導電保護薄膜202。因此，在該實施例中，導電保護薄膜202係由具有一相對高之硬度之一導電材料形成以使得當使探針接觸導電保護薄膜202時不對金屬沈澱11造成 損害。舉例而言，導電保護薄膜202能夠係由諸如例如W、Ti或Ta之一材料形成。
此外，儘管圖11中所圖解說明之實例中闡述其中導電保護薄膜202經組態為一單層之一實例，但本發明之實施例並不限於其。舉例而言，導電保護薄膜202可具有一多層式結構。更特定而言，導電保護薄膜202能夠藉由一TiN薄膜與一Ti薄膜、一TaN薄膜與一Ta薄膜及諸如此類之一層壓膜組態。
在本實施例中，除如以上所闡述之使金屬佈線為一多層式結構以外之組態係類似於以上所闡述之第一實施例之對應組態。
[製造半導體裝置之技術]
接下來，將參考圖12至圖15闡述形成本實施例之半導體裝置200之一技術之一實例。此處，由於藉助形成本實施例之半導體裝置200之技術，用於探針測試之程序係與以上所闡述之第一實施例之半導體裝置100之彼等程序相同，圖12至圖15中圖解說明用於探針測試之每一程序中所形成之半導體部件之剖面圖。此外，此處為簡化闡述，將闡述TSV 30附近之裝置主體部分201之組態之形成程序。舉例而言，其他組態部分能夠類似於形成相關技術之固態成像元件之技術而形成。
在本實施例中，首先，使用諸如例如一電漿CVD方法在Si層10a上形成氧化薄膜204。接下來，如圖12中所圖解說明，金屬襯墊11及導電保護薄膜202係以此一次序形成於 氧化薄膜204上。
此處，儘管金屬襯墊11及導電保護薄膜202之形成技術係任意的，但舉例而言，金屬襯墊11及導電保護薄膜202能夠如下文形成。首先，使用諸如例如一濺鍍方法之一技術在氧化薄膜204上形成由金屬襯墊11之形成材料構成之一第一金屬薄膜及由導電保護薄膜202之形成材料構成之一第二金屬薄膜。接下來，藉由圖案化由第一金屬薄膜及第二薄膜構成之一層壓薄膜形成金屬襯墊11及導電保護薄膜202。
然而，考量形成於導電保護薄膜202上稍後所闡述之開口部分203之處理邊限，在金屬襯墊11及導電保護薄膜202之形成程序中形成具有在特性上係重要的之一稍微較大大小之一金屬襯墊11及一導電保護薄膜202。
接下來，如圖13中所圖解說明，藉由使用諸如例如一電漿CVD方法之一技術在導電保護薄膜202上形成一氧化薄膜來形成Si基底材料部分10之氧化層10b。
接下來，藉由蝕刻來移除氧化層10b之在導電保護薄膜202上之區之一部分，特定而言，包含探針之接觸區之一區。如此一來，如圖14中所圖解說明，開口部分203係形成於氧化層10b之包含探針之接觸區之區上，且導電保護薄膜202曝露於開口部分203。此處，在本實施例中，如以上所闡述，考量開口部分203之處理邊限，形成具有在特性上係重要的之一稍微較大大小之一導電保護薄膜202。因此，開口部分203之開口區域變得小於導電保護薄膜202 之區域，且在外圍端部分附近之導電保護薄膜202之區變成由氧化層10b覆蓋之一狀態。
接下來，對藉由以上所闡述之程序形成之半導體部件執行一探針測試。特定而言，如圖15中所圖解說明，藉由經由導電保護薄膜202使探針50接觸金屬襯墊11來評估半導體部件之電效能。此處，在此一時間處，由於金屬襯墊11受具有高硬度之導電保護薄膜202保護，因此能夠減少對金屬襯墊11之損害。
在以上所闡述之探針測試已結束之後，類似於以上所闡述之第一實施例(圖6至圖10中所闡述之形成程序)形成半導體裝置200。
如以上所闡述，本實施例之半導體裝置200具有其中如下之一組態：金屬襯墊11在探針測試期間受具有高硬度之導電保護薄膜202保護，且金屬襯墊11係藉由包含探針之接觸區之一區中之導電保護薄膜202加襯。因此，在本實施例之情況下獲得與以上所闡述之第一實施例相同之效應。
此外，在本實施例中，由於可藉由與金屬襯墊11相同之程序形成導電保護薄膜202，因此能夠較容易形成半導體裝置200。此處，在本實施例中，如以上所闡述，由於難以使導電保護薄膜202之膜厚度為厚的，因此以上所闡述之第一實施例之組態具有優於本實施例之一優點，此乃因一厚導電保護薄膜係重要的。
<3.各種修改形式及應用>
接下來，將闡述第一及第二實施例之半導體裝置之各種修改形式及應用。
[修改形式1]
儘管第一及第二實施例中已展示其中在探針接觸側上之金屬襯墊11(金屬佈線)之表面上形成導電保護薄膜之實例，但本發明之實施例並不限於其，且導電保護薄膜可形成於與探針接觸側相對之側上之金屬襯墊11之表面上。修改形式1闡述此一組態實例。
圖16及圖17中圖解說明修改形式1之一半導體裝置之示意圖。圖16係在當將修改形式1之組態應用於第一實施例之半導體裝置100時之一情形下一半導體裝置110(修改形式1-1)之一示意性剖面圖。此外，圖17係在當將修改形式1之組態應用於第二實施例之半導體裝置200時之一情形下一半導體裝置210(修改形式1-2之一示意性剖面圖。
此處，為簡化闡述，圖16及圖17中僅圖解說明TSV 30附近之半導體裝置之組態。此外，在圖16中所圖解說明之修改形式1-1之半導體裝置110之情況下，將相同元件符號賦予類似於圖1中所圖解說明之第一實施例之半導體裝置100之組態。此外，在圖17中所圖解說明之修改形式1-2之半導體裝置210之情況下，將相同元件符號賦予類似於圖11中所圖解說明之第二實施例之半導體裝置200之組態。
如自圖16與1之間的一比較而清楚，修改形式1-1之半導體裝置110具有其中金屬襯墊11與導電保護薄膜12之放置係與第一實施例之半導體裝置100中相反之一組態。此 外，在修改形式1-1之半導體裝置110之情況下，一開口部分111係提供於氧化層10b之在包含探針之接觸區之金屬襯墊11上之一區上。根據修改形式1-1之半導體裝置110，除以上所闡述之組態以外之組態係與第一實施例之半導體裝置100之對應組態相同。
此外，如自圖17及圖11之間的一比較而清楚，修改形式1-2之半導體裝置210具有其中金屬襯墊11及導電保護薄膜202之放置係與第二實施例之半導體裝置200中相反之一組態。此外，修改形式1-2之半導體裝置210之其他組態係與第二實施例之半導體裝置200之對應組態相同。
在此等實施例之半導體裝置之情況下，由於在探針測試期間探針直接接觸金屬襯墊11，對金屬襯墊11造成損害。然而，由於在此等實例中一導電保護薄膜經提供以與金屬襯墊11之下部部分接觸，因此維持金屬佈線之導電，且能夠減少對金屬襯墊11之損害之影響。此外，由於在此等實例中一導電保護薄膜經提供以與金屬襯墊11之下部部分接觸，因此當使探針接觸金屬襯墊11時，不對Si基底材料部分10之氧化層10b造成損害。此外，由於此等實例亦係其中金屬襯墊11係藉由導電保護薄膜加襯之組態，因此能夠增加金屬襯墊11之強度。亦即，甚至在此等實例之情況下，獲得與以上所闡述之第一及第二實施例相同之效應。
[修改形式2]
儘管在以上所闡述之第一實施例之情況下，已闡述其中在於金屬襯墊11上形成導電保護薄膜12(圖4之程序)之後執 行一探針測試(圖5之程序)之一實例，但本發明之實施例並不限於其。舉例而言，探針測試可在於金屬襯墊11上形成導電保護薄膜12之前執行。將參考圖18及圖19闡述形成此一半導體裝置之一技術之一實例(修改形式2)。此處，圖18及圖19係分別圖解說明在探針測試期間及在導電保護薄膜之形成期間之程序之狀態之圖。
在此一實例中，首先，類似於第一實施例，藉由在金屬襯墊11上形成氧化層10b之開口部分10c而使金屬襯墊11曝露(圖2及圖3之程序)。接下來，如圖18中所圖解說明，藉由使探針50接觸曝露於開口10c之金屬襯墊11來執行探針測試。
接下來，在探針測試之後，如圖19中所圖解說明，使用諸如例如以下方法之一技術在曝露於氧化層10b之開口部分10c之金屬襯墊11上形成導電保護薄膜12：一非電解電鍍方法、一絲網印刷方法、一噴塗方法或一柱形凸塊形成方法。此後，類似於以上所闡述之第一實施例形成半導體(圖6至圖10之程序)。
在此一實例之情況下，由於藉由使探針直接接觸金屬襯墊11而執行探針測試，因此對金屬襯墊11造成損害(探針痕跡)。然而，在此一實例中，在探針測試之後，提供導電保護薄膜12以與金屬襯墊11接觸以覆蓋金屬襯墊11(探針痕跡)。亦即，其上留下探針痕跡之金屬襯墊11之表面受導電保護薄膜12之保護。在此一情形下，維持金屬佈線之導電，能夠防止用於TSV 30之形成程序中之化學品(舉 例而言，一電鍍溶液或諸如此類)滲透至探針痕跡中，且能夠減少對金屬襯墊11之損害之影響。
此外，由於此一實例亦具有其中金屬襯墊11係藉由導電保護薄膜12加襯之一組態，因此能夠增加金屬襯墊11之強度。亦即，甚至在此一情形下，類似於以上所闡述之第一實施例，能夠進一步減少探針測試之影響，且半導體裝置之良率、可靠性及諸如此類能夠進一步得以改良。
[修改形式3]
在以上所闡述之第一實施例中，已闡述其中於TSV 30之上部部分上提供導電保護薄膜12(包含探針接觸區之區)之一實例，亦即，其中將導電保護薄膜12放置於與垂直孔10d之開口部分相對之一位置處之一實例。然而，本發明之實施例並不限於其。為防止TSV 30之形成區及導電保護薄膜12之形成區重疊，兩個區皆可置於半導體裝置之Si基底材料部分10之平面內。將在修改形式3中闡述其一項組態實例。
圖20中圖解說明修改形式3之一半導體裝置120之一示意圖。圖20係在當將修改形式3之組態應用於第一實施例之半導體裝置100時之情形下半導體裝置120之一示意剖面圖，且此處，為簡化闡述，及圖解說明TSV 30附近之半導體裝置120之組態。此外，在圖20中所圖解說明之修改形式3之半導體裝置120之情況下，將相同元件符號賦予與圖1中所圖解說明之第一實施例之半導體裝置100相同之組態。
如自圖20及圖1之間的一比較而清楚，在此一實例之半導體裝置120之情況下，TSV 30之形成區及導電保護薄膜12之形成區經放置以避免在Si基底材料部分10之平面內重疊。此外，在此一實例中，一金屬襯墊121係形成於在Si基底材料部分10之平面內自TSV 30之形成區橫跨至導電保護薄膜12之形成區之一區中。在此一實例之半導體裝置120之情況下，除以上所闡述之組態以外之組態係與第一實施例之半導體裝置100之對應組態相同。
如以上所闡述，甚至此一實例之組態係其中如下之一組態：導電保護薄膜12經形成以在探針之接觸區中與金屬襯墊121接觸且金屬襯墊121係藉由導電保護薄膜12加襯。因此，甚至在此一實例之半導體裝置120之情況下，獲得與以上所闡述之第一實施例相同之效應。
此處，儘管圖20中所圖解說明之實例中闡述其中將修改形式3之組態應用於第一實施例之半導體裝置100之一實例，但本發明之實施例並不限於其，且舉例而言，修改形式3之組態可適用於第二實施例之半導體裝置200。亦即，TSV 30之形成區及導電保護薄膜202之形成區可經放置以便不在第二實施例之半導體裝置200之Si基底材料部分10之平面內重疊。
然而，在此一實例中，由於TSV 30之形成區及導電保護薄膜之形成區係形成於Si基底材料部分10之平面內彼此不同之區上，因此可存在半導體裝置之晶片大小變得比第一及第二實施例之半導體裝置之彼等晶片大小大之一情形。 因此，自使半導體裝置小型化之觀點看，第一及第二實施例之半導體裝置具有優於此一實例之半導體裝置之一優勢。
[修改形式4]
雖然在以上所闡述之第二實施例中，由諸如例如W、Ti或Ta之一材料構成之具有相對高之硬度之導電保護薄膜202係形成於金屬襯墊11上，但由此一材料形成之導電保護薄膜202上之應力係大的。因此，若金屬襯墊11上之導電保護薄膜202之形成區係大的，則存在由於該薄膜上之應力所致而發生導電保護薄膜202之薄膜剝落之一可能性。因此，較佳地，金屬襯墊11上之導電保護薄膜202之形成區應儘可能小。修改形式4中將闡述此一實例。
圖21A及圖21B中圖解說明修改形式4之半導體裝置之金屬襯墊11及一導電保護薄膜222之示意圖。此處，圖21A係修改形式4之半導體裝置之金屬襯墊11及導電保護薄膜222之一平面圖，且圖21B係圖21A之一I-I剖面圖。此外，將相同元件符號賦予類似於圖11中所圖解說明之第二實施例之半導體200之圖21A及圖21B中所圖解說明之修改形式4之半導體裝置之組態。此外，此處，為簡化闡述，圖21A及圖21B中圖解說明在導電保護薄膜222之形成程序之後的半導體部件之示意圖。
在此一實例之半導體裝置之情況下，使導電保護薄膜222之形成區小於圖11中所圖解說明之以上所闡述之第二實施例之導電保護薄膜202之形成區。舉例而言，導電保 護薄膜222之形成區之大小經設定為在探針測試期間使用之探針襯墊之最小大小。此處，儘管圖21A及圖21B中未展示，但除此一實例之半導體裝置之導電保護薄膜222以外之組態係與以上所闡述之第二實施例之對應組態相同。
如以上所闡述，此一實例之組態亦係其中如下之一組態：導電保護222經形成以在包含探針之接觸區之一區中與金屬襯墊11接觸，且金屬襯墊11係藉由導電保護薄膜222加襯。因此，在此一實例之半導體裝置之情況下亦獲得以上所闡述之第二實施例相同之效應。此外，在此一實例之情況下，由於可使具有相對高之硬度之導電保護薄膜222之形成區更小，因此可抑制以上所闡述之導電保護薄膜222之薄膜剝落之發生。
[修改形式5]
雖然以上所闡述之修改形式4中闡述其中使導電保護薄膜222之形成區變小以便抑制導電保護薄膜222之薄膜剝落之一實例，但抑制導電保護薄膜222之薄膜剝落之發生之技術並不限於此一技術。
舉例而言，導電保護薄膜222可係藉由由諸如W、Ti或Ta之一材料構成之一導電保護薄膜主體及提供於該導電保護薄膜主體之在金屬襯墊11側上之表面上之一黏合層組態。在此一情形下，由於黏合層係形成於由諸如W、Ti或Ta之一材料構成之導電保護薄膜主體與金屬襯墊11之間，因此能夠抑制導電保護薄膜222之薄膜剝落之發生。
[修改形式6]
雖然以上所闡述之各種實施例中已闡述其中TSV 30之垂直孔10d不穿透金屬襯墊11之組態實例，但本發明之實施例並不限於其，且垂直孔10d可穿透金屬襯墊11。舉例而言，能夠藉由使用一雷射形成垂直孔10d來實現此一組態。
[應用]
以上所闡述之各種實施例及修改形式之半導體裝置能夠應用於各種電子設備。舉例而言，以上所闡述之各種實施例及修改形式能夠應用於諸如例如以下設備之電子設備：一相機系統(諸如一數位相機或一視訊攝影機)、包含一成像功能之一行動電話或包含一成像功能之其他設備。此外，各種實施例及修改形式中所闡述之本發明之實施例之技術亦能夠應用於MEMS(微機電系統)。
此處，將藉助一相機作為各種實施例及修改形式之半導體裝置應用於其之一電子設備之一實例(應用)予以闡述。圖22中圖解說明根據應用之一相機之一示意圖。此處，圖22中圖解說明能夠擷取一靜物影像或一移動影像之一視訊攝影機之一組態實例。
此一實例中之一相機300包含：一固態成像元件301；一光學系統302，其將入射光引導至固態成像元件301之一光接收感測器(未展示)；一快門裝置303，其係提供於固態成像元件301與光學系統302之間；及一驅動電路304，其驅動固態成像元件301。此外，相機300包含處理固態成像元件301之輸出信號之一信號處理電路305。
固態成像元件301係藉由以上所闡述之各種實施例及修改形式之任何半導體裝置組態。其他部分之每一者之組態及供能如下。
光學系統(光學透鏡)302使來自被攝體之影像光(入射光)在固態成像元件301之一成像平面(未展示)上成像。如此一來，一信號電荷在固態成像元件301內累積達一預定週期。此處，光學系統302可係藉由包含複數個光學透鏡之一光學透鏡群組組態。此外，快門裝置303控制至固態成像元件301之入射光之光照射週期及光遮斷週期。
驅動電路304供應一驅動信號至固態成像元件301及快門裝置303。此外，驅動電路304藉由所供應之驅動信號控制至固態成像元件301之信號處理電路305之信號輸出動作及快門裝置303之快門動作。亦即，在此一實例中，藉由自驅動電路304供應之驅動信號(時序信號)執行自固態成像元件301至信號處理電路305之一信號傳送動作。
信號處理電路305對自固態成像元件301傳送之信號執行各種類型之信號處理。此外，將已對其執行各種類型之信號處理之信號(影像信號)儲存於諸如一記憶體之一儲存媒體(未展示)中，或輸出至一監視器(未展示)。
此處，本發明之實施例亦能夠採取以下組態。
(1)
一種半導體裝置，其包含：一基底材料部分，其包含一半導體基板及形成於該半導體基板之一個面上之一絕緣薄膜，且在該基底材料部分上 沿該半導體基板之厚度方向形成一垂直孔；一垂直孔佈線部分，其包含形成於形成該垂直孔之該基底材料部分之一側壁上之一垂直孔電極；一金屬薄膜，其形成於該絕緣薄膜內且係電連接至該垂直孔佈線部分；及一導電保護薄膜，其經形成以與該絕緣薄膜內之該金屬薄膜接觸且係形成於包含當在製造中間對該金屬薄膜之薄膜面所執行之一探針測試期間一探針之一接觸區之一區中。
(2)
根據(1)之半導體裝置，其中該金屬薄膜係提供於該導電保護薄膜之一半導體基板側上。
(3)
根據(1)之半導體裝置，其中該導電保護薄膜係提供於該金屬薄膜之一半導體基板側上。
(4)
根據(1)至(3)中任一項之半導體裝置，其中該導電保護薄膜係配置於與該垂直孔之一開口部分相對之一位置處。
(5)
根據(1)至(4)中任一項之半導體裝置，其中具有小於包含該導電保護薄膜形成於其中的該探針 之一接觸區之一區之一開口面積之一開口部分係形成於該絕緣薄膜之在該探針之接觸側上之一表面上。
(6)
根據(1)至(5)中任一項之半導體裝置，其中該導電保護薄膜係一Au薄膜、一Ni薄膜及一Cu薄膜中之任一者。
(7)
根據(1)至(5)中任一項之半導體裝置，其中該導電保護薄膜係一W薄膜、一Ti薄膜、一TiN薄膜與一Ti薄膜之一經層壓薄膜及一TaN薄膜與一Ta薄膜之一經層壓薄膜中之至少一者。
(8)
一種製造一半導體裝置之方法，其包含：在一基底材料部分之一絕緣薄膜內部形成一半導體基板及一金屬薄膜，該基底材料部分包含形成於該半導體基板之一個面上之該絕緣薄膜；形成一導電保護薄膜以與在位於該絕緣薄膜內且位於該金屬薄膜之薄膜面內之一預定區內之該金屬薄膜接觸；藉由使探針與該金屬薄膜及曝露於該絕緣薄膜之與半導體基板側相對之側之一表面上之該導電保護薄膜中之一者接觸來執行一探針測試；及在該探針測試之後在該基底材料部分上沿該半導體基板之厚度方向形成一垂直孔。
本發明含有與在2011年5月24日在日本專利局提出申請 之日本優先權專利申請案JP 2011-115633中所揭示之標的物相關之標的物，該申請案之全部內容特此以引用方式併入本文中。
熟習此項技術者應理解，可依據設計需求及其他因素而想到各種修改形式、組合、子組合及變更，只要其在隨附申請專利範圍及其等效內容之範疇內。
1‧‧‧裝置主體部分
2‧‧‧玻璃基板
3‧‧‧玻璃密封材料
4‧‧‧電鍍薄膜
5‧‧‧防銲遮罩
5a‧‧‧開口部分
6‧‧‧焊料球
10‧‧‧Si基底材料部分
10a‧‧‧Si層
10b‧‧‧氧化層
10c‧‧‧開口部分
10d‧‧‧垂直孔
11‧‧‧金屬襯墊
12‧‧‧導電保護薄膜
13‧‧‧絕緣層
14‧‧‧金屬晶種層
15‧‧‧光電二極體
16‧‧‧晶片上微透鏡
20‧‧‧感測器單元
30‧‧‧穿矽導通體
50‧‧‧探針
100‧‧‧半導體裝置
110‧‧‧半導體裝置
111‧‧‧開口部分
120‧‧‧半導體裝置
121‧‧‧金屬襯墊
200‧‧‧半導體裝置
201‧‧‧半導體裝置
202‧‧‧導電保護薄膜
203‧‧‧開口部分
204‧‧‧氧化薄膜
210‧‧‧半導體裝置
222‧‧‧導電保護薄膜
300‧‧‧相機
301‧‧‧固態成像元件
302‧‧‧光學系統
303‧‧‧快門裝置
304‧‧‧驅動電路
305‧‧‧信號處理電路
400‧‧‧佈線基板
401‧‧‧基底材料
402‧‧‧第一絕緣部分
403‧‧‧導通體
410‧‧‧基底基板
411‧‧‧第一導電層
412‧‧‧第二導電層
413‧‧‧中間層
414‧‧‧第二絕緣部分
414a‧‧‧開口部分
420‧‧‧佈線基板
421‧‧‧基底材料
422‧‧‧第一絕緣部分
423‧‧‧導通體
430‧‧‧基底基板
431‧‧‧導電部分
432‧‧‧第二絕緣部分
432a‧‧‧開口部分
圖1係根據本發明之一第一實施例之一半導體裝置之一示意剖面圖；圖2係用於圖解說明根據第一實施例之半導體之製造程序之一圖；圖3係用於圖解說明根據第一實施例之半導體之製造程序之另一圖；圖4係用於圖解說明根據第一實施例之半導體之製造程序之另一圖；圖5係用於圖解說明根據第一實施例之半導體之製造程序之另一圖；圖6係用於圖解說明根據第一實施例之半導體之製造程序之另一圖；圖7係用於圖解說明根據第一實施例之半導體之製造程序之另一圖；圖8係用於圖解說明根據第一實施例之半導體之製造程序之另一圖；圖9係用於圖解說明根據第一實施例之半導體之製造程 序之另一圖；圖10係用於圖解說明根據第一實施例之半導體之製造程序之另一圖；圖11係根據本發明之一第二實施例之一半導體裝置之一示意剖面圖；圖12係用於圖解說明根據第二實施例之半導體之製造程序之一圖；圖13係用於圖解說明根據第二實施例之半導體之製造程序之另一圖；圖14係用於圖解說明根據第二實施例之半導體之製造程序之另一圖；圖15係用於圖解說明根據第二實施例之半導體之製造程序之另一圖；圖16係修改形式1(修改形式1-1)之一半導體裝置之一示意剖面圖；圖17係修改形式1(修改形式1-2)之一半導體裝置之一示意剖面圖；圖18係用於圖解說明修改形式2之一半導體裝置之製造程序之一圖；圖19係用於圖解說明修改形式2之半導體裝置之製造程序之另一圖；圖20係修改形式3之一半導體裝置之一示意剖面圖；圖21A及圖21B係修改形式4之一半導體裝置之示意圖；圖22係根據本發明之實施例之半導體裝置應用至其之一 相機之一示意圖；及圖23A及圖23B係相關技術之包含一TSV之一佈線基板之示意剖面圖。
1‧‧‧裝置主體部分
2‧‧‧玻璃基板
3‧‧‧玻璃密封材料
4‧‧‧電鍍薄膜
5‧‧‧防銲遮罩
5a‧‧‧開口部分
6‧‧‧焊料球
10‧‧‧Si基底材料部分
10a‧‧‧Si層
10b‧‧‧氧化層
10c‧‧‧開口部分
10d‧‧‧垂直孔
11‧‧‧金屬襯墊
12‧‧‧導電保護薄膜
13‧‧‧絕緣層
14‧‧‧金屬晶種層
15‧‧‧光電二極體
16‧‧‧晶片上微透鏡
20‧‧‧感測器單元
30‧‧‧穿矽導通體
100‧‧‧半導體裝置

Claims (14)

  1. 一種半導體裝置，其包括：一基底材料部分，其包含一半導體基板及形成於該半導體基板之一個面上之一絕緣薄膜，且在該基底材料部分上沿該半導體基板之一厚度方向形成一垂直孔；一垂直孔佈線部分，其包含形成於形成該垂直孔之該基底材料部分之一側壁上之一垂直孔電極；一金屬薄膜，其係形成於該絕緣薄膜內且係電連接至該垂直孔佈線部分；一導電保護薄膜，其經形成以與該絕緣薄膜內之該金屬薄膜物理接觸，其中該導電保護薄膜對齊在一區域中之該金屬薄膜，該區域包含一探針之一接觸區域；及一玻璃密封材料及一玻璃基板，其依序置放於該金屬薄膜及該導電保護薄膜中之至少一者上。
  2. 如請求項1之半導體裝置，其中該金屬薄膜係提供於該導電保護薄膜之一半導體基板側上。
  3. 如請求項1之半導體裝置，其中該導電保護薄膜係提供於該金屬薄膜之一半導體基板側上。
  4. 如請求項1之半導體裝置，其中該導電保護薄膜係配置於與該垂直孔之一開口部分相對之一位置處。
  5. 如請求項1之半導體裝置，其中具有小於包含該導電保護薄膜形成於其中的該探針之一接觸區之一區之一開口面積之一開口部分係形成於該絕緣薄膜之在該探針之一接觸側上之一表面上。
  6. 如請求項1之半導體裝置，其中該導電保護薄膜包含一Au薄膜、一Ni薄膜及一Cu薄膜中之任一者。
  7. 如請求項1之半導體裝置，其中該導電保護薄膜包含一W薄膜、一Ti薄膜、一TiN薄膜與一Ti薄膜之一經層壓薄膜及一TaN薄膜與一Ta薄膜之一經層壓薄膜中之至少一者。
  8. 一種製造一半導體裝置之方法，其包括：在一基底材料部分之一絕緣薄膜內部形成一金屬薄膜，該基底材料部分包含一半導體基板及形成於該半導體基板之一個面上之該絕緣薄膜；形成一導電保護薄膜以與在位於該絕緣薄膜內且位於該金屬薄膜之一薄膜面內之一預定區內之該金屬薄膜物理接觸，其中該導電保護薄膜對齊在一區域中之該金屬薄膜，該區域包含一探針之一接觸區域；藉由使該探針與該金屬薄膜及該導電保護薄膜中之一者接觸來執行一探針測試，該導電保護薄膜係在半導體基板側之一相對側處曝露於該絕緣薄膜之一表面上；在該探針測試之後在該基底材料部分上沿該半導體基板之一厚度方向形成一垂直孔； 形成一玻璃密封材料在該金屬薄膜及該導電保護薄膜之至少一者上；及經由玻璃密封材料將一玻璃基板附接至該基底材料部分。
  9. 如請求項8之製造一半導體裝置之方法，其進一步包含形成金屬薄膜於該導電保護薄膜之一半導體基板側上。
  10. 如請求項8之製造一半導體裝置之方法，其進一步包含形成該導電保護薄膜於該金屬薄膜之一半導體基板側上。
  11. 如請求項8之製造一半導體裝置之方法，其進一步包含形成該導電保護薄膜於與該垂直孔之一開口部分相對之一位置處。
  12. 如請求項8之製造一半導體裝置之方法，其進一步包含在該探針之一接觸側上形成具有較小之一開口面積之一開口部分，該開口面積係小於包含該探針之一接觸區之一區，其中該導電薄膜係形成於該絕緣薄膜之一表面上。
  13. 如請求項8之製造一半導體裝置之方法，其中該導電保護薄膜包含一Au薄膜、一Ni薄膜及一Cu薄膜中之任一者。
  14. 如請求項8之製造一半導體裝置之方法，其中該導電保護薄膜包含一W薄膜、一Ti薄膜、一TiN薄膜與一Ti薄膜之一經層壓薄膜及一TaN薄膜與一Ta薄膜之一經層壓薄膜中之至少一者。
TW101114429A 2011-05-24 2012-04-23 半導體裝置及其製造方法 TWI491003B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011115633A JP5754239B2 (ja) 2011-05-24 2011-05-24 半導体装置

Publications (2)

Publication Number Publication Date
TW201248819A TW201248819A (en) 2012-12-01
TWI491003B true TWI491003B (zh) 2015-07-01

Family

ID=47199715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114429A TWI491003B (zh) 2011-05-24 2012-04-23 半導體裝置及其製造方法

Country Status (5)

Country Link
US (3) US9070643B2 (zh)
JP (1) JP5754239B2 (zh)
KR (5) KR101945048B1 (zh)
CN (3) CN108735697A (zh)
TW (1) TWI491003B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
JP5754239B2 (ja) * 2011-05-24 2015-07-29 ソニー株式会社 半導体装置
KR20140065282A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
CN103915454B (zh) * 2012-12-31 2017-02-08 意法半导体研发(深圳)有限公司 具有对齐的ir滤光片和电介质层的图像传感器设备和相关方法
TWI633640B (zh) * 2013-12-16 2018-08-21 新力股份有限公司 Semiconductor element, method of manufacturing semiconductor element, and electronic device
US20150197063A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Device, method, and system of three-dimensional printing
US9776858B2 (en) * 2014-02-26 2017-10-03 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
JP2016039512A (ja) * 2014-08-08 2016-03-22 キヤノン株式会社 電極が貫通配線と繋がったデバイス、及びその製造方法
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
TWI692859B (zh) 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
TWI585870B (zh) * 2015-05-20 2017-06-01 精材科技股份有限公司 晶片封裝體及其製造方法
CN105355636B (zh) * 2015-08-20 2018-10-09 苏州科阳光电科技有限公司 半导体图像传感器件的制造方法
CN105405853B (zh) * 2015-08-20 2018-10-09 苏州科阳光电科技有限公司 用于图像传感器件的制造工艺
JP6266185B2 (ja) 2015-10-01 2018-01-24 オリンパス株式会社 撮像素子、内視鏡、及び内視鏡システム
CN105390517B (zh) * 2015-11-17 2023-10-27 格科微电子（上海）有限公司 摄像头模组的测试方法及测试装置
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
CN106876351B (zh) * 2017-03-01 2019-04-23 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
US10544040B2 (en) * 2017-05-05 2020-01-28 Dunan Microstaq, Inc. Method and structure for preventing solder flow into a MEMS pressure port during MEMS die attachment
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
KR102005351B1 (ko) * 2017-12-07 2019-07-31 삼성전자주식회사 팬-아웃 센서 패키지
CN108172589B (zh) * 2017-12-27 2020-07-31 豪威科技(上海)有限公司 逻辑晶圆、cmos图像传感器及其制造方法
US10269711B1 (en) * 2018-03-16 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
CN110197835A (zh) * 2019-07-05 2019-09-03 中国电子科技集团公司第五十八研究所 一种光电器件封装方法及封装结构
JP7303698B2 (ja) 2019-08-08 2023-07-05 キヤノン株式会社 半導体装置および機器
CN110634900A (zh) * 2019-09-27 2019-12-31 华天科技（昆山）电子有限公司 Fsi结构的图像传感器的晶圆级封装方法及封装结构
CN115244693A (zh) * 2020-03-31 2022-10-25 索尼半导体解决方案公司 摄像元件和摄像元件的制造方法
CN115315808A (zh) * 2020-03-31 2022-11-08 索尼半导体解决方案公司 摄像元件和摄像元件的制造方法
WO2024071309A1 (ja) * 2022-09-30 2024-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
KR20240049147A (ko) 2022-10-07 2024-04-16 주식회사 필드큐어 전극 어레이에서의 온도 측정 장치
KR20240058029A (ko) 2022-10-25 2024-05-03 주식회사 필드큐어 전기장 전달 시스템 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI276187B (en) * 2004-10-28 2007-03-11 Sanyo Electric Co Semiconductor device and manufacturing method thereof
TW201112867A (en) * 2005-02-18 2011-04-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US20120298993A1 (en) * 2011-05-24 2012-11-29 Sony Corporation Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296643A (ja) * 2003-03-26 2004-10-21 Toshiba Corp 半導体装置の製造方法および半導体装置
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP5036127B2 (ja) * 2004-10-26 2012-09-26 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP2007194498A (ja) * 2006-01-20 2007-08-02 Fujifilm Corp 固体撮像装置およびその製造方法
JP5242063B2 (ja) 2006-03-22 2013-07-24 株式会社フジクラ 配線基板の製造方法
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5238206B2 (ja) * 2006-09-26 2013-07-17 株式会社フジクラ 配線基板、電子部品およびその製造方法
JP5295102B2 (ja) * 2007-04-20 2013-09-18 ナノテック株式会社 導電性保護膜及びその製造方法
US8471367B2 (en) * 2009-11-12 2013-06-25 Panasonic Corporation Semiconductor device and method for manufacturing semiconductor device
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI276187B (en) * 2004-10-28 2007-03-11 Sanyo Electric Co Semiconductor device and manufacturing method thereof
TW201112867A (en) * 2005-02-18 2011-04-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US20120298993A1 (en) * 2011-05-24 2012-11-29 Sony Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5754239B2 (ja) 2015-07-29
KR102524686B1 (ko) 2023-04-25
KR20190014022A (ko) 2019-02-11
KR101945048B1 (ko) 2019-02-01
KR20120131097A (ko) 2012-12-04
CN102800651A (zh) 2012-11-28
US20140225111A1 (en) 2014-08-14
CN107256849A (zh) 2017-10-17
US20150206826A1 (en) 2015-07-23
KR102113418B1 (ko) 2020-05-20
CN107256849B (zh) 2019-11-15
US9018628B2 (en) 2015-04-28
KR102366336B1 (ko) 2022-02-23
KR20200071718A (ko) 2020-06-19
TW201248819A (en) 2012-12-01
US20120298993A1 (en) 2012-11-29
JP2012244100A (ja) 2012-12-10
US9070643B2 (en) 2015-06-30
KR102125651B1 (ko) 2020-06-22
KR20220025792A (ko) 2022-03-03
US9252084B2 (en) 2016-02-02
KR20190117444A (ko) 2019-10-16
CN108735697A (zh) 2018-11-02

Similar Documents

Publication Publication Date Title
TWI491003B (zh) 半導體裝置及其製造方法
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
TWI662670B (zh) 電子元件封裝體及其製造方法
JP4799543B2 (ja) 半導体パッケージ及びカメラモジュール
JP4139803B2 (ja) 半導体装置の製造方法
TWI552300B (zh) 半導體封裝件及用於一半導體封裝件之製造方法及光學模組
TWI508235B (zh) 晶片封裝體及其製作方法
JP4987928B2 (ja) 半導体装置の製造方法
US9966400B2 (en) Photosensitive module and method for forming the same
TWI642149B (zh) 晶片封裝體及其製造方法
US20100207224A1 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
TWI620284B (zh) 晶片封裝體及其製造方法
TWI442535B (zh) 電子元件封裝體及其製作方法
TWI589016B (zh) 感光模組及其製造方法
JP5077310B2 (ja) 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees