CN112088432B - 含有氧化物半导体层的薄膜晶体管 - Google Patents

含有氧化物半导体层的薄膜晶体管 Download PDF

Info

Publication number
CN112088432B
CN112088432B CN201980030601.8A CN201980030601A CN112088432B CN 112088432 B CN112088432 B CN 112088432B CN 201980030601 A CN201980030601 A CN 201980030601A CN 112088432 B CN112088432 B CN 112088432B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
thin film
atomic
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980030601.8A
Other languages
English (en)
Other versions
CN112088432A (zh
Inventor
越智元隆
后藤裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN112088432A publication Critical patent/CN112088432A/zh
Application granted granted Critical
Publication of CN112088432B publication Critical patent/CN112088432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种包括氧化物半导体层的薄膜晶体管,其在维持高场效应迁移率的同时应力耐受性、尤其光应力耐受性优异。所述薄膜晶体管在基板上至少包括栅极电极、栅极绝缘膜、氧化物半导体层、源极‑漏极电极、以及至少一层保护膜,并且构成氧化物半导体层的金属元素包含In、Ga、Zn及Sn,相对于氧化物半导体层中的全部金属元素的合计(In+Ga+Zn+Sn)的各金属元素的比例为:In:30原子%以上且45原子%以下、Ga:5原子%以上且未满20原子%、Zn:30原子%以上且60原子%以下、以及Sn:4.0原子%以上且未满9.0原子%。

Description

含有氧化物半导体层的薄膜晶体管
本申请基于2018年5月9日申请的日本专利申请(日本专利特愿2018-090642),将其内容作为参照而引用至本申请中。
技术领域
本发明涉及一种含有氧化物半导体层的薄膜晶体管(Thin Film Transistor,TFT)。更详细而言,本发明涉及一种适宜地用于液晶显示器或有机电致发光(electroluminescence,EL)显示器等显示装置的、含有氧化物半导体层的薄膜晶体管。
背景技术
非晶(amorphous)(非晶质)氧化物半导体与通用的非晶硅(a-Si)相比具有高载流子(carrier)浓度,从而期待应用于要求大型、高分辨率、高速驱动的下一代显示器中。另外,非晶氧化物半导体的光学能带隙(band gap)大,可在低温下成膜,因此可在耐热性低的树脂基板上成膜,从而也期待应用于轻且透明的显示器中。
作为如上所述的非晶氧化物半导体,例如如专利文献1所示,已知有包含铟(In)、镓(Ga)、锌(Zn)及氧(O)的In-Ga-Zn系非晶氧化物半导体(以下有时简称为“IGZO”)。
此处,包括包含IGZO的氧化物半导体层的薄膜晶体管的场效应迁移率虽高于通用的非晶硅,但为10cm2/Vs左右。但,为了应对显示装置的大画面化、高精细化或高速驱动化,寻求具有更高的场效应迁移率的材料。
进而,对使用了IGZO之类的氧化物半导体层的薄膜晶体管而言,要求相对于光照射或电压施加等应力的耐受性(应力耐受性)优异。即,要求相对于光照射或电压施加等应力而薄膜晶体管的阈值变化量小。例如,当对栅极电极持续施加电压时、或在半导体层中持续照射会引起吸收的蓝色范围的光时,在薄膜晶体管的栅极绝缘膜与半导体层界面处捕获电荷(charge),因半导体层内部的电荷的变化,阈值电压可向负侧大幅变化(偏移(shift))。其结果,指出了薄膜晶体管的开关特性发生变化的情况。
另外,当进行液晶面板驱动时、或对栅极电极施加负偏压(bias)而使像素点灯时等,自液晶单元漏出的光照射至薄膜晶体管,但所述光会对薄膜晶体管带来应力而成为图像不均或特性劣化的原因。当在实际中使用薄膜晶体管时,若因光照射或电压施加所形成的应力而开关特性发生变化,则导致显示装置自身的可靠性降低。
另外,在有机EL显示器中,来自发光层的漏光也同样照射至半导体层中,产生阈值电压等的值发生偏差等问题。
此种阈值电压的偏移会导致具备薄膜晶体管的液晶显示器或有机EL显示器等显示装置自身的可靠性降低,因此强烈期望应力耐受性的提高(即,应力施加前后的变化量少)。
现有技术文献
专利文献
专利文献1:日本专利特开2010-219538号公报
发明内容
发明所要解决的问题
本发明是鉴于所述情况而成,其目的在于提供一种具备氧化物半导体层的薄膜晶体管,所述薄膜晶体管在维持高场效应迁移率的同时应力耐受性、尤其光应力耐受性优异。
解决问题的技术手段
本发明人们反复进行努力研究,结果发现,通过在薄膜晶体管中的氧化物半导体层中采用特定的组成,可解决所述课题,从而完成本发明。
即,本发明涉及以下的[1]。
[1]一种薄膜晶体管,在基板上至少包括栅极电极、栅极绝缘膜、氧化物半导体层、源极-漏极电极、以及至少一层保护膜,且所述薄膜晶体管,
构成所述氧化物半导体层的金属元素包含In、Ga、Zn及Sn,相对于所述氧化物半导体层中的全部金属元素的合计(In+Ga+Zn+Sn)的各金属元素的比例为:
In:30原子%以上且45原子%以下、
Ga:5原子%以上且未满20原子%、
Zn:30原子%以上且60原子%以下、以及
Sn:4.0原子%以上且未满9.0原子%。
另外,本发明的优选实施方式涉及以下的[2]~[4]。
[2]根据所述[1]中记载的薄膜晶体管,在所述氧化物半导体层中,全部金属元素中所占的In相对于Ga的比例(In/Ga)为2.5倍以上。
[3]根据所述[1]或[2]中记载的薄膜晶体管,在所述氧化物半导体层,300℃~400℃温度范围的锌的脱离量以1cm2换算为5×10-11counts以下。
[4]根据所述[1]~[3]中任一项记载的薄膜晶体管,通过光感应电流过渡分光法,自所述氧化物半导体层检测出的信号的峰值温度为85K以下。
发明的效果
根据本发明,可提供一种具备氧化物半导体层的薄膜晶体管,所述薄膜晶体管在维持高场效应迁移率的同时应力耐受性、尤其光应力耐受性优异。
附图说明
图1是本发明一实施方式的薄膜晶体管的概略剖面图。
图2是表示IGZTO系氧化物半导体的“In/Ga”与“场效应迁移率μsat”的关系的图表。
图3是表示对No.1~No.5的氧化物半导体进行热脱附谱法(Thermal DesorptionSpectroscopy,TDS)分析的结果的图表。
图4是表示使用No.3氧化物半导体层的薄膜晶体管的,在250℃下实施后退火(post-annealing)时和在300℃下实施后退火时的Id-Vg特性的图表。
图5A是表示对使用No.3氧化物半导体的TFT(后退火温度:250℃)应用PITS法时的测定温度与b1的关系的图表。
图5B是表示对使用No.3氧化物半导体的TFT(后退火温度:270℃)应用PITS法时的测定温度与b1的关系的图表。
图5C是表示对使用No.3氧化物半导体的TFT(后退火温度:300℃)应用PITS法时的测定温度与b1的关系的图表。
符号的说明
1:基板
2:栅极电极
3:栅极绝缘膜
4:氧化物半导体层
5:源极-漏极电极
6:保护膜
7:接触孔
8:透明导电膜
具体实施方式
本发明的薄膜晶体管在基板上至少包括栅极电极、栅极绝缘膜、氧化物半导体层、源极-漏极电极、以及至少一层保护膜,并且构成氧化物半导体层的金属元素包含In、Ga、Zn及Sn,相对于氧化物半导体层中的全部金属元素的合计(In+Ga+Zn+Sn)的各金属元素的比例为:
In:30原子%以上且45原子%以下、
Ga:5原子%以上且未满20原子%、
Zn:30原子%以上且60原子%以下、以及
Sn:4.0原子%以上且未满9.0原子%。
再者,在本说明书中,有时将由In、Ga、Zn、Sn及O构成的氧化物称为IGZTO。
在本说明书中,所谓“高场效应迁移率”,是指当通过后述的实施例中记载的方法来测定场效应迁移率时,场效应迁移率为18.0cm2/Vs以上。再者,场效应迁移率也称为载流子迁移率。以下有时简称为“迁移率”。
在本说明书中,所谓“应力耐受性优异”,是指当通过后述的实施例中记载的方法来进行2小时的一边对试样照射白色光一边对栅极电极持续施加负偏压的应力施加试验时,应力施加试验前后的阈值电压(Vth)的偏移量(ΔVth)为3.5V以下。
以下,对本发明的薄膜晶体管中所使用的氧化物半导体层(氧化物半导体薄膜)进行详细说明。
本发明的氧化物半导体层中,构成氧化物半导体层的金属元素包含In、Ga、Zn以及Sn,相对于氧化物半导体层的全部金属元素的合计(In+Ga+Zn+Sn)的各金属元素的比例满足如下所述:
In:30原子%以上且45原子%以下、
Ga:5原子%以上且未满20原子%、
Zn:30原子%以上且60原子%以下、以及
Sn:4.0原子%以上且未满9.0原子%。
以下,有时将In相对于除O以外的所有金属元素(In、Ga、Zn及Sn)的合计的含量(原子%)称为In原子数比。同样地,有时将Ga相对于所有金属元素的合计的含量(原子%)称为Ga原子数比。同样地,有时将Zn相对于所有金属元素的合计的含量(原子%)称为Zn原子数比。同样地,有时将Sn相对于所有金属元素的合计的含量(原子%)称为Sn原子数比。
In为有助于提高电传导性的元素。In原子数比越大,即In在所有金属元素中所占的量越多,则氧化物半导体薄膜的导电性越提高,因此场效应迁移率增加。
为了有效地发挥所述作用,需要将所述In原子数比设为30原子%以上。所述In原子数比优选为33原子%以上,更优选为35原子%以上,进而优选为38原子%以上。
但是,若In原子数比过大,则存在载流子密度过度增加而阈值电压降低等问题,因此,将In原子数比的上限设为45原子%以下。所述In原子数比优选为43原子%以下,更优选为41原子%以下。
Ga为有助于减少氧空缺及控制载流子密度的元素。Ga原子数比越大,即Ga在所有金属元素中所占的量越多,则氧化物半导体薄膜的电性稳定性越提高,且发挥抑制载流子的过量产生的效果。另外,Ga也为阻碍利用过氧化氢系的Cu蚀刻液进行的蚀刻的元素。
因此,Ga原子数比越大,相对于作为源极-漏极电极的Cu电极的蚀刻加工中所使用的过氧化氢系蚀刻液而选择比越大,越难以受损。进而,若Ga原子数比过小,则有薄膜晶体管相对于光应力的可靠性降低之虞。
为了有效地发挥所述作用,需要将Ga原子数比设为5原子%以上。所述Ga原子数比优选为7原子%以上,更优选为9原子%以上,进而优选为11原子%以上。
但是,若Ga原子数比过大,则氧化物半导体薄膜的导电性降低,从而迁移率容易降低。另外,用以形成氧化物半导体层的溅射靶材的电导度降低,且难以稳定地持续进行直流放电。因此,Ga原子数比设为未满20原子%。所述Ga原子数比优选为18原子%以下,更优选为16原子%以下,进而优选为14原子%以下。
Zn相对于薄膜晶体管特性并不如其他金属元素那样敏感,但Zn原子数比越大,即Zn在所有金属元素中所占的量越多,则越容易非晶化,因此容易被有机酸或无机酸的蚀刻液蚀刻。
为了有效地发挥所述作用,需要将Zn原子数比设为30原子%以上。所述Zn原子数比优选为33原子%以上,更优选为36原子%以上,进而优选为39原子%以上。
但是,若Zn原子数比过大,则氧化物半导体薄膜相对于源极-漏极电极用蚀刻液的溶解性变高,结果耐湿式蚀刻性容易变差。或者因In相对减少而场效应迁移率降低,或者因Ga相对减少而氧化物半导体薄膜的电性稳定性容易降低,因此,将Zn原子数比的上限设为60原子%以下。所述Zn原子数比优选为55原子%以下,更优选为50原子%以下,进而优选为46原子%以下,进而更优选为43原子%以下。
Sn为阻碍利用酸系的药液进行的蚀刻的元素。因此,Sn原子数比越大,即Sn在所有金属元素中所占的量越多,则氧化物半导体薄膜的利用图案化中使用的有机酸或无机酸的蚀刻液进行的蚀刻加工越困难。然而,添加有Sn的氧化物半导体通过氢扩散而表现出载流子密度的增加,从而场效应迁移率增加,另外,若Sn添加量适度,则薄膜晶体管的相对于光应力的可靠性提高。
为了有效地发挥所述作用,所述Sn原子数比需设为4.0原子%以上。Sn原子数比优选为4.3原子%以上,更优选为7.0原子%以上,进而优选为8.0原子%以上。
另一方面,若Sn原子数比过大,则氧化物半导体薄膜的相对于有机酸或无机酸的蚀刻液的耐受性升高至必要程度以上,氧化物半导体薄膜自身的加工困难。另外,有因受到氢扩散的强烈影响而相对于光应力的可靠性降低之虞。因此,所述Sn原子数比设为未满9.0原子%。Sn原子数比优选为8.6原子%以下,更优选为8.4原子%以下,进而优选为8.2原子%以下。
进而,所述氧化物半导体层优选为在全部金属元素中所占的In相对于Ga的比例(In/Ga)为2.5倍以上。所谓(In/Ga)为2.5倍以上,表示为了使薄膜晶体管获得高迁移率,相对于Ga量而需要规定量以上的In量。为了获得更高的迁移率,(In/Ga)更优选为2.8倍以上,进而优选为3.1倍以上。
氧化物半导体层的厚度并无特别限定,但若为10nm以上,则源极-漏极电极的蚀刻加工时的选择性优异,因此优选,更优选为15nm以上。另外,就维持高迁移率的观点而言,例如优选为20nm以下。
再者,为了实现高迁移率的薄膜晶体管,氧化物半导体层的膜结构也为重要的要素,氧化物半导体层优选为非晶结构、或者至少一部分经结晶化的非晶结构。即,形成氧化物半导体层的氧化物优选为非晶、或者至少一部分经结晶化的非晶。
氧化物半导体层通过生产量(Throughput)高的溅射法来成膜,因此通常认为膜结构为非晶。但是实际上,膜结构中亚微米水平(纳米水平)的结晶分散于非晶结构中。氧化物的所述结构可通过在氧化物半导体层形成时,不仅将气压控制在1mTorr~5mTorr的范围内,而且在形成保护膜后,在200℃以上的温度下进行热处理来获得。
另外,使用氧化物半导体的薄膜晶体管的制作工艺包含几个加热处理过程(成膜时或热处理等),因此非晶化率成为由综合所述加热处理过程的结果来决定。氧化物半导体层的膜结构对载流子迁移率产生影响,故为了实现高迁移率的薄膜晶体管,需要探索最佳的工艺条件。
另外,在形成保护膜之前,即,将氧化物半导体层进行溅射制膜,进而施加热处理后的氧化物半导体层的片电阻优选为1.0×105Ω/□以下,更优选为5.0×104Ω/□以下。具有如上所述的片电阻的氧化物半导体薄膜对于提高薄膜晶体管的迁移率而言优选。
再者,一般的IGZO氧化物半导体层的片电阻显示超过1.0×105Ω/□的值的情况多。包括具有如上所述的片电阻的氧化物半导体层的薄膜晶体管的情况特别显著,但在其制造步骤中,形成保护膜后的氧化物半导体膜的片电阻存在增加的倾向。其原因在于:氧化物半导体通常具有带隙,但通过形成保护膜而产生能带弯曲(band bending)。
另外,若氧化物半导体层的OH基增加,则不仅维持高迁移率,而且获得光应力耐受性的提高。即,在将此种OH基增加的氧化物半导体层用于显示面板的情况下,即便长时间受到背光(backlight)等光照射,薄膜晶体管的特性也不易变化。
其原因认为是当氢侵入至氧化物半导体层中而形成OH基时,有效地抑制沟道层的氧相关缺陷或不稳定的氢相关缺陷,从而形成稳定的金属-氧的键。再者,氧化物半导体层中的OH基的密度可通过后退火而有效地控制。
本发明的薄膜晶体管可为在氧化物半导体层的正上方包括蚀刻终止层的蚀刻终止型(Etch Stopper Layer,ESL)、以及不包括蚀刻终止层的背后沟道蚀刻型(BackChannel Etch,BCE)的任一种形态,包括蚀刻终止层的蚀刻终止型由于氧化物半导体层的背后沟道的损伤少,故而就半导体膜的片电阻的控制性的方面而言更优选。
另外,本发明中的保护膜由至少一层所构成,优选为两层以上。通过以两层以上所构成,则氧化物半导体层的片电阻的控制性变得良好,因此优选。其原因在于:例如在保护膜为仅包含硅氮化膜(SiNx)的单层的情况下,SiNx膜中氢含量非常多,容易在半导体层中扩散而作为施体来发挥作用,因此在大幅度降低片电阻的方向上使其变动。
保护膜可列举:硅氧化膜(SiOx膜)、SiNx膜、Al2O3或Y2O3等氧化物、这些的层叠膜等,但在保护膜为两层以上的情况下,优选为第一层与第二层以下为不同成分的膜。这些膜可利用化学气相沉积(Chemical Vapor Deposition,CVD)法等现有公知的方法来形成。其中,包含SiNx膜,会容易将氧化物半导体层的片电阻控制在一定范围内,因此优选。
保护膜的厚度优选为100μm~500μm,更优选为250μm~300μm。在保护膜为两层以上的层叠膜的情况下,优选为合计的膜厚为所述范围。在利用CVD法来形成保护膜的情况下,可通过调整成膜时间来改变膜厚。保护膜的厚度可通过光学测定或者阶差测定、扫描式电子显微镜(Scanning Electron Microscope,SEM)观察来测定。
除此以外,本发明中的基板、栅极电极、栅极绝缘膜、源极-漏极电极可使用通常所使用者。例如,基板可列举:透明基板,或Si基板、不锈钢等薄的金属板,聚对苯二甲酸乙二酯(Polyethylene terephthalate,PET)膜等树脂基板等。就加工性的方面而言,基板的厚度优选为0.3mm~1.0mm。栅极电极以及源极-漏极电极可使用Al合金或在Al合金上形成有Mo或Cu、Ti等的薄膜或合金膜者等。
厚度也并无特别限定,栅极电极就电阻的方面而言,优选为厚度为100μm~500μm,源极-漏极电极就电阻的方面而言,优选为厚度为100μm~400μm。这些电极的制造方法也可采用现有公知的方法。
栅极绝缘膜可为单层,也可为两层以上,可使用以前通常使用的栅极绝缘膜。例如可列举SiOx膜、SiNx膜、Al2O3或Y2O3等氧化物、这些的层叠膜等,在两层以上的情况下,优选为第一层与第二层以下为不同成分的膜。
栅极绝缘膜可利用通常使用的方法来形成,例如可列举CVD法等。就薄膜晶体管的静电电容的方面而言,栅极绝缘膜优选为厚度为50μm~300μm。在栅极绝缘膜为两层以上的层叠膜的情况下,优选为合计的膜厚为所述范围。
<薄膜晶体管的制造方法(BCE型)>
本发明的薄膜晶体管并不限定于蚀刻终止(ESL)型或背后沟道蚀刻(BCE)型,可利用与以前相同的方法及条件来制造。另外,关于本发明的薄膜晶体管,例如在图1中示出了底栅极型结构的TFT,但并不限定于此,也可为顶栅极型的TFT。以下记载TFT的制造方法的一例,但并不限定于这些。
在基板上利用溅射法等来形成栅极电极,进行图案化后,利用CVD法等而成膜为栅极绝缘膜。图案化可利用通常的方法来进行。另外,在栅极绝缘膜的成膜中进行加热。继而,利用溅射法等而成膜为氧化物半导体层,进行图案化。然后,进行预退火处理,视需要进行蚀刻终止层的成膜与图案化。
继而利用溅射法等来形成源极-漏极电极,进行图案化后,成膜为保护膜。在所述保护膜的成膜中也进行加热。在背后沟道蚀刻型的情况下,进行恢复退火后,再次进行保护膜的成膜。然后进行接触孔的蚀刻,进行后退火处理(热处理),由此获得薄膜晶体管。
实施例
<实施例1>
[薄膜晶体管的制造]
参照图1,将薄膜晶体管的制造方法示于以下。在玻璃制的基板1(伊格尔(Eagle)公司制造,商品名伊格尔(Eagle)2000,直径为4英寸,厚度为0.7mm)上,将Mo膜成膜为250nm来作为栅极电极2,且在其上,利用等离子体CVD法,以如下条件成膜为厚度为250nm的氧化硅(SiOx)膜来作为栅极绝缘膜3。
载体气体:SiH4与N2O的混合气体
成膜功率密度:0.96W/cm2
成膜温度:320℃
成膜时的气压:133Pa
继而,在下述条件下,以40nm的膜厚将表1中记载的作为In-Ga-Zn-Sn-O膜的氧化物半导体层4成膜。
(氧化物半导体层形成)
成膜法:直流(direct-current,DC)溅射法
装置:优贝克(ULVac)股份有限公司制造的CS200
成膜温度:室温
气压:1mTorr
载体气体:Ar
氧分压:100×O2/(Ar+O2)=4体积%
成膜功率密度:2.55W/cm2
再者,氧化物半导体层4的金属元素的各含量的分析是另行准备如下试样来进行:以与所述相同的方式,利用溅射法,在玻璃基板上形成膜厚为40nm的各氧化物半导体层。所述分析是使用理学(Rigaku)股份有限公司制造的西罗斯马克II(CIROS MarkII),利用感应耦合等离子体(Inductively Coupled Plasma,ICP)发光分光法来进行。
如上所述,将氧化物半导体层4成膜后,通过光刻术以及湿式蚀刻来进行图案化。使用关东化学股份有限公司制造的“ITO-07N”来作为湿式蚀刻剂。本实施例中,对于进行实验的所有氧化物半导体层,确认不存在由湿式蚀刻所引起的残渣,可适当地进行蚀刻。将氧化物半导体层进行图案化后,为了提高膜质而进行预退火。预退火是在大气环境中,在350℃下进行1小时。
继而,为了形成源极-漏极电极5,通过光刻工艺,对膜厚为100nm的纯Mo膜进行成膜及图案化。以所述方式形成源极-漏极电极5。
(源极-漏极电极形成)
将所述纯Mo膜的成膜条件示于下述。
投入功率:DC300W(成膜功率密度:3.8W/cm2)
载体气体:Ar
气压:2mTorr
基板温度:室温
进而,作为保护膜6,利用等离子体CVD法来形成使膜厚为200nm的SiOx膜与膜厚为150nm的SiNx膜层叠的合计膜厚为350nm的层叠膜。在所述SiOx膜的形成中使用SiH4、N2及N2O的混合气体,在所述SiNx膜的形成中使用SiH4、N2、NH3的混合气体。在任一种情况下,成膜条件均为如下所述。
(保护膜形成)
成膜功率密度:0.32W/cm2
成膜温度:150℃
成膜时的气压:133Pa
继而通过光刻术、以及干式蚀刻,在保护膜6上形成用以进行晶体管特性评估用探测的接触孔7,并经由接触孔7使透明导电膜8电性连接于源极-漏极电极5。
然后,作为后退火,在氮气环境下进行250℃、30分钟的热处理,由此分别获得No.1~No.5的薄膜晶体管。
[静态特性(场效应迁移率μsat、Vth)的评估]
使用包括具有表1所示的组成的氧化物半导体层的薄膜晶体管,来测定漏极电流(Id)-栅极电压(Vg)特性。Id-Vg特性是将栅极电压、源极-漏极电极的电压设定为如下所述,使用探测器以及半导体参数分析仪(吉时利(Keithley)4200SCS)来进行测定。
栅极电压:-30V~30V(级别0.25V)
源极电压:0V
漏极电压:10V
测定温度:室温
根据所测定的Id-Vg特性,算出场效应迁移率μsat及阈值电压(Vth)。再者,Vth设为当漏极电流流通10-9A时的Vg的值。
[应力耐受性的评估]
继而,使用包括具有各种组成的氧化物半导体层的薄膜晶体管,以如下方式来进行应力耐受性(ΔVth@NBTIS)的评估。应力耐受性是进行一边对栅极电极施加负偏压一边照射光的应力施加试验来评估。
应力施加条件如下所述。
栅极电压:-20V
源极/漏极电压:10V
基板温度:60℃
光应力条件
应力施加时间:2小时
光强度:25000NIT
光源:白色LED
此处,ΔVth表示阈值电压的偏移量,为(应力施加2小时后的Vth)-(应力施加零小时的Vth)。
将所述结果示于表1。
[表1]
表1中,No.2及No.3为实施例,No.1、No.4、及No.5为比较例。再者,No.1~No.5为使In、Ga、Zn的组成比(原子%)固定,而使Sn的含量变化者。
根据表1的结果,各实施例的薄膜晶体管中所使用的氧化物半导体层中的各金属元素的组成为本发明中规定的范围内,其结果,场效应迁移率满足为18.0cm2/Vs以上,且应力施加试验前后的阈值电压(Vth)的偏移量(ΔVth)满足为3.5V以下,从而实现了高场效应迁移率与优异的应力耐受性的并存。
再者,可知与Sn的含量为零(0.0at%)的情况的No.1相比,适量添加有Sn的No.2或No.3中观察到ΔVth的改善,但是在Sn的含量远超过8.6原子%的No.4或No.5中,相反地ΔVth增大。因而,可知为了使高场效应迁移率与优异的应力耐受性并存,有效的是将Sn的含量控制为4.0原子%以上且未满9.0原子%,优选为控制为4.3原子%以上且8.6原子%以下。
另外,在全部的No.1~No.5,满足在全部金属元素中所占的In相对于Ga的比例(In/Ga)为2.5倍以上,从而可实现高场效应迁移率。此处,如图2所示,可知在ESL-TFT(薄膜晶体管),在使IGZTO系氧化物半导体中的In//Ga比变化的情况下,在In/Ga比为2.5附近场效应迁移率急剧增大。再者,图2中,“PA250”表示在250℃下实施后退火的情况,“PA270”表示在270℃下实施后退火的情况,“PA300”表示在300℃下实施后退火的情况。另外可知,在后退火为300℃的情况下,在In//Ga比为3.0以上的条件下,可实现30.0cm2/Vs以上的非常高的场效应迁移率。
[利用TDS分析的评估]
对所述No.1~No.5的氧化物半导体利用升温脱离气体分析法(热脱附谱法(Thermal Desorption Spectroscopy,TDS))进行分析。在所述TDS分析中,测定了相当于Zn的质荷比M/z=64的脱离量。再者,作为用于TDS分析的试样,另外准备与所述同样地通过溅射法在玻璃基板上形成膜厚40nm的各氧化物半导体层而成的试样。
将对No.1~No.5的氧化物半导体进行了TDS分析的结果示于图3。图3中,横轴为基板的加热温度(℃),纵轴为与质荷比M/z=64的脱离量成比例的强度(A)。如图3的结果所示,可以看出,随着Sn含量的增加,Zn的脱离量减少,峰值向高温侧偏移。由此,认为由Sn的添加量的增加所致的ΔVth的改善受到来自氧化物半导体膜的Zn的脱离量的减少的影响。其中,如上所述,在Sn的含量过剩的情况下,相反地ΔVth增大,认为这是半导体膜中吸收了过量的氢的影响。
再者,如图3所示,在作为实施例的No.2及No.3,300℃~400℃温度范围的纵轴的值(强度(Intensity))满足5.E-11(A)以下,因此理解为300℃~400℃温度范围的锌的脱离量以1cm2换算的话,为5×10-11counts以下。
<实施例2>
[后退火温度的差异对ΔVth的影响]
将对具有所述No.3的氧化物半导体层的ESL-TFT(薄膜晶体管)在250℃下实施后退火时和在300℃下实施后退火时的应力耐受性(ΔVth@NBTIS)的评估结果进行比较。应力施加实验的条件与所述相同。
图4是表示使用No.3氧化物半导体层的ESL-TFT(薄膜晶体管)的,在250℃下实施后退火时和在300℃下实施后退火时的Id-Vg特性的图表。再者,图4中,“PA250”表示在250℃下实施后退火的情况,“PA300”表示在300℃下实施后退火的情况。根据所述的Id-Vg特性来算出场效应迁移率(μsat)、阈值电压的偏移量(Vth)、次阈值系数(subthreshold,SS)及接通电流(Ion)。
(后退火250℃的情况)
场效应迁移率(μsat):19.94cm2/Vs
阈值电压的偏移量(ΔVth):3.00V
次阈值系数(SS):0.35V/dec
接通电流(Ion):5.6×10-4(A)
(后退火300℃的情况)
场效应迁移率(μsat):29.86cm2/Vs
阈值电压的偏移量(ΔVth):1.75V
次阈值系数(SS):0.29V/dec
接通电流(Ion):7.7×10-4(A)
从以上结果可以确认,与在250℃下实施后退火时相比,当在300℃下实施后退火时,ΔVth从3.00V减小约58%至1.75V。据此,可知通过后退火温度的高温化可大幅改善ΔVth
[利用PITS法(光感应电流过渡分光法)的电子状态的评估]
对使用所述No.3的氧化物半导体薄膜的ESL-TFT(薄膜晶体管)在250℃下实施后退火时、在270℃下实施后退火时和在300℃下实施后退火时的,利用光诱导瞬态光谱术(Photoinduced Transient Spectroscopy,PITS)进行电子状态的评估。再者,关于PITS法的详情,例如记载于日本专利特开2015-179828号公报。具体的测定顺序如以下所述。
首先,对源极电极、漏极电极施加电压。施加电压为10V。
当源极电极-漏极电极间的电压成为平衡状态后,对栅极电极施加电压。对于各薄膜晶体管,将施加电压调整为10-9A。
当栅极电极的电压成为平衡状态后,对氧化物半导体薄膜照射脉冲光。
脉冲光的照射条件为如下所述。
激光波长:375nm
激光脉冲宽度:100ms
测定温度的范围:80k~400k(测定间隔:2K)
测定时间窗口tw:20ms、100ms、1000ms
装置:FT-1030高能分辨率分析(High Energy Resolution Analysis,HERA)深能级瞬态谱仪(deep level transient,DLTS)(物理科技(Phys Tech)公司制造)
继而,针对各测定温度,算出照射脉冲光之后的源极电极-漏极电极间的电流I的时间变化ΔI。本实施例中,代替ΔI,而与日本专利特开2015-179828号公报中记载的实施例同样地,测定ΔI中进行傅立叶变换并仅提取特定的成分者的b1。b1将tw间的电流测定点数设为128点,对所获得的电流值实施傅立叶变换而提取一次成分。
图5A中示出在250℃下实施后退火时的测定温度与b1的关系,图5B中示出在270℃下实施后退火时的测定温度与b1的关系,图5C中示出在300℃下实施后退火时的测定温度与b1的关系。
根据图5A~图5C的结果可知,随着后退火温度的增加,测定温度为150K附近的峰值降低,另外,100K附近的峰值有向低温一侧偏移的倾向。再者,如图5C的结果所示,在300℃下实施后退火的情况下,自氧化物半导体层检测出的信号即上述b1的峰值温度为85K以下。
前者已知是由氢相关缺陷引起,后者已知是由锌相关缺陷引起(详细情况参照《日本应用物理杂志》(Japanese Journal of Applied Physics)56,03BB02,(2017))。以上,推测通过后退火的高温化,氧化物半导体薄膜中的所述缺陷密度降低,ΔVth得以改善。
以上,参照附图对各种实施方式进行了说明,但本发明当然不限定于所述例子。对本领域技术人员而言明确的是,在权利要求记载的范围内,可想到各种变更例或修正例,应了解这些当然也属于本发明的技术范围。另外,在不脱离发明的主旨范围内,可对所述实施方式的各构成元件进行任意地组合。

Claims (2)

1.一种薄膜晶体管,在基板上至少包括栅极电极、栅极绝缘膜、氧化物半导体层、源极-漏极电极、以及至少一层保护膜,所述薄膜晶体管的特征在于,
构成所述氧化物半导体层的金属元素包含In、Ga、Zn、及Sn,相对于所述氧化物半导体层中的全部金属元素的合计(In+Ga+Zn+Sn)的各金属元素的比例为:
In:30原子%以上且45原子%以下、
Ga:5原子%以上且未满20原子%、
Zn:30原子%以上且60原子%以下、以及
Sn:4.0原子%以上且未满9.0原子%,
在所述氧化物半导体层中,
在全部金属元素中所占的In相对于Ga的比例(In/Ga)为2.5倍以上,
300℃~400℃温度范围的锌的脱离量以1cm2换算为5×10-11counts以下,
且所述薄膜晶体管的场效应迁移率为18.0 cm2/Vs以上。
2.根据权利要求1所述的薄膜晶体管,其特征在于通过光感应电流过渡分光法,自所述氧化物半导体层检测出的信号的峰值温度为85K以下。
CN201980030601.8A 2018-05-09 2019-04-23 含有氧化物半导体层的薄膜晶体管 Active CN112088432B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018090642A JP7063712B2 (ja) 2018-05-09 2018-05-09 酸化物半導体層を含む薄膜トランジスタ
JP2018-090642 2018-05-09
PCT/JP2019/017286 WO2019216209A1 (ja) 2018-05-09 2019-04-23 酸化物半導体層を含む薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN112088432A CN112088432A (zh) 2020-12-15
CN112088432B true CN112088432B (zh) 2024-02-27

Family

ID=68468057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980030601.8A Active CN112088432B (zh) 2018-05-09 2019-04-23 含有氧化物半导体层的薄膜晶体管

Country Status (6)

Country Link
US (1) US11515429B2 (zh)
JP (1) JP7063712B2 (zh)
KR (1) KR102406298B1 (zh)
CN (1) CN112088432B (zh)
TW (1) TW201946874A (zh)
WO (1) WO2019216209A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281409A (ja) * 2005-09-16 2007-10-25 Canon Inc 電界効果型トランジスタ
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN104335355A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管
WO2016194795A1 (ja) * 2015-05-29 2016-12-08 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP2017157813A (ja) * 2016-02-26 2017-09-07 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
EP2020686B1 (en) * 2006-05-25 2013-07-10 Fuji Electric Co., Ltd. Thin film transistor and its production method
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6013676B2 (ja) * 2011-11-11 2016-10-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5995504B2 (ja) * 2012-04-26 2016-09-21 富士フイルム株式会社 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにx線センサ
JP6452485B2 (ja) * 2014-02-28 2019-01-16 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法
JP6311901B2 (ja) 2014-06-26 2018-04-18 株式会社Joled 薄膜トランジスタ及び有機el表示装置
KR20180121573A (ko) * 2016-04-04 2018-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
CN109148592B (zh) * 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管,其制造方法和包括其的显示设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281409A (ja) * 2005-09-16 2007-10-25 Canon Inc 電界効果型トランジスタ
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN104335355A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管
WO2016194795A1 (ja) * 2015-05-29 2016-12-08 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP2017157813A (ja) * 2016-02-26 2017-09-07 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ

Also Published As

Publication number Publication date
US11515429B2 (en) 2022-11-29
JP7063712B2 (ja) 2022-05-09
KR20200136988A (ko) 2020-12-08
US20210296501A1 (en) 2021-09-23
CN112088432A (zh) 2020-12-15
JP2019197798A (ja) 2019-11-14
KR102406298B1 (ko) 2022-06-10
WO2019216209A1 (ja) 2019-11-14
TW201946874A (zh) 2019-12-16

Similar Documents

Publication Publication Date Title
KR101919212B1 (ko) 박막 트랜지스터
JP6326270B2 (ja) 薄膜トランジスタおよびその製造方法
US10256091B2 (en) Oxide for semiconductor layer of thin-film transistor, semiconductor layer of thin-film transistor having said oxide, and thin-film transistor
US9362313B2 (en) Thin film transistor and display device
WO2012074046A1 (ja) 配線構造およびスパッタリングターゲット
WO2012144556A1 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2015109315A (ja) 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
CN106489209B (zh) 薄膜晶体管
TWI525838B (zh) Thin film transistor
Du Ahn et al. A novel amorphous InGaZnO thin film transistor structure without source/drain layer deposition
WO2014125820A1 (ja) 薄膜トランジスタ
JP2015032655A (ja) 薄膜トランジスタ
TWI529134B (zh) Method for manufacturing oxide for semiconductor layer of thin film transistor, thin film transistor and display device
JP5856559B2 (ja) 薄膜トランジスタの半導体層用酸化物薄膜の製造方法
CN112088432B (zh) 含有氧化物半导体层的薄膜晶体管
JP2012216729A (ja) 薄膜トランジスタ構造および表示装置
JP7384777B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
CN113348562B (zh) 氧化物半导体薄膜、薄膜晶体管及溅射靶
JP2022076351A (ja) 酸化物半導体層を有する薄膜トランジスタ及びスパッタリングターゲット
CN118291930A (zh) 溅射靶
KR20200145022A (ko) 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant