JP2015195400A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015195400A
JP2015195400A JP2015140191A JP2015140191A JP2015195400A JP 2015195400 A JP2015195400 A JP 2015195400A JP 2015140191 A JP2015140191 A JP 2015140191A JP 2015140191 A JP2015140191 A JP 2015140191A JP 2015195400 A JP2015195400 A JP 2015195400A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
region
oxygen defect
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015140191A
Other languages
English (en)
Other versions
JP5866114B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
純一 肥塚
Junichi Hizuka
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015140191A priority Critical patent/JP5866114B2/ja
Publication of JP2015195400A publication Critical patent/JP2015195400A/ja
Application granted granted Critical
Publication of JP5866114B2 publication Critical patent/JP5866114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

【課題】高いオン特性を有する酸化物半導体を用いたトランジスタを提供することを課題の一とする。高速応答及び高速駆動の可能なトランジスタを有する高機能の半導体装置を提供することを課題の一とする。【解決手段】酸化物半導体を有するトランジスタにおいて、酸化物半導体層に酸素欠陥誘起因子を導入（添加）することによってソース領域及びドレイン領域を選択的に低抵抗化する。酸化物半導体層に酸素欠陥誘起因子を導入することによって、酸化物半導体層にドナーとして機能する酸素欠陥を効果的に形成することができる。導入する酸素欠陥誘起因子としては、チタン、タングステン、及びモリブデンのいずれか一または複数から選択される金属元素を用いてイオン注入法によって導入することが好ましい。【選択図】図１

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ（ＴＦＴ）を
構成する技術が注目されている。薄膜トランジスタや電気光学装置のような電子デバイス
に広く応用されている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導
体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
酸化物半導体を用いたトランジスタとしては、より高機能な半導体装置への応用のために
、より高い電気特性が求められている。酸化物半導体を用いたトランジスタにおいて、均
一性及び高速動作を目的として、ソース電極及びドレイン電極に含まれている水素又は重
水素を酸化物半導体層に拡散させ、酸化物半導体層中のソース電極及びドレイン電極に接
する領域における抵抗を低抵抗化する技術などが報告されている（例えば、特許文献１参
照）。
特開２００８−７２０２５号公報
酸化物半導体を用いたトランジスタのオン特性が向上すると、半導体装置において高速応
答、高速駆動が可能になり、より高機能な半導体装置が実現できる。
そこで、本発明の一形態は、高いオン特性を有する酸化物半導体を用いたトランジスタを
提供することを課題の一とする。
また、本発明の一形態は、高速応答及び高速駆動の可能なトランジスタを有する高機能の
半導体装置を提供することを課題の一とする。
酸化物半導体層を有するトランジスタにおいて、酸化物半導体層に酸素欠陥誘起因子を導
入（添加）し、ソース領域及びドレイン領域を選択的に低抵抗化する。酸化物半導体層に
酸素欠陥誘起因子を導入することによって、酸化物半導体層にドナーとして機能する酸素
欠陥を効果的に形成することができる。従って、酸素欠陥誘起因子は酸化物半導体にとっ
てドナー因子ともいえ、ドナー因子によって酸化物半導体層は低抵抗化される。
導入する酸素欠陥誘起因子としては、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン
（Ｍｏ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ
）、シリコン（Ｓｉ）、ボロン（Ｂ）のいずれか一または複数から選択された元素である
ことが好ましい。さらに、上記酸素欠陥誘起因子の他に水素、又は窒素も加えてもよい。
なお、酸素欠陥誘起因子としては、酸素親和性の高い金属元素を用いるとより好ましい。
その際には、上記酸素欠陥誘起因子の単体のイオンあるいは水素化物やフッ化物、塩化物
のイオンを用いると好ましい。
本明細書における酸化物半導体層への酸素欠陥誘起因子の導入は、成膜された酸化物半導
体層へ選択的にイオン注入法やドーピング法を用いて行う。また、酸素欠陥誘起因子の導
入処理後加熱処理を行ってもよい。
本明細書で開示する発明の構成の一形態は、絶縁表面を有する基板上に、チャネル形成領
域、酸素欠陥誘起因子を含むソース領域及びドレイン領域が設けられた酸化物半導体層と
、酸化物半導体層上にゲート絶縁層と、ゲート絶縁層上にチャネル形成領域と重なるゲー
ト電極層と、ゲート絶縁層、酸化物半導体層、及びゲート電極層を覆う絶縁層と、絶縁層
上にソース領域に電気的に接続するソース電極層及びドレイン領域に電気的に接続するド
レイン電極層とを有する半導体装置である。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上に、チャネル形
成領域、酸素欠陥誘起因子を含む第１の領域、及び酸素欠陥誘起因子を含む第２の領域が
設けられた酸化物半導体層と、酸化物半導体層上にゲート絶縁層と、ゲート絶縁層上にチ
ャネル形成領域と重なるゲート電極層と、ゲート絶縁層、酸化物半導体層、及びゲート電
極層を覆う絶縁層と、絶縁層上にソース領域に電気的に接続するソース電極層及びドレイ
ン領域に電気的に接続するドレイン電極層とを有し、第１の領域はソース領域及びドレイ
ン領域であり、第２の領域はチャネル形成領域と第１の領域との間に設けられ、かつ第１
の領域より抵抗が高い半導体装置である。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上に酸化物半導体
層を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層
を形成し、酸化物半導体層に酸素欠陥誘起因子導入処理を行い、選択的に酸素欠陥を形成
することで酸化物半導体層にチャネル形成領域と、ソース領域と、ドレイン領域とを形成
し、ゲート絶縁層、酸化物半導体層、及びゲート電極層を覆う絶縁層を形成し、絶縁層上
に、ソース領域と電気的に接続するソース電極層と、ドレイン領域に電気的に接続するド
レイン電極層を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上に酸化物半導体
層を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層
を形成し、ゲート絶縁層、酸化物半導体層、及びゲート電極層を覆う絶縁層を形成し、酸
化物半導体層に酸素欠陥誘起因子導入処理を行い、選択的に酸素欠陥を形成することで、
ソース領域及びドレイン領域として機能する第１の領域、第１の領域より高抵抗な第２の
領域、及びチャネル形成領域を形成し、絶縁層上に、ソース領域と電気的に接続するソー
ス電極層と、ドレイン領域に電気的に接続するドレイン電極層を形成する半導体装置の作
製方法である。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
酸化物半導体層に酸素欠陥誘起因子を導入することによって、酸化物半導体層にドナーと
して機能する酸素欠陥を効果的に形成することができる。
酸素欠陥誘起因子の導入により低抵抗化されたソース領域及びドレイン領域を有すること
で、酸化物半導体層を有するトランジスタにおいては、酸化物半導体層と電極層とのコン
タクト抵抗が低減できるため、オン特性が向上する。よって、電気特性が高いトランジス
タとすることが可能となる。
電気特性が高いトランジスタは、高速応答及び高速駆動が可能なため、該トランジスタを
有することで高機能な半導体装置とすることができる。
半導体装置、及び半導体装置の作製方法の一形態を説明する図。 半導体装置、及び半導体装置の作製方法の一形態を説明する図。 半導体装置、及び半導体装置の作製方法の一形態を説明する図。 半導体装置、及び半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 計算による酸素欠陥誘起因子の導入深さと濃度の関係を示す図。 計算による状態密度を示す図。 計算による構造を示す図。 計算による原子の状態密度を示す図。 半導体装置、及び半導体装置の作製方法の一形態を説明する図。 半導体装置、及び半導体装置の作製方法の一形態を説明する図。 半導体装置、及び半導体装置の作製方法の一形態を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例としてトランジスタを示す。
図１（Ａ）乃至図１（Ｄ）にトランジスタ及びトランジスタの作製方法の一例を示す。
図１（Ｄ）に示すトランジスタ４１０は、トップゲート構造の薄膜トランジスタの一つで
あり、プレーナ型薄膜トランジスタともいう。
トランジスタ４１０は、絶縁表面を有する基板４００上に、絶縁層４０７と、チャネル形
成領域４１３、酸素欠陥誘起因子を含むソース領域４１４ａ、及び酸素欠陥誘起因子を含
むドレイン領域４１４ｂが設けられている酸化物半導体層４０３と、ゲート絶縁層４０２
と、ゲート電極層４０１と、を有する。
酸化物半導体層４０３、ゲート絶縁層４０２、及びゲート電極層４０１を覆い、絶縁層４
０９及び絶縁層４１１が積層されており、絶縁層４０９及び絶縁層４１１を介して、ソー
ス領域４１４ａ、及びドレイン領域４１４ｂにそれぞれソース電極層４０５ａ、ドレイン
電極層４０５ｂが電気的に接続して設けられている。
ソース領域４１４ａ、及びドレイン領域４１４ｂは、酸素欠陥誘起因子の導入によってド
ナーが形成された低抵抗化領域である。
以下、図１（Ａ）乃至（Ｄ）を用い、基板４００上にトランジスタ４１０を作製する工程
を説明する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。
例えば、基板として、ガラス基板を用いる場合、後の加熱処理の温度が高い場合には、歪
み点が７３０℃以上のものを用いると良い。ガラス基板には、例えば、アルミノシリケー
トガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用
いられている。なお、実用的な耐熱ガラスである、酸化ホウ素（Ｂ２Ｏ３）より酸化バリ
ウム（ＢａＯ）を多く含むガラス基板を用いてもよい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また
、プラスチック基板等も適宜用いることができる。
下地膜となる絶縁層４０７を基板４００上に形成する。絶縁層４０７は、基板４００から
の不純物元素の拡散を防止する機能があり、窒化シリコン層、酸化シリコン層、窒化酸化
シリコン層、酸化窒化シリコン層、窒化アルミニウム層、酸化アルミニウム層、窒化酸化
アルミニウム層、又は酸化窒化アルミニウム層から選ばれた一又は複数の膜による積層構
造により形成することができる。絶縁層４０７の形成方法としては、プラズマＣＶＤ法又
はスパッタリング法等を用いることができる。例えば、絶縁層４０７として、酸化シリコ
ン層をスパッタリング法で形成することができる。
絶縁層４０７上に酸化物半導体膜を形成する。
酸化物半導体膜に用いる酸化物半導体としては、四元系金属の酸化物であるＩｎ−Ｓｎ−
Ｇａ−Ｚｎ−Ｏ系や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−
Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ
系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚ
ｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系
や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。ここで、例えば、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物で
あり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい
。また、上記酸化物半導体膜にＳｉＯ２を含んでもよい。
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物
半導体を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた
一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、
またはＧａ及びＣｏなどがある。
酸化物半導体膜はスパッタリング法によって形成することができる。本実施の形態では、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により酸化物半導体
膜を成膜し、島状に加工して酸化物半導体層４２０を形成する（図１（Ａ）参照）。
酸化物半導体層４２０上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２は、プラ
ズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化
窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化
窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層又は積層し
て形成することができる。例えば、スパッタリング法を用いて膜厚１００ｎｍの酸化シリ
コン層を形成し、ゲート絶縁層４０２とすればよい。
ゲート絶縁層４０２は、酸化物半導体層４２０側から酸化シリコン層と窒化シリコン層を
積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法
により膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を形成し
、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５０ｎｍ以上２００ｎｍ以下の
窒化シリコン層（ＳｉＮｙ（ｙ＞０））を積層してもよい。ゲート絶縁層４０２の膜厚は
、薄膜トランジスタに要求される特性によって適宜設定すればよく３０ｎｍ乃至４００ｎ
ｍ程度でもよい。
ゲート絶縁層４０２上にゲート電極層４０１を形成する（図１（Ｂ）参照）。ゲート電極
層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウ
ム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用
いて、単層でまたは積層して形成することができる。
例えば、ゲート電極層４０１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、また
は銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリ
ブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タング
ステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウ
ムとチタンの合金と、窒化チタン層またはチタン層とを積層した構造とすることが好まし
い。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性
を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
次に、酸化物半導体層４２０に酸素欠陥誘起因子４２１を導入し、ソース領域４１４ａ、
ドレイン領域４１４ｂ、チャネル形成領域４１３を含む酸化物半導体層４０３を形成する
（図１（Ｃ）参照）。例えば、ソース領域４１４ａ、ドレイン領域４１４ｂに含まれる酸
素欠陥誘起因子４２１の濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔ
ｏｍｓ／ｃｍ３以下とすればよい。
酸素欠陥誘起因子４２１の導入処理の後に加熱処理（例えば２００℃以上６００℃以下）
を行っても良い。
本明細書において、酸素欠陥誘起因子の濃度とは、酸化物半導体層の成膜後、導入処理に
よって導入された酸素欠陥誘起因子の濃度であり、成膜時など導入処理以外の工程で含ま
れた酸素欠陥誘起因子と同じ元素は考慮しないものとする。
酸素欠陥誘起因子４２１としては、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（
Ｍｏ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）
、シリコン（Ｓｉ）、ボロン（Ｂ）のいずれか一または複数から選択された元素を用いる
ことができる。さらに、上記酸素欠陥誘起因子に加えて、水素、又は＼及び窒素を用いて
もよい。
酸化物半導体層４２０に、選択的に酸素欠陥誘起因子４２１を導入することによって、該
導入領域において酸素欠陥を効果的に誘起する。酸素欠陥はドナーとして機能するため、
選択的に低抵抗化したソース領域４１４ａ及びドレイン領域４１４ｂを有する酸化物半導
体層４０３を形成することができる。
本実施の形態では、酸素欠陥誘起因子４２１の導入処理において、ゲート電極層４０１を
マスクとして用いる。よって、酸化物半導体層４０３において、自己整合的に、ゲート電
極層４０１と重なる領域は、酸素欠陥誘起因子４２１が導入されずチャネル形成領域４１
３となり、一方ゲート電極層４０１と重ならない領域には、酸素欠陥誘起因子４２１が導
入されソース領域４１４ａ、ドレイン領域４１４ｂが形成される。また、酸化物半導体層
４２０の少なくともチャネル形成領域上を覆うマスクを別途設けて、酸素欠陥誘起因子４
２１の導入処理を行ってもよい。該マスクとしては、フォトリソグラフィ工程によるレジ
ストマスクを用いればよい。
酸化物半導体層中に酸素欠陥を形成することによる低抵抗化の効果を計算機を用いた計算
結果に基づいて検証した。酸化物半導体層として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導
体材料を用いる場合について計算を行っている。なお、計算において、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系の酸化物半導体材料の組成はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４とした。
まず、古典ＭＤ（分子動力学）計算を用いたｍｅｌｔ−ｑｕｅｎｃｈ法により、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体の非晶質構造を用意した。ここでは、総原子数が８４個、密
度が５．９ｇ／ｃｍ３の構造について計算を行っている。金属−酸素間および酸素−酸素
間についてはＢｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型のポテンシャルを、金属−金属間
についてはＬｅｎｎａｒｄ−Ｊｏｎｅｓ型のポテンシャルを用い、ＮＶＴアンサンブルで
計算を行った。計算プログラムとしては、Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒを用い
た。
その後、上記古典ＭＤ計算により得られた構造に対して、密度汎関数理論（ＤＦＴ）に基
づく平面波−擬ポテンシャル法を用いた第一原理計算（量子ＭＤ計算）により、構造を最
適化し、状態密度を求めた。また、任意の酸素原子を一つ取り除いた構造に対しても構造
最適化を行い、状態密度を計算した。計算プログラムとしてはＣＡＳＴＥＰを、交換相関
汎関数としてはＧＧＡ−ＰＢＥを用いた。
図８に、上記計算結果により得られた構造の状態密度を示す。図８（Ａ）は、酸素欠陥の
ない構造の状態密度であり、図８（Ｂ）は、酸素欠陥がある構造の状態密度である。ここ
で、０（ｅＶ）はフェルミ準位に対応するエネルギーを表している。図８（Ａ）および図
８（Ｂ）より、酸素欠陥がない構造では、フェルミ準位は価電子帯の上端に存在するのに
対して、酸素欠陥がある構造では、フェルミ準位は伝導帯中に存在することが分かる。酸
素欠陥がある構造ではフェルミ準位が伝導帯中に存在するため、伝導に寄与する電子数が
増加し、抵抗が低い（導電率の高い）構造が得られる。
よって、酸化物半導体層に、選択的に酸素欠陥誘起因子を導入し酸素欠陥を効果的に誘起
することによって、酸化物半導体層に低抵抗化したソース領域及びドレイン領域を形成す
ることができる。
なお、酸素欠陥誘起因子４２１としては、酸素親和性の高い金属元素を用いるとより好ま
しい。酸素親和性の高い金属元素としては、例えば、チタン、アルミニウム、マンガン、
マグネシウム、ジルコニウム、ベリリウムなどが挙げられる。また、銅などを用いても良
い。
次に、酸素親和性の高い金属元素を酸素欠陥誘起因子として用いる場合の効果について、
計算機を用いた計算結果に基づいて説明する。ここでは、酸素親和性の高い金属元素とし
てチタンを用い、酸化物半導体層として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を
用いる場合について計算を行っているが、開示する発明の一態様はこれに限定されない。
なお、計算において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料の組成はＩｎ：Ｇａ：
Ｚｎ：Ｏ＝１：１：１：４とした。
酸素親和性の高い金属元素を導入することにより、非晶質状態の酸化物半導体から酸素親
和性の高い金属元素へと酸素が移動する様子を確認した。
酸化物半導体として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体にチタン（Ｔｉ）を含ませた
構造の電子状態について計算を行った。計算モデル及び計算条件を以下に示す。
計算に用いたＴｉを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の構造を図９に示す。この
構造は、第一原理分子動力学計算により作製した化学量論的組成のＩｎ−Ｇａ−Ｚｎ−Ｏ
系酸化物半導体にＴｉを含ませた構造である。黒丸が金属原子、白丸が酸素原子を表す。
大きな黒丸がＴｉである。原子数は、図９のＴｉを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体構造において、Ｉｎ、Ｇａ、Ｚｎがそれぞれ１２個、Ｏが４８個、Ｔｉが１個である
。
Ｔｉを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体構造の密度は、非晶質Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体の実験値５．９ｇ／ｃｍ３に固定した。この構造に対して、下記計算
条件で計算を行った。第一原理計算はａｃｃｅｌｒｙｓ社製の第一原理計算ソフトＣＡＳ
ＴＥＰを用いた。
図９のＴｉを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体構造は、温度３０００Ｋより、１
５００Ｋ、３００Ｋと温度を降温させながら、粒子数（Ｎ）、体積（Ｖ）、温度（Ｔ）が
一定の条件（ＮＶＴアンサンブル）で、時間刻み幅１ｆｓｅｃ、ステップ数は各温度で２
０００ｓｔｅｐ、電子のカットオフエネルギー２６０ｅＶ、逆格子のメッシュ（ｋ点）を
１×１×１にして計算し、その最終構造に対して、さらに電子のカットオフエネルギー４
２０ｅＶ、逆格子のメッシュ（ｋ点）を２×２×２にして構造最適化計算を行い、エネル
ギーの低い安定構造としたものである。
図９に示すように、チタンは酸素と結合している。
図９のＴｉを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体構造に対して、電子のカットオフ
エネルギー４２０ｅＶ、逆格子のメッシュ（ｋ点）が３×３×３の条件で、電子の状態密
度を計算した。
図１０（Ａ）にＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体構造における全体の状態密度、図１
０（Ｂ）にＴｉを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体構造のＴｉの部分状態密度を
示す。図１０（Ａ）（Ｂ）において、横軸はエネルギー、縦軸は状態密度を表す。横軸の
エネルギーの原点は電子の最大占有準位のエネルギーを表す。図１０（Ｂ）に示すように
、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体にＴｉを添加すると伝導帯下端に電子が入ること
がわかる。
上記の結果から、ＴｉがＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体中に導入されると、それら
と酸素が結合する事により、化学量論比からずれる。それによって、酸素が欠乏状態とな
る。非晶質Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体では、酸素欠損は電子ドナーとなるので
、結果として電子が過剰の状態になる。よって、酸素と結合しやすいＴｉを導入した場合
には酸素欠陥を引き起こし、キャリアが発生する。
このように、酸化物半導体層に酸素親和性の高い金属元素を導入することにより、その導
入領域において、酸化物半導体層から金属元素へと酸素原子が移動し、酸素欠陥がより効
果的に増加することが確認できる。結果、ドナーとして機能する酸素欠陥の増加により、
導入領域はより効率的に低抵抗化する。
酸素欠陥誘起因子の導入により低抵抗化されたソース領域及びドレイン領域を有すること
で、酸化物半導体を有するトランジスタにおいては、酸化物半導体層と電極層とのコンタ
クト抵抗が低減できるため、オン特性（例えば、オン電流や電界効果移動度）が向上する
。よって、電気特性が高いトランジスタとすることが可能となる。
酸化物半導体層４２０への酸素欠陥誘起因子４２１の導入処理は、成膜された酸化物半導
体層４２０へ選択的にイオン注入法やドーピング法を用いて行う。本実施の形態では酸素
欠陥誘起因子４２１としてチタンを用いて、イオン注入法により酸化物半導体層４２０へ
導入する。イオン注入法としては、四塩化チタン（ＴｉＣｌ４）液化ガスを用いる方法や
、固体ソースを蒸気化する方法等がある。
なお、酸素欠陥誘起因子導入処理において、導入条件（加速エネルギー、酸素欠陥誘起因
子の照射量（注入量又はドーズ量））によっては、マスク（本実施の形態ではゲート電極
層４０１）と重なる領域であっても、酸化物半導体層の一部に酸素欠陥誘起因子が含まれ
ることがある。よって、酸素欠陥誘起因子を導入する領域は、導入条件やマスクの膜厚や
大きさを適宜設定することによって制御することができる。
例えば、酸化物半導体層への酸素欠陥誘起因子の導入処理における、導入条件についてＴ
ＲＩＭ（Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎ ｉｎ Ｍａｔｔｅｒ）と呼ばれるソフトを
用いて計算を行った。ＴＲＩＭはモンテカルロ法によってイオン注入過程の計算を行うた
めのソフトである。計算に用いたモデルは、絶縁層４０７として酸化シリコン膜、酸化物
半導体層４２０として非晶質のＩｎ−Ｇａ−Ｚｎ−Ｏ膜（組成：ＩｎＧａＺｎＯ４、密度
６．２ｇ／ｃｍ３、膜厚５０ｎｍ）、ゲート絶縁層４０２として酸化シリコン膜（密度２
．２ｇ／ｃｍ３、膜厚１００ｎｍ）の積層であり、酸化物半導体層４２０に、ゲート絶縁
層４０２を通過して酸素欠陥誘起因子４２１を導入した。酸素欠陥誘起因子４２１として
はチタンイオン（Ｔｉ＋）を用い、ドーズ量１×１０１５ｃｍ−２でイオン注入法により
導入した。また加速エネルギーは１００ｋｅＶ、１５０ｋｅＶ、２００ｋｅＶの３条件に
おいて計算した。
計算による酸素欠陥誘起因子の導入深さと濃度の関係を図７に示す。図７において横軸は
酸化物半導体層４２０表面からの酸素欠陥誘起因子の導入深さ（ｎｍ）、縦軸は導入され
た酸素欠陥誘起因子の濃度（ａｔｏｍｓ／ｃｍ３）である。図７に示すように加速エネル
ギーは１００ｋｅＶ、１５０ｋｅＶ、２００ｋｅＶの３条件ともに、酸化物半導体層４２
０中に酸素欠陥誘起因子であるチタンイオンが１×１０２０ａｔｏｍｓ／ｃｍ３程度導入
されていることが確認できる。
従って、上記計算モデルにおいて酸化物半導体層に濃度１×１０１９ａｔｏｍｓ／ｃｍ３
以上１×１０２１ａｔｏｍｓ／ｃｍ３以下のソース領域及びドレイン領域を形成するため
のチタンイオンの導入条件は、ドーズ量１×１０１４ｃｍ−２以上１×１０１６ｃｍ−２
以下、加速エネルギー１００ｋｅＶ以上２００ｋｅＶ以下とすればよい。
酸化物半導体層４０３のチャネル形成領域４１３にも酸素欠陥誘起因子を導入してもよい
。この場合は、ゲート電極層４０１の形成前に酸化物半導体層４２０に酸素欠陥誘起因子
の導入処理を行う。酸素欠陥誘起因子の導入処理は酸化物半導体膜を島状に加工する前に
行ってもよい。チャネル形成領域４１３にも酸素欠陥誘起因子を導入し、酸素欠陥をドナ
ーとして低抵抗化（例えばｎ−−型化）させることで、トランジスタの電気特性をより制
御することができる。
酸素欠陥誘起因子の導入処理の後に加熱処理（例えば２００℃以上６００℃以下）を行っ
ても良い。
チャネル形成領域４１３に含まれる酸素欠陥誘起因子の濃度は、ソース領域４１４ａ及び
ドレイン領域４１４ｂより低濃度とする。本実施の形態のようにソース領域４１４ａ及び
ドレイン領域４１４ｂに含まれる酸素欠陥誘起因子の濃度が１×１０１９ａｔｏｍｓ／ｃ
ｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下であれば、例えば、チャネル形成領域４１
３の濃度は１×１０１４ａｔｏｍｓ／ｃｍ３未満とすればよい。
次いで、酸化物半導体層４０３、ゲート絶縁層４０２、ゲート電極層４０１を覆う絶縁層
４０９と絶縁層４１１を積層する。
絶縁層４０９と絶縁層４１１としては、酸化絶縁層、又は窒化絶縁層などの無機絶縁膜を
好適に用いることができる。また、絶縁層４０９、絶縁層４１１の作製方法としては、プ
ラズマＣＶＤ法又はスパッタリング法等を用いればよい。
絶縁層４０９は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜
、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
絶縁層４１１は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化
アルミニウム膜などの無機絶縁膜を用いることができる。
また、絶縁層４１１上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形
成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、ポ
リアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機
材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス
）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成
される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。平坦化絶縁膜の
形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコ
ート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフ
セット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター
等を用いることができる。
絶縁層４０９と絶縁層４１１にソース領域４１４ａ、ドレイン領域４１４ｂに達する開口
（コンタクトホール）を形成する。開口に導電膜を成膜し、エッチングにより加工してソ
ース領域４１４ａ、ドレイン領域４１４ｂと接し、電気的に接続するソース電極層４０５
ａ、ドレイン電極層４０５ｂを形成する（図１（Ｄ）参照）。以上の工程でトランジスタ
４１０を作製することができる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂに用いる導電膜としては、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分
とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ
、Ｃｕなどの金属層の下側又は上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなど
の高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃ
ｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添
加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。また、窒化
チタンなどの上記金属の導電性窒化物材料を用いてもよい。また、導電膜の作製方法とし
ては、蒸着法又はスパッタリング法等を用いればよい。
また、ソース電極層４０５ａ、ドレイン電極層４０５ｂは、単層構造でも、２層以上の積
層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム
膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を
積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ（これと同じ層で形成される配線
層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸
化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ
）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化イ
ンジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若し
くは酸化シリコンを含ませたものを用いることができる。
以上のように、酸素欠陥誘起因子の導入により低抵抗化されたソース領域４１４ａ及びド
レイン領域４１４ｂを有する酸化物半導体を有するトランジスタ４１０は、酸化物半導体
層４０３とソース電極層４０５ａ、ドレイン電極層４０５ｂとのコンタクト抵抗が低減で
きるため、オン特性が向上する。よって、電気特性が高いトランジスタとすることが可能
となる。
電気特性が高いトランジスタは、高速応答及び高速駆動が可能なため、該トランジスタを
有することで高機能な半導体装置とすることができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を図２及び図３を用い
て説明する。本実施の形態では、半導体装置の一例としてトランジスタを示す。実施の形
態１に示すトランジスタにおいて、チャネル形成領域とソース領域又はドレイン領域の間
に、ソース領域及びドレイン領域より低濃度の酸素欠陥誘起因子を含む領域を有する構造
である。よって、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、
上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳
細な説明は省略する。
図２（Ａ）乃至図２（Ｄ）及び図３（Ａ）乃至図３（Ｄ）にトランジスタ及びトランジス
タの作製方法の一例を示す。
図２（Ｄ）に示すトランジスタ４４０は、トップゲート構造の薄膜トランジスタの一つで
あり、プレーナ型薄膜トランジスタともいう。
トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁層４０７、チャネル形成
領域４１３、低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂ、酸素欠陥誘起因子を
含むソース領域４１４ａ、酸素欠陥誘起因子を含むドレイン領域４１４ｂが設けられてい
る酸化物半導体層４３３、ゲート絶縁層４０２、及びゲート電極層４０１を有する。
酸化物半導体層４３３、ゲート絶縁層４０２、及びゲート電極層４０１を覆い、絶縁層４
０９及び絶縁層４１１が積層されており、絶縁層４０９及び絶縁層４１１を介して、ソー
ス領域４１４ａ、及びドレイン領域４１４ｂにそれぞれソース電極層４０５ａ、ドレイン
電極層４０５ｂが電気的に接続して設けられている。
低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂ、ソース領域４１４ａ及びドレイン
領域４１４ｂは、酸素欠陥誘起因子を含む領域であり、低濃度酸素欠陥誘起因子含有領域
４１５ａ、４１５ｂより酸素欠陥誘起因子の濃度が高いソース領域４１４ａ、及びドレイ
ン領域４１４ｂは高濃度酸素欠陥誘起因子含有領域であるともいえる。よって、本明細書
においては、高濃度酸素欠陥誘起因子含有領域であるソース領域４１４ａ及びドレイン領
域４１４ｂを第１の領域、一方低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂを第
２の領域ともいう。
低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂ、ソース領域４１４ａ、及びドレイ
ン領域４１４ｂは、酸素欠陥誘起因子によってドナーが形成された低抵抗化領域である。
低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂは、高濃度酸素欠陥誘起因子含有領
域であるソース領域４１４ａ、及びドレイン領域４１４ｂより含有する酸素欠陥誘起因子
の濃度が低いため、ソース領域及びドレイン領域よりも抵抗が高い。
従って、トランジスタ４４０の酸化物半導体層４３３において、チャネル形成領域４１３
、低濃度酸素欠陥誘起因子含有領域４１５ａ及び４１５ｂ、ソース領域４１４ａ及びドレ
イン領域４１４ｂの順に抵抗が低くなっている。
以下、図２（Ａ）乃至図２（Ｄ）を用い、基板４００上にトランジスタ４４０を作製する
工程を説明する。
実施の形態１の図１（Ｂ）に示すように絶縁層４０７が設けられた基板４００上に島状の
酸化物半導体層４２０、ゲート絶縁層４０２、ゲート電極層４０１が形成されている（図
２（Ａ）参照）。
酸化物半導体層４２０のチャネル形成領域に相当する領域（ゲート電極層４０１と重なる
領域）にも酸素欠陥誘起因子の導入処理を行い、酸素欠陥誘起因子を含ませてもよい。こ
の場合は、ゲート電極層４０１の形成前に酸化物半導体層４２０に酸素欠陥誘起因子の導
入処理を行う。酸素欠陥誘起因子の導入処理は酸化物半導体膜を島状に加工する前に行っ
てもよい。チャネル形成領域にも酸素欠陥誘起因子を導入し、酸素欠陥をドナーとして低
抵抗化（例えばｎ−−型化）させることで、トランジスタの電気特性をより制御すること
ができる。
酸素欠陥誘起因子の導入処理の後に加熱処理（例えば２００℃以上６００℃以下）を行っ
ても良い。
次いで、酸化物半導体層４２０、ゲート絶縁層４０２、ゲート電極層４０１を覆う絶縁層
４０９を形成する（図２（Ｂ）参照）。
次に、酸化物半導体層４２０に酸素欠陥誘起因子４３４を導入し、低濃度酸素欠陥誘起因
子含有領域４１５ａ、４１５ｂ、ソース領域４１４ａ、ドレイン領域４１４ｂ、チャネル
形成領域４１３を含む酸化物半導体層４３３を形成する（図２（Ｃ）参照）。例えば、ソ
ース領域４１４ａ、ドレイン領域４１４ｂに含まれる酸素欠陥誘起因子４３４の濃度は、
１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすればよい
。低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂはソース領域４１４ａ、ドレイン
領域４１４ｂより低い濃度とすればよく、例えば、低濃度酸素欠陥誘起因子含有領域４１
５ａ、４１５ｂに含まれる酸素欠陥誘起因子４３４の濃度は、１×１０１８ａｔｏｍｓ／
ｃｍ３程度とすればよい。
酸素欠陥誘起因子４３４の導入処理の後に加熱処理（例えば２００℃以上６００℃以下）
を行っても良い。
酸素欠陥誘起因子４３４としては、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（
Ｍｏ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）
、シリコン（Ｓｉ）、ボロン（Ｂ）のいずれか一または複数から選択された元素を用いる
ことができる。さらに、上記酸素欠陥誘起因子に加えて、水素、又は＼及び窒素を用いて
もよい。なお、酸素欠陥誘起因子４３４としては、酸素親和性の高い金属元素を用いると
より好ましい。
酸化物半導体層４２０に、選択的に酸素欠陥誘起因子４３４を導入することによって、該
導入領域において酸素欠陥を効果的に誘起する。酸素欠陥はドナーとして機能するため、
選択的に低抵抗化した低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂ、ソース領域
４１４ａ及びドレイン領域４１４ｂを有する酸化物半導体層４３３を形成することができ
る。
さらに、酸素欠陥誘起因子の導入領域に濃度分布を設け、高抵抗なチャネル形成領域と低
抵抗なソース領域又はドレイン領域の間に、ソース領域及びドレイン領域より高抵抗で、
かつチャネル形成領域より低抵抗な低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂ
を有することによって、酸化物半導体層４３３は導電性を段階的に変化させた構造となる
。従って電界集中を抑制でき局所的な高電界の印加を防ぐため、トランジスタの耐圧が向
上し、半導体装置に高い信頼性を付与することができる。
本実施の形態では、酸素欠陥誘起因子４３４の導入処理において、ゲート電極層４０１を
マスクとして用いる。よって、酸化物半導体層４３３において、自己整合的に、ゲート電
極層４０１と重なる領域は、酸素欠陥誘起因子４３４が導入されずチャネル形成領域４１
３となり、一方ゲート電極層４０１と重ならない領域には、酸素欠陥誘起因子４３４が導
入されソース領域４１４ａ、ドレイン領域４１４ｂが形成される。また、ゲート電極層４
０１の側面に設けられた絶縁層４０９もマスクとなるので、ゲート電極層４０１及び側面
に設けられた絶縁層４０９と重なる酸化物半導体層４２０への導入は阻害される。但し、
ゲート電極層４０１の側面に設けられた絶縁層４０９と重なる酸化物半導体層４２０の領
域（チャネル形成領域４１３と、ソース領域４１４ａ又はドレイン領域４１４ｂの間）に
はソース領域又はドレイン領域へ導入された酸素欠陥誘起因子４３４の回り込みによって
酸素欠陥誘起因子４３４が導入されるので、低濃度酸素欠陥誘起因子含有領域４１５ａ、
４１５ｂとなる。
酸化物半導体層４２０への酸素欠陥誘起因子４３４の導入は、成膜された酸化物半導体層
４２０へ選択的にイオン注入法やドーピング法を用いて行う。
なお、酸素欠陥誘起因子導入処理において、導入条件（加速エネルギー、酸素欠陥誘起因
子の照射量（注入量又はドーズ量））によっては、マスク（本実施の形態ではゲート電極
層４０１）と重なる領域であっても、酸化物半導体層の一部に酸素欠陥誘起因子が含まれ
ることがある。よって、酸素欠陥誘起因子を導入する領域は、導入条件やマスクの膜厚や
大きさを適宜設定することによって制御することができる。
本実施の形態のように、絶縁層４０９を透過して、ソース領域４１４ａ、ドレイン領域４
１４ｂに導入された酸素欠陥誘起因子４３４の回り込みによって低濃度酸素欠陥誘起因子
含有領域４１５ａ、４１５ｂを形成する場合は、絶縁層４０９の膜厚及び加速エネルギー
の調節によって低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂのチャネル長方向の
幅（例えば、２０ｎｍ以上１μｍ以下、代表的には２０ｎｍ以上２００ｎｍ以下）を決定
することができる。
図２では一度の酸素欠陥誘起因子導入処理によって、低濃度酸素欠陥誘起因子含有領域４
１５ａ、４１５ｂ、ソース領域４１４ａ、及びドレイン領域４１４ｂを自己整合的に形成
する例を示したが、複数回の酸素欠陥誘起因子導入処理を行ってもよい。図３に２回の酸
素欠陥誘起因子導入処理を行う例を示す。
図２（Ａ）と同様に絶縁層４０７が設けられた基板４００上に島状の酸化物半導体層４２
０、ゲート絶縁層４０２、ゲート電極層４０１が形成されている（図３（Ａ）参照）。
次に、酸化物半導体層４２０にゲート電極層４０１をマスクとして酸素欠陥誘起因子４３
０を選択的に導入し、チャネル形成領域４１３、酸素欠陥誘起因子含有領域４３１ａ、４
３１ｂを形成する（図３（Ｂ）参照）。例えば、酸素欠陥誘起因子含有領域４３１ａ、４
３１ｂに含まれる酸素欠陥誘起因子４３０の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３程
度とすればよい。
次いで、チャネル形成領域４１３、酸素欠陥誘起因子含有領域４３１ａ、４３１ｂを含む
酸化物半導体層、ゲート絶縁層４０２、ゲート電極層４０１を覆う絶縁層４０９を形成す
る。
次に、酸化物半導体層の酸素欠陥誘起因子含有領域４３１ａ、４３１ｂに酸素欠陥誘起因
子４３２を導入し、低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂ、ソース領域４
１４ａ、ドレイン領域４１４ｂ、チャネル形成領域４１３を含む酸化物半導体層４３３を
形成する（図３（Ｃ）参照）。例えば、ソース領域４１４ａ、ドレイン領域４１４ｂに含
まれる酸素欠陥誘起因子４３２の濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０
２１ａｔｏｍｓ／ｃｍ３以下とすればよい。
酸素欠陥誘起因子４３２の導入処理の後に加熱処理（例えば２００℃以上６００℃以下）
を行っても良い。
また、ゲート電極層４０１の側面に設けられた絶縁層４０９もマスクとなるので、ゲート
電極層４０１及び側面に設けられた絶縁層４０９と重なる酸化物半導体層４２０への酸素
欠陥誘起因子４３２の導入は阻害され、低濃度酸素欠陥誘起因子含有領域４１５ａ、４１
５ｂとなる。
酸素欠陥誘起因子４３０、４３２としては、酸素欠陥誘起因子４３４と同様な材料を用い
ることができる。
なお、チャネル形成領域４１３に酸素欠陥誘起因子の導入処理を行う場合は、チャネル形
成領域４１３に含まれる酸素欠陥誘起因子の濃度を、低濃度酸素欠陥誘起因子含有領域４
１５ａ、４１５ｂ、ソース領域４１４ａ及びドレイン領域４１４ｂより低濃度とする。本
実施の形態のようにソース領域４１４ａ及びドレイン領域４１４ｂに含まれる酸素欠陥誘
起因子の濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以
下、低濃度酸素欠陥誘起因子含有領域４１５ａ、４１５ｂに含まれる酸素欠陥誘起因子の
濃度が、１×１０１８ａｔｏｍｓ／ｃｍ３程度であれば、例えば、チャネル形成領域４１
３の濃度は１×１０１４ａｔｏｍｓ／ｃｍ３未満とすればよい。
図３（Ｃ）の導入処理を終えた後に、絶縁層４０９上に絶縁層４１１を形成する。絶縁層
４０９と絶縁層４１１にソース領域４１４ａ、ドレイン領域４１４ｂに達する開口（コン
タクトホール）を形成する。開口に導電膜を成膜し、エッチングにより加工してソース領
域４１４ａ、ドレイン領域４１４ｂと接し、電気的に接続するソース電極層４０５ａ、ド
レイン電極層４０５ｂを形成する（図３（Ｄ）参照）。以上の工程でトランジスタ４４０
を作製することができる。
以上のように、酸素欠陥誘起因子の導入により低抵抗化された低濃度酸素欠陥誘起因子含
有領域４１５ａ、４１５ｂ、高濃度酸素欠陥誘起因子含有領域であるソース領域４１４ａ
及びドレイン領域４１４ｂを有する酸化物半導体層４３３を有するトランジスタ４４０は
、酸化物半導体層４３３とソース電極層４０５ａ、ドレイン電極層４０５ｂとのコンタク
ト抵抗が低減できるため、オン特性（例えば、オン電流や電界効果移動度）が向上する。
よって、電気特性が高いトランジスタとすることが可能となる。
電気特性が高いトランジスタは、高速応答及び高速駆動が可能なため、該トランジスタを
有することで高機能な半導体装置とすることができる。
さらに、導電性を段階的に変化させた酸化物半導体層を有することで、トランジスタの電
界集中を抑制でき局所的な高電界の印加を防げるため、トランジスタの耐圧が向上し、半
導体装置に高い信頼性を付与することができる。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を図１１を用いて
説明する。本実施の形態では、半導体装置の一例としてトランジスタを示す。実施の形態
１又は実施の形態２に示すトランジスタと、ソース電極層及びドレイン電極層の形成工程
及び構造が異なる例である。よって、上記実施の形態と同一部分又は同様な機能を有する
部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する
。また同じ箇所の詳細な説明は省略する。
実施の形態１及び実施の形態２では、ソース電極層及びドレイン電極層は酸化物半導体層
上に設けられた絶縁層上に形成され、酸化物半導体層との電気的接続は、該絶縁層にコン
タクトホールを形成して行う例を示した。本実施の形態では、絶縁層を介さずに酸化物半
導体層上に直接接してソース電極層及びドレイン電極層を形成する。
図１１（Ａ）乃至図１１（Ｄ）にトランジスタ及びトランジスタの作製方法の一例を示す
。
図１１（Ｄ）に示すトランジスタ５１０は、トップゲート構造の薄膜トランジスタの一つ
である。
トランジスタ５１０は、絶縁表面を有する基板５００上に、絶縁層５０７、チャネル形成
領域５１３、酸素欠陥誘起因子非導入領域５１１ａ、５１１ｂ、酸素欠陥誘起因子を含む
ソース領域５１２ａ、酸素欠陥誘起因子を含むドレイン領域５１２ｂが設けられている酸
化物半導体層５０３、第１のソース電極層５５５ａ、第１のドレイン電極層５５５ｂ、第
２のソース電極層５４５ａ、第２のドレイン電極層５４５ｂ、ゲート絶縁層５０２、及び
ゲート電極層５０１を有する。
ソース領域５１２ａ、ドレイン領域５１２ｂは、酸化物半導体層５０３において、ゲート
電極層５０１、第１のソース電極層５５５ａ、第１のドレイン電極層５５５ｂ、第２のソ
ース電極層５４５ａ、又は第２のドレイン電極層５４５ｂに覆われていない領域と、第１
のソース電極層５５５ａ、第１のドレイン電極層５５５ｂ、第２のソース電極層５４５ａ
、又は第２のドレイン電極層５４５ｂに覆われている、酸化物半導体層５０３の表層部と
に形成されている。ソース領域５１２ａ、及びドレイン領域５１２ｂは、酸素欠陥誘起因
子５２１によってドナーが形成された低抵抗化領域である。
一方、酸化物半導体層５０３において、第１のソース電極層５５５ａ、又は第１のドレイ
ン電極層５５５ｂと重なり、かつ絶縁層５０７との界面付近に設けられた酸素欠陥誘起因
子非導入領域５１１ａ、５１１ｂには酸素欠陥誘起因子５２１は含まれていない。
なお、酸化物半導体層５０３のチャネル形成領域５１３にも酸素欠陥誘起因子５２１を導
入してもよい。この場合は、ゲート電極層５０１の形成前に酸化物半導体層５２０に酸素
欠陥誘起因子５２１の導入処理を行う。酸素欠陥誘起因子５２１の導入処理は酸化物半導
体膜を島状に加工する前に行ってもよい。チャネル形成領域５１３にも酸素欠陥誘起因子
５２１を導入する場合、酸化物半導体層５０３全体に酸素欠陥誘起因子５２１が導入され
るため、酸素欠陥誘起因子非導入領域５１１ａ、５１１ｂにも、チャネル形成領域と同濃
度の酸素欠陥誘起因子５２１が含まれることとなる。
チャネル形成領域５１３にも酸素欠陥誘起因子５２１を導入し、酸素欠陥をドナーとして
低抵抗化（例えばｎ−−型化）させることで、トランジスタの電気特性をより制御するこ
とができる。
酸素欠陥誘起因子５２１の導入処理の後に加熱処理（例えば２００℃以上６００℃以下）
を行っても良い。
チャネル形成領域５１３に含まれる酸素欠陥誘起因子の濃度は、ソース領域５１２ａ及び
ドレイン領域５１２ｂより低濃度とする。本実施の形態のようにソース領域５１２ａ及び
ドレイン領域５１２ｂに含まれる酸素欠陥誘起因子の濃度が１×１０１９ａｔｏｍｓ／ｃ
ｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下であれば、例えば、チャネル形成領域５１
３の濃度は１×１０１４ａｔｏｍｓ／ｃｍ３未満とすればよい。
以下、図１１（Ａ）乃至図１１（Ｄ）を用い、基板５００上にトランジスタ５１０を作製
する工程を説明する。
絶縁層５０７が設けられた基板５００上に島状の酸化物半導体層５２０が設けられ、酸化
物半導体層５２０の一方の端部と接して、第１のソース電極層５５５ａ及び第２のソース
電極層５４５ａの積層が形成され、酸化物半導体層５２０の他方の端部と接して、第１の
ドレイン電極層５５５ｂ及び第２のドレイン電極層５４５ｂの積層が形成されている。
酸化物半導体層５２０と接する第１のソース電極層５５５ａ、及び第１のドレイン電極層
５５５ｂとしては、金属窒化層を用い、第２のソース電極層５４５ａ、及び第２のドレイ
ン電極層５４５ｂとしては金属層を用いることが好ましい。本実施の形態では、第１のソ
ース電極層５５５ａ、第１のドレイン電極層５５５ｂとして窒化チタン膜を用い、第２の
ソース電極層５４５ａ、及び第２のドレイン電極層５４５ｂとしてはチタン膜を用いる。
第１のソース電極層５５５ａ、第１のドレイン電極層５５５ｂ、第２のソース電極層５４
５ａ、及び第２のドレイン電極層５４５ｂは膜厚の薄い導電膜である。
酸化物半導体層５２０、第１のソース電極層５５５ａ、第１のドレイン電極層５５５ｂ、
第２のソース電極層５４５ａ、及び第２のドレイン電極層５４５ｂ上にゲート絶縁層５０
２を形成し、ゲート絶縁層５０２上にゲート電極層５０１を形成する（図１１（Ｂ）参照
）。
次に、酸化物半導体層５２０に酸素欠陥誘起因子５２１を導入し、ソース領域５１２ａ、
ドレイン領域５１２ｂ、チャネル形成領域５１３、酸素欠陥誘起因子非導入領域５１１ａ
、５１１ｂを含む酸化物半導体層５０３を形成する（図１１（Ｃ）参照）。例えば、ソー
ス領域５１２ａ、ドレイン領域５１２ｂに含まれる酸素欠陥誘起因子５２１の濃度は、１
×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすればよい。
酸素欠陥誘起因子５２１の導入処理の後に加熱処理（例えば２００℃以上６００℃以下）
を行っても良い。
酸素欠陥誘起因子５２１としては、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（
Ｍｏ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）
、シリコン（Ｓｉ）、ボロン（Ｂ）のいずれか一または複数から選択された元素を用いる
ことができる。さらに、上記酸素欠陥誘起因子５２１に加えて、水素、又は＼及び窒素を
用いてもよい。なお、酸素欠陥誘起因子５２１としては、酸素親和性の高い金属元素を用
いるとより好ましい。
酸化物半導体層５２０に、選択的に酸素欠陥誘起因子５２１を導入することによって、該
導入領域において酸素欠陥を効果的に誘起する。酸素欠陥はドナーとして機能するため、
選択的に低抵抗化したソース領域５１２ａ及びドレイン領域５１２ｂを有する酸化物半導
体層５０３を形成することができる。
本実施の形態では、酸化物半導体層５２０への酸素欠陥誘起因子５２１の導入処理は、ゲ
ート電極層５０１をマスクとして用い、ゲート絶縁層５０２及び第１のソース電極層５５
５ａ、第１のドレイン電極層５５５ｂ、第２のソース電極層５４５ａ、及び第２のドレイ
ン電極層５４５ｂを通過して行う。
ゲート電極層５０１と重なる領域は、酸素欠陥誘起因子５２１が導入されずチャネル形成
領域５１３となる。
第１のソース電極層５５５ａ、第１のドレイン電極層５５５ｂ、第２のソース電極層５４
５ａ、及び第２のドレイン電極層５４５ｂを膜厚の薄い導電膜とし、導入条件を制御する
ことで、酸素欠陥誘起因子５２１を第１のソース電極層５５５ａ、第１のドレイン電極層
５５５ｂ、第２のソース電極層５４５ａ、及び第２のドレイン電極層５４５ｂを通過して
酸化物半導体層５２０との界面付近に導入することができる。従って図１１（Ｃ）に示す
ように酸化物半導体層５０３と、第１のソース電極層５５５ａ、又は第１のドレイン電極
層５５５ｂとの界面付近にも酸素欠陥誘起因子５２１の含有領域であるソース領域５１２
ａ、ドレイン領域５１２ｂを形成することができる。従って、酸化物半導体層５０３と、
第１のソース電極層５５５ａ、又は第１のドレイン電極層５５５ｂとは、低抵抗なソース
領域５１２ａ、又はドレイン領域５１２ｂとを介して接続することができる。
一方、第１のソース電極層５５５ａ、又は第１のドレイン電極層５５５ｂと重なる酸化物
半導体層５０３において、絶縁層５０７との界面付近には酸素欠陥誘起因子５２１が導入
されない領域である酸素欠陥誘起因子非導入領域５１１ａ、５１１ｂが形成される。酸素
欠陥誘起因子非導入領域５１１ａ、５１１ｂ及びチャネル形成領域５１３には導入処理に
よる酸素欠陥誘起因子は含まれていない。
以上の工程で、トランジスタ５１０を作製することができる。
酸素欠陥誘起因子５２１の導入により低抵抗化されたソース領域５１２ａ及びドレイン領
域５１２ｂを有することで、酸化物半導体層５０３を有するトランジスタ５１０において
は、酸化物半導体層５０３と第１のソース電極層５５５ａ、第１のドレイン電極層５５５
ｂとのコンタクト抵抗が低減できるため、オン特性（例えば、オン電流や電界効果移動度
）が向上する。よって、電気特性が高いトランジスタとすることが可能となる。
電気特性が高いトランジスタは、高速応答及び高速駆動が可能なため、該トランジスタを
有することで高機能な半導体装置とすることができる。
また、実施の形態２のように、チャネル形成領域とソース領域又はドレイン領域の間に、
ソース領域及びドレイン領域より低濃度の酸素欠陥誘起因子を含む領域を有する構造とし
てもよい。
導電性を段階的に変化させた酸化物半導体層を有することで、トランジスタの電界集中を
抑制でき局所的な高電界の印加を防げるため、トランジスタの耐圧が向上し、半導体装置
に高い信頼性を付与することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図１２及び
図１３を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分
、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。ま
た同じ箇所の詳細な説明は省略する。
図１２及び図１３にトランジスタの断面構造の一例を示す。図１２及び図１３に示すトラ
ンジスタ６４０、６５０は、図１１に示すトランジスタ５１０と同様なトップゲート構造
の薄膜トランジスタである。
本実施の形態の酸化物半導体層は、酸素欠陥誘起因子の導入処理前に、ｎ型不純物である
水素を酸化物半導体層から除去し、酸化物半導体層の主成分以外の不純物が極力含まれな
いように高純度化することにより真性（ｉ型）とし、又は真性型としている。すなわち、
水素や水等の不純物を極力除去することにより、高純度化された真性（ｉ型）半導体又は
それに近づけている。
また、上記高純度化された酸化物半導体層中にはキャリアが極めて少なく（ゼロに近い）
、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さ
らに好ましくは１×１０１１／ｃｍ３未満である。
酸化物半導体層中にキャリアが極めて少ないため、オフ電流を低くすることができる。オ
フ電流は低ければ低いほど好ましい。
具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅１μｍあたり
のオフ電流を１×１０４ｚＡ／μｍ（１×１０−１７Ａ／μｍ）以下にすること、さらに
は１×１０３ｚＡ／μｍ（１×１０−１８Ａ／μｍ）以下にすることが可能である。
なお、トランジスタのオフ電流の流れ難さをオフ抵抗率として表すことができる。オフ抵
抗率とは、トランジスタがオフのときのチャネル形成領域の抵抗率であり、オフ抵抗率は
オフ電流から算出することができる。
本実施の形態の酸化物半導体層を具備するトランジスタのオフ抵抗率は１×１０９Ω・ｍ
以上が好ましく、さらには１×１０１０Ω・ｍ以上がより好ましい。
また、上述の酸化物半導体層を具備するトランジスタ６４０、６５０はオン電流の温度依
存性がほとんど見られず、オフ電流も非常に小さいままである。
以下、図１２（Ａ）乃至図１２（Ｅ）を用い、絶縁表面を有する基板６００上にトランジ
スタ６４０を作製する工程を説明する。
基板６００は、実施の形態１に示した基板４００と同様な基板を用いることができる。本
実施の形態では基板６００としてガラス基板を用いる。
基板６００上に下地膜となる絶縁層６０７を形成する。酸化物半導体層６２０と接する絶
縁層６０７は、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、または酸化
窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層６０７の形成方法と
しては、プラズマＣＶＤ法又はスパッタリング法等を用いることができるが、絶縁層６０
７中に水素が含まれるのを抑制するために、スパッタリング法で絶縁層６０７を成膜する
ことが好ましい。
本実施の形態では、絶縁層６０７として、スパッタリング法により酸化シリコン層を形成
する。基板６００を処理室へ搬送し、水素及び水分が除去された高純度酸素を含むスパッ
タガスを導入しシリコン半導体のターゲットを用いて、基板６００に絶縁層６０７として
、酸化シリコン層を成膜する。また基板６００は室温でもよいし、加熱されていてもよい
。
例えば、石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットの間
との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及
びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲ
Ｆスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎｍとする。なお、
石英（好ましくは合成石英）に代えてシリコンターゲットを酸化シリコン膜を成膜するた
めのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及
びアルゴンの混合ガスを用いて行う。
この場合において、処理室内の残留水分を除去しつつ絶縁層６０７を成膜することが好ま
しい。絶縁層６０７に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した処理室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該処理室で成膜し絶縁層６０７に
含まれる不純物の濃度を低減できる。
また、絶縁層６０７は積層構造でもよく、例えば、基板６００側から窒化シリコン層、窒
化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウムなどの窒化物絶縁層
と、上記酸化物絶縁層との積層構造としてもよい。
例えば、酸化シリコン層と基板との間に水素及び水分が除去された高純度窒素を含むスパ
ッタガスを導入しシリコンターゲットを用いて窒化シリコン層を成膜する。この場合にお
いても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成
膜することが好ましい。窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよ
い。
絶縁層６０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層
と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜するこ
とができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンタ
ーゲットを用いて窒化シリコン層を形成し、次にスパッタガスを酸素を含むガスに切り替
えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。窒化シリコン層と酸化
シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シリコン層表
面に水素や水分などの不純物が吸着することを防止することができる。
次いで、絶縁層６０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０
ｎｍ以下の酸化物半導体膜を形成する。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、絶縁層６０７の表面に付着している粉状物質（
パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット
側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基
板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて
窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜として用いる酸化物半導体は、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系
、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ
−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や
、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。また、上記酸化物半
導体膜にＳｉＯ２を含んでもよい。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物
半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表
的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができ
る。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成
比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］（すなわち、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いることができる。また、他にも
、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［
ａｔｏｍ比］の組成比を有するターゲットを用いてもよい。酸化物ターゲットの充填率は
９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い酸
化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて基板６００上に酸化物半導体
膜を成膜する。処理室内の残留水分を除去するためには、クライオポンプなどの吸着型の
真空ポンプを用いることが好ましい。クライオポンプを用いて排気した処理室は、例えば
、水素、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物
も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度
を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティ
クル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。なお、適用す
る酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい
。
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層６２０に
加工する。また、島状の酸化物半導体層６２０を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（
ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（Ｓ
Ｆ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（Ｈ
Ｂｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガ
スを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次いで、酸化物半導体層６２０に第１の加熱処理を行う。この第１の加熱処理によって酸
化物半導体層６２０の脱水化または脱水素化を行うことができる。第１の加熱処理の温度
は、４００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満とする。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、第１の加熱処理として、６５０℃以上７００℃以下の高温に加熱した不活性ガス
中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性
ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が
可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
また、脱水化または脱水素化の加熱処理として酸化物半導体層を加熱し、同じ炉に高純度
の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−
６０℃以下）を導入して冷却を行ってもよい。酸素ガスまたはＮ２Ｏガスに、水、水素な
どが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏ
ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）
以上、（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．
１ｐｐｍ以下）とすることが好ましい。脱水化または脱水素化処理による不純物の排除工
程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給
することによって、酸化物半導体層６２０を高純度化及び電気的にｉ型（真性）化する。
本実施の形態では、加熱処理装置の一つである電気炉に基板６００を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層６２０を得る。
このように、窒素、または希ガス等の不活性ガス雰囲気下で脱水化または脱水素化のため
の加熱処理を行った場合、酸素欠損により加熱処理後の酸化物半導体層６２０はｎ型化し
て低抵抗化する。
また、酸化物半導体層６２０は、第１の加熱処理の条件、または酸化物半導体層の材料に
よっては、結晶化し、微結晶膜または多結晶膜となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半
導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部が混在する酸化物
半導体膜となる場合もある。
また、第１の加熱処理は、島状の酸化物半導体層６２０に加工する前の酸化物半導体膜に
行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、
フォトリソグラフィ工程を行う。
本実施の形態で示す酸化物半導体層６２０を用いて、チャネル形成領域とソース領域又は
ドレイン領域の間に、ソース領域及びドレイン領域より低濃度の酸素欠陥誘起因子を含む
領域を有するトランジスタ６４０、６５０を図１２（Ａ）乃至図１２（Ｅ）及び図１３（
Ａ）乃至図１３（Ｃ）を用いて説明する。
絶縁表面を有する絶縁層６０７が設けられた基板６００上に、酸化物半導体層６２０が形
成されている（図１２（Ａ）参照）。
酸化物半導体層６２０の一方の端部と接して、第１のソース電極層６２５ａ及び第２のソ
ース電極層６３５ａの積層を形成し、酸化物半導体層６２０の他方の端部と接して、第１
のドレイン電極層６２５ｂ及び第２のドレイン電極層６３５ｂの積層を形成する。
酸化物半導体層６２０と接する第１のソース電極層６２５ａ、第１のドレイン電極層６２
５ｂとしては、金属窒化層を用い、第２のソース電極層６３５ａ、及び第２のドレイン電
極層６３５ｂとしては金属層を用いることが好ましい。本実施の形態では、第１のソース
電極層６２５ａ、第１のドレイン電極層６２５ｂとして窒化チタン膜を用い、第２のソー
ス電極層６３５ａ、及び第２のドレイン電極層６３５ｂとしてはアルミニウム膜とチタン
膜との積層を用いる。
酸化物半導体層６２０、第１のソース電極層６２５ａ、第１のドレイン電極層６２５ｂ、
第２のソース電極層６３５ａ、及び第２のドレイン電極層６３５ｂ上にゲート絶縁層６０
２を形成する。
ゲート絶縁層６０２は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、ゲー
ト絶縁層６０２に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。
本実施の形態では、ゲート絶縁層６０２として膜厚１００ｎｍの酸化シリコン膜をスパッ
タリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく
、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、
希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアル
ゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコ
ンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲ
ットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により酸化シリコンを形成す
ることができる。酸化物半導体層６２０に接して形成するゲート絶縁層６０２は、水分や
、水素イオンや、水酸基などの不純物を含まず、これらが外部から侵入することをブロッ
クする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミ
ニウム膜、または酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつゲート絶縁層６０２を成膜すること
が好ましい。酸化物半導体層６２０及びゲート絶縁層６０２に水素、水酸基又は水分が含
まれないようにするためである。
処理室内の残留水分を除去するためには、クライオポンプなどの吸着型の真空ポンプを用
いることが好ましい。クライオポンプを用いて排気した処理室は、例えば、水素や、水（
Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該処理室で成膜したゲート絶
縁層６０２に含まれる不純物の濃度を低減できる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（例えば２００
℃以上４００℃以下、好ましくは２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（少なくともチャネル形成領域を含む）がゲート絶縁層６０２と接した状態で
加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化
のための加熱処理を行って水素、水分、水酸基又は水素化物（水素化合物ともいう）など
の不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減
少してしまう酸化物半導体を構成する主成分材料である酸素を供給することができる。よ
って、少なくともチャネル形成領域を含む酸化物半導体層の一部の領域は高純度化及び電
気的にｉ型（真性）化する。
本実施の形態では、酸化物半導体層６２０において、直接ゲート絶縁層６０２と接しない
第１のソース電極層６２５ａ、又は第１のドレイン電極層６２５ｂと重なる領域は、上記
第２の加熱処理によって酸素が供給されないので、ｎ型の低抵抗領域のままである。
ゲート絶縁層６０２上にゲート電極層６０１を形成する（図１２（Ｂ）参照）。
なお、酸化物半導体層６２０のチャネル形成領域に相当する領域（ゲート電極層６０１と
重なる領域）にも酸素欠陥誘起因子の導入処理を行い、酸素欠陥誘起因子を含ませてもよ
い。この場合は、ゲート電極層６０１の形成前に酸化物半導体層６２０に酸素欠陥誘起因
子の導入処理を行う。酸素欠陥誘起因子の導入処理は酸化物半導体膜を島状に加工する前
に行ってもよい。チャネル形成領域にも酸素欠陥誘起因子を導入し、酸素欠陥をドナーと
して低抵抗化（例えばｎ−−型化）させることで、トランジスタの電気特性をより制御す
ることができる。
酸素欠陥誘起因子の導入処理の後に加熱処理（例えば２００℃以上６００℃以下）を行っ
ても良い。第１の加熱処理前に酸素欠陥誘起因子の導入処理を行えば、該加熱処理は第１
の加熱処理と兼ねることができ好ましい。例えば、酸素欠陥誘起因子の導入処理及び窒素
雰囲気下２００℃以上６００℃以下で加熱処理を行うことで、真性化した酸化物半導体層
を低抵抗化（ｎ型化）することができる。
本実施の形態の酸化物半導体層６２０は、高純度化された酸化物半導体層であるため、酸
素欠陥誘起因子の導入による効果が顕著に現れる。よって、含まれる酸素欠陥誘起因子が
微量であってもトランジスタの電気特性を効果的に制御することができる。
次に、酸化物半導体層６２０にゲート電極層６０１、第１のソース電極層６２５ａ、第１
のドレイン電極層６２５ｂ、第２のソース電極層６３５ａ、及び第２のドレイン電極層６
３５ｂをマスクとして酸素欠陥誘起因子６３０を選択的に導入し、チャネル形成領域６１
３、酸素欠陥誘起因子含有領域６３１ａ、６３１ｂ、酸素欠陥誘起因子非導入領域６１１
ａ、６１１ｂを形成する（図１２（Ｃ）参照）。例えば、酸素欠陥誘起因子含有領域６３
１ａ、６３１ｂに含まれる酸素欠陥誘起因子６３０の濃度は、１×１０１８ａｔｏｍｓ／
ｃｍ３程度とすればよい。
酸化物半導体層６２０に、選択的に酸素欠陥誘起因子６３０を導入することによって、該
導入領域において酸素欠陥を効果的に誘起する。酸素欠陥はドナーとして機能するため、
選択的に低抵抗化した酸素欠陥誘起因子含有領域６３１ａ、６３１ｂを有する酸化物半導
体層を形成することができる。
ゲート電極層６０１と重なる領域は、酸素欠陥誘起因子６３０が導入されずチャネル形成
領域６１３となる。
酸素欠陥誘起因子非導入領域６１１ａ、６１１ｂには、酸素欠陥誘起因子６３０は導入さ
れないが、上記窒素、または希ガス等の不活性ガス雰囲気下で脱水化または脱水素化のた
めの第１の加熱処理によってｎ型化しているため、ｎ型の低抵抗領域である。従って、酸
化物半導体層と、第１のソース電極層６２５ａ、又は第１のドレイン電極層６２５ｂとは
、ｎ型の低抵抗領域を介して接続することができる。
次いで、チャネル形成領域６１３、酸素欠陥誘起因子含有領域６３１ａ、６３１ｂ、酸素
欠陥誘起因子非導入領域６１１ａ、６１１ｂを含む酸化物半導体層、第１のソース電極層
６２５ａ、第１のドレイン電極層６２５ｂ、第２のソース電極層６３５ａ、第２のドレイ
ン電極層６３５ｂ、ゲート絶縁層６０２、ゲート電極層６０１を覆う絶縁層６０９を形成
する。
次に、酸化物半導体層の酸素欠陥誘起因子含有領域６３１ａ、６３１ｂに酸素欠陥誘起因
子６３２を導入し、低濃度酸素欠陥誘起因子含有領域６１５ａ、６１５ｂ、ソース領域６
１４ａ、ドレイン領域６１４ｂ、チャネル形成領域６１３、酸素欠陥誘起因子非導入領域
６１１ａ、６１１ｂを含む酸化物半導体層６３３を形成する（図１２（Ｄ）参照）。例え
ば、ソース領域６１４ａ、ドレイン領域６１４ｂに含まれる酸素欠陥誘起因子６３２の濃
度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすれ
ばよい。
また、ゲート電極層６０１の側面に設けられた絶縁層６０９もマスクとなるので、ゲート
電極層６０１及び側面に設けられた絶縁層６０９と重なる酸化物半導体層６２０への酸素
欠陥誘起因子６３２の導入は阻害され、低濃度酸素欠陥誘起因子含有領域６１５ａ、６１
５ｂとなる。特に、本実施の形態では、ゲート電極層６０１の膜厚が厚いため、酸化物半
導体層６２０への酸素欠陥誘起因子６３２の導入はより阻害される。
なお、チャネル形成領域６１３に酸素欠陥誘起因子の導入処理を行う場合は、チャネル形
成領域６１３に含まれる酸素欠陥誘起因子の濃度を、低濃度酸素欠陥誘起因子含有領域６
１５ａ、６１５ｂ、ソース領域６１４ａ及びドレイン領域６１４ｂより低濃度とする。本
実施の形態のようにソース領域６１４ａ及びドレイン領域６１４ｂに含まれる酸素欠陥誘
起因子の濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以
下、低濃度酸素欠陥誘起因子含有領域６１５ａ、６１５ｂに含まれる酸素欠陥誘起因子の
濃度が、１×１０１８ａｔｏｍｓ／ｃｍ３程度であれば、例えば、チャネル形成領域６１
３の濃度は１×１０１４ａｔｏｍｓ／ｃｍ３未満とすればよい。
以上の工程でトランジスタ６４０を作製することができる（図１２（Ｅ）参照）。
図１３（Ｃ）に示すトランジスタ６５０は、ゲート絶縁層がゲート電極層６０１と重なる
領域以外は除去されており、島状のゲート絶縁層６０４である。よって、絶縁層６０９は
酸化物半導体層６３３の低濃度酸素欠陥誘起因子含有領域６１５ａ、６１５ｂ、ソース領
域６１４ａ、ドレイン領域６１４ｂ、第１のソース電極層６２５ａ、第１のドレイン電極
層６２５ｂ、第２のソース電極層６３５ａ、第２のドレイン電極層６３５ｂ、及びゲート
電極層６０１と接して設けられている。
トランジスタ６４０と同様に、図１２（Ｃ）の工程まで行った後、ゲート電極層６０１を
マスクとして、ゲート絶縁層をエッチングし、島状のゲート絶縁層６０４を形成する（図
１３（Ａ）参照）。
なお、ゲート絶縁層のエッチングは酸素欠陥誘起因子含有領域６３１ａ、６３１ｂを形成
する酸素欠陥誘起因子の導入処理前に行ってもよい。この場合、酸素欠陥誘起因子は露出
された酸化物半導体層６２０に直接導入されることとなる。
次いで、チャネル形成領域６１３、酸素欠陥誘起因子含有領域６３１ａ、６３１ｂ、酸素
欠陥誘起因子非導入領域６１１ａ、６１１ｂを含む酸化物半導体層、第１のソース電極層
６２５ａ、第１のドレイン電極層６２５ｂ、第２のソース電極層６３５ａ、第２のドレイ
ン電極層６３５ｂ、ゲート絶縁層６０４、ゲート電極層６０１を覆う絶縁層６０９を形成
する。図１３においては酸化物半導体層６３３における酸素欠陥誘起因子含有領域６３１
ａ、６３１ｂ上のゲート絶縁層は除去されているので、絶縁層６０９は露出された酸素欠
陥誘起因子含有領域６３１ａ、６３１ｂと接して形成される。
次に、酸化物半導体層の酸素欠陥誘起因子含有領域６３１ａ、６３１ｂに酸素欠陥誘起因
子６３６を導入し、低濃度酸素欠陥誘起因子含有領域６１５ａ、６１５ｂ、ソース領域６
１４ａ、ドレイン領域６１４ｂ、チャネル形成領域６１３、酸素欠陥誘起因子非導入領域
６１１ａ、６１１ｂを含む酸化物半導体層６３３を形成する（図１３（Ｂ）参照）。例え
ば、ソース領域６１４ａ、ドレイン領域６１４ｂに含まれる酸素欠陥誘起因子６３６の濃
度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下とすれ
ばよい。
また、ゲート電極層６０１の側面に設けられた絶縁層６０９もマスクとなるので、ゲート
電極層６０１及び側面に設けられた絶縁層６０９と重なる酸化物半導体層６２０への酸素
欠陥誘起因子６３６の導入は阻害され、低濃度酸素欠陥誘起因子含有領域６１５ａ、６１
５ｂとなる。特に、本実施の形態では、ゲート電極層６０１の膜厚が厚く、さらにゲート
絶縁層６０４も形成されているため、酸化物半導体層６２０への酸素欠陥誘起因子６３６
の導入はより阻害される。
以上の工程でトランジスタ６５０を作製することができる。
酸素欠陥誘起因子６３０、６３２、６３６としては、チタン（Ｔｉ）、タングステン（Ｗ
）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、イ
ンジウム（Ｉｎ）、シリコン（Ｓｉ）、ボロン（Ｂ）のいずれか一または複数から選択さ
れた元素を用いることができる。さらに、上記酸素欠陥誘起因子に加えて、水素、又は＼
及び窒素を用いてもよい。なお、酸素欠陥誘起因子６３０、６３２、６３６としては、酸
素親和性の高い金属元素を用いるとより好ましい。
以上のように、酸素欠陥誘起因子の導入により低抵抗化された低濃度酸素欠陥誘起因子含
有領域６１５ａ、６１５ｂ、高濃度酸素欠陥誘起因子含有領域であるソース領域６１４ａ
及びドレイン領域６１４ｂを有する酸化物半導体層６３３を有するトランジスタ６４０、
６５０は、酸化物半導体層６３３と第１のソース電極層６２５ａ、第１のドレイン電極層
６２５ｂとのコンタクト抵抗が低減できるため、オン特性（例えば、オン電流や電界効果
移動度）が向上する。よって、電気特性が高いトランジスタとすることが可能となる。
電気特性が高いトランジスタは、高速応答及び高速駆動が可能なため、該トランジスタを
有することで高機能な半導体装置とすることができる。
さらに、導電性を段階的に変化させた酸化物半導体層を有することで、トランジスタの電
界集中を抑制でき局所的な高電界の印加を防げるため、トランジスタの耐圧が向上し、半
導体装置に高い信頼性を付与することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
半導体装置及び半導体装置の作製方法を図４を用いて説明する。なお、実施の形態１また
は実施の形態２と同一部分または同様な機能を有する部分、及び工程は、実施の形態１ま
たは実施の形態２と同様に行うことができ、繰り返しの説明は省略する。
まず、基板４００上に、絶縁層４０７を形成する。そして、絶縁層４０７上に第１の酸化
物半導体層を成膜し、第１の加熱処理によって少なくとも第１の酸化物半導体層の表面を
含む領域を結晶化させて、第１の酸化物半導体層４５０ａを形成する（図４（Ａ）参照）
。
絶縁層４０７上に形成される第１の酸化物半導体層４５０ａは、三元系金属の酸化物であ
り、化学式ＩｎＭＸＺｎＹＯＺ（Ｙ＝０．５〜５）で表現される酸化物半導体材料を用い
ても良い。ここで、Ｍは、ガリウム（Ｇａ）やアルミニウム（Ａｌ）やボロン（Ｂ）など
の１３族元素から選択される一または複数種類の元素を表す。なお、Ｚｎ、及びＯの含有
量は任意であり、Ｍの含有量がゼロ（即ち、Ｘ＝０）の場合を含む。一方、ＩｎおよびＺ
ｎの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ−Ｚｎ−ＯやＩｎ−
Ｚｎ−Ｏなどが含まれる。
また、第１の酸化物半導体層４５０ａとして他にも四元系金属の酸化物であるＩｎ−Ｓｎ
−Ｇａ−Ｚｎ−Ｏ系や、三元系金属の酸化物であるＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属の酸化
物であるＳｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、
Ｉｎ−Ｍｇ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることもできる。
本実施の形態では、第１の酸化物半導体層４５０ａを、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物
半導体ターゲットを用いて、スパッタリング法により形成することとする。
酸化物半導体ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９５％以
上、さらに好ましくは９９．９％以上とする。相対密度の高い酸化物半導体ターゲットを
用いることにより、緻密な第１の酸化物半導体層４５０ａが形成される。また、本実施の
形態では、後に加熱処理を行い第１の酸化物半導体層４５０ａを意図的に結晶化させるた
め、結晶化が生じやすい酸化物半導体ターゲットを用いることが好ましい。
第１の酸化物半導体層４５０ａの形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、
酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好
適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が除去された
高純度ガス雰囲気を用いるのが好適である。
第１の酸化物半導体層４５０ａの形成の際には、例えば、減圧状態に保持された処理室内
に基板を保持し、基板温度を２００℃以上６００℃以下にする。そして、処理室内の残留
水分を除去しつつ水素および水が除去されたスパッタガスを導入し、金属酸化物をターゲ
ットとして第１の酸化物半導体層４５０ａを形成する。基板を熱しながら第１の酸化物半
導体層４５０ａを形成することにより、第１の酸化物半導体層４５０ａに含まれる不純物
を低減することができる。また、スパッタリングによる損傷が軽減される。第１の酸化物
半導体層４５０ａの成膜を行う前、または成膜中、または成膜後に、スパッタ装置に残存
している水分などを除去することが好ましい。処理室内の残留水分を除去するためには、
クライオポンプなどの吸着型の真空ポンプを用いることが好ましい。クライオポンプを用
いて排気した処理室は、水素や水などが除去されているため、第１の酸化物半導体層４５
０ａの不純物濃度を低減できる。
なお、第１の酸化物半導体層４５０ａの成膜を行う前、スパッタ装置に残存している水分
などを除去するためにプリヒート処理を行うと良い。プリヒート処理としては成膜チャン
バー内を減圧下で２００℃以上６００℃以下に加熱する方法や、加熱しながら窒素や不活
性ガスの導入と排気を繰り返す方法等がある。プリヒート処理を終えたら、基板またはス
パッタ装置を冷却した後、大気にふれることなく酸化物半導体層の成膜を行う。この場合
のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素の導入と排気
を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
第１の酸化物半導体層４５０ａの形成条件としては、例えば、基板とターゲットの間との
距離が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素雰
囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると
、ごみ（成膜時に形成される粉状もしくはフレーク状の物質）が軽減でき、膜厚分布も均
一となるため好ましい。第１の酸化物半導体層４５０ａの厚さは、３ｎｍ以上１５ｎｍ以
下とするのが好ましく、本実施の形態では一例として５ｎｍとする。ただし、適用する酸
化物半導体材料や用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用
途などに応じて選択すればよい。
第１の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃
以下とする。また、加熱時間は１分以上２４時間以下とする。本実施の形態では、第１の
加熱処理として、窒素雰囲気下で７００℃、１時間の熱処理を行い、脱水化または脱水素
化が行われた後、雰囲気を切り替えて酸素雰囲気にすることで第１の酸化物半導体層４５
０ａ内部に酸素を供給する。また、この第１の加熱処理により、第１の酸化物半導体層４
５０ａ中の水（水酸基を含む）や水素などを除去することができる。
なお、第１の加熱処理においては、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９
９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。また、Ｈ２Ｏが２０ｐｐ
ｍ以下の超乾燥空気中で、さらに好ましくは、Ｈ２Ｏが１ｐｐｍ以下の超乾燥空気中で、
第１の加熱処理を行っても良い。このような第１の加熱処理によって第１の酸化物半導体
層４５０ａ中の水（水酸基を含む）や水素などを除去することができる。
第１の加熱処理によって少なくとも表面を含む領域に結晶領域（非単結晶領域）を有する
第１の酸化物半導体層４５０ａを形成する。表面を含む領域に形成される結晶領域は、表
面から内部に向かって結晶成長することで形成される。当該結晶領域は、平均厚さが２ｎ
ｍ以上１０ｎｍ以下の板状結晶である。また、当該結晶領域は、該表面に対して略垂直な
方向にｃ軸が配向する結晶を有する領域である。ここで、略垂直とは、垂直方向から−１
０°以内または垂直方向から＋１０°以内の状態を言うものとする。
なお、第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体か
らの熱伝導または熱輻射によって、被処理物を加熱する装置などを用いることができる。
次に、少なくとも表面を含む領域に結晶領域を有する第１の酸化物半導体層４５０ａ上に
、第２の酸化物半導体層４５４を形成する（図４（Ｂ）参照）。
第２の酸化物半導体層４５４は、第１の酸化物半導体層４５０ａと同様に、四元系金属の
酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属の酸化物であるＩｎ−Ｇａ−
Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ
系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属の酸化物であるＩ
ｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ
−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸化物半導体
を用いて形成することができる。
なお、第２の酸化物半導体層４５４は、第１の酸化物半導体層４５０ａと同一主成分の材
料を用いること、あるいは同一の結晶構造かつ近接した格子定数（ミスマッチが１％以下
）を有することが好ましい。または異なる主成分の材料を用いて形成しても良い。
同一主成分の材料を用いる場合、後に行われる第２の酸化物半導体層４５４の結晶化にお
いて、第１の酸化物半導体層４５０ａの結晶領域を種として結晶成長を行いやすくなる。
また、実質的な膜厚を増加させることができるため、パワーデバイスなどの用途には好適
である。さらに、同一主成分材料である場合には、密着性などの界面物性や電気的特性も
良好である。
本実施の形態では、第２の酸化物半導体層４５４を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半
導体ターゲットを用いて、スパッタリング法により成膜する。第２の酸化物半導体層４５
４のスパッタリング法による成膜は、上述した第１の酸化物半導体層４５０ａのスパッタ
リング法による成膜と同様に行えばよい。ただし、第２の酸化物半導体層４５４の厚さは
、第１の酸化物半導体層４５０ａの厚さより厚くすることが好ましい。また、第１の酸化
物半導体層４５０ａと第２の酸化物半導体層４５４の厚さの和が３ｎｍ以上５０ｎｍ以下
となるように、第２の酸化物半導体層４５４を形成することが好ましい。なお、適用する
酸化物半導体材料や用途などにより適切な厚さは異なるから、その厚さは、用いる材料や
用途などに応じて選択すればよい。
次に、第２の酸化物半導体層４５４に第２の加熱処理を行い、第１の酸化物半導体層４５
０ａの結晶領域を種として結晶成長させて、第２の酸化物半導体層４５０ｂを形成する（
図４（Ｃ）参照）。
第２の加熱処理の温度は、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃
以下とする。第２の加熱処理の加熱時間は１分以上４００時間以下とし、好ましくは５時
間以上２０時間以下とし、代表的には１０時間とする。
なお、第２の加熱処理においても、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好まし
くは７Ｎ以上、とすることが好ましい。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で
、さらに好ましくは、Ｈ２Ｏが１ｐｐｍ以下の超乾燥空気中で、第２の加熱処理を行って
も良い。このような第２の加熱処理によって第２の酸化物半導体層４５０ｂ中の水（水酸
基を含む）や水素などを除去することができる。よって不純物を低減して高純度化し、ｉ
型化または実質的にｉ型化された第１の酸化物半導体層４５０ａ及び第２の酸化物半導体
層４５０ｂを形成できる。
また、第２の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸
素雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で結晶化（この工程は脱水化また
は脱水素化も兼ねる）が行われた後、雰囲気を切り替えて酸素雰囲気にすることで第２の
酸化物半導体層４５０ｂ内部に酸素を供給することができる。
このように、第２の加熱処理を行うことにより、第２の酸化物半導体層４５４と第１の酸
化物半導体層４５０ａの界面に形成された結晶領域から第２の酸化物半導体層４５４全体
を結晶化させ、第２の酸化物半導体層４５０ｂを形成することができる。また、第２の加
熱処理によって、さらに高い配向性を有する結晶層からなる第１の酸化物半導体層４５０
ａとすることができる。
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を第２の酸化物半導体層４５０ｂに
用いる場合、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０、ただしｍは自然数に限らない）で表さ
れる結晶や、Ｉｎ２Ｇａ２ＺｎＯ７（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝２：２：１：７）で表され
る結晶などを含み得る。このような結晶は、第２の加熱処理によって、そのｃ軸が、第１
の酸化物半導体層４５０ａ及び第２の酸化物半導体層４５０ｂの表面と略垂直な方向をと
るように配向する。
ここで、上述の結晶は、Ｉｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ−ａｘｉｓ）お
よびｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造として捉えることができる。具体
的には、上述の結晶は、Ｉｎを含有するレイヤーと、Ｉｎを含有しないレイヤー（Ｇａま
たはＺｎを含有するレイヤー）が、ｃ軸方向に積層された構造を有する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体結晶では、Ｉｎを含有するレイヤーの、ａ軸およ
びｂ軸に平行な方向に関する導電性は良好である。これは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸
化物半導体結晶では電気伝導が主としてＩｎによって制御されること、および、一のＩｎ
の５ｓ軌道が、隣接するＩｎの５ｓ軌道と重なりを有することにより、キャリアパスが形
成されることによる。
また、第１の酸化物半導体層４５０ａが絶縁層４０７との界面に非晶質領域を有するよう
な構造の場合、第２の加熱処理を行うことにより、第１の酸化物半導体層４５０ａの表面
に形成されている結晶領域から第１の酸化物半導体層の下面に向かって結晶成長が行われ
、該非晶質領域が結晶化される場合もある。なお、絶縁層４０７を構成する材料や、熱処
理の条件などによっては、該非晶質領域が残存する場合もある。
第１の酸化物半導体層４５０ａと第２の酸化物半導体層４５４とに同一主成分の酸化物半
導体材料を用いる場合、図４（Ｃ）に示すように、第１の酸化物半導体層４５０ａを結晶
成長の種として、第２の酸化物半導体層４５４の表面に向かって上方に結晶成長し、第２
の酸化物半導体層４５０ｂが形成され、第１の酸化物半導体層４５０ａと、第２の酸化物
半導体層４５０ｂとが、同一結晶構造を有する。そのため、図４（Ｃ）では点線で示した
が、第１の酸化物半導体層４５０ａと第２の酸化物半導体層４５０ｂの境界が判別できな
くなり、第１の酸化物半導体層４５０ａと第２の酸化物半導体層４５０ｂを同一の層と見
なせることもある。
なお、第２の加熱処理に用いる加熱処理装置も第１の加熱処理と同様の条件で用いること
ができる。
次に、マスクを用いたエッチングなどの方法によって第１の酸化物半導体層４５０ａ及び
第２の酸化物半導体層４５０ｂを島状に加工し、島状の酸化物半導体層４５０を形成する
（図４（Ｄ）参照）。
形成した島状の酸化物半導体層４５０を用いて、実施の形態１乃至３で示した作製方法と
組み合わせて、本発明の一態様にかかるトランジスタを形成することができる。
本実施の形態で示すように、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処
理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚
い結晶領域（非単結晶領域）、即ち、膜表面に垂直にｃ軸配向した結晶領域を得ることが
できる。なお、一般的なシリコン半導体を用いる場合には、イオン注入後は結晶構造が崩
れて、抵抗率が著しく高くなるため、加熱処理によって結晶性を回復させる必要があった
。本実施の形態においても、酸素欠陥誘起因子がイオン注入された部分の酸化物半導体は
結晶構造が崩れ、アモルファス状態となる。しかしながら、酸化物半導体においては、ア
モルファス状態であっても、キャリアが十分にあれば必要な導電性は得られるため、イオ
ン注入後のアニールは不要である。
このような、結晶領域を有する酸化物半導体層を用いたトランジスタは、高い電界効果移
動度等の高いオン特性を実現することができる。また、オフ電流が低いトランジスタを実
現することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態６）
上記実施の形態１乃至５で一例を示したトランジスタを画素部、さらには駆動回路に用い
て、表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、
トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システ
ムオンパネルを形成することができる。
実施の形態１乃至５で一例を示したトランジスタを用いて様々な表示素子を有する表示装
置を提供することができる。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）及び図５（Ｃ）において、第１の基板４００１上に設けられた画素部４００２
と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。
また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられて
いる。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図５
（Ｂ）及び図５（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）及び図５（Ｃ
）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４また
は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている
。
また図５（Ｂ）及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１
の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板４００１上に設けられた画素部４００２及び走査線駆動回路４００４は、
トランジスタを複数有しており、該トランジスタとして、実施の形態１乃至５で一例を示
したトランジスタを適用することができる。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いる。これらの液晶材料は
、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチッ
ク相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半
導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著し
く変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタ
を有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間電荷を保持できるように設定される。保持容量の大きさ
は、トランジスタのオフ電流等を考慮して設定すればよい。実施の形態４及び実施の形態
５に示す高純度の酸化物半導体層を有するトランジスタを用いることにより、各画素にお
ける液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容
量を設ければ充分である。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶモードなどを用いることができる。
また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液
晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、
電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に
分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる
方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
以上に一例を示す表示装置に、実施の形態１乃至５で示したトランジスタを適用すること
で、様々な機能を有する表示装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図６（Ａ）は、実施の形態１乃至６のいずれかで示した半導体装置を少なくとも一部品と
して実装して作製したノート型のパーソナルコンピュータであり、本体３００１、筐体３
００２、表示部３００３、キーボード３００４などによって構成されている。
図６（Ｂ）は、実施の形態１乃至６のいずれかで示した半導体装置を少なくとも一部品と
して実装して作製した携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３
と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操
作用の付属品としてスタイラス３０２２がある。
また、実施の形態１乃至６のいずれかで示した半導体装置は、電子ペーパーとして適用す
ることができる。図６（Ｃ）は該電子ペーパーを一部品として実装して作製した電子書籍
である。図６（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐
体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体
２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作
を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能と
なる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図６（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図６（Ｃ）では表示部２７０７）に画像を表示することができる。
また、図６（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐
体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせ
た構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図６（Ｄ）は、実施の形態１乃至６のいずれかで示した半導体装置を少なくとも一部品と
して実装して作製した携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構
成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロ
フォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続
端子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う
太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナ
は筐体２８０１内部に内蔵されている。
また、表示パネル２８０２はタッチパネルを備えており、図６（Ｄ）には映像表示されて
いる複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
６（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図６（Ｅ）は実施の形態１乃至６のいずれかで示した半導体装置を少なくとも一部品とし
て実装して作製したデジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７
、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６
などによって構成されている。
図６（Ｆ）は、実施の形態１乃至６のいずれかで示した半導体装置を少なくとも一部品と
して実装したテレビジョン装置９６００の一例を示している。テレビジョン装置９６００
は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を
表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支
持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、実施の形態１乃至６と自由に組み合わせることができる。
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁層
４０９ 絶縁層
４１０ トランジスタ
４１１ 絶縁層
４１３ チャネル形成領域
４１４ａ ソース領域
４１４ｂ ドレイン領域
４１５ａ 低濃度酸素欠陥誘起因子含有領域
４１５ｂ 低濃度酸素欠陥誘起因子含有領域
４２０ 酸化物半導体層
４２１ 酸素欠陥誘起因子
４３０ 酸素欠陥誘起因子
４３１ａ 酸素欠陥誘起因子含有領域
４３１ｂ 酸素欠陥誘起因子含有領域
４３２ 酸素欠陥誘起因子
４３３ 酸化物半導体層
４３４ 酸素欠陥誘起因子
４４０ トランジスタ
４５０ 酸化物半導体層
４５０ａ 第１の酸化物半導体層
４５０ｂ 第２の酸化物半導体層
４５４ 第２の酸化物半導体層
５００ 基板
５０１ ゲート電極層
５０２ ゲート絶縁層
５０３ 酸化物半導体層
５０７ 絶縁層
５１０ トランジスタ
５１１ａ 酸素欠陥誘起因子非導入領域
５１１ｂ 酸素欠陥誘起因子非導入領域
５１２ａ ソース領域
５１２ｂ ドレイン領域
５１３ チャネル形成領域
５２０ 酸化物半導体層
５２１ 酸素欠陥誘起因子
５４５ａ 第２のソース電極層
５４５ｂ 第２のドレイン電極層
５５５ａ 第１のソース電極層
５５５ｂ 第１のドレイン電極層
６００ 基板
６０１ ゲート電極層
６０２ ゲート絶縁層
６０４ ゲート絶縁層
６０７ 絶縁層
６０９ 絶縁層
６１１ａ 酸素欠陥誘起因子非導入領域
６１１ｂ 酸素欠陥誘起因子非導入領域
６１３ チャネル形成領域
６１４ａ ソース領域
６１４ｂ ドレイン領域
６１５ａ 低濃度酸素欠陥誘起因子含有領域
６１５ｂ 低濃度酸素欠陥誘起因子含有領域
６２０ 酸化物半導体層
６２５ａ 第１のソース電極層
６２５ｂ 第１のドレイン電極層
６３０ 酸素欠陥誘起因子
６３１ａ 酸素欠陥誘起因子含有領域
６３１ｂ 酸素欠陥誘起因子含有領域
６３２ 酸素欠陥誘起因子
６３３ 酸化物半導体層
６３５ａ 第２のソース電極層
６３５ｂ 第２のドレイン電極層
６３６ 酸素欠陥誘起因子
６４０ トランジスタ
６５０ トランジスタ
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 第１の基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 第２の基板
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (2)

  1. 絶縁表面上方の酸化物層と、
    前記酸化物層上方のゲート絶縁層と、
    前記ゲート絶縁層上方のゲート電極層と、
    前記酸化物層上方のソース電極層と、
    前記酸化物層上方のドレイン電極層と、を有し、
    前記酸化物層は、チャネル形成領域、第１の領域及び第２の領域を有し、
    前記第１の領域は、前記ソース電極層と電気的に接続され、
    前記第２の領域は、前記ドレイン電極層と電気的に接続され、
    前記第１の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、コバルト、亜鉛、シリコンのいずれか一または複数から選択された元素を多く含み、
    前記第２の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、コバルト、亜鉛、シリコンのいずれか一または複数から選択された元素を多く含むことを特徴とする半導体装置。
  2. 絶縁表面上方の酸化物層と、
    前記酸化物層上方のゲート絶縁層と、
    前記ゲート絶縁層上方のゲート電極層と、
    前記酸化物層上方のソース電極層と、
    前記酸化物層上方のドレイン電極層と、を有し、
    前記酸化物層は、チャネル形成領域、第１の領域及び第２の領域を有し、
    前記第１の領域は、前記ソース電極層と電気的に接続され、
    前記第２の領域は、前記ドレイン電極層と電気的に接続され、
    前記第１の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、コバルト、亜鉛、シリコンのいずれか一または複数から選択された元素を多く含み、
    前記第２の領域は、前記チャネル形成領域よりもチタン、タングステン、モリブデン、コバルト、亜鉛、シリコンのいずれか一または複数から選択された元素を多く含み、
    前記酸化物層は、Ｉｎと、Ｇａと、Ｚｎと、を含むことを特徴とする半導体装置。
JP2015140191A 2009-12-18 2015-07-14 半導体装置 Active JP5866114B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015140191A JP5866114B2 (ja) 2009-12-18 2015-07-14 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009288428 2009-12-18
JP2009288428 2009-12-18
JP2015140191A JP5866114B2 (ja) 2009-12-18 2015-07-14 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015030226A Division JP5781246B2 (ja) 2009-12-18 2015-02-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2015195400A true JP2015195400A (ja) 2015-11-05
JP5866114B2 JP5866114B2 (ja) 2016-02-17

Family

ID=44149802

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2010277272A Active JP5702128B2 (ja) 2009-12-18 2010-12-13 半導体装置、及び半導体装置の作製方法
JP2015030226A Active JP5781246B2 (ja) 2009-12-18 2015-02-19 半導体装置
JP2015140191A Active JP5866114B2 (ja) 2009-12-18 2015-07-14 半導体装置
JP2015140192A Withdrawn JP2015207788A (ja) 2009-12-18 2015-07-14 半導体装置の作製方法
JP2017045832A Active JP6320589B2 (ja) 2009-12-18 2017-03-10 半導体装置の作製方法
JP2018071430A Active JP6580743B2 (ja) 2009-12-18 2018-04-03 半導体装置
JP2019155448A Active JP6815454B2 (ja) 2009-12-18 2019-08-28 半導体装置
JP2020212234A Withdrawn JP2021044594A (ja) 2009-12-18 2020-12-22 半導体装置
JP2022154531A Pending JP2022173415A (ja) 2009-12-18 2022-09-28 半導体装置
JP2023066243A Pending JP2023080298A (ja) 2009-12-18 2023-04-14 半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010277272A Active JP5702128B2 (ja) 2009-12-18 2010-12-13 半導体装置、及び半導体装置の作製方法
JP2015030226A Active JP5781246B2 (ja) 2009-12-18 2015-02-19 半導体装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2015140192A Withdrawn JP2015207788A (ja) 2009-12-18 2015-07-14 半導体装置の作製方法
JP2017045832A Active JP6320589B2 (ja) 2009-12-18 2017-03-10 半導体装置の作製方法
JP2018071430A Active JP6580743B2 (ja) 2009-12-18 2018-04-03 半導体装置
JP2019155448A Active JP6815454B2 (ja) 2009-12-18 2019-08-28 半導体装置
JP2020212234A Withdrawn JP2021044594A (ja) 2009-12-18 2020-12-22 半導体装置
JP2022154531A Pending JP2022173415A (ja) 2009-12-18 2022-09-28 半導体装置
JP2023066243A Pending JP2023080298A (ja) 2009-12-18 2023-04-14 半導体装置の作製方法

Country Status (4)

Country Link
US (4) US9240488B2 (ja)
JP (10) JP5702128B2 (ja)
TW (1) TWI557906B (ja)
WO (1) WO2011074407A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445846A (zh) * 2019-01-17 2020-07-24 三星显示有限公司 显示设备

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101805378B1 (ko) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US8673426B2 (en) 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8802493B2 (en) * 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8841675B2 (en) * 2011-09-23 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Minute transistor
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013061895A1 (en) * 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8604472B2 (en) * 2011-11-09 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6063117B2 (ja) * 2011-11-11 2017-01-18 株式会社半導体エネルギー研究所 半導体装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP5881388B2 (ja) * 2011-11-28 2016-03-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9076871B2 (en) 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8956929B2 (en) * 2011-11-30 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6050662B2 (ja) 2011-12-02 2016-12-21 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
TWI569446B (zh) * 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220526B2 (ja) * 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9786793B2 (en) * 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6139952B2 (ja) * 2012-04-13 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102099445B1 (ko) * 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20140014942A1 (en) * 2012-07-12 2014-01-16 Polymer Vision B.V. Thin-film transistor, electronic circuit, display and method of manufacturing the same
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE112013005029T5 (de) * 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
KR102130184B1 (ko) * 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102072800B1 (ko) 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP6395409B2 (ja) * 2013-03-27 2018-09-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102232133B1 (ko) * 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN111129039B (zh) 2013-12-27 2024-04-16 株式会社半导体能源研究所 发光装置
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9929044B2 (en) * 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
JP6527416B2 (ja) 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
JP6850096B2 (ja) 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
KR20170080320A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
JPWO2018215878A1 (ja) * 2017-05-26 2020-03-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP6542329B2 (ja) * 2017-11-14 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
KR20200101964A (ko) 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP7242633B2 (ja) * 2018-03-16 2023-03-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP2020129635A (ja) * 2019-02-12 2020-08-27 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JP7284986B2 (ja) * 2019-04-08 2023-06-01 株式会社Joled 半導体装置および表示装置
US20200350412A1 (en) * 2019-05-01 2020-11-05 Intel Corporation Thin film transistors having alloying source or drain metals
US20220238724A1 (en) * 2019-06-04 2022-07-28 Sakai Display Products Corporation Thin film transistor and manufacturing method of same, and display device
KR20210009000A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN110729358B (zh) * 2019-10-24 2022-11-04 Tcl华星光电技术有限公司 薄膜晶体管及其制造方法
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
WO2023063348A1 (ja) * 2021-10-14 2023-04-20 出光興産株式会社 結晶酸化物薄膜、積層体及び薄膜トランジスタ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
WO2007142167A1 (en) * 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP2008040343A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
JP2010093070A (ja) * 2008-10-08 2010-04-22 Canon Inc 電界効果型トランジスタ及びその製造方法

Family Cites Families (212)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01278768A (ja) 1988-04-27 1989-11-09 General Electric Co <Ge> ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08250737A (ja) 1995-03-09 1996-09-27 Sharp Corp 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10247725A (ja) * 1997-03-05 1998-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11233789A (ja) 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
CN100369267C (zh) 2002-05-22 2008-02-13 夏普株式会社 半导体装置及采用其的显示装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
WO2004074556A2 (ja) * 2003-02-24 2004-09-02 Waseda University β‐Ｇａ2Ｏ3系単結晶成長方法、薄膜単結晶の成長方法、Ｇａ2Ｏ3系発光素子およびその製造方法
WO2004076973A1 (en) * 2003-02-24 2004-09-10 Johnson Controls Technology Company System and method for compensating for motor magnetic disturbance of a compass measurement
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4389527B2 (ja) * 2003-09-04 2009-12-24 株式会社豊田中央研究所 熱電変換材料及びその製造方法
JP2005235961A (ja) * 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7335556B2 (en) * 2004-06-14 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
TWI254457B (en) * 2005-03-09 2006-05-01 Au Optronics Corp Method for fabricating metal oxide semiconductor with lightly doped drain
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
DE102006023685A1 (de) * 2005-09-29 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
KR101416876B1 (ko) 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100877153B1 (ko) 2007-01-09 2009-01-09 한국전자통신연구원 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
WO2008099863A1 (ja) * 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体，半導体装置及び相補型トランジスタ回路装置
US8129714B2 (en) 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
US7994000B2 (en) * 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
US20090001881A1 (en) * 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8334537B2 (en) 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009147192A (ja) * 2007-12-17 2009-07-02 Fujifilm Corp 結晶性無機膜とその製造方法、半導体装置
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2009267399A (ja) 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5288141B2 (ja) * 2008-05-22 2013-09-11 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP5415713B2 (ja) 2008-05-23 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8753548B2 (en) * 2008-12-12 2014-06-17 Idemitsu Kosan Co., Ltd. Composite oxide sintered body and sputtering target comprising same
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR101642384B1 (ko) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
JP4844627B2 (ja) * 2008-12-24 2011-12-28 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
JP5328414B2 (ja) 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR100963743B1 (ko) * 2009-06-23 2010-06-14 한국광기술원 파장변환물질층을 구비하는 발광 다이오드 및 이의 제조방법
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
KR101056229B1 (ko) * 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101895080B1 (ko) * 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101833198B1 (ko) * 2009-12-04 2018-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
CN102763202B (zh) 2010-02-19 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011222167A (ja) * 2010-04-06 2011-11-04 Sony Corp 透明導電膜および光電変換素子
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8513720B2 (en) * 2010-07-14 2013-08-20 Sharp Laboratories Of America, Inc. Metal oxide semiconductor thin film transistors
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US8513102B2 (en) * 2010-11-08 2013-08-20 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
WO2007142167A1 (en) * 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP2008040343A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009272427A (ja) * 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
JP2010093070A (ja) * 2008-10-08 2010-04-22 Canon Inc 電界効果型トランジスタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445846A (zh) * 2019-01-17 2020-07-24 三星显示有限公司 显示设备

Also Published As

Publication number Publication date
JP5866114B2 (ja) 2016-02-17
JP5702128B2 (ja) 2015-04-15
JP6815454B2 (ja) 2021-01-20
JP2018121073A (ja) 2018-08-02
TW201138114A (en) 2011-11-01
US20160093721A1 (en) 2016-03-31
JP2017143281A (ja) 2017-08-17
JP2022173415A (ja) 2022-11-18
TWI557906B (zh) 2016-11-11
US10453964B2 (en) 2019-10-22
US9240488B2 (en) 2016-01-19
JP2011146694A (ja) 2011-07-28
US20110147738A1 (en) 2011-06-23
US20160293767A1 (en) 2016-10-06
JP2015207788A (ja) 2015-11-19
JP2021044594A (ja) 2021-03-18
US9378980B2 (en) 2016-06-28
JP5781246B2 (ja) 2015-09-16
JP2019204978A (ja) 2019-11-28
JP6580743B2 (ja) 2019-09-25
US9728651B2 (en) 2017-08-08
JP6320589B2 (ja) 2018-05-09
JP2015130518A (ja) 2015-07-16
US20170323976A1 (en) 2017-11-09
JP2023080298A (ja) 2023-06-08
WO2011074407A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP6580743B2 (ja) 半導体装置
JP7394909B2 (ja) 半導体装置
JP2023033303A (ja) 表示装置
KR102055239B1 (ko) 반도체 장치, 반도체 장치를 갖는 표시 장치, 반도체 장치를 갖는 전자 기기, 및 반도체 장치의 제작 방법
JP5680470B2 (ja) 半導体装置の作製方法
US8642380B2 (en) Manufacturing method of semiconductor device
JP2016213489A (ja) 半導体装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151229

R150 Certificate of patent or registration of utility model

Ref document number: 5866114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250