CN111445846A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN111445846A
CN111445846A CN202010053523.8A CN202010053523A CN111445846A CN 111445846 A CN111445846 A CN 111445846A CN 202010053523 A CN202010053523 A CN 202010053523A CN 111445846 A CN111445846 A CN 111445846A
Authority
CN
China
Prior art keywords
layer
active layer
transistor
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010053523.8A
Other languages
English (en)
Inventor
金明花
加纳正隆
文然建
朴晙晳
林俊亨
崔惠临
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111445846A publication Critical patent/CN111445846A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示设备包括：连接到扫描线以及与扫描线交叉的数据线的像素。像素包括发光元件和驱动晶体管，驱动晶体管根据从数据线施加的数据电压控制供应给发光元件的驱动电流。驱动晶体管包括第一有源层，第一有源层包括掺杂有金属的氧化物半导体。

Description

显示设备
相关申请的交叉引用
本申请要求2019年1月17日提交的韩国专利申请第10-2019-0006406号的优先权和权益，在此为了所有目的通过引用将该韩国专利申请并入本文，如同在本文中充分地阐述一样。
技术领域
本发明的示例性实施例涉及显示设备。
背景技术
随着信息社会发展，对用于显示图像的显示设备的需求以各种形式增长。因此，诸如液晶显示器(LCD)、等离子体显示面板(PDP)和发光显示器的各种显示设备正在被利用。发光显示器包括使用有机发光二极管作为发光元件的有机发光显示器和使用微发光二极管作为发光元件的发光二极管显示器。
这种平板显示设备包括显示面板、栅驱动器电路、数据驱动器电路和时序控制器。显示面板包括数据线、栅线以及形成在数据线和栅线的交叉点处的像素。像素中的每个像素使用作为开关元件的薄膜晶体管而在栅信号被供应给栅线时从数据线接收数据电压。像素中的每个像素根据数据电压发射预定亮度的光。
近来，发布了能够显示具有超高清(UHD)的图像的平板显示设备，并且正在开发能够显示具有8K UHD的高分辨率的图像的平板显示设备。UHD代表3840×2160的分辨率，并且8K UHD代表7680×4320的分辨率。
在高分辨率平板显示设备的情况下，随着像素的数量增加，像素中的每个像素的驱动电流可能降低，从而降低像素中的每个像素的驱动晶体管的驱动电压范围。
在该背景技术部分中公开的上述信息仅用于理解本发明构思的背景，并且因此其可能包含不构成现有技术的信息。
发明内容
本发明的示例性实施例提供了一种能够增加每个像素的驱动晶体管的驱动电压范围的显示设备。
本发明的示例性实施例还提供了一种制造能够增加每个像素的驱动晶体管的驱动电压范围的显示设备的方法。
本发明构思的附加特征将在下面的描述中阐述，并且将部分地从描述中明白，或者可以通过本发明构思的实践来学习。
本发明的示例性实施例提供了一种显示设备，包括：连接到扫描线以及与扫描线交叉的数据线的像素。像素包括发光元件和驱动晶体管，驱动晶体管根据从数据线施加的数据电压控制供应给发光元件的驱动电流。驱动晶体管包括第一有源层，第一有源层具有掺杂有金属的氧化物半导体。
金属在第一有源层中的比例可以为大约10原子％或更小。
金属可以为铜(Cu)、砷(As)、锑(Sb)、镧(La)、银(Ag)和氮(N)的混合物、硼(B)和氮(N)的混合物、或镓(Ga)和氮(N)的混合物。
金属可以为铜(Cu)，并且氧化物半导体可以包括锡(Sn)。
第一有源层可以包括铟镓锡氧化物(IGTO)或铟镓锌锡氧化物(IGZTO)。
金属可以被掺杂到第一有源层的上表面中。
金属可以被掺杂到第一有源层的至少一个侧表面中。
第一有源层可以包括第一导电区、第二导电区以及布置在第一导电区与第二导电区之间的沟道区。
驱动晶体管可以进一步包括：布置在第一有源层下方的第一遮光层；布置在第一有源层上的第一栅电极；通过穿过布置在第一栅电极上的层间绝缘膜的第一接触孔连接到第一导电区的第一源电极；以及通过穿过层间绝缘膜的第二接触孔连接到第二导电区的第一漏电极。
第一源电极可以通过穿过层间绝缘膜以及布置在第一有源层与第一遮光层之间的绝缘层的第三接触孔接触第一遮光层。
像素可以进一步包括扫描晶体管，扫描晶体管用于根据传送到扫描线的扫描信号将数据线的数据电压施加到驱动晶体管的栅电极。扫描晶体管可以包括具有氧化物半导体的第二有源层。
第二有源层可以未掺杂有金属。
扫描晶体管可以进一步包括：布置在第二有源层下方的第二遮光层以及布置在第二有源层上的第二栅电极。
第二栅电极可以通过穿过布置在第二有源层与第二栅电极之间的栅绝缘层以及布置在第二有源层与第二遮光层之间的绝缘层的第六接触孔接触第二遮光层。
显示设备可以进一步包括将扫描信号输出到扫描线的扫描驱动器电路。扫描驱动器电路可以包括上拉晶体管，当上拉晶体管被充入栅导通电压时，上拉晶体管输出栅导通电压。上拉晶体管可以包括具有多晶硅的第三有源层。
第三有源层可以未掺杂有金属。
上拉晶体管可以进一步包括布置在第三有源层下方的第三遮光层以及布置在第三有源层上的第三栅电极。
第三栅电极可以通过穿过布置在第三有源层与第三栅电极之间的栅绝缘层以及布置在第三有源层与第三遮光层之间的绝缘层的第九接触孔接触第三遮光层。
显示设备可以进一步包括数据电压分配电路，数据电压分配电路包括连接在路径选择线与数据线之间的第一分配晶体管以及连接在路径选择线与邻近该数据线的另一数据线之间的第二分配晶体管。第一分配晶体管和第二分配晶体管中的每个可以包括具有多晶硅的第四有源层。
本发明的另一示例性实施例提供了一种制造显示设备的方法，该方法包括：在第一基板上形成第一遮光层，并在第一遮光层上形成缓冲层；在缓冲层的整个表面上形成有源层；图案化有源层上的光刻胶；在光刻胶以及未被光刻胶覆盖的有源层上形成金属膜，并且然后刻蚀金属膜，以使用金属掺杂暴露的有源层；通过移除光刻胶并图案化有源层形成第一有源层；在第一有源层上形成第一栅绝缘层，并在第一栅绝缘层上形成第一栅电极；以及在第一栅电极上形成第一层间绝缘膜，并在第一层间绝缘膜上形成第一源电极和第一漏电极。
应当理解，前述概括描述和下面的具体实施方式两者是示例性和说明性的，并且旨在提供所要求保护的本发明的进一步说明。
附图说明
包含附图来提供本发明的进一步理解并且附图被并入本说明书中且构成本说明书的一部分，附图图示本发明的示例性实施例并且与描述一起用来解释本发明构思。
图1是根据示例性实施例的显示设备的透视图。
图2是根据示例性实施例的显示设备的示例的平面图。
图3是图2中所示的像素的示例的电路图。
图4是图2中所示的扫描驱动器电路的示例的电路图。
图5是图2中所示的数据电压分配电路的示例的电路图。
图6是图3中所示的像素的驱动晶体管的示例的平面图。
图7是沿图6的I-I’截取的示例截面图。
图8是图3中所示的像素的开关晶体管的示例的平面图。
图9是沿图8的II-II’截取的示例截面图。
图10是图示当驱动晶体管包括掺杂有金属的有源层时以及当驱动晶体管不包括掺杂有金属的有源层时驱动电流根据驱动晶体管的栅电压的曲线图。
图11是图3中所示的像素的开关晶体管的示例的平面图。
图12是沿图11的III-III’截取的示例截面图。
图13是图4中所示的扫描驱动器电路的上拉晶体管的示例的平面图。
图14是沿图13的IV-IV’截取的示例截面图。
图15是图4中所示的扫描驱动器电路的上拉晶体管的示例的平面图。
图16是沿图15的V-V’截取的示例截面图。
图17是图示根据示例性实施例的制造显示设备的方法的流程图。
图18A、图18B、图18C、图18D、图18E、图18F和图18G是用于说明根据示例性实施例的制造显示设备的方法的截面图。
图19是图示根据示例性实施例的制造显示设备的方法的流程图。
图20A、图20B和图20C是用于说明根据示例性实施例的制造显示设备的方法的截面图。
图21是图示根据示例性实施例的制造显示设备的方法的流程图。
图22A、图22B和图22C是用于说明根据示例性实施例的制造显示设备的方法的截面图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节以便提供对本发明的各种示例性实施例的透彻理解。如本文中使用的，“实施例”和“实现方式”是采用本文中公开的本发明构思中的一个或多个的设备或方法的非限制性示例的可互换词。然而，显而易见的是，可以在没有这些具体细节或具有一个或多个等效布置的情况下来实践各种示例性实施例。在其他实例中，以框图形式示出了公知的结构和设备，以避免不必要地混淆各种示例性实施例。此外，各种示例性实施例可以不同，但不必是排他性的。例如，在不脱离本发明构思的情况下，一个示例性实施例的具体形状、配置和特性可以在另一示例性实施例中加以使用或实现。
除非另有指定，否则图示的示例性实施例应当被理解为提供本发明构思可以在实践中被实现的一些方式的不同细节的示例性特征。因此，除非另有指定，否则在不脱离本发明构思的情况下，各种实施例的特征、部件、模块、层、膜、面板、区域和/或方面等(下文分别或统称为“元件”)可以以其他方式组合、分离、互换和/或重新布置。
在附图中交叉影线和/或阴影的使用通常被提供用以使邻近元件之间的边界清晰。因此，除非有规定，否则无论是交叉影线或阴影的存在还是不存在均不传达或者指示对特定材料、材料性质、尺寸、比例、示出元件之间的共性和/或元件的任何其他特征、属性、性质等的任何偏好或需求。此外，在附图中，为了清楚和/或描述性目的，元件的尺寸和相对尺寸可能被夸大。当示例性实施例可以以不同方式实现时，具体的过程可以与所描述的顺序不同地执行。例如，两个连续描述的过程可以被大致上同时地执行或者以与所描述的顺序相反的顺序来执行。此外，相同的附图标记指代相同的元件。
当诸如层的元件被称为在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件可以直接位于另一元件或层上、直接连接到或耦接到另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指使用或不使用中间元件的物理连接、电气连接和/或流体连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的三个轴(诸如，x轴、y轴和z轴)，而是可以以更广泛的意义解释。例如，D1轴、D2轴和D3轴可以是相互垂直的，或者可表示相互不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择出的至少一个”可以被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任意组合，诸如，例如，XYZ、XYY、YZ和ZZ。如本文所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有的组合。
尽管在本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，以下所讨论的第一元件可以被称为第二元件。
为了描述性目的，在本文中可以使用诸如“下面”、“之下”、“下方”、“下”、“上方”、“上”、“之上”、“高于”、“侧”(例如，如在“侧壁”中)等空间相对术语，并且由此来描述如图中所示的一个元件与另一元件的关系。除了图中所描绘的方位之外，空间相对术语旨在涵盖装置在使用、操作和/或制造中的不同方位。例如，如果图中的装置被翻转，则被描述为在其他元件或特征“之下”或“下面”的元件随后将会被定向为在其他元件或特征“上方”。因此，示例性术语“之下”可以涵盖上方和之下两种方位。此外，装置可以被另外定向(例如，旋转90度或以其他方位)，并且因此，本文所使用的空间相对描述符应被相应地解释。
本文所使用的术语仅是用于描述特定实施例的目的，而并不旨在进行限制。除非上下文另有明确指示，否则如本文所使用的单数形式的“一”、“该(所述)”也旨在包括复数形式。此外，当在此说明书中使用时，术语“包括”和/或“包含”表明存在所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组，但并不排除存在或添加一个或多个其他的特征、整体、步骤、操作、元件、部件和/或它们的组。还应注意的是，如本文所使用的，术语“大致上”、“约”和其他类似的术语被用作近似的术语而不作为程度的术语，并且因此被用于包含本领域的普通技术人员公认的在测量的、计算的和/或提供的值中的固有偏差。
本文参考作为理想化的示例性实施例和/或中间结构的示意图的截面图和/或分解图来描述各种示例性实施例。因此，可以预期到来自例如由于制造技术和/或公差而导致的图示形状的变化。因此，本文所公开的示例性实施例不应被解释为限于具体示出的区域的形状，而包括例如由于制造而导致的形状上的偏差。以这种方式，图中所示出的区域实质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且因此不必旨在进行限制。
除非另有定义，否则本文所使用的所有术语(包括技术和科学术语)具有与本公开作为其一部分的本领域的普通技术人员通常所理解的含义相同的含义。诸如那些在常用词典中所定义的术语应被解释为具有与它们在相关领域的背景中的含义一致的含义，并且不应以理想化或过度正式的意义来解释，除非本文中明确地如此定义。
图1是根据示例性实施例的显示设备10的透视图。图2是根据该示例性实施例的显示设备10的示例的平面图。
在本说明书中，术语“上面”、“顶部”和“上表面”指示从显示面板100向上的方向，即，Z轴方向，并且术语“下方”、“底部”和“下表面”指示从显示面板100向下的方向，即，与Z轴方向相反的方向。另外，“左”、“右”、“上”和“下”指示在平面中观看显示面板100时的方向。例如，“左”指示与X轴方向相反的方向，“右”指示X轴方向，“上”指示Y轴方向，并且“下”指示与Y轴方向相反的方向。
参考图1和图2，显示设备10是用于显示运动图像或静止图像的设备。显示设备10可以用作诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航系统和超级移动PC(UMPC)的便携式电子设备中的显示屏，以及诸如电视机、笔记本计算机、监视器、广告牌和物联网的各种产品中的显示屏。显示设备10可以是有机发光显示器、液晶显示器、等离子体显示器、场发射显示器、电泳显示器、电润湿显示器、量子点发光显示器和微发光二极管(LED)显示器中的任一种。有机发光显示器将在下文中被描述为显示设备10的示例，但本发明构思并不限于有机发光显示器。
根据示例性实施例的显示设备10包括显示面板100、显示驱动器电路200和电路板300。
显示面板100可以被形成为具有在第一方向(X轴方向)上的短边和在第二方向(Y轴方向)上的长边的矩形平面。在第一方向(X轴方向)上延伸的短边与在第二方向(Y轴方向)上延伸的长边相交的每个角可以是具有预定曲率的圆角，或者可以是直角。显示面板100的平面形状不限于矩形形状，而是也可以是其他多边形形状、圆形形状或椭圆形形状。显示面板100可以被形成为平坦的。然而，显示面板100并不限于该示例，并且也可以包括形成在显示面板100的左端和右端并具有恒定曲率或变化的曲率的弯曲部分。另外，显示面板100可以被形成为柔性的，使得它能够被弯曲、折弯、折叠或卷曲。
显示面板100可以包括形成有多个像素P以显示图像的显示区域DA以及布置在显示区域DA周围的非显示区域NDA。当显示面板100包括弯曲部分时，显示区域DA可以被布置在弯曲部分中。在此情况下，图像也可以在显示面板100的弯曲部分上显示。
在显示区域DA中，不仅可以布置像素P，而且可以布置连接到像素P的扫描线SL、数据线DL和电源线。扫描线SL可以被形成为在第一方向(X轴方向)上彼此平行，并且数据线DL可以被形成为在与第一方向(X轴方向)交叉的第二方向(Y轴方向)上彼此平行。像素P中的每个可以连接到扫描线SL中的至少任意一条以及数据线DL中的任意一条。
像素P中的每个可以包括驱动晶体管DT、至少一个开关晶体管ST、发光元件EL和电容器Cst(参见图3)。由于开关晶体管ST通过从扫描线SL接收的扫描信号被导通，因此数据线DL的数据电压可以被施加到驱动晶体管DT的栅电极。驱动晶体管DT可以根据施加到栅电极的数据电压将驱动电流供应给发光元件EL。发光元件EL可以根据驱动电流发光。驱动晶体管DT和至少一个开关晶体管ST可以是薄膜晶体管。发光元件EL可以根据驱动晶体管DT的驱动电流发光。发光元件EL可以是包括第一电极、有机发光层和第二电极的有机发光二极管。电容器Cst可以维持施加到驱动晶体管DT的栅电极的数据电压恒定。
非显示区域NDA可以被定义为从显示区域DA的外部延伸到显示面板100的边缘的区域。在非显示区域NDA中，可以布置用于将扫描信号传送到扫描线SL的扫描驱动器电路SDC以及连接在数据线DL与路径选择线RL之间的数据电压分配电路DMUX。另外，电连接到显示驱动器电路200和电路板300的焊盘DP可以被布置在非显示区域NDA中。在此情况下，显示驱动器电路200和焊盘DP可以被布置在显示面板100的边缘上。
扫描驱动器电路SDC可以通过至少一条扫描控制线SCL连接到显示驱动器电路200。扫描驱动器电路SDC可以通过至少一条扫描控制线SCL从显示驱动器电路200接收扫描控制信号。扫描驱动器电路SDC可以根据扫描控制信号生成扫描信号，并且将扫描信号顺序地输出到扫描线SL。尽管在图2中，扫描驱动器电路SDC形成在显示区域DA一侧(例如，左侧)的非显示区域NDA中，但本发明构思并不限于此情况。例如，扫描驱动器电路SDC也可以形成在显示区域DA两侧(例如，左侧和右侧)的非显示区域NDA中。
数据电压分配电路DMUX可以连接在路径选择线RL与数据线DL之间。连接到数据电压分配电路DMUX的路径选择线RL的数量与连接到数据电压分配电路DMUX的数据线DL的数量的比可以为1:q，其中q为等于或大于2的整数。数据电压分配电路DMUX可以将施加到一条路径选择线RL的数据电压分配到多条数据线DL。
显示驱动器电路200连接到焊盘DP，并接收数字视频数据和时序信号。显示驱动器电路200将数字视频数据转换成模拟正/负极性数据电压，并且通过路径选择线RL和数据电压分配电路DMUX将模拟正/负极性数据电压供应给数据线DL。另外，显示驱动器电路200生成用于控制扫描驱动器电路SDC的扫描控制信号，并且通过扫描控制线SCL将扫描控制信号供应给扫描驱动器电路SDC。通过扫描驱动器电路SDC的扫描信号选择要被供应数据电压的像素P，并且数据电压被供应给所选择的像素P。另外，显示驱动器电路200可以将电源电压供应给电源线。
显示驱动器电路200可以被形成为集成电路(IC)，并且可以使用玻璃上芯片(COG)方法、塑料上芯片(COP)方法或超声焊接法安装在显示面板100的焊盘区域上。然而，本发明构思并不限于此情况，并且显示驱动器电路200也可以安装在电路板300上。
焊盘DP可以电连接到显示驱动器电路200。可以使用各向异性导电膜将电路板300附接到焊盘DP上。因此，电路板300的引线可以电连接到焊盘DP。电路板300可以是柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。
图3是图2中所示的像素P的示例的电路图。
参考图3，像素P可以包括驱动晶体管DT、至少一个开关晶体管ST、发光元件EL和电容器Cst。
开关晶体管ST通过从第k扫描线SLk(其中k为正整数)接收的扫描信号而导通。因此，第j数据线DLj(其中j为正整数)的数据电压可以被施加到驱动晶体管DT的栅电极。开关晶体管ST可以具有连接到第k扫描线SLk的栅电极、连接到驱动晶体管DT的栅电极的源电极以及连接到第j数据线DLj的漏电极。
驱动晶体管DT可以根据施加到栅电极的数据电压将驱动电流供应给发光元件EL。发光元件EL可以根据驱动电流发光。驱动晶体管DT可以具有连接到开关晶体管ST的源电极的栅电极、连接到发光元件EL的第一电极的源电极以及连接到被施加第一电源电压的第一电源线VDDL的漏电极。
驱动晶体管DT和至少一个开关晶体管ST可以是薄膜晶体管。另外，尽管在图3中，驱动晶体管DT和至少一个开关晶体管ST被形成为具有N型半导体特性的N型半导体晶体管，但本发明构思并不限于此情况。即，驱动晶体管DT和至少一个开关晶体管ST也可以被形成为具有P型半导体特性的P型半导体晶体管。
发光元件EL可以根据驱动晶体管DT的驱动电流发光。发光元件EL可以是包括第一电极、有机发光层和第二电极的有机发光二极管。发光元件EL的第一电极可以连接到驱动晶体管DT的源电极，并且第二电极可以连接到被施加比第一电源电压低的第二电源电压的第二电源线VSSL。
电容器Cst可以连接在驱动晶体管DT的栅电极与漏电极之间。因此，电容器Cst可以维持施加到驱动晶体管DT的栅电极的数据电压恒定。
图4是图2中所示的扫描驱动器电路SDC的示例的电路图。
扫描驱动器电路SDC可以包括以依赖方式(dependent manner)连接的级。各级可以将扫描信号顺序地输出到扫描线SL。为便于说明，在图4中示出了级STA。
如图4中所示，级STA中的每个包括上拉节点NQ、下拉节点NQB、上拉晶体管TU、下拉晶体管TD以及节点控制器NC，上拉晶体管TU在上拉节点NQ具有栅导通电压时被导通，下拉晶体管TD在下拉节点NQB具有栅导通电压时被导通，节点控制器NC用于控制上拉节点NQ和下拉节点NQB的充电和放电。
节点控制器NC可以连接到被输入起始信号或前一级的输出信号的起始端子ST、被输入下一级的输出信号的复位端子RT、被施加栅导通电压的栅导通电压端子VGHT以及被施加栅截止电压的栅截止电压端子VGLT。节点控制器NC根据输入到起始端子ST的起始信号或前一级的输出信号，来控制上拉节点NQ和下拉节点NQB的充电和放电。为了稳定地控制级STA的输出，节点控制器NC将下拉节点NQB控制为在上拉节点NQ具有栅导通电压时具有栅截止电压，并且将上拉节点NQ控制为在下拉节点NQB具有栅导通电压时具有栅截止电压。为此，节点控制器NC可以包括多个晶体管。
当级STA被上拉时(即，当上拉节点NQ具有栅导通电压时)，上拉晶体管TU被导通，并将输入到时钟端子CT的时钟信号输出到输出端子OT。当级STA被下拉时(例如，当下拉节点NQB具有栅导通电压时)，下拉晶体管TD被导通，并将栅截止电压端子VGLT的栅截止电压输出到输出端子OT。
级STA的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管可以被形成为薄膜晶体管。另外，尽管在图4中，级STA的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管被形成为具有N型半导体特性的N型半导体晶体管，但本发明构思并不限于此情况。即，级STA的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管也可以被形成为具有P型半导体特性的P型半导体晶体管。
图5是图2中所示的数据电压分配电路DMUX的示例的电路图。
参考图5，数据电压分配电路DMUX可以通过使用分配晶体管MT1和MT2将供应给路径选择线RL1至RLp(其中p为等于或大于2的整数)的数据电压进行时分，并将数据电压分配到多条数据线DL1至DLm(其中m为满足m＝2p的整数)，其中分配晶体管MT1和MT2通过被传送到分配控制线DM1和DM2的分配控制信号被顺序地导通。在图5中，数据电压分配电路DMUX将供应给一条路径选择线的数据电压进行时分并将数据电压分配到两条数据线。然而，实施例并不限于此情况。
数据电压分配电路DMUX可以包括第一分配晶体管MT1和第二分配晶体管MT2。第一分配晶体管MT1的相应栅电极可以连接到第一分配控制线DM1，并且第二分配晶体管MT2的相应栅电极可以连接到第二分配控制线DM2。
连接到一条路径选择线的第一分配晶体管MT1和第二分配晶体管MT2可以连接到不同的数据线。例如，连接到第一路径选择线RL1的第一分配晶体管MT1可以连接到第一数据线DL1，并且连接到第一路径选择线RL1的第二分配晶体管MT2可以连接到第二数据线DL2。连接到第p路径选择线RLp的第一分配晶体管MT1可以连接到第m-1数据线DLm-1，并且连接到第p路径选择线RLp的第二分配晶体管MT2可以连接到第m数据线DLm。
当栅导通电压的第一分配控制信号被传送到第一分配控制线DM1时，第一分配晶体管MT1可以被导通。因此，路径选择线RL1至RLp可以连接到奇数数据线DL1、DL3、DL5、……、DLm-1。当栅导通电压的第二分配控制信号被传送到第二分配控制线DM2时，第二分配晶体管MT2可以被导通。因此，路径选择线RL1至RLp可以连接到偶数数据线DL2、DL4、DL6、……、DLm。因此，数据电压分配电路DMUX可以将供应给路径选择线RL1至RLp(其中p为等于或大于2的整数)的数据电压进行时分，并且将数据电压分配到数据线DL1至DLm(其中m为满足m＝2p的整数)。
数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2可以被形成为薄膜晶体管。另外，尽管在图5中，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2被形成为具有N型半导体特性的N型半导体晶体管，但本发明构思并不限于此情况。即，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2也可以被形成为具有P型半导体特性的P型半导体晶体管。
图6是图3中所示的像素P的驱动晶体管DT的示例的平面图。图7是沿图6的I-I’截取的示例截面图。图8是图3中所示的像素P的开关晶体管ST的示例的平面图。图9是沿图8的II-II’截取的示例截面图。图10是图示当驱动晶体管DT包括掺杂有金属的有源层时以及当驱动晶体管DT不包括掺杂有金属的有源层时驱动电流根据驱动晶体管DT的栅电压的曲线图。
在图6至图9中，像素P的驱动晶体管DT和开关晶体管ST以共面结构形成。共面结构具有其中栅电极形成在有源层上的顶栅结构。
参考图6至图9，像素P的驱动晶体管DT包括第一栅电极111、第一有源层131、第一源电极141、第一漏电极151和第一遮光层161。像素P的开关晶体管ST包括第二栅电极112、第二有源层132、第二源电极142和第二漏电极152。
驱动晶体管DT和开关晶体管ST形成在第一基板101上。第一基板101可以由塑料或玻璃制成。
第一遮光层161可以形成在第一基板101上。第一遮光层161是用于阻挡来自第一基板101的光进入第一有源层131的层。第一遮光层161被设计为防止当来自第一基板101的光入射在第一有源层131上时第一有源层131的泄漏电流。第一遮光层161在第四方向DR4和第五方向DR5上的长度可以大于第一有源层131在第四方向DR4和第五方向DR5上的长度。第一遮光层161可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。同时，第六方向DR6可以是基板101的厚度方向。
缓冲层102可以形成在第一遮光层161上。缓冲层102是用于保护像素P的驱动晶体管DT和开关晶体管ST免受通过第一基板101引入的湿气的影响的层。缓冲层102可以由交替堆叠的多个无机层组成。例如，缓冲层102可以是其中从氧化硅(SiOx)层、氮化硅(SiNx)层和SiON层中选择的一种或多种无机层被交替堆叠的多层。
第一有源层131和第二有源层132可以形成在缓冲层102上。第一有源层131和第二有源层132可以分别包括第一导电区131a和132a、第二导电区131b和132b以及沟道区131c和132c。沟道区131c和132c可以被布置在第一导电区131a和132a与第二导电区131b和132b之间。
第一有源层131和第二有源层132可以是氧化物半导体。第一有源层131可以是掺杂有金属的氧化物半导体，并且第二有源层132可以是未掺杂有金属的氧化物半导体。掺杂到第一有源层131中的金属可以为铜(Cu)、砷(As)、锑(Sb)、镧(La)、银(Ag)和氮(N)的混合物、硼(B)和氮(N)的混合物、或镓(Ga)和氮(N)的混合物。
根据制造工艺，掺杂到第一有源层131中的金属可以仅形成在第一有源层131的上表面上，或者可以形成在第一有源层131的上表面和侧表面上。另外，为了防止第一导电区131a和第二导电区131b由于金属而短路，掺杂到第一有源层131中的金属在第一有源层131中的比例可以为大约10原子％或更少。
为了防止第一有源层131在金属掺杂工艺中被损伤，第一有源层131和第二有源层132可以是包含锡(Sn)的氧化物半导体。在此情况下，第一有源层131和第二有源层132可以由铟镓锡氧化物(IGTO)或铟镓锌锡氧化物(IGZTO)制成。例如，如果第一有源层131为包含锡(Sn)的氧化物半导体并且要掺杂到第一有源层131中的金属为铜(Cu)，则铜金属膜可以形成在第一有源层131上，并且然后可以使用与铜(Cu)反应但不与第一有源层131反应的刻蚀剂将铜(Cu)掺杂到第一有源层131中。在此情况下，与铜(Cu)反应但不与第一有源层131反应的刻蚀剂可以是包括柠檬酸或过硫酸铵的非过氧化氢(non-hydrogen peroxide)溶液。
掺杂到第一有源层131中的金属可以俘获移动通过第一有源层131的沟道区131c的电子。在此情况下，由于掺杂到第一有源层131中的金属，因此可以减小驱动电流(漏-源电流Ids)曲线根据驱动晶体管DT的栅电压Vg的斜率，如图10中所示。在图10中，Ids1曲线表示第一有源层131未掺杂有金属时的驱动电流曲线，并且Ids2曲线表示第一有源层131掺杂有金属时的驱动电流曲线。因此，如图10中所示，当第一有源层131掺杂有金属时，在驱动电流的范围IR内，驱动晶体管DT的栅电压Vg的范围VR2可以比第一有源层131未掺杂有金属时驱动晶体管DT的栅电压Vg的范围VR1宽。因此，即使在高分辨率的平板显示设备中，每个像素的驱动电流随着像素的数量增加而减小，也能防止或降低驱动晶体管DT的驱动电压范围的减小。
第一栅绝缘层120形成在第一有源层131和第二有源层132上。第一栅绝缘层120可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。
第一栅电极111和第二栅电极112形成在第一栅绝缘层120上。第一栅电极111可以与第一有源层131重叠，其中第一栅绝缘层120介于第一栅电极111与第一有源层131之间，并且第二栅电极112可以与第二有源层132重叠，其中第一栅绝缘层120介于第二栅电极112与第二有源层132之间。具体地，第一栅电极111可以与第一有源层131的沟道区131c重叠，并且第二栅电极112可以与第二有源层132的沟道区132c重叠。第一栅电极111和第二栅电极112中的每个可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。
尽管在图7和图9中，第一栅绝缘层120仅被布置在第一栅电极111与第一有源层131之间以及第二栅电极112与第二有源层132之间，但本发明构思并不限于此情况。即，第一栅绝缘层120可以形成在第一有源层131和第二有源层132的上表面和侧表面上。
第一层间绝缘膜160形成在第一栅电极111和第二栅电极112上。第一层间绝缘膜160可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。
穿过第一层间绝缘膜160以暴露第一有源层131的上表面的一部分的第一接触孔CT1以及穿过第一层间绝缘膜160以暴露第一有源层131的上表面的另一部分的第二接触孔CT2可以形成在第一层间绝缘膜160中。即，第一接触孔CT1可以暴露第一有源层131的第一导电区131a，并且第二接触孔CT2可以暴露第一有源层131的第二导电区131b。此外，穿过第一层间绝缘膜160和缓冲层102以暴露第一遮光层161的第三接触孔CT3可以形成在第一层间绝缘膜160和缓冲层102中。
另外，穿过第一层间绝缘膜160以暴露第二有源层132的上表面的一部分的第四接触孔CT4以及穿过第一层间绝缘膜160以暴露第二有源层132的上表面的另一部分的第五接触孔CT5可以形成在第一层间绝缘膜160中。即，第四接触孔CT4可以暴露第二有源层132的第一导电区132a，并且第五接触孔CT5可以暴露第二有源层132的第二导电区132b。
驱动晶体管DT的第一源电极141和第一漏电极151以及开关晶体管ST的第二源电极142和第二漏电极152形成在第一层间绝缘膜160上。
第一源电极141通过第一接触孔CT1接触形成在第一有源层131的一侧的第一导电区131a。第一漏电极151通过第二接触孔CT2接触形成在第一有源层131的另一侧的第二导电区131b。
另外，第一源电极141可以通过第三接触孔CT3接触第一遮光层161。在此情况下，布置在第一有源层131下方的第一遮光层161与第一源电极141具有相同的电压。当第一遮光层161与第一源电极141具有相同的电势时，与邻近第一栅电极111的第一有源层131相比，邻近第一遮光层161的第一有源层131可能不被激活。即，由于可以降低第一有源层131的沟道区131c中的电子迁移率，因此可以减小驱动电流(漏-源电流Ids)曲线根据驱动晶体管DT的栅电压Vg的斜率，如图10中所示。因此，如图10中所示，当第一有源层131掺杂有金属时，在驱动电流的范围IR内，驱动晶体管DT的栅电压Vg的范围VR2可以比第一有源层131未掺杂有金属时驱动晶体管DT的栅电压Vg的范围VR1宽。因此，即使在高分辨率的平板显示设备中，每个像素的驱动电流随着像素的数量增加而减小，也能防止或降低驱动晶体管DT的驱动电压范围的减小。
第二源电极142通过第四接触孔CT4接触形成在第二有源层132的一侧的第一导电区132a。第二漏电极152通过第五接触孔CT5接触形成在第二有源层132的另一侧的第二导电区132b。
第一保护层170形成在第一源电极141、第二源电极142、第一漏电极151和第二漏电极152上。第一保护层170可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。
第一平坦化层180可以形成在第一保护层170上，以使由于诸如驱动晶体管DT和开关晶体管ST的薄膜晶体管而导致的台阶平坦。第一平坦化层180可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层制成。
包括第一电极191、有机发光层192和第二电极193的发光元件EL以及像素限定层195可以形成在第一平坦化层180上，如图7中所示。
第一电极191可以形成在第一平坦化层180上。第一电极191可以通过穿过第一保护层170和第一平坦化层180的接触孔CNT连接到驱动晶体管DT的第一源电极141。
像素限定层195可以形成在第一平坦化层180上，并且可以覆盖第一电极191的边缘以限定像素。即，像素限定层195用作用于限定像素的像素限定层。这里，像素中的每个像素是其中第一电极191、有机发光层192和第二电极193被顺序地堆叠使得来自第一电极191的空穴和来自第二电极193的电子在有机发光层192中结合在一起以发光的区域。
有机发光层192可以被布置在第一电极191和像素限定层195上。有机发光层192可以包括空穴传输层、发光层和电子传输层。另外，有机发光层192可以以两个堆叠或更多个堆叠的串联结构形成，在此情况下，电荷产生层可以形成在各堆叠之间。
第二电极193可以形成在有机发光层192上。第二电极193可以是所有像素共用的公共层。
发光元件EL可以是在与第一基板101相反的方向上(即，在向上的方向上)发光的顶发射型。在此情况下，第一电极191可以由具有高反射率的金属材料制成，诸如铝(Al)和钛(Ti)的堆叠(Ti/Al/Ti)、铝(Al)和氧化铟锡(ITO)的堆叠(ITO/Al/ITO)、APC合金、或APC合金和ITO的堆叠(ITO/APC/ITO)。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。另外，第二电极193可以由能够透射光的透明导电材料(TCO)(诸如ITO或氧化铟锌(IZO))制成，或者可以由诸如镁(Mg)、银(Ag)、或镁(Mg)和银(Ag)的合金的半透射导电材料制成。当第二电极193由半透射导电材料制成时，可以通过微腔提高发光效率。
封装层196可以形成在第二电极193上，以防止氧或湿气的引入。封装层196可以包括至少一个无机层。无机层可以由氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝或氧化钛制成。另外，封装层196可以包括至少一个有机层，以防止颗粒穿透封装层196并进入有机发光层192和第二电极193。有机层可以由环氧树脂、丙烯酸酯或聚氨酯丙烯酸酯制成。
扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管可以各自包括第三栅电极、第三有源层、第三源电极和第三漏电极。扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管中的每个可以与图8和图9中所示的开关晶体管ST基本相同地形成。在此情况下，扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管中的每个的第三栅电极、第三有源层、第三源电极和第三漏电极与上面参考图8和图9描述的开关晶体管ST的第二栅电极112、第二有源层132、第二源电极142和第二漏电极152基本相同，并且因此省略其详细描述。
另外，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2可以各自包括第四栅电极、第四有源层、第四源电极和第四漏电极。数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个可以与图8和图9中所示的开关晶体管ST基本相同地形成。在此情况下，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个的第四栅电极、第四有源层、第四源电极和第四漏电极与上面参考图8和图9描述的开关晶体管ST的第二栅电极112、第二有源层132、第二源电极142和第二漏电极152基本相同，并且因此省略其详细描述。
图11是图3中所示的像素P的开关晶体管ST的示例的平面图。图12是沿图11的III-III’截取的示例截面图。
图11和图12的示例性实施例与图8和图9的示例性实施例的不同之处在于，开关晶体管ST的第二栅电极112连接到第二遮光层162。在图11和图12中，将省略与图8和图9的实施例的元件和特征相同的元件和特征的冗余描述，并且将主要描述与图8和图9的示例性实施例的不同之处。
参考图11和图12，除第二栅电极112、第二有源层132、第二源电极142和第二漏电极152之外，开关晶体管ST还可以包括第二遮光层162。
为了阻挡外部光通过第一基板101进入第二有源层132，第二遮光层162可以形成在第一基板101上。第二遮光层162在第四方向DR4和第五方向DR5上的长度可以大于第二有源层132在第四方向DR4和第五方向DR5上的长度。第二遮光层162可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。缓冲层102可以形成在第二遮光层162上。
第二栅电极112可以通过第六接触孔CT6接触第二遮光层162。第六接触孔CT6可以穿过第一栅绝缘层120和缓冲层102，以暴露第二遮光层162。在此情况下，布置在第二有源层132下方的第二遮光层162与第二栅电极112具有相同的电压。即，第二栅电极112可以用作顶栅电极，并且第二遮光层162可以用作底栅电极。因此，由于开关晶体管ST可以以双栅方式驱动，因此能够在开关晶体管ST被截止时防止或减少泄漏电流流过第二有源层132的沟道区132c。
扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管中的每个可以与图11和图12中所示的开关晶体管ST基本相同地形成。在此情况下，扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管中的每个的第三栅电极、第三有源层、第三源电极和第三漏电极与上面参考图11和图12描述的开关晶体管ST的第二栅电极112、第二有源层132、第二源电极142和第二漏电极152基本相同，并且因此省略其详细描述。
另外，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个可以与图11和图12中所示的开关晶体管ST基本相同地形成。在此情况下，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个的第四栅电极、第四有源层、第四源电极和第四漏电极与上面参考图11和图12描述的开关晶体管ST的第二栅电极112、第二有源层132、第二源电极142和第二漏电极152基本相同，并且因此省略其详细描述。
图13是图4中所示的扫描驱动器电路SDC的上拉晶体管TU的示例的平面图。图14是沿图13的IV-IV’截取的示例截面图。
图13和图14的示例性实施例与图6至图9的示例性实施例的不同之处在于，扫描驱动器电路SDC的上拉晶体管TU的第三有源层233包括多晶硅，并且因此，像素P的驱动晶体管DT和开关晶体管ST形成在比扫描驱动器电路SDC的上拉晶体管TU高的层上。在图13和图14中，将省略与图6至图9的实施例的元件和特征相同的元件和特征的冗余描述，并且将主要描述与图6至图9的实施例的不同之处。
参考图13和图14，扫描驱动器电路SDC的上拉晶体管TU包括第三栅电极213、第三有源层233、第三源电极243和第三漏电极253。
包括多晶硅的第三有源层233可以形成在缓冲层102上。第三有源层233可以包括第一重掺杂区233a、第二重掺杂区233b、沟道区233c、第一轻掺杂区233d和第二轻掺杂区233e。沟道区233c可以由未掺杂有杂质的多晶硅制成，第一重掺杂区233a和第二重掺杂区233b可以由重掺杂有杂质的多晶硅制成，并且第一轻掺杂区233d和第二轻掺杂区233e可以由轻掺杂有杂质的多晶硅制成。
第二栅绝缘层220形成在第三有源层233上。第二栅绝缘层220可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。
第三栅电极213形成在第二栅绝缘层220上。第三栅电极213可以与第三有源层233重叠，其中第二栅绝缘层220介于第三栅电极213与第三有源层233之间。具体地，第三栅电极213可以与第三有源层233的沟道区233c重叠。第三栅电极213可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。
尽管在图14中，第二栅绝缘层220被布置在第三栅电极213与第三有源层233之间，但实施例并不限于此情况。即，第二栅绝缘层220也可以形成在第三有源层233的上表面和侧表面上。
第二层间绝缘膜260形成在第三栅电极213上。第二层间绝缘膜260可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。
穿过第二层间绝缘膜260以暴露第三有源层233的上表面的一部分的第七接触孔CT7以及穿过第二层间绝缘膜260以暴露第三有源层233的上表面的另一部分的第八接触孔CT8可以形成在第二层间绝缘膜260中。即，第七接触孔CT7可以暴露第三有源层233的第一重掺杂区233a，并且第八接触孔CT8可以暴露第三有源层233的第二重掺杂区233b。
上拉晶体管TU的第三源电极243和第三漏电极253形成在第二层间绝缘膜260上。第三源电极243通过第七接触孔CT7接触形成在第三有源层233的一侧的第一重掺杂区233a。第三漏电极253通过第八接触孔CT8接触形成在第三有源层233的另一侧的第二重掺杂区233b。
第二保护层270形成在第三源电极243和第三漏电极253上。第二保护层270可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。
第二平坦化层280可以形成在第二保护层270上，以使由于诸如上拉晶体管TU的薄膜晶体管而导致的台阶平坦。第二平坦化层280可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层制成。
扫描驱动器电路SDC的下拉晶体管TD以及节点控制器NC的晶体管中的每个可以与图13和图14中所示的上拉晶体管TU基本相同地形成。
另外，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2可以各自包括第四栅电极、第四有源层、第四源电极和第四漏电极。数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个可以与图13和图14中所示的扫描驱动器电路SDC的上拉晶体管TU基本相同地形成。在此情况下，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个的第四栅电极、第四有源层、第四源电极和第四漏电极与上面参考图13和图14描述的上拉晶体管TU的第三栅电极213、第三有源层233、第三源电极243和第三漏电极253基本相同，并且因此省略其详细描述。
代替参考图6至图9描述的缓冲层102，绝缘层103可以形成在第二平坦化层280上。另外，参考图6至图9描述的第一层间绝缘膜160、第一保护层170和第一平坦化层180可以形成在绝缘层103上。即，在图13和图14的示例性实施例中，第一薄膜晶体管层TFTL1(参见图22A)可以形成在第一基板101上，第一薄膜晶体管层TFTL1包括扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管以及数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2。第二薄膜晶体管层TFTL2(参见图22B)可以形成在第一薄膜晶体管层TFTL1上，第二薄膜晶体管层TFTL2包括每个像素P的驱动晶体管DT和开关晶体管ST。然后，各自包括第一电极191、有机发光层192和第二电极193的发光元件EL可以形成在第二薄膜晶体管层TFTL2上。
图15是图4中所示的扫描驱动器电路SDC的上拉晶体管TU的示例的平面图。图16是沿图15的V-V’截取的示例截面图。
图15和图16的示例性实施例与图13和图14的示例性实施例的不同之处在于，上拉晶体管TU的第三栅电极213连接到第三遮光层263。在图15和图16中，将省略与图13和图14的示例性实施例的元件和特征相同的元件和特征的冗余描述，并且将主要描述与图13和图14的实施例的不同之处。
参考图15和图16，除第三栅电极213、第三有源层233、第三源电极243和第三漏电极253之外，扫描驱动器电路SDC的上拉晶体管TU还包括第三遮光层263。
为了阻挡外部光通过第一基板101进入第三有源层233，第三遮光层263可以形成在第一基板101上。第三遮光层263在第四方向DR4和第五方向DR5上的长度可以大于第三有源层233在第四方向DR4和第五方向DR5上的长度。第三遮光层263可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。缓冲层102可以形成在第三遮光层263上。
第三栅电极213可以通过第九接触孔CT9接触第三遮光层263。第九接触孔CT9可以穿过第二栅绝缘层220和缓冲层102，以暴露第三遮光层263。在此情况下，布置在第三有源层233下方的第三遮光层263与第三栅电极213具有相同的电压。即，第三栅电极213可以用作顶栅电极，并且第三遮光层263可以用作底栅电极。因此，由于上拉晶体管TU可以以双栅方式驱动，因此能够在上拉晶体管TU被截止时防止或减少泄漏电流流过上拉晶体管TU的第三有源层233的沟道区233c。
扫描驱动器电路SDC的下拉晶体管TD和节点控制器NC的晶体管中的每个可以与图15和图16中所示的上拉晶体管TU基本相同地形成。
另外，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2可以各自包括第四栅电极、第四有源层、第四源电极和第四漏电极。数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个可以与图15和图16中所示的扫描驱动器电路SDC的上拉晶体管TU基本相同地形成。在此情况下，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个的第四栅电极、第四有源层、第四源电极和第四漏电极与上面参考图15和图16描述的上拉晶体管TU的第三栅电极213、第三有源层233、第三源电极243和第三漏电极253基本相同，并且因此省略其详细描述。
图17是图示根据示例性实施例的制造显示设备的方法的流程图。图18A至图18G是用于说明根据示例性实施例的制造显示设备的方法的截面图。
现在将参考图17以及图18A至图18G详细描述根据实施例的制造显示设备的方法。图18A至图18G中的每个包括沿图6的I-I’截取的截面以及沿图11的III-III’截取的截面。
第一，参考图18A，第一遮光层161和第二遮光层162形成在第一基板101上，并且缓冲层102形成在第一遮光层161和第二遮光层162上(图17中的操作S101)。
第一遮光层161是用于防止来自第一基板101的光进入第一有源层131的层，并且第二遮光层162是用于防止来自第一基板101的光进入第二有源层132的层。第一遮光层161和第二遮光层162中的每个可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。第一遮光层161和第二遮光层162可以通过在使用光刻胶图案的刻蚀工艺中、对通过溅射形成在第一基板101的整个表面上的遮光金属层进行图案化而形成。
缓冲层102形成在第一遮光层161和第二遮光层162上。缓冲层102是用于保护每个像素P的驱动晶体管DT和开关晶体管ST免受通过第一基板101引入的湿气的影响的层。缓冲层102可以由交替堆叠的多个无机层组成。例如，缓冲层102可以是其中从氧化硅(SiOx)层、氮化硅(SiNx)层和SiON层中选择的一种或多种无机层被交替堆叠的多层。缓冲层102可以通过化学气相沉积形成。
第二，参考图18B，有源层130形成在缓冲层102的整个表面上(图17中的操作S102)。
有源层130可以是氧化物半导体。例如，有源层130可以是包含锡(Sn)的氧化物半导体。在此情况下，有源层130可以是铟镓锡氧化物(IGTO)或铟镓锌锡氧化物(IGZTO)。有源层130可以通过溅射形成。
第三，参考图18C，图案化有源层130上的光刻胶PR(图17中的操作S103)。
光刻胶PR可以形成在有源层130上，除了要形成第一有源层131的区域之外。可替代地，光刻胶PR可以形成在有源层130的要形成第二有源层132的区域上。
第四，参考图18C，金属膜MF形成在光刻胶PR和被暴露的有源层130上。然后，参考图18D，金属膜MF被刻蚀，以使用金属掺杂被暴露的有源层130(图17中的操作S104)。
金属膜MF可以为铜(Cu)、砷(As)、锑(Sb)、镧(La)、银(Ag)和氮(N)的混合物、硼(B)和氮(N)的混合物、或镓(Ga)和氮(N)的混合物。金属膜MF可以通过溅射形成。
为了防止有源层130被用于刻蚀金属膜MF的刻蚀剂损坏，用于刻蚀金属膜MF的刻蚀剂可以是仅与金属膜MF反应但不与有源层130反应的溶液。例如，如果金属膜MF是铜(Cu)并且有源层130是包含锡(Sn)的氧化物半导体，则刻蚀剂可以是包括柠檬酸或过硫酸铵的非过氧化氢溶液，以与铜(Cu)反应但不与有源层130反应。金属膜MF可以通过湿法刻蚀被刻蚀。
第五，参考图18E，第一有源层131和第二有源层132通过移除光刻胶PR并图案化有源层130而形成(图17中的操作S105)。
光刻胶PR可以通过剥离工艺被移除。第一有源层131和第二有源层132可以通过在使用与光刻胶PR不同的光刻胶图案的刻蚀工艺中、图案化有源层130而形成。有源层130可以通过湿法刻蚀或干法刻蚀被图案化。
掺杂到第一有源层131中的金属可以仅形成在第一有源层131的上表面上。另外，掺杂到第一有源层131中的金属在第一有源层131中的比例可以为大约10原子％或更小。
第六，参考图18F，第一栅绝缘层120形成在第一有源层131和第二有源层132上，并且第一栅电极111和第二栅电极112形成在第一栅绝缘层120上(图17中的操作S106)。
第一栅绝缘层120可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。第一栅绝缘层120可以通过化学气相沉积形成。
第一栅电极111和第二栅电极112中的每个可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。第一栅电极111和第二栅电极112可以通过在使用光刻胶图案的刻蚀工艺中、对通过溅射形成在第一栅绝缘层120的整个表面上的栅金属层进行图案化而形成。
第一栅绝缘层120可以通过使用第一栅电极111和第二栅电极112作为掩模被刻蚀和图案化，如图18F中。通过第一栅电极111、第二栅电极112和第一栅绝缘层120的分批刻蚀工艺，可以使未被第一栅绝缘层120覆盖的第一有源层131的上表面和第二有源层132的上表面导电。
第七，参考图18G，第一层间绝缘膜160形成在第一栅电极111和第二栅电极112上，并且第一源电极141、第二源电极142、第一漏电极151和第二漏电极152形成在第一层间绝缘膜160上(图17中的操作S107)。
第一层间绝缘膜160可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。第一层间绝缘膜160可以通过化学气相沉积形成。
穿过第一层间绝缘膜160以暴露第一有源层131的上表面的一部分的第一接触孔CT1以及穿过第一层间绝缘膜160以暴露第一有源层131的上表面的另一部分的第二接触孔CT2可以形成在第一层间绝缘膜160中。穿过第一层间绝缘膜160和缓冲层102以暴露第一遮光层161的第三接触孔CT3可以形成在第一层间绝缘膜160和缓冲层102中。
另外，穿过第一层间绝缘膜160以暴露第二有源层132的上表面的一部分的第四接触孔CT4以及穿过第一层间绝缘膜160以暴露第二有源层132的上表面的另一部分的第五接触孔CT5可以形成在第一层间绝缘膜160中。穿过第一层间绝缘膜160和缓冲层102以暴露第二遮光层162的第六接触孔CT6可以形成在第一层间绝缘膜160和缓冲层102中。
第一源电极141、第二源电极142、第一漏电极151和第二漏电极152中的每个可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。第一源电极141、第二源电极142、第一漏电极151和第二漏电极152可以通过在使用光刻胶图案的刻蚀工艺中、对通过溅射形成在第一层间绝缘膜160的整个表面上的源漏金属层进行图案化而形成。
第一源电极141可以被形成为通过第一接触孔CT1接触形成在第一有源层131的一侧的第一导电区131a。第一漏电极151可以被形成为通过第二接触孔CT2接触形成在第一有源层131的另一侧的第二导电区131b。另外，第一源电极141可以被形成为通过第三接触孔CT3接触第一遮光层161。
第二源电极142可以被形成为通过第四接触孔CT4接触形成在第二有源层132的一侧的第一导电区132a。第二漏电极152可以被形成为通过第五接触孔CT5接触形成在第二有源层132的另一侧的第二导电区132b。另外，第二栅电极112可以被形成为通过第六接触孔CT6接触第二遮光层162。
第一保护层170形成在第一源电极141、第二源电极142、第一漏电极151和第二漏电极152上。第一保护层170可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。第一保护层170可以通过化学气相沉积形成。
第一平坦化层180可以形成在第一保护层170上，以使由于诸如驱动晶体管DT和开关晶体管ST的薄膜晶体管而导致的台阶平坦。第一平坦化层180可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层制成。
扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的多个晶体管中的每个的第三栅电极、第三有源层、第三源电极和第三漏电极可以与上面参考图17、图18A至图18G描述的开关晶体管ST的第二栅电极112、第二有源层132、第二源电极142和第二漏电极152基本相同地形成，并且因此省略其详细描述。
另外，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个可以与上面参考图17以及图18A至图18G描述的开关晶体管ST基本相同地形成，并且因此省略其详细描述。
图19是图示根据实施例的制造显示设备的方法的流程图。图20A至图20C是用于说明根据该示例性实施例的制造显示设备的方法的截面图。
图20A至图20C中的每个包括沿图6的I-I’截取的截面以及沿图11的III-III’截取的截面。图19以及图20A至图20C的示例性实施例与图17以及图18A至图18G的示例性实施例的不同之处在于操作S203至S205。在图19以及图20A至图20C中，将省略与图17以及图18A至图18G的示例性实施例的元件和特征相同的元件和特征的冗余描述，并且将主要描述与图17以及图18A至图18G的示例性实施例的不同之处。
图19的操作S201、S202、S206和S207与图17的操作S101、S102、S106和S107基本相同，并且因此将省略其详细描述。
参考图20A，第一有源层131和第二有源层132通过图案化有源层130来形成，并且光刻胶PR形成在第二有源层132上(图19中的操作S203)。
第一有源层131和第二有源层132可以通过在使用光刻胶图案的刻蚀工艺中图案化有源层130而形成。光刻胶PR可以形成在第二有源层132上，或者可以形成在除了要形成第一有源层131的区域之外的区域中。
然后，参考图20B，金属膜MF形成在光刻胶PR和未被光刻胶PR覆盖的第一有源层131上(图19中的操作S204)。
金属膜MF可以为铜(Cu)、砷(As)、锑(Sb)、镧(La)、银(Ag)和氮(N)的混合物、硼(B)和氮(N)的混合物、或镓(Ga)和氮(N)的混合物。金属膜MF可以通过溅射形成。
接下来，参考图20C，金属膜MF被刻蚀以使用金属掺杂第一有源层131，并且光刻胶PR被移除(图19中的操作S205)。
为了防止有源层130被用于刻蚀金属膜MF的刻蚀剂损坏，用于刻蚀金属膜MF的刻蚀剂可以是仅与金属膜MF反应但不与有源层130反应的溶液。例如，如果金属膜MF是铜(Cu)并且有源层130是包含锡(Sn)的氧化物半导体，则刻蚀剂可以是包括柠檬酸或过硫酸铵的非过氧化氢溶液，以与铜(Cu)反应但不与有源层130反应。金属膜MF可以通过湿法刻蚀被刻蚀。
掺杂到第一有源层131中的金属可以形成在第一有源层131的上表面和侧表面上。另外，掺杂到第一有源层131中的金属在第一有源层131中的比例可以为大约10原子％或更小。
光刻胶PR可以通过剥离工艺被移除。
图21是图示根据示例性实施例的制造显示设备的方法的流程图。图22A至图22C是用于说明根据示例性实施例的制造显示设备的方法的截面图。
图22A至图22C中的每个包括沿图6的I-I’截取的截面以及沿图15的V-V’截取的截面。
第一，第一薄膜晶体管层TFTL1形成在第一基板101上，第一薄膜晶体管层TFTL1包括扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管以及数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2。形成在第一薄膜晶体管层TFTL1中的每个晶体管可以包括多晶硅(图21中的操作S301)。
参考图22A，扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管可以各自包括第三栅电极213、第三有源层233、第三源电极243、第三漏电极253和第三遮光层263。在图22A中，为了便于描述，仅图示了扫描驱动器电路SDC的上拉晶体管TU。
第三遮光层263形成在第一基板101上，并且缓冲层102形成在第三遮光层263上。第三遮光层263是用于阻挡来自第一基板101的光进入第三有源层233的层。第三遮光层263可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。第三遮光层263可以通过在使用光刻胶图案的刻蚀工艺中、对通过溅射形成在第一基板101的整个表面上的遮光金属层进行图案化而形成。
缓冲层102形成在第三遮光层263上。缓冲层102是用于保护扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管免受通过第一基板101引入的湿气的影响的层。缓冲层102可以由交替堆叠的多个无机层组成。例如，缓冲层102可以是其中从氧化硅(SiOx)层、氮化硅(SiNx)层和SiON层中选择的一种或多种无机层被交替堆叠的多层。缓冲层102可以通过化学气相沉积形成。
第三有源层233形成在缓冲层102上。第三有源层233可以通过在使用光刻胶图案的刻蚀工艺中对形成在缓冲层102的整个表面上的有源层进行图案化而形成。第三有源层233可以包括多晶硅。
第二栅绝缘层220形成在第三有源层233上，并且第三栅电极213形成在第二栅绝缘层220上。
第二栅绝缘层220可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。第二栅绝缘层220可以通过化学气相沉积形成。穿过第二栅绝缘层220和缓冲层102以暴露第三遮光层263的一部分的第九接触孔CT9可以形成在第二栅绝缘层220和缓冲层102中。
第三栅电极213可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。第三栅电极213可以通过在使用光刻胶图案的刻蚀工艺中、对通过溅射形成在第二栅绝缘层220的整个表面上的栅金属层进行图案化而形成。第三栅电极213可以通过穿过第二栅绝缘层220和缓冲层102的第九接触孔CT9接触第三遮光层263。
这里，在移除形成在第三栅电极213上的光刻胶图案之前，可以执行重杂质掺杂，以在第三有源层223中形成重掺杂区。
第二栅绝缘层220可以通过使用第三栅电极213作为掩模被刻蚀和图案化。然后，可以执行轻杂质掺杂，以在第三有源层233中形成轻掺杂区。
第二层间绝缘膜260可以形成在第三栅电极213上，并且第三源电极243和第三漏电极253可以形成在第二层间绝缘膜260上。
第二层间绝缘膜260可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。第二层间绝缘膜260可以通过化学气相沉积形成。
穿过第二层间绝缘膜260以暴露第二有源层233的上表面的一部分的第七接触孔CT7以及穿过第二层间绝缘膜260以暴露第三有源层233的上表面的另一部分的第八接触孔CT8可以形成在第二层间绝缘膜260中。
第三源电极243和第三漏电极253中的每个可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)以及这些材料的合金中的任意一种或多种制成的单层或多层。第三源电极243和第三漏电极253可以通过在使用光刻胶图案的刻蚀工艺中、对通过溅射形成在第二层间绝缘膜260的整个表面上的源漏金属层进行图案化而形成。
第三源电极243可以被形成为通过第七接触孔CT7接触形成在第三有源层233的一侧的第一重掺杂区233a。第三漏电极253可以被形成为通过第八接触孔CT8接触形成在第三有源层233的另一侧的第二重掺杂区233b。
第二保护层270形成在第三源电极243和第三漏电极253上。第二保护层270可以是无机层，例如，氧化硅(SiOx)层、氮化硅(SiNx)层或由这些层组成的多层。第二保护层270可以通过化学气相沉积形成。
第二平坦化层280可以形成在第二保护层270上，以使由于诸如扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管的薄膜晶体管而导致的台阶平坦。第二平坦化层280可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机层制成。
数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个可以与上面在图21的操作S301中描述的扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD以及节点控制器NC的晶体管基本相同地形成，并且因此将省略其详细描述。
第二，第二薄膜晶体管层TFTL2形成在第一薄膜晶体管层TFTL1上，第二薄膜晶体管层TFTL2包括每个像素P的驱动晶体管DT和开关晶体管ST。在图22B中，为了便于描述，仅图示了每个像素P的驱动晶体管DT。形成在第二薄膜晶体管层TFTL2中的每个晶体管可以包括氧化物半导体(图21中的操作S302)。
形成第二薄膜晶体管层TFTL2的工艺与参考图17以及图18A至图18G描述的示例性实施例或参考图19以及图20A至图20C描述的示例性实施例的工艺基本相同，除了第一遮光层161和第二遮光层162不形成在第一基板101上，而是形成在第二平坦化层280上以外，并且因此省略其详细描述。
第三，各自包括第一电极191、有机发光层192和第二电极193的发光元件EL形成在第二薄膜晶体管层TFTL2上(图21中的操作S303)。
第一电极191可以形成在第一平坦化层180上。第一电极191可以通过穿过第一保护层170和第一平坦化层180的接触孔CNT接触驱动晶体管DT的源电极141。
像素限定层195可以形成在第一平坦化层180上，并且可以覆盖第一电极191的边缘以限定像素。即，像素限定层195用作用于限定像素的像素限定层。这里，像素中的每个像素是其中第一电极191、有机发光层192和第二电极193被顺序地堆叠使得来自第一电极191的空穴和来自第二电极193的电子在有机发光层192中结合在一起以发光的区域。
有机发光层192可以被布置在第一电极191和像素限定层195上。有机发光层192可以包括空穴传输层、发光层和电子传输层。另外，有机发光层192可以以两个堆叠或更多个堆叠的串联结构形成，在此情况下，电荷产生层可以形成在各堆叠之间。
第二电极193可以形成在有机发光层192上。第二电极193可以是所有像素共用的公共层。
发光元件EL可以是在与第一基板101相反的方向上(即，在向上的方向上)发光的顶发射型。在此情况下，第一电极191可以由具有高反射率的金属材料制成，诸如铝(Al)和钛(Ti)的堆叠(Ti/Al/Ti)、铝(Al)和ITO的堆叠(ITO/Al/ITO)、APC合金、或APC合金和ITO的堆叠(ITO/APC/ITO)。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。另外，第二电极193可以由能够透射光的透明导电材料(TCO)(诸如ITO或IZO)制成，或者可以由诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金的半透射导电材料制成。当第二电极193由半透射导电材料制成时，可以通过微腔提高发光效率。
封装层196可以形成在第二电极193上，以防止氧或湿气的引入。封装层196可以包括至少一个无机层。无机层可以由氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝或氧化钛制成。另外，封装层196可以包括至少一个有机层，以防止颗粒穿透封装层196并进入有机发光层192和第二电极193。有机层可以由环氧树脂、丙烯酸酯或聚氨酯丙烯酸酯制成。
根据图21以及图22A至图22C的示例性实施例，扫描驱动器电路SDC的上拉晶体管TU、下拉晶体管TD和节点控制器NC的晶体管以及数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2可以是包括多晶硅有源层的薄膜晶体管，并且每个像素P的驱动晶体管DT和开关晶体管ST可以是包括氧化物半导体的有源层的晶体管。
根据本发明构思，在根据示例性实施例的包括薄膜晶体管的显示设备以及制造显示设备的方法中，第一有源层被掺杂有金属。因此，能够俘获移动通过第一有源层的沟道区的电子。在此情况下，由于掺杂到第一有源层中的金属，因此可以减小驱动电流(漏-源电流)曲线根据驱动晶体管的栅电压的斜率。因此，即使在高分辨率的平板显示设备中，每个像素的驱动电流随着像素的数量增加而减小，也能防止或降低驱动晶体管的驱动电压范围的减小。
根据本发明构思，在根据示例性实施例的包括薄膜晶体管的显示设备以及制造显示设备的方法中，扫描驱动器电路的晶体管和数据电压分配电路的晶体管可以是包括多晶硅的有源层的薄膜晶体管，并且每个像素的驱动晶体管和开关晶体管可以是包括氧化物半导体的有源层的薄膜晶体管。
尽管本文已经描述某些示例性实施例和实现方式，但是其他实施例和修改将从该描述中显而易见。因此，本发明构思不局限于这样的实施例，而是限于随附权利要求以及各种明显的修改和等价布置的更广范围，如对本领域普通技术人员来说将是显而易见的那样。

Claims (10)

1.一种显示设备，包括：
像素，连接到扫描线以及与所述扫描线交叉的数据线，
其中：
所述像素包括发光元件和驱动晶体管，所述驱动晶体管被配置为根据从所述数据线施加的数据电压控制供应给所述发光元件的驱动电流；并且
所述驱动晶体管包括第一有源层，所述第一有源层包括掺杂有金属的氧化物半导体。
2.根据权利要求1所述的显示设备，其中，所述金属在所述第一有源层中的比例为10原子％或更小。
3.根据权利要求1所述的显示设备，其中，所述金属为铜、砷、锑、镧、银和氮的混合物、硼和氮的混合物、或镓和氮的混合物。
4.根据权利要求1所述的显示设备，其中，所述金属为铜，并且所述氧化物半导体包括锡。
5.根据权利要求4所述的显示设备，其中，所述第一有源层包括铟镓锡氧化物或铟镓锌锡氧化物。
6.根据权利要求1所述的显示设备，其中，所述金属被掺杂到所述第一有源层的上表面中。
7.根据权利要求6所述的显示设备，其中，所述金属被掺杂到所述第一有源层的至少一个侧表面中。
8.根据权利要求1所述的显示设备，其中，所述第一有源层包括第一导电区、第二导电区以及布置在所述第一导电区与所述第二导电区之间的沟道区。
9.根据权利要求8所述的显示设备，其中所述驱动晶体管进一步包括：
布置在所述第一有源层下方的第一遮光层；
布置在所述第一有源层上的第一栅电极；
第一源电极，通过穿过布置在所述第一栅电极上的层间绝缘膜的第一接触孔连接到所述第一导电区；以及
第一漏电极，通过穿过所述层间绝缘膜的第二接触孔连接到所述第二导电区，
其中所述第一源电极通过穿过所述层间绝缘膜以及布置在所述第一有源层与所述第一遮光层之间的绝缘层的第三接触孔而接触所述第一遮光层。
10.根据权利要求1所述的显示设备，其中：
所述像素进一步包括扫描晶体管，所述扫描晶体管用于根据传送到所述扫描线的扫描信号，将所述数据线的所述数据电压施加到所述驱动晶体管的栅电极；并且
所述扫描晶体管包括具有氧化物半导体的第二有源层，
其中所述第二有源层未掺杂所述金属。
CN202010053523.8A 2019-01-17 2020-01-17 显示设备 Pending CN111445846A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0006406 2019-01-17
KR1020190006406A KR20200089794A (ko) 2019-01-17 2019-01-17 표시 장치와 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN111445846A true CN111445846A (zh) 2020-07-24

Family

ID=71609009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010053523.8A Pending CN111445846A (zh) 2019-01-17 2020-01-17 显示设备

Country Status (3)

Country Link
US (2) US11087696B2 (zh)
KR (1) KR20200089794A (zh)
CN (1) CN111445846A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883574A (zh) * 2020-09-02 2020-11-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN113192988A (zh) * 2021-04-23 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种显示器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200145882A (ko) 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20220084837A (ko) * 2020-12-14 2022-06-21 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN113193010A (zh) * 2021-04-07 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、oled显示面板

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020039814A1 (en) * 2000-09-29 2002-04-04 Norio Jada Flat panel display device and method for manufacturing the same
US20100019996A1 (en) * 2008-07-24 2010-01-28 Chun-Gi You Display substrate and method of manufacturing the same
US20110102305A1 (en) * 2009-10-30 2011-05-05 Canon Kabushiki Kaisha Light-emitting device
CN102683276A (zh) * 2012-03-02 2012-09-19 京东方科技集团股份有限公司 一种像素驱动电路及其制备方法、阵列基板
CN102742015A (zh) * 2010-02-01 2012-10-17 日本电气株式会社 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法
US20150206931A1 (en) * 2014-01-21 2015-07-23 Apple Inc. Organic Light-Emitting Diode Display with Bottom Shields
CN104882414A (zh) * 2015-05-06 2015-09-02 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
JP2015195400A (ja) * 2009-12-18 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
CN105590949A (zh) * 2014-11-10 2016-05-18 乐金显示有限公司 有机发光二极管显示器及其制造方法
US20160380039A1 (en) * 2015-06-26 2016-12-29 Lg Display Co., Ltd. Organic light emitting display device and method for manufacturing the same
KR20170115640A (ko) * 2016-04-07 2017-10-18 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN108281518A (zh) * 2018-01-30 2018-07-13 深圳市华星光电技术有限公司 一种柔性led器件及其制备方法
JP2019004163A (ja) * 2011-06-17 2019-01-10 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197016B2 (ja) * 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2009122561A (ja) * 2007-11-19 2009-06-04 Hitachi Displays Ltd 液晶表示装置
KR102141557B1 (ko) 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
CN104022123B (zh) 2014-05-16 2016-08-31 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置
KR102246365B1 (ko) * 2014-08-06 2021-04-30 삼성디스플레이 주식회사 표시장치와 그의 제조방법
KR102314488B1 (ko) 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102316561B1 (ko) * 2015-07-31 2021-10-25 엘지디스플레이 주식회사 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치
US10418385B2 (en) * 2016-11-18 2019-09-17 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel
KR20180071538A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102651001B1 (ko) 2016-12-29 2024-03-22 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
KR20180127882A (ko) 2017-05-22 2018-11-30 엘지디스플레이 주식회사 전계 발광 표시장치
US10566401B2 (en) * 2017-06-28 2020-02-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and preparing method therefor, and OLED display device
CN107978610B (zh) * 2017-11-30 2020-04-24 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板的制造方法
US10355163B1 (en) * 2018-01-30 2019-07-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible LED device and method for manufacturing same

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI247182B (en) * 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
US20020039814A1 (en) * 2000-09-29 2002-04-04 Norio Jada Flat panel display device and method for manufacturing the same
US20100019996A1 (en) * 2008-07-24 2010-01-28 Chun-Gi You Display substrate and method of manufacturing the same
US20110102305A1 (en) * 2009-10-30 2011-05-05 Canon Kabushiki Kaisha Light-emitting device
JP2015195400A (ja) * 2009-12-18 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
CN102742015A (zh) * 2010-02-01 2012-10-17 日本电气株式会社 无定形氧化物薄膜、使用所述无定形氧化物薄膜的薄膜晶体管及其制造方法
US20120286265A1 (en) * 2010-02-01 2012-11-15 Kazushige Takechi Amorphous oxide thin film, thin film transistor using the same, and method for manufacturing the same
JP2019004163A (ja) * 2011-06-17 2019-01-10 株式会社半導体エネルギー研究所 半導体装置
CN102683276A (zh) * 2012-03-02 2012-09-19 京东方科技集团股份有限公司 一种像素驱动电路及其制备方法、阵列基板
US20150206931A1 (en) * 2014-01-21 2015-07-23 Apple Inc. Organic Light-Emitting Diode Display with Bottom Shields
CN105590949A (zh) * 2014-11-10 2016-05-18 乐金显示有限公司 有机发光二极管显示器及其制造方法
KR20160055670A (ko) * 2014-11-10 2016-05-18 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
CN104882414A (zh) * 2015-05-06 2015-09-02 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN106298842A (zh) * 2015-06-26 2017-01-04 乐金显示有限公司 有机发光显示装置及其制造方法
US20160380039A1 (en) * 2015-06-26 2016-12-29 Lg Display Co., Ltd. Organic light emitting display device and method for manufacturing the same
KR20170115640A (ko) * 2016-04-07 2017-10-18 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN108281518A (zh) * 2018-01-30 2018-07-13 深圳市华星光电技术有限公司 一种柔性led器件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883574A (zh) * 2020-09-02 2020-11-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
WO2022047973A1 (zh) * 2020-09-02 2022-03-10 深圳市华星光电半导体显示技术有限公司 Oled 显示面板及其制作方法
CN113192988A (zh) * 2021-04-23 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种显示器件

Also Published As

Publication number Publication date
US11798493B2 (en) 2023-10-24
US20200234654A1 (en) 2020-07-23
US11087696B2 (en) 2021-08-10
KR20200089794A (ko) 2020-07-28
US20220238075A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
CN111445846A (zh) 显示设备
EP2963687B1 (en) Organic electroluminescent device
US11824061B2 (en) Display device and method of manufacturing the same
US11227875B2 (en) Display device
CN112397550A (zh) 显示设备及其制造方法
US11798498B2 (en) Method of manufacturing a thin-film transistor having an active layer formed using atomic layer deposition
CN112331674A (zh) 显示装置及其制造方法
KR20210010696A (ko) 표시 장치
CN114530457A (zh) 显示装置
US20230386412A1 (en) Display device
US11195861B2 (en) Display device and method of manufacturing the same
EP4220344A1 (en) Display device
US11862088B2 (en) Display device
US20240120342A1 (en) Thin film transistor, transistor array substrate, and method for fabricating the transistor array substrate
EP4137922A1 (en) Touch sensing unit and display device including the same
EP4109225A1 (en) Display device
US11823628B2 (en) Display device
US11094262B2 (en) Display device
US20220415995A1 (en) Display device
KR20230120199A (ko) 표시 장치
CN114447036A (zh) 显示装置及其制造方法
CN117855286A (zh) 薄膜晶体管以及晶体管阵列基板和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination