CN112331674A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN112331674A
CN112331674A CN202010668282.8A CN202010668282A CN112331674A CN 112331674 A CN112331674 A CN 112331674A CN 202010668282 A CN202010668282 A CN 202010668282A CN 112331674 A CN112331674 A CN 112331674A
Authority
CN
China
Prior art keywords
layer
oxide
transistor
active layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010668282.8A
Other languages
English (en)
Inventor
金亨俊
金明花
金兑相
文然建
朴晙晳
孙尙佑
申相原
林俊亨
崔惠临
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112331674A publication Critical patent/CN112331674A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了显示装置和显示装置的制造方法。显示装置包括连接到扫描线和与扫描线相交的数据线的像素，像素中的每个包括发光元件、以及配置成根据从数据线施加的数据电压来控制供给到发光元件的驱动电流的第一晶体管，第一晶体管包括第一有源层和第一氧化物层，其中，第一有源层具有氧化物半导体，第一氧化物层位于第一有源层上并且具有包含锡(Sn)的结晶氧化物。

Description

显示装置及其制造方法
相关申请的交叉引用
本申请要求于2019年7月17日提交到韩国知识产权局的第10-2019-0086441号韩国专利申请的优先权及权益，该韩国专利申请的内容通过引用而整体并入本文。
技术领域
本公开的实施方式涉及包括具有氧化物层的薄膜晶体管的显示装置和显示装置的制造方法。
背景技术
随着多媒体技术的发展，显示装置的重要性逐渐增加。相应地，已使用各种类型的显示装置，诸如有机发光显示器(OLED)、液晶显示器(LCD)等。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。它们之中，发光显示面板可包括发光元件。发光二极管(LED)的实例包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
显示装置包括显示面板、栅极驱动电路、数据驱动电路和时序控制器。显示面板包括数据线、栅极线和形成在数据线和栅极线的交叉区处的像素。当使用薄膜晶体管作为开关元件来将栅极信号供给到栅极线时，像素中的每个从数据线接收数据电压。像素中的每个根据数据电压而发射光(例如，具有预定亮度的光)。
近来，已提出了能够显示具有超高清晰度(UHD)的高分辨率的图像的显示装置，并且正在开发能够显示具有8K超高清晰度(8K UHD)的高分辨率的图像的显示装置。UHD是指3840×2160像素的分辨率，并且8KUHD是指7680×4320像素的分辨率。
在高分辨率显示装置的情况下，随着像素的数量增加，像素中的每个的驱动电流会减小。其结果，会减小每个像素的驱动晶体管的驱动电压范围。
发明内容
本公开的各方面提供包括薄膜晶体管的显示装置，而薄膜晶体管还包括氧化物层。
然而，本公开的各方面不限于本文所记载的那些方面。通过参照下面给出的本公开的详细描述，本公开的上述和其它方面将对于本公开所属技术领域的普通技术人员而言变得显而易见，可包括未在本文中描述的其它方面。
一些实施方式涉及的显示装置可包括驱动晶体管，其中，驱动晶体管包括具有氧化物半导体的有源层和具有包含锡的结晶氧化物的氧化物层。氧化物层可将氧注入到有源层中以降低有源层的氧缺陷区的浓度。相应地，显示装置的驱动晶体管可具有优异的器件特性。
此外，根据一些实施方式，由于驱动晶体管包括具有结晶氧化物的氧化物层，因此能够减少或防止在形成栅电极的工艺中可能发生的底切现象的可能性。能够减少或防止在形成于栅电极上的层间绝缘层中可能形成的缺陷的可能性，并且显示装置的驱动晶体管可确保优异的器件可靠性。
根据本公开的实施方式，显示装置包括连接到扫描线和与扫描线相交的数据线的像素，像素中的每个包括发光元件、以及配置成根据从数据线施加的数据电压来控制供给到发光元件的驱动电流的第一晶体管，第一晶体管包括第一有源层和第一氧化物层，其中，第一有源层具有氧化物半导体，第一氧化物层位于第一有源层上并且具有包含锡(Sn)的结晶氧化物。
第一氧化物层可具有相对于包含在结晶氧化物中的阳离子的含量而言处于约1at.％至约100at.％的范围内的锡的含量。
第一氧化物层可包括锡锌氧化物(TZO)、锡镓氧化物(TGO)、铟锡锌氧化物(ITZO)、铟锡镓氧化物(ITGO)或铟锡锌镓氧化物(ITZGO)。
第一有源层可包括铟锡氧化物(ITO)、铟锡镓氧化物(ITGO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)。
第一晶体管可包括位于第一有源层上的第一栅极绝缘层、以及位于第一栅极绝缘层上并且与第一有源层重叠的第一栅电极，并且第一氧化物层可位于第一栅电极与第一栅极绝缘层之间。
第一有源层中的氧浓度可大于第一氧化物层中的氧浓度。
第一有源层可包括第一导电区、第二导电区、以及位于第一导电区与第二导电区之间的沟道区，并且第一氧化物层的至少一部分可与第一有源层的沟道区重叠。
第一氧化物层的宽度可大于第一有源层的沟道区的宽度。
第一晶体管还可包括位于第一栅电极上的第一层间绝缘层、经由穿过第一层间绝缘层的第一接触孔与第一导电区接触的第一源电极、以及经由穿过第一层间绝缘层的第二接触孔与第二导电区接触的第一漏电极。
第一晶体管还可包括位于第一有源层的下方的第一阻光层、以及位于第一有源层与第一阻光层之间的缓冲层，其中，第一源电极经由穿过第一层间绝缘层和缓冲层的第三接触孔与第一阻光层接触。
第一氧化物层的至少一个端部可向外突出超过第一栅电极的一个端部。
第一氧化物层的宽度可大于第一栅电极的宽度。
第一氧化物层的上表面的至少一部分可与第一栅电极上的第一层间绝缘层接触。
像素中的一个可包括根据施加到扫描线中对应的一个扫描线的扫描信号而将数据线中对应的一个数据线的数据电压施加到第一晶体管的第二晶体管，并且第二晶体管可包括具有氧化物半导体的第二有源层、位于第二有源层上的第二栅极绝缘层、以及位于第二栅极绝缘层上并且与第二有源层重叠的第二栅电极。
第二晶体管还可包括位于第二栅极绝缘层与第二栅电极之间并且与第二有源层部分地重叠的第二氧化物层。
显示装置还可包括配置成将扫描信号输出到扫描线的扫描驱动电路，其中，扫描驱动电路包括第三晶体管，第三晶体管包括具有氧化物半导体的第三有源层、以及位于第三有源层上的第三栅电极，第三晶体管配置成使得第一氧化物层不位于第三有源层与第三栅电极之间。
根据本公开的另一实施方式，显示装置包括衬底、第一有源层、第二有源层、栅极绝缘层、第一栅电极、第二栅电极、层间绝缘层、第一源电极、第一漏电极、第二源电极、第二漏电极和氧化物层，其中，衬底包括显示区域和非显示区域，第一有源层位于显示区域中，第二有源层位于非显示区域中，栅极绝缘层位于第一有源层和第二有源层上，第一栅电极位于栅极绝缘层上并且与第一有源层部分地重叠，第二栅电极位于栅极绝缘层上并且与第二有源层部分地重叠，层间绝缘层位于第一栅电极和第二栅电极上，第一源电极和第一漏电极位于层间绝缘层上并且位于显示区域中，第二源电极和第二漏电极位于非显示区域中，并且，氧化物层位于栅极绝缘层上并且具有包含锡(Sn)的结晶氧化物，其中，第一有源层和第二有源层包括氧化物半导体。
氧化物层可包括位于第一栅电极与栅极绝缘层之间的第一氧化物层，并且第一氧化物层的宽度可大于第一栅电极的宽度。
第一有源层可包括第一导电区、第二导电区、以及位于第一导电区与第二导电区之间的沟道区，并且第一氧化物层的至少一部分可与第一有源层的沟道区重叠。
显示装置还可包括位于第一栅电极上的层间绝缘层，其中，第一源电极经由穿过层间绝缘层的第一接触孔与第一导电区接触，以及其中，第一漏电极经由穿过层间绝缘层的第二接触孔与第二导电区接触。
显示装置还可包括位于第一有源层的下方的第一阻光层、以及位于第一有源层与第一阻光层之间的缓冲层，其中，第一源电极经由穿过层间绝缘层和缓冲层的第三接触孔与第一阻光层接触。
氧化物层可不位于第二栅电极与栅极绝缘层之间。
显示装置还可包括位于第二栅电极上的层间绝缘层，其中，第二有源层包括第三导电区、第四导电区、以及位于第三导电区与第四导电区之间的沟道区，其中，第二源电极经由穿过层间绝缘层的第四接触孔与第三导电区接触，以及其中，第二漏电极经由穿过层间绝缘层的第五接触孔与第四导电区接触。
根据本公开的实施方式，显示装置的制造方法包括：形成衬底、位于衬底上的有源层、以及位于有源层上的栅极绝缘层；形成位于栅极绝缘层上并且具有包含锡(Sn)的结晶氧化物的氧化物层、以及位于氧化物层上的金属层；执行用于蚀刻金属层的至少一部分以形成栅电极的第一蚀刻；以及执行用于蚀刻氧化物层和栅极绝缘层的至少一部分以形成第一氧化物层的第二蚀刻。
有源层可包括具有氧化物半导体的第一有源层和第二有源层，其中，栅电极包括与第一有源层重叠的第一栅电极和与第二有源层重叠的第二栅电极，以及其中，第一氧化物层位于第一栅电极与第一有源层之间。
第一氧化物层的宽度可大于第一栅电极的宽度。
第一氧化物层可不位于第二有源层与第二栅电极之间。
第一蚀刻可包括湿蚀刻工艺，并且第二蚀刻包括干蚀刻工艺。
附图说明
通过参照附图详细描述本公开的实施方式，本公开的上述和其它方面和特征将变得更加明确，在附图中：
图1是示出一些实施方式涉及的显示装置的平面图；
图2是一些实施方式涉及的显示装置的示意性平面图；
图3是示出本公开的一些实施方式涉及的图2的一个像素的电路图；
图4是示出本公开的一些实施方式涉及的图2的一个像素的电路图；
图5是示出图2的扫描驱动电路的实例的电路图；
图6是示出图2的数据电压分配电路的实例的电路图；
图7是示出一些实施方式涉及的第一晶体管的平面图；
图8是沿图7的线I-I'截取的剖面图；
图9是一些实施方式涉及的第二晶体管的平面图；
图10是沿图9的线II-II'截取的剖面图；
图11是图8的部分Q的放大图；
图12是示出一些实施方式涉及的根据第一晶体管的栅极电压的驱动电流的图表；
图13是示出图2的扫描驱动电路的上拉晶体管的实例的平面图；
图14是示出沿图13的线IV-IV'截取的实例的剖面图；
图15是示出一些实施方式涉及的显示装置的制造方法的流程图；
图16和图17是局部地示出一些实施方式涉及的显示装置的制造方法的剖面图；
图18是示出一些实施方式涉及的显示装置的氧化物层的形成方法的流程图；
图19至图23是局部地示出一些实施方式涉及的显示装置的制造方法的剖面图；
图24是示出另一实施方式涉及的第二晶体管的剖面图；
图25至图27是示出图24的第二晶体管的制造工艺的剖面图；
图28是示出另一实施方式涉及的第二晶体管的平面图；
图29是沿图28的线III-III'截取的剖面图；以及
图30是示出另一实施方式涉及的显示装置的一部分的示意性剖面图。
具体实施方式
通过参照实施方式的详细描述和附图，可更容易地理解本发明概念的特征以及实现其的方法。在下文中，将参照附图对实施方式进行更加详细的描述。然而，所描述的实施方式可以各种不同的形式实施，并且不应被解释为仅受限于本文中所示的实施方式。相反，将这些实施方式提供作为实例，以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达本发明概念的方面和特征。相应地，对于本领域普通技术人员完整地理解本发明概念的方面和特征而言并不是必要的工艺、元件和技术可不被描述。
除非另有说明，否则在整个附图和书面描述中相同的附图标记指示相同的元件，并因此其描述将不被重复。另外，为了使描述清楚，与一些实施方式的描述无关的部分可能不被示出。在附图中，为了清楚起见，元件、层和区域的相对尺寸可被放大。
在本文中参照作为实施方式和/或中间结构的示意性图示的剖面图对各种实施方式进行描述。由此，由例如制造技术和/或公差导致的图示的形状的变化是可预期的。另外，出于对根据本公开概念的实施方式进行描述的目的，本文中所公开的具体结构性或功能性描述仅仅是说明性的。因此，本文中所公开的实施方式不应被解释为受限于特定所示的区域的形状，而是包括由例如制造导致的形状上的偏差。
例如，示出为矩形的植入区域将通常在其边缘处具有倒圆角或弯曲的特征和/或植入浓度梯度，而不是从植入区域到非植入区域的二元变化。相似地，通过植入形成的掩埋区域可在掩埋区域与供进行植入的表面之间的区域中生成一些植入。因此，图中所示的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，并且不旨在限制。附加地，本领域普通技术人员将理解，所描述的实施方式可以各种不同的方式进行修改，而均不背离本公开的精神或范围。
在详细描述中，出于解释的目的，阐述了许多具体细节以提供对各种实施方式的透彻理解。然而，显而易见的是，各种实施方式可在没有这些具体细节的情况下或者用一个或多个等同布置的情况下实践。在其它实例中，公知的结构和装置以框图形式示出以避免不必要地混淆各种实施方式。
应理解，尽管措辞“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些措辞限制。这些措辞用于将一个元件、部件、区域、层或者部分与另一个元件、部件、区域、层或者部分区分开。因此，下面所讨论的第一元件、部件、区域、层或者部分可被称为第二元件、部件、区域、层或者部分，而不背离本公开的精神和范围。
空间相对措辞诸如“下面(beneath)”、“下方(below)”、“下(lower)”、“下方(under)”、“上方(above)”、“上(upper)”等可在本文中出于解释的便利而使用，以描述图中所示的一个元件或者特征与另一元件或者特征的关系。应理解，除了图中所示的取向之外，空间相对措辞旨在还包括装置在使用或操作中的不同取向。例如，如果图中的装置被翻转，则被描述为在其它元件或者特征“下方(below)”、“下方(beneath)”或者“下方(under)”的元件将随后被取向为在其它元件或特征“上方(above)”。因此，示例性措辞“下方(below)”和“下方(under)”可包含上方和下方的取向这两者。装置可以其它方式取向(例如，旋转90度或者在其它取向)，并且本文中所使用的空间相对描述词应被相应地解释。相似地，当第一部分被描述为布置在第二部分“上”时，这指示第一部分布置在第二部分的上侧或下侧处，而不限于以重力方向为基础的其上侧。
此外，在本说明书中，短语“在平面上”或“平面图”意味着从顶部观察目标部，并且短语“在剖面图上”意味着从侧部观察竖直地切割目标部而形成的剖面图。
应理解，当元件、层、区域或部件被称为在另一元件、层、区域或部件“上”，“连接到”或者“联接到”另一元件、层、区域或部件时，该元件、层、区域或部件可直接在另一元件、层、区域或部件上，直接连接到或者联接到另一元件、层、区域或部件，或者可存在有中间元件、层、区域或部件。然而，“直接连接/直接联接”是指在没有中间部件的情况下对另一部件进行直接连接或联接的一个部件。与此同时，诸如“之间”、“紧邻”或“相邻”和“直接相邻”的描述部件之间的关系的其它表述可被相似地解释。此外，还应理解，当元件或层被称为在两个元件或层“之间”时，该元件或层可为两个元件或层之间的唯一元件或层，或者也可存在一个或多个中间元件或层。
出于本公开的目的，在一列元件之后的表述如“至少一个”修饰整列元件，而不是修饰该列中的个别元件。例如，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的集群中的至少一个”可被解释为仅X、仅Y、仅Z或X、Y和Z中的两个或更多个的任何组合，例如XYZ、XYY、YZ和ZZ。在整个说明书中，相似的附图标记指示相似的元件。如本文中所使用的，措辞“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
本文中所使用的术语是仅出于描述特定实施方式的目的，而不旨在对本公开的限制。除非上下文中另有明确指示，否则如本文中所使用的单数形式“一(a)”和“一(an)”也旨在包括复数形式。还应理解，当措辞“包括(comprise)”、“包括有(comprising)”、“具有(have)”、“具有(having)”、“包括(include)”和“包括有(including)”在本说明书中使用时指示所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或者多个其它特征、整数、步骤、操作、元件、部件和/或其集群的存在或者添加。如本文中所使用的，措辞“和/或”包括相关所列项目中的一个或多个的任何和所有组合。
如本文所使用的，措辞“实质上(substantially)”、“约(about)”、“大约(approximately)”以及类似措辞用作近似的措辞而不是程度的措辞，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有偏差。考虑到有关测量和与特定数量的测量相关的误差(即，测量系统的限制)，本文所用的“约(about)”或者“大约(approximately)”包括在本领域普通技术人员确定的特定值的可接受偏差范围内的所述值和均数。例如，“约(about)”可意味着在一个或者多个标准偏差内，或者在所述值的±30％、20％、10％、5％之内。此外，当描述本公开的实施方式时，“可(may)”的使用是指“本公开的一个或多个实施方式”。
当特定实施方式可以不同方式实现时，具体工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可实质上同时进行或者以与描述的顺序相反的顺序进行。
此外，本文中所公开和/或所列举的任何数值范围旨在包括归入所列举的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所列举的最小值1.0与所列举的最大值10.0之间的所有子范围(并且包括所列举的最小值1.0和所列举的最大值10.0)，即，具有大于或等于1.0的最小值和小于或等于10.0的最大值的所有子范围，例如，2.4至7.6。本文中所列举的任何最大数值限制旨在包括归入其中的所有更低数值限制，并且本说明书中所列举的任何最小数值限制旨在包括归入其中的所有更大数值限制。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确地列举出归入本文中明确列举的范围内的任何子范围。
本文中所描述的根据本公开的实施方式的电子或电气装置和/或任何其它相关装置或部件可利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现。例如，这些装置的各种部件可形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。另外，这些装置的各种部件可实现在柔性印制电路膜、带载封装(TCP)、印制电路板(PCB)上、或形成在一个衬底上。
另外，这些装置的各种部件可为在一个或多个计算装置中在一个或多个处理器上运行从而执行计算机程序指令并且与其它系统部件交互以执行本文中所描述的各种功能的进程或线程。计算机程序指令存储在存储器中，而该存储器可使用标准记忆装置(例如，诸如随机存取存储器(RAM))实现在计算装置中。计算机程序指令也可存储在其它非暂时性计算机可读介质(例如，诸如CD-ROM、闪存驱动器等)中。而且，本领域技术人员应该认识到，各种计算装置的功能可组合或集成到单个计算装置中，或者特定计算装置的功能可分布在一个或多个其它计算装置上，而不背离本公开的一些实施方式的精神和范围。
除非另有定义，否则本文中所使用的所有术语(包括技术术语和科技术语)具有与本发明概念所属技术领域的普通技术人员通常理解的含义相同的含义。还应理解，除非在本文中明确地这样定义，否则术语诸如常用词典中定义的那些术语应被解释为具有与它们在相关技术和/或说明书的上下文中的含义一致的含义，并且不应以理想化或过于正式的含义来解释。
图1是示出一些实施方式涉及的显示装置的平面图。
参照图1，显示装置1显示动态图像或静态图像。显示装置1可指示提供显示屏的任何电子装置。显示装置1的实例可包括提供显示屏的电视机、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、便携式摄像机等。
显示装置1包括提供显示屏的显示面板。显示面板的实例可包括LED显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将对LED显示面板应用为显示面板的情况进行描述，但是本公开不限于此，并且在相同技术思想的范围内可应用其它显示面板。
显示装置1的形状可进行各种修改。例如，显示装置1可具有诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有倒圆角的角落(顶点)的四边形形状、其它多边形形状和/或圆形形状的形状。显示装置1的显示区域DA的形状也可与显示装置1的整体形状相似。在图1中示出了具有在水平方向上伸长的矩形形状的显示装置1和显示区域DA。
显示装置1可包括显示区域DA和非显示区域NDA。显示区域DA为可显示图像的区域，非显示区域NDA为不显示图像的区域。显示区域DA也可称为有源区，并且非显示区域NDA也可称为非有源区。
显示区域DA可实质上占据显示装置1的中心。显示区域DA可包括多个像素PX。多个像素PX可排列成矩阵。在平面图中每个像素PX的形状可为矩形或正方形形状。然而，本公开不限于此，并且其可为每个边相对于第一方向DR1倾斜的菱形形状。
图2是一些实施方式涉及的显示装置的示意性平面图。
参照图2，显示装置1包括显示面板10、集成驱动电路20和扫描驱动电路30。集成驱动电路20可包括时序控制器和数据驱动器。
显示面板10可包括形成有像素PX以显示图像的显示区域DA和作为显示区域DA的外围区域的非显示区域NDA。当显示面板10包括弯折表面部分时，显示区域DA可位于弯折表面部分上。在这种情况下，也可在弯折表面部分上观察到显示面板10的图像。
不仅像素PX位于显示区域DA中，与像素PX连接的扫描线SL、数据线DL和电源线也可位于显示区域DA中。扫描线SL可形成为在第一方向DR1上延伸，并且数据线DL可形成为在与第一方向DR1相交的第二方向DR2上延伸。像素PX中的每个可连接到扫描线SL中的至少一个和数据线DL中的至少一个。
像素PX中的每个可包括驱动晶体管、至少一个开关晶体管、发光元件和电容器。因为当扫描信号从扫描线SL施加时，开关晶体管可被导通，因此数据线DL的数据电压可施加到驱动晶体管的栅电极。驱动晶体管可根据施加到栅电极的数据电压而被导通，以使得驱动电流供给到发光元件以发射光。驱动晶体管和至少一个开关晶体管可为薄膜晶体管。发光元件可根据驱动晶体管的驱动电流来发射光。发光元件可为包括第一电极、有机发光层和第二电极的有机发光二极管。电容器可用于保持恒定或稳定施加到驱动晶体管的栅电极的数据电压。
非显示区域NDA可限定为从显示区域DA的外部到显示面板10的边缘的区域。用于将扫描信号施加到扫描线SL的扫描驱动电路30和连接在数据线DL与非显示区域NDA中的路由线RL之间的数据电压分配电路DMUX可位于非显示区域NDA中。此外，电连接到集成驱动电路20的焊盘DP可位于非显示区域NDA中。在这种情况下，集成驱动电路20和焊盘DP可位于显示面板10的一个边缘处。
集成驱动电路20连接到焊盘DP以接收数字视频数据和时序信号。集成驱动电路20将数字视频数据转换成模拟正/负数据电压，并通过路由线RL和数据电压分配电路DMUX将它们供给到数据线DL。此外，集成驱动电路20通过扫描控制线SCL生成并供给用于控制扫描驱动电路30的扫描控制信号。通过扫描驱动电路30的扫描信号来选择要供给数据电压的像素PX，并且数据电压被供给到经选择的像素PX。另外，集成驱动电路20可将电源电压供给到电源线。
集成驱动电路20可形成为集成电路(IC)，并且可在焊盘区域中通过玻璃上芯片(COG)方法、塑料上芯片(COP)方法或超声波接合方法安装在显示面板10上，但是本公开不限于此。例如，集成驱动电路20可安装在单独的电路板上。
焊盘DP可电连接到集成驱动电路20。在一些实施方式中，电路板可使用各向异性导电膜附接到焊盘DP上。相应地，电路板的引线可电连接到焊盘DP。电路板可为柔性膜，诸如柔性印制电路板、印制电路板或膜上芯片。电路板可朝向显示面板10的下侧弯曲。在这种情况下，电路板的一侧可附接到显示面板10的一个边缘，并且电路板的另一侧可位于显示面板10的下方并且可连接到安装有主机系统的系统板。
扫描驱动电路30可通过至少一个扫描控制线SCL连接到集成驱动电路20以接收扫描控制信号。扫描驱动电路30可根据扫描控制信号来生成扫描信号，并且可将扫描信号顺序地输出到扫描线SL。尽管图2示出了扫描驱动电路30形成在显示区域DA的一侧，例如，在左侧上的非显示区域NDA中，但是本公开不限于此。例如，扫描驱动电路30可形成在显示区域DA的多侧，例如，在左侧和右侧上的非显示区域NDA中。
数据电压分配电路DMUX可连接在路由线RL与数据线DL之间。连接到数据电压分配电路DMUX上的路由线RL的数量与数据线DL的数量之比可为1：q(q是2或更大的整数)。数据电压分配电路DMUX可用于将施加到一个路由线RL的数据电压分配到多个对应的数据线DL。
电源电路可从施加自系统板的主电源生成用于驱动显示面板10所需的电压，并且可将电压供给到显示面板10。例如，电源电路可从主电源生成用于驱动显示面板10的发光元件EL(参见图3)的第一电源电压和第二电源电压，并且可将它们供给到显示面板10的第一电压线VDD(参见图3)和第二电压线VSS(参见图3)。此外，电源电路可从主电源生成用于驱动集成驱动电路20和扫描驱动电路30的驱动电压，并且可供给它们。
电源电路可形成为集成电路并且可安装在电路板上，但是本公开不限于此。例如，电源电路可与集成驱动电路20一体地形成。
图3是示出本公开的一些实施方式涉及的图2的一个像素的电路图。
参照图3，像素PX可包括第一晶体管TR1、第二晶体管TR2、发光元件EL和电容器Cst。尽管图3示出像素PX具有包含一个第一晶体管TR1、一个第二晶体管TR2和一个电容器Cst的2T1C(2晶体管-1电容器)结构，但是本公开不限于此。每个像素PX可包括更多数量的晶体管和/或多个电容器。
第一晶体管TR1和第二晶体管TR2中的每个可包括第一电极、第二电极和栅电极。第一电极和第二电极中的一个可为源电极，而另一个可为漏电极。
第一晶体管TR1和第二晶体管TR2中的每个可形成为薄膜晶体管。此外，尽管在图3中示出了第一晶体管TR1和第二晶体管TR2中的每个形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。第一晶体管TR1和第二晶体管TR2中的每个可形成为P型MOSFET。在这种情况下，可改变第一晶体管TR1和第二晶体管TR2中的每个的源电极和漏电极的位置。在下面的描述中，假设第一晶体管TR1和第二晶体管TR2为N型MOSFET。
第一晶体管TR1可根据施加到栅电极的数据电压而被导通，以使得驱动电流供给到发光元件EL以发射光。即，第一晶体管TR1可为驱动晶体管。第一晶体管TR1的栅电极可连接到第二晶体管TR2的源电极，第一晶体管TR1的源电极可连接到发光元件EL的第一电极，并且第一晶体管TR1的漏电极可连接到施加有第一电源电压的第一电压线VDD。
因为当从第k扫描线SLk(k是正整数)施加扫描信号时第二晶体管TR2被导通，因此数据线DLj的数据电压可施加到第一晶体管TR1的栅电极。即，第二晶体管TR2可为开关晶体管。第二晶体管TR2的栅电极可连接到第k扫描线SLk，第二晶体管TR2的源电极可连接到第一晶体管TR1的栅电极，并且第二晶体管TR2的漏电极可连接到第j数据线DLj。
电容器Cst可连接在第一晶体管TR1的栅电极与源电极之间。相应地，电容器Cst可用于使施加到第一晶体管TR1的栅电极的数据电压保持恒定或稳定。
发光元件EL可根据第一晶体管TR1的驱动电流而发射光。发光元件EL可为包括第一电极、有机发光层和第二电极的有机发光二极管。发光元件EL的第一电极可连接到第一晶体管TR1的源电极，并且发光元件EL的第二电极可连接到施加有比第一电源电压低的第二电源电压的第二电压线VSS。
图4是示出本公开的一些实施方式涉及的图2的一个像素的电路图。
参照图4，像素PX可包括第一晶体管TR1、第二晶体管TR2、感测晶体管SST、发光元件EL和电容器Cst。图4示出了像素PX具有包含一个第一晶体管TR1、一个第二晶体管TR2、一个感测晶体管SST和一个电容器Cst的3T1C(3晶体管-1电容器)结构。除了图4的电路图还包括感测晶体管SST和基准线Vref以外，图4的电路图与图3的电路图相同。
图4的电路图还可包括补偿电路，而补偿电路包括感测晶体管SST和基准线Vref。补偿电路是添加在每个像素PX中以对作为驱动晶体管的第一晶体管TR1等的阈值电压进行补偿的电路。
感测晶体管SST可具有连接在第一晶体管TR1的源电极与发光元件EL的第一电极之间的一个电极(例如，源电极)。感测晶体管SST的栅电极可连接到第k感测信号线SSk，感测晶体管SST的漏电极可连接到基准线Vref，并且感测晶体管SST的源电极可连接到电容器Cst的一端。感测晶体管SST由第k感测信号线SSk的感测信号导通，以将通过基准线Vref传输的基准电压供给到第一晶体管TR1的源电极，或者进行操作以对第一晶体管TR1的源电极的电压或电流进行感测。
基准线Vref可连接到扫描驱动电路30。在这种情况下，扫描驱动电路30可实时地在图像的非显示周期期间、在N帧(N是1或更大的正数)的周期期间或者在多个帧的周期期间对每个像素PX的第一晶体管TR1的源电极进行感测，并且可生成感测结果。另一方面，作为开关晶体管的第二晶体管TR2和作为感测晶体管的感测晶体管SST可同时被导通。在这种情况下，通过基准线Vref进行的感测操作和用于输出数据信号的数据输出操作根据扫描驱动电路30的时分方法而彼此分开。
另外，根据感测结果的补偿目标可为数字数据信号、模拟数据信号、伽马等。此外，基于感测结果生成补偿信号的补偿电路可作为扫描驱动电路30中的电路、时序控制器中或集成驱动电路20中的电路、或者单独的电路来实现。
然而，本公开不限于此。在图3和图4中，具有2T1C结构和3T1C结构的各个像素PX已被示出为实例，但是在其它实施方式中，像素PX可包括更多数量的晶体管或电容器。将省略其描述。
图5是示出图2的扫描驱动电路的实例的电路图。
参照图5，如图5中所示，扫描驱动电路30可包括相互独立地连接的级STA，并且级STA可将扫描信号(例如经由输出端子OT)顺序地输出到扫描线SL。
如图5中所示，级STA中的每个包括上拉节点NQ、下拉节点NQB、当上拉节点NQ具有栅极导通电压时被导通的上拉晶体管TU、当下拉节点NQB具有栅极导通电压时被导通的下拉晶体管TD、以及用于控制上拉节点NQ和/或下拉节点NQB的充电和放电的节点控制器NC。
节点控制器NC可连接到输入有起始信号或前一级的输出信号的起始端子STT、输入有下一级的输出信号的复位端子RT、施加有栅极导通电压的栅极导通电压端子VGHT、以及施加有栅极关断电压的栅极关断电压端子VGLT。
节点控制器NC根据输入到起始端子STT的起始信号或前一级的输出信号来控制上拉节点NQ和下拉节点NQB的充电和放电。为了稳定地控制级STA的输出，当上拉节点NQ具有栅极导通电压时，节点控制器NC使下拉节点NQB具有栅极关断电压，并且当下拉节点NQB具有栅极导通电压时，节点控制器NC使上拉节点NQ具有栅极关断电压。为此，节点控制器NC可包括多个晶体管。
当级STA被上拉时(例如，当上拉节点NQ具有栅极导通电压时)，上拉晶体管TU被导通，并且将输入到时钟端子CT的时钟信号输出到输出端子OT。当级STA被下拉时(例如，当下拉节点NQB具有栅极导通电压时)，下拉晶体管TD被导通，并且将栅极关断电压端子VGLT的栅电极关断电压输出到输出端子OT。
级STA的节点控制器NC的多个晶体管、上拉晶体管TU和下拉晶体管TD可形成为薄膜晶体管。此外，尽管图5示出了级STA的节点控制器NC的多个晶体管、上拉晶体管TU和下拉晶体管TD形成为具有N型半导体特性的N型半导体晶体管，但是本公开的实施方式不限于此。即，级STA的节点控制器NC的多个晶体管、上拉晶体管TU和下拉晶体管TD可形成为具有P型半导体特性的P型半导体晶体管。
图6是示出图2的数据电压分配电路的实例的电路图。
参照图6，数据电压分配电路DMUX可对供给到路由线RL1至RLp(p是2或更大的整数)的数据电压进行时分，并且可通过使用被供给到分配控制线DM1和DM2的分配控制信号分别顺序地导通的各分配晶体管MT1和MT2来将数据电压分配到多个数据线DL1至DLm(例如，m是满足m＝2p的整数)。尽管图6示出了数据电压分配电路DMUX对供给到一个路由线的数据电压进行时分，并且将数据电压分配到两个数据线，但是本公开的实施方式不限于此。
数据电压分配电路DMUX可包括第一分配晶体管MT1和第二分配晶体管MT2。第一分配晶体管MT1中的每个的栅电极可连接到第一分配控制线DM1，并且第二分配晶体管MT2中的每个的栅电极可连接到第二分配控制线DM2。
连接到一个路由线的第一分配晶体管MT1和第二分配晶体管MT2可连接到不同的数据线。例如，连接到第一路由线RL1的第一分配晶体管MT1可连接到第一数据线DL1，并且连接到第一路由线RL1的第二分配晶体管MT2可连接到第二数据线DL2。连接到第p路由线RLp的第一分配晶体管MT1可连接到第(m-1)数据线DLm-1，并且连接到第p路由线RLp的第二分配晶体管MT2可连接到第m数据线DLm。
当具有栅极导通电压的第一分配控制信号施加到第一分配控制线DM1时，第一分配晶体管MT1可被导通。相应地，路由线RL1至RLp可分别连接到奇数数据线DL1、DL3、DL5、...、DLm-1。当具有栅极导通电压的第二分配控制信号施加到第二分配控制线DM2时，第二分配晶体管MT2可被导通。相应地，路由线RL1至RLp可分别连接到偶数数据线DL2、DL4、DL6、...、DLm。因此，数据电压分配电路DMUX可对供给到路由线RL1至RLp(p是2或更大的整数)的数据电压进行时分，并且可将数据电压分配到多个数据线DL1至DLm(m是满足m＝2p的整数)。
数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2可形成为薄膜晶体管。尽管图6示出了数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2形成为具有N型半导体特性的N型半导体晶体管，但是本公开的实施方式不限于此。即，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2可形成为具有P型半导体特性的P型半导体晶体管。
在下文中，将对位于每个像素PX中的晶体管的结构和布置进行描述。
图7是示出一些实施方式涉及的第一晶体管的平面图。图8是沿图7的线I-I'截取的剖面图。图9是一些实施方式涉及的第二晶体管的平面图。图10是沿图9的线II-II'截取的剖面图。
图7至图10示出了像素PX的作为驱动晶体管的第一晶体管TR1和作为开关晶体管的第二晶体管TR2以共面结构形成。共面结构具有栅电极形成在有源层上方的顶栅结构。然而，本公开不限于此，并且每个像素PX的第一晶体管TR1和第二晶体管TR2可具有栅电极形成在有源层下方的底栅结构。
参照图7至图10，显示面板10包括位于显示区域DA中的第一衬底110、缓冲层120、第一栅极绝缘层130、第一晶体管TR1、第二晶体管TR2、第一层间绝缘层160、第一钝化层170、第一平坦化层180、第一电极191、有机发光层192、第二电极193、像素限定层195和封装层196。
根据一些实施方式，每个像素PX的第一晶体管TR1包括第一栅电极310、第一有源层350、第一氧化物层370、第一源电极330、第一漏电极340和第一阻光层360。像素PX的第二晶体管TR2包括第二栅电极410、第二有源层450、第二源电极430和第二漏电极440。
第一衬底110可提供形成第一晶体管TR1和第二晶体管TR2的区域。第一衬底110可由塑料或玻璃制成。
第一阻光层360可位于第一衬底110上。第一阻光层360可阻挡光从第一衬底110入射在第一有源层350上。第一阻光层360可减少或防止当来自第一衬底110的光入射在第一有源层350上时而在第一有源层350中流动的漏电流。第一阻光层360在第三方向DR3上的长度和第一阻光层360在第四方向DR4上的长度可(例如，分别)比第一有源层350在第三方向DR3上的长度和第一有源层350在第四方向DR4上的长度长。第一阻光层360可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或多种和/或它们的合金制成的单层或多层。
缓冲层120可位于第一阻光层360上。缓冲层120可保护像素PX的第一晶体管TR1和第二晶体管TR2免受通过第一衬底110渗透的湿气的影响。缓冲层120可包括多个交替地堆叠的无机层。例如，缓冲层120可由交替地堆叠有氧化硅(SiOx)层、氮化硅(SiNx)层和氮氧化硅(SiON)层的一个或多个无机层的多层形成。
第一有源层350和第二有源层450可位于缓冲层120上。根据一些实施方式，第一有源层350和第二有源层450可具有氧化物半导体。在一些实施方式中，第一有源层350和第二有源层450可包括铟锡氧化物(ITO)、铟锡镓氧化物(ITGO)、铟镓锌氧化物(IGZO)和/或铟镓锌锡氧化物(IGZTO)。然而，本公开不限于此。
第一有源层350和第二有源层450可分别包括第一导电区350a和450a、第二导电区350b和450b和沟道区350c和450c。沟道区350c和450c可分别位于第一导电区350a和450a与第二导电区350b和450b之间。
第一栅极绝缘层130位于第一有源层350和第二有源层450上。第一栅极绝缘层130可由诸如氧化硅(SiOx)、氮化硅(SiNx)或其堆叠结构的无机材料形成。
第一栅电极310和第二栅电极410位于第一栅极绝缘层130上。第一栅电极310可在第一栅极绝缘层130介于其间的状态下与第一有源层350重叠，并且第二栅电极410可在第一栅极绝缘层130介于其间的状态下与第二有源层450重叠。例如，第一栅电极310可与第一有源层350的沟道区350c重叠，并且第二栅电极410可与第二有源层450的沟道区450c重叠。第一栅电极310和第二栅电极410可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种和/或它们的合金制成的单层或多层。
与此同时，尽管图8和图10示出了第一栅极绝缘层130仅位于第一栅电极310与第一有源层350之间以及第二栅电极410与第二有源层450之间，但是本公开的实施方式是不限于此。例如，第一栅极绝缘层130可形成在第一有源层350和第二有源层450的上表面和侧表面上。
根据一些实施方式，第一晶体管TR1可包括位于第一栅极绝缘层130与第一栅电极310之间的第一氧化物层370。第一氧化物层370可定位成至少与第一有源层350的沟道区350c重叠。第一氧化物层370可与第一有源层350的沟道区350c重叠以向其注入过量的氧(O)。在一些实施方式中，在第三方向DR3上测量的第一氧化物层370的宽度可大于在第三方向DR3上测量的沟道区350c的宽度。
氧缺陷区可部分地形成在包括氧化物半导体的第一有源层350中。氧缺陷区可充当降低第一有源层350的器件特性的因素。此外，当第一栅极绝缘层130位于第一有源层350上时，来自第一栅极绝缘层130的氢(H)可渗透到氧缺陷区中以形成杂质。
一些实施方式涉及的第一氧化物层370可将过量的氧(O)供给到另一相邻层(例如，供给到第一栅极绝缘层130)。供给到第一栅极绝缘层130的过量的氧(O)可注入到第一有源层350的沟道区350c中以减少形成在第一有源层350中的氧缺陷区的数量。
当第一氧化物层370位于第一栅极绝缘层130上时，过量的氧(O)供给到第一栅极绝缘层130，并且过量的氧(O)可注入到第一有源层350的氧缺陷区中。当通过第一氧化物层370注入过量的氧(O)时，渗透到氧缺陷区中的氢(H)移动到第一栅极绝缘层130，并且随着过量的氧(O)填充在该区中，氧缺陷区可减少。
根据一些实施方式，第一有源层350的氧浓度可大于第一氧化物层370的氧浓度。第一有源层350从位于第一栅极绝缘层130上的第一氧化物层370接收过量的氧(O)以增加氧浓度，并且氧缺陷区的浓度可降低。相应地，第一有源层350可具有高迁移率，并且包括第一氧化物层370的晶体管可具有经改善的电特性。在一些实施方式涉及的显示装置1中，在显示面板10的每个像素PX中，作为驱动晶体管的第一晶体管TR1包括位于第一有源层350与第一栅电极310之间的第一氧化物层370。相应地，驱动晶体管可具有经改善的电特性。
一些实施方式涉及的第一氧化物层370可为包含锡(Sn)的结晶氧化物。在一些实施方式中，第一氧化物层370可由锡锌氧化物(TZO)、锡镓氧化物(TGO)、铟锡锌氧化物(ITZO)、铟锡镓氧化物(ITGO)和/或铟锡锌镓氧化物(ITZGO)形成。然而，本公开不限于此，并且第一氧化物层370可由除了上述氧化物以外的包含锡(Sn)的氧化物形成。即，第一氧化物层370可为具有相对于总阳离子含量而言处于约1at.％至约100at.％的范围内的锡(Sn)的含量的氧化物。
在显示装置1的制造工艺期间，可通过蚀刻工艺在第一栅极绝缘层130上形成第一氧化物层370。当第一氧化物层370不具有结晶氧化物时，可在一个工艺中同时或实质上同步地蚀刻第一栅电极310和第一氧化物层370。
当在与第一栅电极310相同的蚀刻工艺中去除第一氧化物层370时，第一氧化物层370的侧表面可比第一栅电极310的侧表面蚀刻得更多，并且可能发生底切。随着第一氧化物层370比第一栅电极310蚀刻得更多，当第一氧化物层370的侧表面向内凹陷时，在随后的工艺中形成的第一层间绝缘层160的绝缘材料可能不会沉积在第一氧化物层370的侧表面上。相应地，沿着形成在第一氧化物层370中的底切在第一层间绝缘层160中可能发生绝缘材料未正确地沉积的缺陷(裂纹)，而这可能降低第一晶体管TR1的器件特性和可靠性。
一些实施方式涉及的第一氧化物层370可包括包含锡(Sn)的结晶氧化物，并且可通过与第一栅电极310的蚀刻工艺不同的蚀刻工艺形成。
图11是图8的部分Q的放大图。
参照图11，第一氧化物层370可包括包含锡(Sn)的结晶氧化物，并且可通过与用于形成第一栅电极310的蚀刻工艺不同的蚀刻工艺来形成。相应地，能够减少或防止当第一氧化物层370比第一栅电极310蚀刻得更多时可能发生的底切现象的可能性，并且能够减小或最小化第一层间绝缘层160的裂纹的可能性。此外，能够通过确保第一晶体管TR1的结构稳定性来改善器件特性。
与此同时，随着通过不同的蚀刻工艺形成第一栅电极310和第一氧化物层370，第一氧化物层370可具有比第一栅电极310大的宽度。根据一些实施方式，在一个方向上(例如，在第三方向DR3上)测量的第一氧化物层370的宽度W370可大于在该方向上测量的第一栅电极310的宽度W310。第一氧化物层370的至少一个端部可形成为比第一栅电极310的一个端部突出得更多。第一栅电极310位于第一氧化物层370上，并且由于第一栅电极310具有较窄的宽度，因此第一氧化物层370的上表面的至少一部分可被暴露。第一氧化物层370的暴露的上表面可与第一层间绝缘层160接触。
在用于形成第一栅电极310的蚀刻工艺中，不蚀刻具有结晶氧化物的氧化物层。在显示装置1的制造工艺期间，可在形成第一栅电极310之后执行用于形成第一氧化物层370的蚀刻工艺。如稍后描述的，可在第一栅电极310上形成光致抗蚀剂PR(参见图20)以用于形成第一氧化物层370。因为光致抗蚀剂PR形成为具有比第一栅电极310大的宽度，因此具有与光致抗蚀剂PR的宽度实质上相同的宽度的第一氧化物层370可具有比第一栅电极310大的宽度。因为第一氧化物层370的宽度W370大于第一栅电极310的宽度W310，因此可防止第一氧化物层370的底切。
另外，根据一些实施方式，第一氧化物层370的宽度W370可大于第一有源层350的沟道区350c的宽度W350c。如上所述，第一氧化物层370可位于第一有源层350上以将过量的氧(O)注入到第一有源层350中。为此，第一氧化物层370可形成为至少与第一有源层350的沟道区350c重叠。因为位于第一栅极绝缘层130上的第一氧化物层370具有比第一有源层350的沟道区350c的宽度W350c大的宽度W370，因此其可定位成与沟道区350c的整个区域重叠。相应地，第一氧化物层370的至少一部分也可与第一有源层350的第一导电区350a和第二导电区350b重叠。然而，本公开不限于此，并且在一些实施方式中，第一氧化物层370的宽度W370可与沟道区350c的宽度W350c实质上相同。
图12是示出一些实施方式涉及的根据第一晶体管的栅极电压的驱动电流的图表。图12是示出根据作为驱动晶体管的第一晶体管TR1的栅极电压V的驱动电流A的图表。在图12中，通过多次改变第一晶体管TR1的栅极电压V，测量了驱动电流A中的变化。在图12中，虚线表示其它实施方式涉及的根据包括不具有晶相的氧化物层的第一晶体管TR1的栅极电压V中的变化所引起的驱动电流A中的变化，并且实线表示一些实施方式涉及的根据包括具有结晶氧化物的第一氧化物层370的第一晶体管TR1的栅极电压V中的变化所引起的驱动电流A中的变化。
如上所述，构成显示装置1的驱动晶体管的第一晶体管TR1包括第一氧化物层370，从而改善装置的电特性。而且，第一氧化物层370具有结晶氧化物，从而确保优异的器件可靠性。
参照图12，可看出当第一氧化物层370不具有结晶氧化物时(图12中的虚线)，随着栅极电压V的变化重复若干次，驱动电流A的值变化。如上所述，当第一氧化物层370不具有结晶氧化物时，在第一栅电极310的下方可能发生底切，并且由于第一氧化物层370的底切而可能在第一层间绝缘层160中发生裂纹。形成在第一层间绝缘层160中的裂纹可能导致第一晶体管TR1的结构缺陷，从而导致难以确保器件特性。相应地，在栅极电压V中的变化重复若干次期间可能会流过非恒定的驱动电流A，并且装置可能具有低可靠性。
另一方面，当第一氧化物层370具有结晶氧化物时(图12中的实线)，由于在第一栅电极310的下方不发生底切，因此能够防止第一层间绝缘层160的裂纹的发生。相应地，能够减少第一晶体管TR1的结构缺陷，并且确保优异的器件特性。如图12中所示，在一些实施方式涉及的第一晶体管TR1中，即使栅极电压V的变化重复若干次，也可流过恒定的驱动电流A，并且装置可具有优异的可靠性。
再次参照图7至图10，第一层间绝缘层160位于第一栅电极310和第二栅电极410上。第一层间绝缘层160可由诸如氧化硅(SiOx)、氮化硅(SiNx)或其堆叠结构的无机材料形成。
第一层间绝缘层160可包括穿过其来暴露第一有源层350的上表面的一部分的第一接触孔CT1，并且也可包括穿过其来暴露第一有源层350的上表面的另一部分的第二接触孔CT2。即，第一接触孔CT1可形成为暴露第一有源层350的第一导电区350a，并且第二接触孔CT2可形成为暴露第一有源层350的第二导电区350b。此外，在第一层间绝缘层160和缓冲层120中可形成有穿过它们来暴露第一阻光层360的第三接触孔CT3。
此外，第一层间绝缘层160可包括穿过其来暴露第二有源层450的上表面的一部分的第四接触孔CT4，并且也可包括穿过其来暴露第二有源层450的上表面的另一部分的第五接触孔CT5。即，第四接触孔CT4可形成为暴露第二有源层450的第一导电区450a，并且第五接触孔CT5可形成为暴露第二有源层450的第二导电区450b。
第一晶体管TR1的第一源电极330和第一漏电极340以及第二晶体管TR2的第二源电极430和第二漏电极440位于第一层间绝缘层160上。
第一源电极330通过第一接触孔CT1与形成在第一有源层350的一侧上的第一导电区350a接触。第一漏电极340通过第二接触孔CT2与形成在第一有源层350的另一侧上的第二导电区350b接触。
第二源电极430通过第四接触孔CT4与形成在第二有源层450的一侧上的第一导电区450a接触。第二漏电极440通过第五接触孔CT5与形成在第二有源层450的另一侧上的第二导电区450b接触。
第一钝化层170位于第一晶体管TR1和第二晶体管TR2的第一源电极330和第二源电极430以及第一漏电极340和第二漏电极440上。第一钝化层170可由诸如氧化硅(SiOx)、氮化硅(SiNx)或其堆叠结构的无机材料形成。
第一平坦化层180位于第一钝化层170上。第一平坦化层180可使因诸如第一晶体管TR1和第二晶体管TR2的薄膜晶体管引起的台阶平坦化。第一平坦化层180可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机层形成。
第一平坦化层180上可形成有包括第一电极191、有机发光层192和第二电极193的发光元件EL，并且也可形成有像素限定层195。
第一电极191可形成在第一平坦化层180上。第一电极191可通过穿过第一钝化层170和第一平坦化层180的接触孔CNT连接到第一晶体管TR1的第一源电极330。
像素限定层195可形成为覆盖第一平坦化层180上的第一电极191的边缘以划分像素。即，像素限定层195用于限定或划分像素。像素中的每个代表顺序地堆叠有第一电极191、有机发光层192和第二电极193的区域，并且来自第一电极191的空穴与来自第二电极193的电子在有机发光层192中彼此结合以发射光。
有机发光层192可位于第一电极191和像素限定层195上。有机发光层192可包括空穴传输层、发光层和电子传输层。另外，有机发光层192可形成为两个或更多个堆叠的串联结构，在这种情况下，在堆叠之间可形成有电荷产生层。
第二电极193可形成在有机发光层192上。第二电极193可为针对像素公共地形成的公共层。
发光元件EL可由在向上方向上发射光的顶部发射型形成。在这种情况下，第一电极191可由诸如铝(Al)和钛(Ti)的堆叠结构(Ti/Al/Ti)、Al和ITO的堆叠结构(ITO/Al/ITO)、APC合金、APC合金和ITO的堆叠结构(ITO/APC/ITO)等的具有高反射率的金属材料形成。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。此外，第二电极193可由可透射光的诸如ITO或IZO的透明导电材料(TCO)、或者诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金的半透射导电材料形成。当第二电极193由半透射导电材料形成时，由于微腔效应，可改善发光效率。
封装层196可形成在第二电极193上以减少或防止氧气或湿气的渗透。封装层196可包括至少一个无机层。无机层可由氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝和/或氧化钛形成。此外，封装层196可包括至少一个有机层以减少或防止颗粒穿透封装层196并进入有机发光层192和第二电极193。有机层可由环氧、丙烯酸酯或聚氨酯丙烯酸酯形成。
与此同时，扫描驱动电路30的节点控制器NC的多个晶体管、上拉晶体管TU和下拉晶体管TD中的每个可形成为与图9和图10中所示的第二晶体管TR2实质上相同。即，在扫描驱动电路30的上拉晶体管TU和下拉晶体管TD中，具有结晶氧化物的氧化物层可不位于有源层与栅电极之间。在这种情况下，扫描驱动电路30的节点控制器NC的多个晶体管、上拉晶体管TU和下拉晶体管TD中的每个的第三栅电极、第三有源层、第三源电极和第三漏电极与上面参照图9和图10描述的第二晶体管TR2的第二栅电极410、第二有源层450、第二源电极430和第二漏电极440实质上相同，并因此，将省略其重复的详细描述。
另外，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个可形成为与图9和图10中所示的第二晶体管TR2实质上相同。即，在数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2的每个中，可从有源层与栅电极之间省略具有结晶氧化物的氧化物层。在这种情况下，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个的第四栅极、第四有源层、第四源电极和第四漏电极与上面参照图9和图10描述的第二晶体管TR2的第二栅电极410、第二有源层450、第二源电极430和第二漏电极440实质上相同，并因此，将省略其重复的详细描述。
图13是示出图2的扫描驱动电路的上拉晶体管的实例的平面图。图14是示出沿图13的线IV-IV'截取的实例的剖面图。
图13和图14的实施方式的不同之处在于扫描驱动电路30的上拉晶体管TU的第三有源层550包括多晶硅。
参照图13和图14，扫描驱动电路30的上拉晶体管TU包括第三栅电极510、第三有源层550、第三源电极530和第三漏电极540。
第三有源层550可位于缓冲层120上并且可包括多晶硅。第三有源层550可包括第一高浓度掺杂区550a、第二高浓度掺杂区550b、沟道区550c、第一低浓度掺杂区550d和第二低浓度掺杂区550e。沟道区550c可由不掺杂有杂质的多晶硅形成。第一高浓度掺杂区550a和第二高浓度掺杂区550b可由掺杂有高浓度杂质的多晶硅形成。第一低浓度掺杂区550d和第二低浓度掺杂区550e可由掺杂有低浓度杂质的多晶硅形成。
第一栅极绝缘层130位于第三有源层550上。第一栅极绝缘层130的描述与上面参照图7至图10描述的相同。
第三栅电极510位于第一栅极绝缘层130上。第三栅电极510可在第一栅极绝缘层130介于其间的状态下与第三有源层550重叠。例如，第三栅电极510可与第三有源层550的沟道区550c重叠。另外，第三栅电极510的描述与上面参照第一栅电极310和第二栅电极410的描述相同。
第一层间绝缘层160位于第三栅电极510上。第一层间绝缘层160的描述与上面参照图7至图10描述的相同。
第一层间绝缘层160可包括穿过第一层间绝缘层160以暴露第三有源层550的上表面的一部分的第七接触孔CT7、以及穿过第一层间绝缘层160以暴露第三有源层550的上表面的另一部分的第八接触孔CT8。第七接触孔CT7可形成为暴露第三有源层550的第一高浓度掺杂区550a，并且第八接触孔CT8可形成为暴露第三有源层550的第二高浓度掺杂区550b。
上拉晶体管TU的第三源电极530和第三漏电极540位于第一层间绝缘层160上。
第三源电极530通过第七接触孔CT7与形成在第三有源层550的一侧上的第一高浓度掺杂区550a接触。第三漏电极540通过第八接触孔CT8与形成在第三有源层550的另一侧上的第二高浓度掺杂区550b接触。
第一钝化层170位于上拉晶体管TU的第三源电极530和第三漏电极540上。
第一平坦化层180可形成在第一钝化层170上以使因诸如上拉晶体管TU的薄膜晶体管引起的台阶平坦化。
与此同时，扫描驱动电路30的节点控制器NC的多个晶体管和下拉晶体管TD中的每个可形成为与图13和图14中所示的上拉晶体管TU实质上相同。
此外，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个可包括第四栅电极、第四有源层、第四源电极和第四漏电极。数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个可形成为与图13和图14中所示的扫描驱动电路30的上拉晶体管TU实质上相同。在这种情况下，数据电压分配电路DMUX的第一分配晶体管MT1和第二分配晶体管MT2中的每个的第四栅极、第四有源层、第四源电极和第四漏电极与上面参照图13和图14描述的上拉晶体管TU的第三栅电极510、第三有源层550、第三源电极530和第三漏电极540实质上相同，并因此，将省略其重复的详细描述。
在下文中，将对包括第一晶体管TR1和第二晶体管TR2的显示装置1的制造方法进行描述。
图15是示出一些实施方式涉及的显示装置的制造方法的流程图。图16和图17是局部地示出一些实施方式涉及的显示装置的制造方法的剖面图。图18是示出一些实施方式涉及的显示装置的氧化物层的形成方法的流程图。图19至图23是局部地示出一些实施方式涉及的显示装置的制造方法的剖面图。
一些实施方式涉及的显示装置1的制造方法可包括：将氧化物层和栅电极形成在形成于有源层上的栅极绝缘层上。如上所述，第一晶体管TR1的第一氧化物层370包括包含锡(Sn)的结晶氧化物，并且可通过与第一栅电极310不同的蚀刻工艺形成。
参照图15至图23，首先，如图16中所示，将第一阻光层360形成在第一衬底110上(S100)，并且将缓冲层120形成在第一阻光层360上(S200)。在实施方式中，第一阻光层360可通过利用使用光致抗蚀剂图案的蚀刻工艺对借助溅射方法形成在第一衬底110上的阻光金属层进行图案化来形成。缓冲层120可通过化学气相沉积形成。然而，本公开不限于此。
因为第一阻光层360和缓冲层120的描述与上面描述的相同，因此将省略其重复的详细描述。然而，如稍后将描述的，除了第一阻光层360以外的阻光层还可位于第一衬底110上。在这种情况下，其它阻光层可在与第一阻光层360相同的工艺中形成。
接着，如图17中所示，将第一有源层350和第二有源层450形成在缓冲层120上(S300)。第一有源层350和第二有源层450可在通过溅射方法形成一个层之后，通过使用光致抗蚀剂的图案化工艺来形成。然而，本公开不限于此，并且在一些情况下，它们可通过原子层沉积来形成。
接着，将第一栅极绝缘层130形成在第一有源层350和第二有源层450上(S400)，并且将第一氧化物层370、第一栅电极310和第二栅电极410形成在第一栅极绝缘层130上(S500)。
根据一些实施方式，显示装置1的制造方法可包括：通过执行两次蚀刻工艺来形成栅电极和氧化物层。栅电极和氧化物层可分别通过部分地蚀刻并去除构成栅电极的金属层和氧化物层来形成。此处，金属层和氧化物层可通过不同的蚀刻工艺部分地去除。
如图18中所示，形成栅电极和氧化物层的工艺可包括：将氧化物层OXL和金属层MTL形成在第一栅极绝缘层130上(S510)；执行蚀刻金属层MTL的一部分以形成第一栅电极310和第二栅电极410的第一蚀刻工艺(S520)；将光致抗蚀剂PR形成在第一栅电极310和第二栅电极410上(S530)；以及执行沿着光致抗蚀剂PR蚀刻氧化物层OXL和第一栅极绝缘层130的一部分的第二蚀刻工艺(S540)。
第一栅电极310和第二栅电极410可通过蚀刻金属层MTL的第一蚀刻工艺来形成，并且第一氧化物层370可通过蚀刻氧化物层OXL和第一栅极绝缘层130的第二蚀刻工艺来形成。在下文中，将参照其它附图对形成第一栅电极310和第二栅电极410以及第一氧化物层370的工艺进行详细描述。
与此同时，在一些实施方式中，第一晶体管TR1可包括第一氧化物层370，但是第二晶体管TR2可不包括第一氧化物层370。相应地，可在第一有源层350上执行用于形成第一氧化物层370的蚀刻工艺，并且可不在第二有源层450上执行蚀刻工艺。然而，本公开不限于此，并且下面将通过实例的方式描述第一氧化物层370位于第一有源层350上但不位于第二有源层450上的情况。
首先，如图19中所示，将第一栅极绝缘层130形成在第一有源层350和第二有源层450上(S400)，并且将氧化物层OXL和金属层MTL形成在第一栅极绝缘层130上(S510)。第一栅极绝缘层130、氧化物层OXL和金属层MTL可通过化学气相沉积形成，但是本公开不限于此。氧化物层OXL可仅位于第一有源层350上，而可不位于第二有源层450上。如上所述，因为第二晶体管TR2不包括注入过量的氧(O)的氧化物层，因此仅第一栅极绝缘层130和金属层MTL可形成在第二有源层450上。金属层MTL可在后续工艺中被部分地蚀刻以形成第一栅电极310和第二栅电极410。
当氧化物层OXL位于第一栅极绝缘层130上时，过量的氧(O)可从氧化物层OXL供给到第一栅极绝缘层130。随后，当在氧化物层OXL上执行热处理工艺时，供给到第一栅极绝缘层130的过量的氧(O)注入到第一有源层350中。包含在第一有源层350的氧缺陷区中的氢(H)移动到第一栅极绝缘层130，并且从氧化物层OXL注入的过量的氧(O)可减少第一有源层350的氧缺陷区的数量。因为其描述与上面描述的相同，因此将省略其重复的详细描述。
氧化物层OXL可在后续工艺中部分地蚀刻并去除以形成第一氧化物层370。根据一些实施方式，氧化物层OXL可包括包含锡(Sn)的结晶氧化物。其描述与上面描述的相同。氧化物层OXL可位于第一有源层350上，但是可不位于第二有源层450上。如上所述，因为第一晶体管TR1包括第一氧化物层370，但是第二晶体管TR2不包括第一氧化物层370，因此氧化物层OXL可仅位于第一有源层350上。然而，本公开不限于此。
随后，执行部分地蚀刻金属层MTL的第一蚀刻工艺(S520)。第一蚀刻工艺可为通过常规方法执行的蚀刻工艺。在一些实施方式中，第一蚀刻工艺为使用光致抗蚀剂的图案化工艺，并且可为湿蚀刻工艺。金属层MTL可通过第一蚀刻工艺被部分地蚀刻并去除以形成第一栅电极310和第二栅电极410。在一些实施方式中，可去除金属层MTL的除了与第一有源层350和第二有源层450的一部分重叠的区域以外的部分，并且保留下来的区域可分别构成第一栅电极310和第二栅电极410。
接着，参照图20，将光致抗蚀剂PR形成在第一栅电极310和第二栅电极410上(S530)，并且执行蚀刻氧化物层OXL和第一栅极绝缘层130的一部分的第二蚀刻工艺(S540)。
光致抗蚀剂PR可形成为防止氧化物层OXL的部分区域被蚀刻。在实施方式中，光致抗蚀剂PR可位于第一栅电极310和第二栅电极410上。光致抗蚀剂PR防止氧化物层OXL的位于第一栅电极310的下方的部分被去除，从而在第一栅电极310与第一有源层350之间形成第一氧化物层370。第二蚀刻工艺可去除位于不与光致抗蚀剂PR或第一栅电极310和第二栅电极410重叠的区域中的氧化物层OXL和第一栅极绝缘层130。第一氧化物层370可通过第二蚀刻工艺形成，并且第一栅极绝缘层130可被部分地蚀刻并去除。
在一些实施方式中，第二蚀刻工艺和第一蚀刻工艺可为不同的蚀刻工艺。例如，当第一蚀刻工艺为湿蚀刻工艺时，第二蚀刻工艺可为干蚀刻工艺。如上所述，氧化物层OXL可包括包含锡(Sn)的结晶氧化物，并且在这种情况下，可在形成第一栅电极310和第二栅电极410的第一蚀刻工艺(例如，湿蚀刻工艺)中不蚀刻氧化物层OXL，从而防止在第一栅电极310的下方形成底切。换言之，构成第一氧化物层370的氧化物层OXL可包括结晶氧化物以在第一蚀刻工艺中不被蚀刻。
如图21中所示，可通过执行第二蚀刻工艺来形成第一氧化物层370和第一栅极绝缘层130。与此同时，根据一些实施方式，形成在第一栅电极310上的光致抗蚀剂PR可具有在一个方向上测量的宽度，该宽度大于在这一个方向上测量的第一栅电极310的宽度。在一个方向上测量的通过第二蚀刻工艺形成的第一氧化物层370的宽度W370(参见图11)可大于在这一个方向上测量的第一栅电极310的宽度W310(参见图11)。第一氧化物层370的至少一个端部可形成为比第一栅电极310的一个端部突出得更多。第一栅电极310和第一氧化物层370的这些形状可通过不同的蚀刻工艺(例如，分别为第一蚀刻工艺和第二蚀刻工艺)形成。其详细描述与上面参照图11描述的描述相同。
接着，如图22中所示，形成第一层间绝缘层160、第一源电极330和第二源电极430以及第一漏电极340和第二漏电极440(S600)，以形成第一晶体管TR1和第二晶体管TR2。第一源电极330和第二源电极430以及第一漏电极340和第二漏电极440可通过利用使用光致抗蚀剂图案的蚀刻工艺对借助溅射方法形成在第一层间绝缘层160上的金属层进行图案化来形成。然而，本公开不限于此。
此后，如图23中所示，形成第一钝化层170、第一平坦化层180、第一电极191、有机发光层192、像素限定层195、第二电极193和封装层196(S700)。
在下文中，将对另一实施方式涉及的第一晶体管TR1和第二晶体管TR2的结构进行描述。
根据一些实施方式，第二晶体管TR2也可包括位于第二有源层450与第二栅电极410之间的包括包含锡(Sn)的结晶氧化物的第二氧化物层。
图24是示出另一实施方式涉及的第二晶体管的剖面图。
参照图24，本实施方式涉及的第二晶体管TR2_1可包括位于第二栅电极410_1与第二有源层450_1之间的第二氧化物层470_1。本实施方式与图10的实施方式的不同之处在于作为每个像素PX的开关晶体管的第二晶体管TR2_1也具有第二氧化物层470_1，该第二氧化物层470_1包括包含锡(Sn)的结晶氧化物。在下面的描述中，将省略冗余描述，并且将主要对差异进行描述。
图24的第二晶体管TR2_1还可包括第二氧化物层470_1。第二氧化物层470_1可位于第一栅极绝缘层130上，并且可位于第二栅电极410_1与第二有源层450_1之间。第二氧化物层470_1可定位成至少与第二有源层450_1的沟道区450c重叠。如上所述，第二氧化物层470_1可通过与用于形成第二栅电极410_1的蚀刻工艺不同的蚀刻工艺来形成，并且在一个方向上(例如，在第三方向DR3上)测量的第二氧化物层470_1的宽度可大于在相同的方向上测量的第二栅电极410_1的宽度。即，第二氧化物层470_1的至少一个端部可形成为比第二栅电极410_1的一个端部突出得更多。
本实施方式涉及的第二氧化物层470_1可通过在显示装置1的制造工艺期间将形成在第一栅极绝缘层130上的氧化物层OXL布置在第二有源层450上来形成。
图25至图27是示出图24的第二晶体管的制造工艺的剖面图。
参照图25至图27，在显示装置1的制造工艺期间形成氧化物层OXL和金属层MTL的工艺中，氧化物层OXL可形成为至少与第一栅极绝缘层130上的第一有源层350和第二有源层450重叠。如图25中所示，可将氧化物层OXL形成在第一有源层350和第二有源层450上，并且可将金属层MTL形成在氧化物层OXL上。图25的实施方式与图19的实施方式的不同之处在于氧化物层OXL形成在第二有源层450上。相应地，当通过执行后续工艺来部分地蚀刻氧化物层OXL时，可形成第一氧化物层370和第二氧化物层470。
如图所示，金属层MTL通过第一蚀刻工艺蚀刻以形成第一栅电极310和第二栅电极410。然后，如图26中所示，将光致抗蚀剂PR形成在第一栅电极310和第二栅电极410上。如上所述，形成在第一栅电极310上的光致抗蚀剂PR具有比第一栅电极310的宽度大的宽度。相似地，形成在第二栅电极410上的光致抗蚀剂PR也可具有比第二栅电极410的宽度大的宽度。通过第二蚀刻工艺形成的第一氧化物层370和第二氧化物层470可分别具有比第一栅电极310和第二栅电极410的宽度大的宽度。
参照图27，随着通过第二蚀刻工艺蚀刻氧化物层OXL和第一栅极绝缘层130，第一氧化物层370可形成在第一有源层350与第一栅电极310之间，并且第二氧化物层470可形成在第二有源层450与第二栅电极410之间。因为其描述与上面描述的相同，因此将省略其重复的详细描述。
与此同时，根据一些实施方式，第二晶体管TR2也可包括与第一晶体管TR1相似的阻光层。
图28是示出另一实施方式涉及的第二晶体管的平面图。图29是沿图28的线III-III'截取的剖面图。
参照图28和图29，本实施方式涉及的第二晶体管TR2_2还包括第二阻光层460_2，并且第二栅电极410_2可连接到第二阻光层460_2。图28和图29的第二晶体管TR2_2与图9和图10的第二晶体管TR2的不同之处在于第二栅电极410_2连接到第二阻光层460_2。在下面的描述中，将省略冗余描述，并且将主要对差异进行描述。
图28和图29的第二晶体管TR2_2可包括第二栅电极410_2、第二有源层450_2、第二源电极430_2、第二漏电极440_2和第二阻光层460_2。
第二阻光层460_2位于第一衬底110上。第二阻光层460_2可减少或防止来自外部的光通过第一衬底110入射在第二有源层450_2上。第二阻光层460_2在第三方向DR3上的长度和第二阻光层460_2在第四方向DR4上的长度可(例如，分别)比第二有源层450_2在第三方向DR3上的长度和第二有源层450_2在第四方向DR4上的长度长。第二阻光层460_2可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种和/或它们的合金制成的单层或多层。缓冲层120可形成在第二阻光层460_2上。
第二栅电极410_2可通过第六接触孔CT6与第二阻光层460_2接触。第六接触孔CT6可形成为穿过第一栅极绝缘层130和缓冲层120以暴露第二阻光层460_2。在这种情况下，第二栅电极410_2和位于第二有源层450_2的下方的第二阻光层460_2具有相同的电压。即，第二栅电极410_2可用作上部栅电极，并且第二阻光层460_2可用作下部栅电极。因此，因为作为开关晶体管的第二晶体管TR2_2可通过双栅方式驱动，因此当第二晶体管TR2_2被关断时，可防止或减少漏电流流入第二晶体管TR2_2的第二有源层450_2的沟道区450c_2。
图30是示出另一实施方式涉及的显示装置的一部分的示意性剖面图。
参照图30，本实施方式涉及的显示装置1可包括多个晶体管层TFTL1和TFTL2。晶体管层TFTL1和TFTL2可包括分别具有不同晶体管的第一晶体管层TFTL1和第二晶体管层TFTL2。在一些实施方式中，包括在扫描驱动电路30中的第三晶体管(例如，上拉晶体管)TR3_3可位于第一晶体管层TFTL1中，并且每个像素PX的第一晶体管TR1_3和第二晶体管TR2_3可位于第二晶体管层TFTL2中以位于第三晶体管TR3_3的上方(例如，比第三晶体管TR3_3高的层处)。图30的显示装置1与图8和图14的显示装置的不同之处在于图8的第一晶体管TR1和图14的上拉晶体管TU位于不同的晶体管层TFTL1和TFTL2中。在下面的描述中，将省略冗余描述，并且将主要对差异进行描述。
第一晶体管层TFTL1包括位于非显示区域NDA中的第三晶体管TR3_3，并且第三晶体管TR3_3包括第三栅电极510_3、第三有源层550_3、第三源电极530_3和第三漏电极540_3。
第三有源层550_3可位于缓冲层120上。第三有源层550_3可包括多晶硅，并且可包括第一高浓度掺杂区550a_3、第二高浓度掺杂区550b_3、沟道区550c_3、第一低浓度掺杂区550d_3和第二低浓度掺杂区550e_3。沟道区550c_3可由不掺杂有杂质的多晶硅形成。第一高浓度掺杂区550a_3和第二高浓度掺杂区550b_3可由掺杂有高浓度杂质的多晶硅形成。第一低浓度掺杂区550d_3和第二低浓度掺杂区550e_3可由掺杂有低浓度杂质的多晶硅形成。然而，本公开不限于此，并且在一些情况下，第三有源层550_3也可通过与第一有源层350_3相同的方式由氧化物半导体形成。
第二栅极绝缘层230位于第三有源层550_3上。第二栅极绝缘层230可由例如氧化硅(SiOx)、氮化硅(SiNx)或其堆叠结构形成。
第三栅电极510_3位于第二栅极绝缘层230上。第三栅电极510_3可在第二栅极绝缘层230介于其间的状态下与第三有源层550_3重叠。例如，第三栅电极510_3可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种和/或它们的合金制成的单层或多层。
与此同时，在附图中示出了第二栅极绝缘层230仅位于第三有源层550_3与第三栅电极510_3之间，但是本公开的实施方式不限于此。即，第二栅极绝缘层230也可形成在第三有源层550_3的上表面和侧表面上。
第二层间绝缘层260位于第三栅电极510_3上。第二层间绝缘层260可由诸如氧化硅(SiOx)、氮化硅(SiNx)或其堆叠结构的无机材料形成。
第二层间绝缘层260可包括穿过第二层间绝缘层260以暴露第三有源层550_3的上表面的一部分的第七接触孔CT7、以及穿过第二层间绝缘层260以暴露第三有源层550_3的上表面的另一部分的第八接触孔CT8。即，第七接触孔CT7可形成为暴露第三有源层550_3的第一高浓度掺杂区550a_3，并且第八接触孔CT8可形成为暴露第三有源层550_3的第二高浓度掺杂区550b_3。
第三晶体管TR3_3的第三源电极530_3和第三漏电极540_3位于第二层间绝缘层260上。
第三源电极530_3通过第七接触孔CT7与形成在第三有源层550_3的一侧上的第一高浓度掺杂区550a_3接触。第三漏电极540_3通过第八接触孔CT8与形成在第三有源层550_3的另一侧上的第二高浓度掺杂区550b_3接触。
第二钝化层270形成在第三源电极530_3和第三漏电极540_3上。第二钝化层270可由无机层(例如，氧化硅(SiOx)层、氮化硅(SiNx)层或其多层)形成。
第二平坦化层280位于第二钝化层270上。第二平坦化层280可使因诸如第三晶体管TR3_3的薄膜晶体管引起的台阶平坦化。第二平坦化层280可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机层形成。
代替上面参照图7至图10描述的缓冲层120，绝缘层121可位于第二平坦化层280上。此外，上面参照图7至图10描述的第一层间绝缘层160、第一钝化层170和第一平坦化层180可形成在绝缘层121上。
在图30的实施方式中，与图14的实施方式不同，包括上拉晶体管、下拉晶体管和节点控制器NC的多个晶体管的第一晶体管层TFTL1可被定位，其中，上拉晶体管、下拉晶体管和节点控制器NC的多个晶体管包含在位于非显示区域NDA中的扫描驱动电路30中。此外，包括作为每个像素PX的驱动晶体管和开关晶体管的第一晶体管TR1和第二晶体管TR2的第二晶体管层TFTL2可位于显示区域DA中。因为第二晶体管层TFTL2位于第一晶体管层TFTL1的上方，因此位于显示区域DA中的晶体管可定位在位于非显示区域NDA中的晶体管的上方。包括第一电极191、有机发光层192和第二电极193的发光元件EL可形成在第二晶体管层TFTL2上。
在结束详细描述时，本领域技术人员将认识到，可在实质上不背离本发明的原理或精神和范围的情况下对实施方式进行许多变化和修改。因此，本发明所公开的实施方式仅在一般性和描述性含义上使用，而不是出于限制的目的。

Claims (28)

1.一种显示装置，包括：
像素，所述像素连接到扫描线和与所述扫描线相交的数据线，
所述像素中的每个包括：
发光元件；以及
第一晶体管，所述第一晶体管配置成根据从所述数据线施加的数据电压来控制供给到所述发光元件的驱动电流，所述第一晶体管包括第一有源层和第一氧化物层，其中，所述第一有源层具有氧化物半导体，所述第一氧化物层位于所述第一有源层上并且具有包含锡(Sn)的结晶氧化物。
2.如权利要求1所述的显示装置，其中，所述第一氧化物层具有相对于包含在所述结晶氧化物中的阳离子的含量而言处于1at.％至100at.％的范围内的所述锡的含量。
3.如权利要求2所述的显示装置，其中，所述第一氧化物层包括锡锌氧化物(TZO)、锡镓氧化物(TGO)、铟锡锌氧化物(ITZO)、铟锡镓氧化物(ITGO)或铟锡锌镓氧化物(ITZGO)。
4.如权利要求3所述的显示装置，其中，所述第一有源层包括铟锡氧化物(ITO)、铟锡镓氧化物(ITGO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)。
5.如权利要求1所述的显示装置，其中，所述第一晶体管包括位于所述第一有源层上的第一栅极绝缘层、以及位于所述第一栅极绝缘层上并且与所述第一有源层重叠的第一栅电极，以及
其中，所述第一氧化物层位于所述第一栅电极与所述第一栅极绝缘层之间。
6.如权利要求5所述的显示装置，其中，所述第一有源层中的氧浓度大于所述第一氧化物层中的氧浓度。
7.如权利要求5所述的显示装置，其中，所述第一有源层包括第一导电区、第二导电区、以及位于所述第一导电区与所述第二导电区之间的沟道区，以及
其中，所述第一氧化物层的至少一部分与所述第一有源层的所述沟道区重叠。
8.如权利要求7所述的显示装置，其中，所述第一氧化物层的宽度大于所述第一有源层的所述沟道区的宽度。
9.如权利要求7所述的显示装置，其中，所述第一晶体管还包括：
第一层间绝缘层，所述第一层间绝缘层位于所述第一栅电极上；
第一源电极，所述第一源电极经由穿过所述第一层间绝缘层的第一接触孔与所述第一导电区接触；以及
第一漏电极，所述第一漏电极经由穿过所述第一层间绝缘层的第二接触孔与所述第二导电区接触。
10.如权利要求9所述的显示装置，其中，所述第一晶体管还包括：
第一阻光层，所述第一阻光层位于所述第一有源层的下方；以及
缓冲层，所述缓冲层位于所述第一有源层与所述第一阻光层之间，以及
其中，所述第一源电极经由穿过所述第一层间绝缘层和所述缓冲层的第三接触孔与所述第一阻光层接触。
11.如权利要求5所述的显示装置，其中，所述第一氧化物层的至少一个端部向外突出超过所述第一栅电极的一个端部。
12.如权利要求11所述的显示装置，其中，所述第一氧化物层的宽度大于所述第一栅电极的宽度。
13.如权利要求11所述的显示装置，其中，所述第一氧化物层的上表面的至少一部分与所述第一栅电极上的第一层间绝缘层接触。
14.如权利要求1所述的显示装置，其中，所述像素中的一个包括：
第二晶体管，所述第二晶体管根据施加到所述扫描线中对应的一个扫描线的扫描信号而将所述数据线中对应的一个数据线的所述数据电压施加到所述第一晶体管；以及
其中，所述第二晶体管包括具有氧化物半导体的第二有源层、位于所述第二有源层上的第二栅极绝缘层、以及位于所述第二栅极绝缘层上并且与所述第二有源层重叠的第二栅电极。
15.如权利要求14所述的显示装置，其中，所述第二晶体管还包括：
第二氧化物层，所述第二氧化物层位于所述第二栅极绝缘层与所述第二栅电极之间并且与所述第二有源层部分地重叠。
16.如权利要求15所述的显示装置，还包括：
扫描驱动电路，所述扫描驱动电路配置成将扫描信号输出到所述扫描线，
其中，所述扫描驱动电路包括：
第三晶体管，所述第三晶体管包括具有氧化物半导体的第三有源层、以及位于所述第三有源层上的第三栅电极，所述第三晶体管配置成使得所述第一氧化物层不位于所述第三有源层与所述第三栅电极之间。
17.一种显示装置，包括：
衬底，所述衬底包括显示区域和非显示区域；
第一有源层，所述第一有源层位于所述显示区域中；
第二有源层，所述第二有源层位于所述非显示区域中；
栅极绝缘层，所述栅极绝缘层位于所述第一有源层和所述第二有源层上；
第一栅电极，所述第一栅电极位于所述栅极绝缘层上并且与所述第一有源层部分地重叠；
第二栅电极，所述第二栅电极位于所述栅极绝缘层上并且与所述第二有源层部分地重叠；
层间绝缘层，所述层间绝缘层位于所述第一栅电极和所述第二栅电极上；
第一源电极和第一漏电极，所述第一源电极和所述第一漏电极位于所述层间绝缘层上并且位于所述显示区域中；
第二源电极和第二漏电极，所述第二源电极和所述第二漏电极位于所述非显示区域中；以及
氧化物层，所述氧化物层位于所述栅极绝缘层上，并且具有包含锡(Sn)的结晶氧化物，
其中，所述第一有源层和所述第二有源层包括氧化物半导体。
18.如权利要求17所述的显示装置，其中，所述氧化物层包括位于所述第一栅电极与所述栅极绝缘层之间的第一氧化物层，以及
其中，所述第一氧化物层的宽度大于所述第一栅电极的宽度。
19.如权利要求18所述的显示装置，其中，所述第一有源层包括第一导电区、第二导电区、以及位于所述第一导电区与所述第二导电区之间的沟道区，以及
其中，所述第一氧化物层的至少一部分与所述第一有源层的所述沟道区重叠。
20.如权利要求19所述的显示装置，还包括：
层间绝缘层，所述层间绝缘层位于所述第一栅电极上，
其中，所述第一源电极经由穿过所述层间绝缘层的第一接触孔与所述第一导电区接触，以及
其中，所述第一漏电极经由穿过所述层间绝缘层的第二接触孔与所述第二导电区接触。
21.如权利要求20所述的显示装置，还包括：
第一阻光层，所述第一阻光层位于所述第一有源层的下方；以及
缓冲层，所述缓冲层位于所述第一有源层与所述第一阻光层之间，
其中，所述第一源电极经由穿过所述层间绝缘层和所述缓冲层的第三接触孔与所述第一阻光层接触。
22.如权利要求17所述的显示装置，其中，所述氧化物层不位于所述第二栅电极与所述栅极绝缘层之间。
23.如权利要求22所述的显示装置，还包括：
层间绝缘层，所述层间绝缘层位于所述第二栅电极上，
其中，所述第二有源层包括第三导电区、第四导电区、以及位于所述第三导电区与所述第四导电区之间的沟道区，
其中，所述第二源电极经由穿过所述层间绝缘层的第四接触孔与所述第三导电区接触，以及
其中，所述第二漏电极经由穿过所述层间绝缘层的第五接触孔与所述第四导电区接触。
24.一种显示装置的制造方法，所述方法包括：
形成衬底、位于所述衬底上的有源层、以及位于所述有源层上的栅极绝缘层；
形成位于所述栅极绝缘层上并且具有包含锡(Sn)的结晶氧化物的氧化物层、以及位于所述氧化物层上的金属层；
执行用于蚀刻所述金属层的至少一部分以形成栅电极的第一蚀刻；以及
执行用于蚀刻所述氧化物层和所述栅极绝缘层的至少一部分以形成第一氧化物层的第二蚀刻。
25.如权利要求24所述的方法，其中，所述有源层包括具有氧化物半导体的第一有源层和第二有源层，
其中，所述栅电极包括与所述第一有源层重叠的第一栅电极和与所述第二有源层重叠的第二栅电极，以及
其中，所述第一氧化物层位于所述第一栅电极与所述第一有源层之间。
26.如权利要求25所述的方法，其中，所述第一氧化物层的宽度大于所述第一栅电极的宽度。
27.如权利要求25所述的方法，其中，所述第一氧化物层不位于所述第二有源层与所述第二栅电极之间。
28.如权利要求25所述的方法，其中，所述第一蚀刻包括湿蚀刻工艺，并且所述第二蚀刻包括干蚀刻工艺。
CN202010668282.8A 2019-07-17 2020-07-13 显示装置及其制造方法 Pending CN112331674A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190086441A KR20210010700A (ko) 2019-07-17 2019-07-17 표시 장치 및 이의 제조 방법
KR10-2019-0086441 2019-07-17

Publications (1)

Publication Number Publication Date
CN112331674A true CN112331674A (zh) 2021-02-05

Family

ID=74239088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010668282.8A Pending CN112331674A (zh) 2019-07-17 2020-07-13 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US11251247B2 (zh)
KR (1) KR20210010700A (zh)
CN (1) CN112331674A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20200093718A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN110690229A (zh) * 2019-09-12 2020-01-14 武汉华星光电技术有限公司 显示面板及显示面板的制作方法
KR20210106046A (ko) 2020-02-19 2021-08-30 삼성디스플레이 주식회사 전자 장치
KR102512014B1 (ko) * 2020-05-21 2023-03-21 삼성디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101652790B1 (ko) * 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9917207B2 (en) * 2015-12-25 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6970511B2 (ja) 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法

Also Published As

Publication number Publication date
US11251247B2 (en) 2022-02-15
US20210020717A1 (en) 2021-01-21
KR20210010700A (ko) 2021-01-28

Similar Documents

Publication Publication Date Title
US11430851B2 (en) Display device having stretchable substrate
CN112331674A (zh) 显示装置及其制造方法
US11227875B2 (en) Display device
US11271015B2 (en) Display device
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
US11087696B2 (en) Display device and method of manufacturing the same
CN112242120B (zh) 显示装置
CN112614870A (zh) 显示装置
US20210056898A1 (en) Display device
US11824061B2 (en) Display device and method of manufacturing the same
CN112117309A (zh) 显示装置
US11581517B2 (en) Display device comprising an oxide layer
US20210296407A1 (en) Organic light emitting diode display device
EP3940781A1 (en) Display device and method for manufacturing the same
US20240222512A1 (en) Thin Film Transistor and Display Device
US20240355838A1 (en) Display device and method for manufacturing the same
US12118935B2 (en) Display substrate and display apparatus
US20230397477A1 (en) Display device
CN117596979A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination