TWI557906B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI557906B
TWI557906B TW099143055A TW99143055A TWI557906B TW I557906 B TWI557906 B TW I557906B TW 099143055 A TW099143055 A TW 099143055A TW 99143055 A TW99143055 A TW 99143055A TW I557906 B TWI557906 B TW I557906B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
region
layer
electrode layer
semiconductor layer
Prior art date
Application number
TW099143055A
Other languages
English (en)
Other versions
TW201138114A (en
Inventor
山崎舜平
肥塚純一
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201138114A publication Critical patent/TW201138114A/zh
Application granted granted Critical
Publication of TWI557906B publication Critical patent/TWI557906B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置及其製造方法
本發明關於一種包括氧化物半導體的半導體裝置及一種製造該半導體的方法。
在此說明書中，「半導體裝置」意指所有可藉由利用半導體特性而作用的裝置，且電光裝置、半導體電路、及電子裝置皆含括於該半導體裝置的類別中。
一種藉由使用被形成於基板(具有絕緣表面)之上的薄半導體膜來製造薄膜電晶體(TFT)的技術已經受到注意。將該技術廣泛使用於薄膜電晶體或電子裝置，諸如電光裝置。矽基的半導體材料被認為是一種用於薄半導體膜的材料，該薄半導體膜可用於薄膜電晶體中。除了矽基的半導體材料以外，氧化物半導體已經受到注意。
需要包括氧化物半導體之電晶體的較好電特性以應用至具有較高性能的半導體裝置。已經公佈一種技術，其中在包括氧化物半導體的電晶體中，為了一致性及高速操作之目的，源極及汲極電極中所含有的氫或氘擴散至氧化物半導體層中，藉此將接觸該氧化物半導體層中之源極及汲極電極的區的電阻降低(例如，專利文獻1)。
[參考文獻]
[專利文獻1]日本已公開專利申請案第2008-72025號
當包括氧化物半導體之電晶體的導通狀態特性被改善時，可獲得半導體裝置的高速回應及高速操作；因此，可達成具有較高性能的半導體裝置。
有鑑於以上，本發明的一個實施例之目的為提供一種包括氧化物半導體的電晶體，其具有良好導通狀態特性。
進一步而言，本發明的一個實施例之目的為提供一種包括電晶體的高性能半導體裝置，其能夠高速回應及高速操作。
在包括氧化物半導體層的電晶體中，將誘導氧缺陷的因子(在下文中，氧缺陷誘導因子)引入(添加)至該氧化物半導體層中，藉此選擇性降低源極區及汲極區的電阻。將該等氧缺陷誘導因子引入至該氧化物半導體層中，藉此可將用作施體的氧缺陷有效地形成於該氧化物半導體層中。因此，也可將該等氧缺陷誘導因子視為氧化物半導體的施體因子，且該氧化物半導體層的電阻藉由該等施體因子而降低。
待引入作為氧缺陷誘導因子者較佳為選自鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鈷(Co)、鋅(Zn)、銦(In)、矽(Si)、及硼(B)之一或更多元素。除了以上氧缺陷誘導因子以外可添加氫或氮。注意到更佳的是，使用具有高氧親和力的金屬元素作為該等氧缺陷誘導因子。在此情況中，較佳的是，使用以上氧缺陷誘導因子的單離子或是氫離子、氟離子、或氯離子。
在此說明書中，藉由離子植入法或摻雜法將氧缺陷誘導因子選擇性引入至形成的氧化物半導體層中。此外，熱處理可在氧缺陷誘導因子被引入以後加以實施。
此說明書中所揭示之本發明的一個實施例為一種半導體裝置，其包含：氧化物半導體層，包括含有氧缺陷誘導因子的通道形成區與源極及汲極區且在具有絕緣表面的基板之上；閘極絕緣層，在該氧化物半導體層之上；閘極電極層，重疊於該通道形成區且在該閘極絕緣層之上；絕緣層，覆蓋該閘極絕緣層、該氧化物半導體層、及該閘極電極層：以及電連接至該源極區的源極電極層及電連接至該汲極區的汲極電極層，在該絕緣層之上。
此說明書中所揭示之本發明的一個實施例為一種半導體裝置，其包含：氧化物半導體層，包括通道形成區、含有氧缺陷誘導因子的第一區、及含有氧缺陷誘導因子的第二區且在具有絕緣表面的基板之上；閘極絕緣層，在該氧化物半導體層之上；閘極電極層，重疊於該通道形成區且在該閘極絕緣層之上；絕緣層，覆蓋該閘極絕緣層、該氧化物半導體層、及該閘極電極層；以及電連接至該源極區的源極電極層及電連接至該汲極區的汲極電極層，在該絕緣層之上。該第一區為源極及汲極區。該第二區係設置在該通道形成區與該第一區之間且具有較該第一區更高的電阻。
此說明書中所揭示之本發明的一個實施例為一種製造半導體裝置的方法。該方法包括下列步驟：形成氧化物半導體層於具有絕緣表面的基板之上；形成閘極絕緣層於該氧化物半導體層之上；形成閘極電極層於該閘極絕緣層之上；藉由對該氧化物半導體層實施氧缺陷誘導因子的引入處理以供選擇性形成氧缺陷，形成通道形成區、源極區、及汲極區於該氧化物半導體層中；形成絕緣層，其覆蓋該閘極絕緣層、該氧化物半導體層、及該閘極電極層；以及形成電連接至該源極區的源極電極層及電連接至該汲極區的汲極電極層。
此說明書中所揭示之本發明的一個實施例為一種製造半導體裝置的方法。該方法包括下列步驟：形成氧化物半導體層於具有絕緣表面的基板之上；形成閘極絕緣層於該氧化物半導體層之上；形成閘極電極層於該閘極絕緣層之上；形成絕緣層，其覆蓋該閘極絕緣層、該氧化物半導體層、及該閘極電極層；藉由對該氧化物半導體層實施氧缺陷誘導因子的引入處理以供選擇性形成氧缺陷，形成用作源極及汲極區的第一區、具有較該第一區更高之電阻的第二區、及通道形成區；以及形成電連接至該源極區的源極電極層及電連接至該汲極區的汲極電極層於該絕緣層之上。
注意到的是，此說明書中的序數(諸如「第一」及「第二」)是為了方便而被使用，且非意指步驟的順序及層的堆疊順序。此外，此說明書中的序數非意指詳述本發明的特定名稱。
將氧缺陷誘導因子引入至該氧化物半導體層中，藉此可將用作施體的氧缺陷有效地形成於該氧化物半導體層中。
在包括氧化物半導體層(其中源極區及汲極區的電阻藉由引入氧缺陷誘導因子而降低)的電晶體中，可降低該氧化物半導體層與電極層間的接觸電阻；因此，可改善導通狀態特性。因此，可獲得具有良好電特性的電晶體。
具有良好電特性的電晶體能夠高速回應及高速操作。因此，包括該電晶體的半導體裝置可具有高性能。
 實行本發明之最佳模式
在下文中，本發明的實施例將參照所附圖式而加以詳細描述。注意到的是，本發明不限於以下描述，且熟習本技藝之人士輕易能理解的是，文中所揭示的模式及細節可用各種方式加以修改而沒有背離本發明的精神及範圍。因此，不應將本發明詮釋為限於實施例的描述。
(實施例1)
在此實施例中，半導體裝置及製造該半導體裝置之方法的一個實施例將參照第1A至1D圖而加以描述。在此實施例中，將描述一電晶體而作為該半導體裝置的實例。
第1A至1D圖示出電晶體及製造該電晶體之方法的實例。
第1D圖中所示的電晶體410為頂閘極薄膜電晶體，且它亦稱為平面薄膜電晶體。
電晶體410包括在具有絕緣表面的基板400之上的：絕緣層407；氧化物半導體層403，包括通道形成區413、含有氧缺陷誘導因子的源極區414a、及含有氧缺陷誘導因子的汲極區414b；閘極絕緣層402；以及閘極電極層401。
將絕緣層409及絕緣層411堆疊以覆蓋氧化物半導體層403、閘極絕緣層402、及閘極電極層401。將源極電極層405a及汲極電極層405b設置成分別電連接至源極區414a及汲極區414b，而絕緣層409及絕緣層411插置於彼等之間。
源極區414a及汲極區414b為低電阻區，其中施體藉由引入氧缺陷誘導因子所形成。
基板400之上的電晶體410的製造程序將參照第1A至1D而描述於下。
雖然對可用作具有絕緣表面之基板400的基板沒有特定限制，該基板需要至少具有高到足以承受稍後實施之熱處理的耐熱性。
例如，在將玻璃基板用來作為該基板與稍後實施的熱處理溫度高的情況中，較佳使用應變點高於或等於730℃的玻璃基板。例如將諸如矽酸鋁玻璃、鋁硼矽酸鹽玻璃(aluminoborosilicate)、或鋇硼矽酸鹽(barium borosilicate)玻璃的玻璃材料用來作為玻璃基板的材料。注意到的是，可使用含有量大於氧化鋇(BaO)的氧化硼(B2O3)之玻璃基板，其為實際的耐熱玻璃基板。
注意到的是，代替以上玻璃基板，可使用由絕緣體所形成的基板，諸如陶瓷基板、石英基板、或藍寶石基板。替代地，可使用結晶玻璃或相似者。另外替代地，可適當使用塑膠基板或相似者。
將用作基膜的絕緣層407形成於基板400之上。絕緣層407具有防止雜質元素自基板400擴散的功能。可使用下列之一或更多者將絕緣層407形成為具有單層結構或堆疊層結構：氟化矽層、氧化矽層、氮化矽氧化物(silicon nitride oxide)層、氮氧化矽(silicon oxynitride)層、氟化鋁層、氧化鋁層、氟化鋁氧化物(aluminum nitride oxide)層、及/或氟氧化鋁(aluminum oxynitride)層。絕緣層407可藉由電漿CVD法、濺鍍法、或相似者而加以形成。例如，可藉由濺鍍法形成氧化矽層作為絕緣層407。
將氧化物半導體模形成於絕緣層407之上。
可將下列用來作為用於該氧化物半導體膜的氧化物半導體：In-Sn-Ga-Zn-O基的氧化物半導體，其為四成分金屬氧化物；In-Ga-Zn-O基的氧化物半導體、In-Sn-Zn-O基的氧化物半導體、In-Al-Zn-O基的氧化物半導體、Sn-Ga-Zn-O基的氧化物半導體、Al-Ga-Zn-O基的氧化物半導體、或Sn-Al-Zn-O基的氧化物半導體，彼等為三成分金屬氧化物；In-Zn-O基的氧化物半導體、Sn-Zn-O基的氧化物半導體、Al-Zn-O基的氧化物半導體、Zn-Mg-O基的氧化物半導體、Sn-Mg-O基的氧化物半導體、或In-Mg-O基的氧化物半導體，彼等為二成分金屬氧化物；或In-O基的氧化物半導體、Sn-O基的氧化物半導體、或Zn-O基的氧化物半導體。此處例如In-Ga-Zn-O基的氧化物半導體意指含有至少In、Ga、及Zn的氧化物，且不特定限制該等元素的組成比。In-Ga-Zn-O基的氧化物半導體可含有In、Ga、及Zn以外的元素。以上氧化物半導體膜可含有SiO2。
對於氧化物半導體膜，可使用由化學式InMO3(ZnO) m (m>0)代表的氧化物半導體。此處，M代表選自Ga、Al、Mn、及Co的一或更多金屬元素。例如，M可為Ga、Ga與Al、Ga與Mn、Ga與Co、或相似者。
氧化物半導體膜可藉由濺鍍法而形成。在此實施例中，氧化物半導體膜使用In-Ga-Zn-O基的氧化物靶材而藉由濺鍍法所形成，且將該氧化物半導體膜加工成島狀氧化物半導體層420(見第1A圖)。
將閘極絕緣層402形成於氧化物半導體層420之上。閘極絕緣層402可藉由電漿CVD法、濺鍍法、或相似者且使用下列而被形成為具有單層結構或堆疊層結構：氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、氧化鋁層、氮化鋁層、氮氧化鋁層、氮化鋁氧化物層、及/或氧化鉿層。例如，可藉由濺鍍法形成具有100奈米厚度的氧化矽層作為閘極絕緣層402。
替代地，閘極絕緣層402可具有一結構，其中將氧化矽層及氮化矽層以此順序堆疊於氧化物半導體層420之上。例如，可藉由濺鍍法形成具有厚度大於或等於5奈米且小於或等於300奈米的氧化矽層(SiO x (x>0))作為第一閘極絕緣層，且接著可將具有厚度大於或等於50奈米且小於或等於200奈米的氟化矽層(SiN y (y>0))堆疊於該第一閘極絕緣層之上作為第二閘極絕緣層。閘極絕緣層402的厚度可取決於薄膜電晶體所需的特性而適當地加以設定，且可為大約30奈米至400奈米。
將閘極電極層401形成於閘極絕緣層402之上(見第1B圖)。可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬材料、或含有這些材料之任一者的合金材料作為主成分，將閘極電極層401形成為具有單層或堆疊層結構。
例如，作為閘極電極層401的二層結構，下列結構較佳：鋁層與被堆疊於上之鉬層的二層結構、銅層與被堆疊於上之鉬層的二層結構、銅層與被堆疊於上之氟化鈦層或氮化鉭層的二層結構、以及氮化鈦層與鉬層的二層結構。作為三層結構，鎢層或氟化鎢層、鋁與矽或鋁與鈦之合金層、以及氟化鈦層或鈦層的堆疊較佳。注意到的是，閘極電極層可使用光透射導電膜而加以形成。可舉光透射導電氧化物或相似者作為用於光透射導電膜之材料的例子。
其次，將氧缺陷誘導因子421引入至氧化物半導體層420中，以便形成包括源極區414a、汲極區414b、及通道形成區413的氧化物半導體層403(見第1C圖)。在源極區414a及汲極區414b各者中之氧缺陷誘導因子421的濃度較佳為例如大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分。
熱處理(例如，在高於或等於200℃且低於或等於600℃的溫度)可在氧缺陷誘導因子421的引入處理以後加以實施。
在此說明書中，氧缺陷誘導因子的濃度意指在氧化物半導體層之形成以後經由引入處理而被引入的氧缺陷誘導因子的濃度，且在該引入處理以外的步驟期間被含括且與該等氧缺陷誘導因子相同的元素被排除。
可將一或更多選自鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鈷(Co)、鋅(Zn)、銦(In)、矽(Si)、及硼(B)的元素用來作為氧缺陷誘導因子421。除了以上氧缺陷誘導因子以外，可使用氫及/或氮。
將氧缺陷誘導因子421選擇性引入至氧化物半導體層420中，藉此將氧缺陷有效地誘導於氧缺陷誘導因子421被引入的區中。氧缺陷用作施體；因此，可形成包括源極區414a及汲極區414b(彼等之電阻被選擇性降低)的氧化物半導體層403。
在此電施例中，將閘極電極層401用來作為氧缺陷誘導因子421之引入處理中的遮罩。因此，沒有將氧缺陷誘導因子421以自對準的方式引入至重疊閘極電極層401之氧化物半導體層403的區中，且該區變成通道形成區413；相反地，將氧缺陷誘導因子421引入至不重疊閘極電極層401的區中，以便形成源極區414a及汲極區414b。可額外設置用以覆蓋至少氧化物半導體層420中之通道形成區的遮罩以供氧缺陷誘導因子421的引入處理。可將經由光微影步驟所形成的光阻遮罩用來作為該遮罩。
藉由形成氧缺陷於氧化物半導體層中而降低電阻的效應根據計算結果來加以檢查。該計算在將In-Ga-Zn-O基的氧化物半導體材料用於氧化物半導體層的情況中加以實施。注意到的是，在該計算中，In-Ga-Zn-O基的氧化物半導體材料之In對Ga、Zn、及O的組成比為1：1：1：4。
In-Ga-Zn-O基的氧化物半導體之非晶構造藉由熔融驟冷法使用古典分子動力學(MD)模擬來加以準備。此處，對原子總數為84且密度為5.9克/立方公分的結構實施該計算。將Born-Mayer-Huggins位勢用於金屬與氧之間及氧與氧之間的原子間位勢，且將Lennard-Jones位勢用於金屬與金屬之間的原子間位勢。將NVT系縱(ensemble)用於該計算。將Materials Explorer用來作為計算程式。
之後，將由以上古典MD模擬所獲得的結構藉由第一原則計算(量子MD模擬)使用根據密度函數理論的平面波假位勢法(plane wave-pseudopotential method)來加以最適化，且計算出狀態密度。此外，也對其中氧原子之一者被隨機移除的結構實施結構最適化，且計算出狀態密度。將CASTEP用來作為計算程式，且將GGA-PBE用來作為交換關聯函數。
第8A及8B圖各顯示以上計算所獲得之結構的狀態密度。第8A圖顯示沒有氧缺陷之結構的狀態密度，且第8B圖顯示具有氧缺陷之結構的狀態密度。此處，0(eV)代表對應於費米能階的能量。依據第8A圖及第8B圖，費米能階存在於沒有氧缺陷之結構中的價帶上端，而費米能階存在於具有氧缺陷之結構中的傳導帶中。在具有氧缺陷的結構中，費米能階存在於傳導帶中；因此，促成傳導的電子數增加，使得可獲得具有低電阻(即，高導電率)的結構。
如以上所述，選擇性引入氧缺陷誘導因子至氧化物半導體層中以有效地誘導氧缺陷，藉此可將源極區及汲極區(彼等之電阻被降低)形成於該氧化物半導體層中。
注意到更佳的是，使用具有高氧親和力的金屬元素作為氧缺陷誘導因子421。舉鈦、鋁、錳、鎂、鋯、鈹、及相似者作為具有高氧親和力的金屬元素的例子。替代地，可使用銅或相似者。
其次，使用具有高氧親和力的金屬元素作為氧缺陷誘導因子的效應將根據計算結果來加以描述。此時，該計算在將鈦用來作為具有高氧親和力的金屬元素且將In-Ga-Zn-O基的氧化物半導體材料用於氧化物半導體層的情況中加以實施；然而，揭示之發明的一個實施例不限於此。注意到的是，在該計算中，In-Ga-Zn-O基的氧化物半導體材料之In對Ga、Zn、及O的組成比為1：1：1：4。
藉由引入具有高氧親和力的金屬元素，觀察到氧自非晶氧化物半導體移動至具有高氧親和力的金屬元素。
其次，將其中鈦(Ti)被含括於In-Ga-Zn-O基的氧化物半導體之結構的電子狀態計算出來。將計算模型及計算條件描述於下。
第9圖顯示含有Ti之In-Ga-Zn-O基的氧化物半導體結構。此結構為由第一原則分子動力學模擬所製造且其中Ti被含括於該In-Ga-Zn-O基的氧化物半導體(其為化學計量組成物)的結構。黑圓圈代表金屬原子且白圓圈代表氧原子。大的黑圓圈代表Ti。在第9圖中所示之含有Ti的In-Ga-Zn-O基的氧化物半導體結構中，In、Ga、及Zn的數量分別為12、48、及1。
將含有Ti之In-Ga-Zn-O基的氧化物半導體的密度固定於5.9克/立方公分，其為非晶In-Ga-Zn-O基的氧化物半導體的實驗值。該計算在以下所描述的計算條件下對該結構來實施。將Accelrys Software Inc.所生產之第一原則計算軟體CASTEP用於第一原則計算。
當溫度自3000 K減少至1500 K且接著至300 K的同時在下列條件下對第9圖中所示之含有Ti之In-Ga-Zn-O基的氧化物半導體結構實施該計算：粒子數(N)、體積(V)、及溫度(T)係固定(NVT系縱)；時間步驟為1飛秒(fsec)；在各溫度的步驟數為2000；電子截止能量為260 eV；及k點設定為1×1×1。之後，生成的結構藉由在電子截止能量為420 eV及k點設定為2×2×2條件下的計算而加以最適化，藉此該結構具有低能量且被穩定化。
如第9圖中所示，將鈦與氧結合。
第9圖中所示之含有Ti之In-Ga-Zn-O基的氧化物半導體結構的電子狀態密度在電子截止能量為420 eV及k點設定為3×3×3條件下加以計算。
第10A圖顯示整個In-Ga-Zn-O基的氧化物半導體結構中的狀態密度。第10B圖顯示含有Ti之In-Ga-Zn-O基的氧化物半導體結構的部份狀態密度。在第10A及10B圖中，水平軸代表能量且垂直軸代表狀態密度。水平軸中能量的原點代表電子之最高佔據能階的能量。如第10B圖中所示，當Ti被含括於In-Ga-Zn-O基的氧化物半導體中時，電子進入傳導帶的下端。
以上結果顯示的是，當Ti被引入至In-Ga-Zn-O基的氧化物半導體中時，Ti與氧結合，使得化學計量比的偏離出現。因此，造成氧缺乏狀態。在非晶In-Ga-Zn-O基的氧化物半導體中，氧缺陷用作電子施體，其導致電子過量狀態。因此，當輕易與氧結合的Ti被引入時，造成氧缺陷，其導致載子的產生。
如以上所述，可觀察到的是，當具有高氧親和力的金屬元素被引入至氧化物半導體層中時，氧原子自該氧化物半導體移動至該等金屬元素，其導致氧缺陷的有效增加。結果，藉由用作施體之氧缺陷的增加而有效降低已經將金屬元素引入至其中之區的電阻。
當包括氧化物半導體的電晶體包括了彼等之電阻藉由引入氧缺陷誘導因子而被降低的源極區及汲極區時，可將氧化物半導體層與電極層間的接觸電阻降低；因此，改善導通狀態特性(例如，導通狀態電流或場效遷移率)。因此，可獲得具有良好電特性的電晶體。
藉由選擇性使用離子植入法或摻雜法而將氧缺陷誘導因子421引入至所形成的氧化物半導體層420中。在此實施例中，鈦被用來作為氧缺陷誘導因子421且藉由離子植入法被引入至氧化物半導體層420中。舉使用四氯化鈦(TiCl4)液化氣體的方法、使固態來源氣化的方法、及相似者作為離子植入法的例子。
注意到的是，在一些情況中，取決於引入條件(例如，氧缺陷誘導因子的加速能量及注入量或劑量)，氧缺陷誘導因子甚至被含括於與遮罩(在此實施例中為閘極電極層401)重疊之氧化物半導體層的區中。因此，氧缺陷誘導因子被引入至其中的區可藉由適當設定引入條件及遮罩的厚度與大小來加以控制。
例如，藉由使用稱為TRIM(transport of ion in matter)的軟體而對將氧缺陷誘導因子引入至氧化物半導體層中之引入處理的引入條件實施計算。TRIM為藉由蒙地卡羅法計算離子引入程序的軟體。用於該計算的模型為下列的堆疊：氧化矽膜，作為絕緣層407；非晶In-Ga-Zn-O膜(組成：InGaZnO4，密度：6.2克/立方公分，厚度：50奈米)，作為氧化物半導體層420；以及氧化矽膜(密度：2.2克/立方公分，厚度：100奈米)，作為閘極絕緣層402。氧缺陷誘導因子421在通過閘極絕緣層402以後被引入至氧化物半導體層420中。鈦離子(Ti+)被用來作為氧缺陷誘導因子421且藉由離子植入法而以1×1015公分-2的劑量被引入。此外，該計算中的加速能量為100 keV、150 keV、及200 keV。
第7圖顯示氧缺陷誘導因子被引入的深度與計算所獲得之濃度間的關係。第7圖中，水平軸代表距氧化物半導體層420之表面的深度(奈米)，在此深度引入氧缺陷誘導因子，且垂直軸代表被引入之氧缺陷誘導因子的濃度(原子/立方公分)。如第7圖中所示，觀察到的是，將作為氧缺陷誘導因子的鈦離子在三個加速能量條件100 keV、150 keV、及200 keV下以約1×1020原子/立方公分的濃度引入至氧化物半導體層420中。
因此，用以在氧化物半導體層中形成含有濃度大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分之該等鈦離子的源極區及汲極區的鈦離子引入條件為：劑量大於或等於1×1014公分-2且小於或等於1×1016公分-2以及加速能量大於或等於100 keV且小於或等於200 keV。
也可將氧缺陷誘導因子引入至氧化物半導體層403中的通道形成區413中。在此情況中，在閘極電極層401被形成以前對氧化物半導體層420實施氧缺陷誘導因子的引入處理。可在氧化物半導體膜被加工成島狀氧化物半導體層以前實施氧缺陷誘導因子的引入處理。也可將氧缺陷誘導因子引入至通道形成區413中以藉由使用氧缺陷作為施體而降低電阻(例如，使通道形成區具有n型導電率)，藉此電晶體的電特性可受到控制。
熱處理(例如，在高於或等於200℃且低於或等於600℃的溫度)可在氧缺陷誘導因子的引入處理以後加以實施。
在通道形成區413中的氧缺陷誘導因子濃度低於源極區414a及汲極區414b之各者中的濃度。如同在此實施例中，在源極區414a及汲極區414b之各者中的氧缺陷誘導因子濃度大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分之情況中，在通道形成區413中的氧缺陷誘導因子濃度可為例如小於1×1014原子/立方公分。
其次，用以覆蓋氧化物半導體層403、閘極絕緣層402、及閘極電極層401的絕緣層409及絕緣層411被堆疊。
較佳可將無機絕緣膜(諸如氧化物絕緣層或氮化物絕緣層)用來作為絕緣層409及絕緣層411。可將電漿CVD法、濺鍍法、或相似者用來作為絕緣層409及絕緣層411的形成方法。
可藉由使用典型為氧化矽膜、氮氧化矽膜、氧化鋁膜、或氮氧化鋁膜的無機絕緣膜而形成絕緣層409。
可藉由使用諸如氮化矽膜、氮化鋁膜、氮化矽氧化物膜、或氮化鋁氧化物膜的無機絕緣膜而形成絕緣層411。
可將平面化絕緣膜形成於絕緣層411之上以便降低電晶體所造成的表面粗糙度。平面化絕緣膜可藉由使用耐熱有機材料(諸如聚醯亞胺、丙烯酸酯、苯環丁烯、聚醯胺、或環氧樹脂)而加以形成。此種有機材料以外，也可能使用低介電常數材料(低k材料)、矽氧烷基的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、或相似者。注意到的是，平面化絕緣膜可藉由將複數個使用這些材料所形成的絕緣膜堆疊而加以形成。對用以形成平面化絕緣膜的方法沒有特定限制。平面化絕緣膜可取決於材料而藉由諸如濺鍍法、SOG法、旋轉塗佈法、浸漬法、噴塗法、或微滴排出法(噴墨法、篩網印刷、或平版印刷)之方法或藉由諸如刮刀、滾筒塗佈機、簾塗佈機、或刮刀塗佈機之工具來加以形成。
將到達源極區414a及汲極區414b的開口(接觸孔)形成於絕緣層409及絕緣層411中。將導電膜形成於開口中，且該導電膜藉由蝕刻而加工，以便形成分別接觸且電連接至源極區414a及汲極區414b的源極電極層405a及汲極電極層405b(見第2D圖)。經由上述步驟，可製造電晶體410。
可將選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素的膜、含有這些元素中任一者作為成分之合金的膜、含有這些元素組合的合金膜、或相似者用來作為用於源極電極層405a及汲極電極層405b的導電膜。導電膜可具有其中Cr、Ta、Ti、Mo、W、或相似者的高熔點金屬層被堆疊於Al、Cu、或相似者的金屬層之上及/或之下的結構。當其中添加防止Al膜中突起及晶鬚產生之元素(諸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc、或Y)的A1材料被使用時，可增加耐熱性。替代地，可使用以上金屬的導電氮化物材料，諸如氮化鈦。可將蒸發法、濺鍍法、或相似者用來作為導電膜的形成方法。
源極電極層405a及汲極電極層405b可具有單層結構或二或更多層的堆疊層結構。可舉含有矽之鋁膜的單層結構、其中鈦膜被堆疊於鋁膜之上的二層結構、其中鈦膜、鋁膜、及鈦膜以此順序被堆疊的三層結構、以及相似者作為例子。
替代地，用作源極電極層405a及汲極電極層405b的導電膜(包括藉由使用與源極電極層405a及汲極電極層405b相同層所形成的佈線)可藉由使用導電金屬氧化物來加以形成。可將氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦與氧化錫的合金(In2O3-SnO2，縮寫成ITO)、氧化銦與氧化鋅的合金(In2O3-ZnO)、或含有矽或氧化矽之金屬氧化物材料的任一者用來作為導電金屬氧化物。
如以上所述，在包括氧化物半導體(其包括彼等之電阻藉由引入氧缺陷誘導因子而降低的源極區414a及汲極區414b)的電晶體410中，可降低氧化物半導體層403與源極電極層405a間及氧化物半導體層403與汲極電極層405b間的接觸電阻；因此，可改善導通狀態特性。因此，可獲得具有良好電特性的電晶體。
具有良好電特性的電晶體能夠高速回應及高速操作。因此，包括該電晶體的半導體裝置可具有高性能
(實施例2)
在此實施例中，半導體裝置及製造該半導體裝置之方法的一個實施例將參照第2A至2D圖及第3A至3D圖而加以描述。在此實施例中，將描述一電晶體而作為該半導體裝置的實例。將描述一種其中含有較源極及汲極區更低濃度之氧缺陷誘導因子的區被設置於實施例1中所描述之電晶體中的通道形成區與源極區及汲極區之間的結構。因此，與以上實施例相同的部分及具有之功能類似於以上實施例中之部分的部分可用類似於以上實施例的方式加以形成，且類似於以上實施例的步驟可用類似於以上實施例中的方式加以實施，且不重複彼等之描述。此外，不提出相同部分的詳細描述。
電晶體的實例及製造該電晶體之方法的實例將參照第2A至2D圖及第3A至3D圖而加以描述。
第2D圖中所示的電晶體440為頂閘極薄膜電晶體，且它亦稱為平面薄膜電晶體。
電晶體440包括：在具有絕緣表面的基板400之上的絕緣層407；氧化物半導體層433，其中設置通道形成區413、含有低濃度之氧缺陷誘導因子的區415a及415b(在下文中，低濃度氧缺陷誘導因子含括區415a及415b)、含有氧缺陷誘導因子的源極區414a、及含有氧缺陷誘導因子的汲極區414b；閘極絕緣層402；以及閘極電極層401。
將絕緣層409及絕緣層411堆疊以覆蓋氧化物半導體層433、閘極絕緣層402、及閘極電極層401。將源極電極層405a及汲極電極層405b設置成分別電連接至源極區414a及汲極區414b，而絕緣層409及絕緣層411插置於彼等之間。
低濃度氧缺陷誘導因子含括區415a及415b、源極區414a、及汲極區414b為含有氧缺陷誘導因子的區。也可將含有比低濃度氧缺陷誘導因子含括區415a及415b更高濃度的氧缺陷誘導因子的源極區414a及汲極區414b稱為高濃度氧缺陷誘導因子含括區。因此，在此說明書中，也可將高濃度氧缺陷誘導因子含括區之源極區414a及汲極區414b稱為第一區，而將低濃度氧缺陷誘導因子含括區415a及415b稱為第二區。
低濃度氧缺陷誘導因子含括區415a及415b、源極區414a、及汲極區414b為其中施體藉由氧缺陷誘導因子所形成的低電阻區。低濃度氧缺陷誘導因子含括區415a及415b含有較源極區414a及汲極區414b(彼等為高濃度氧缺陷誘導因子含括區)更低濃度的氧缺陷誘導因子，且因此具有較該源極區及該汲極區更低的電阻。
因此，在電晶體440的氧化物半導體層433中，電阻以下列順序降低：通道形成區413、低濃度氧缺陷誘導因子含括區415a及415b、及源極及汲極區414a及414b。
製造電晶體440於基板400之上的方法將參照第2A至2D圖而加以描述。
如實施例1中所使用之第1B圖中所示，將島狀氧化物半導體層420、閘極絕緣層402、及閘極電極層401形成於設有絕緣層407的基板400之上(見第2A圖)。
也可在對應於氧化物半導體層420中之通道形成區的區(與閘極電極層401重疊的區)上實施氧缺陷誘導因子的引入處理，使得氧缺陷誘導因子被含括於該區中。在此情況中，在閘極電極層401被形成以前對氧化物半導體層420實施氧缺陷誘導因子的引入處理。可在氧化物半導體膜被加工成島狀氧化物半導體層以前實施氧缺陷誘導因子的引入處理。也可將氧缺陷誘導因子引入至通道形成區中以藉由使用氧缺陷作為施體而降低電阻(例如，使通道形成區具有n型導電率)，藉此電晶體的電特性可受到控制。
熱處理(例如，在高於或等於200℃且低於或等於600℃的溫度)可在氧缺陷誘導因子的引入處理以後加以實施。
其次，用以覆蓋氧化物半導體層420、閘極絕緣層402、及閘極電極層401的絕緣層409被形成(見第2B圖)。
其次，將氧缺陷誘導因子434引入至氧化物半導體層420中，以便形成包括下列之氧化物半導體層433：低濃度氧缺陷誘導因子含括區415a及415b、源極區414a、汲極區414b、及通道形成區413(見第2C圖)。在源極區414a及汲極區414b各者中之氧缺陷誘導因子434的濃度可為例如大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分。在低濃度氧缺陷誘導因子含括區415a及415b各者中之氧缺陷誘導因子434的濃度可低於源極區414a及汲極區414b各者中的濃度，且可為例如約1×1013原子/立方公分。
熱處理(例如，在高於或等於200℃且低於或等於600℃的溫度)可在氧缺陷誘導因子434的引入處理以後加以實施。
可將一或更多選自鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鈷(Co)、鋅(Zn)、銦(In)、矽(Si)、及硼(B)的元素用來作為氧缺陷誘導因子434。除了以上氧缺陷誘導因子以外，可使用氫及/或氮。注意到的是，較佳將具有高氧親和力的金屬元素用來作為氧缺陷誘導因子434。
將氧缺陷誘導因子434選擇性引入至氧化物半導體層420中，藉此將氧缺陷有效地誘導於氧缺陷誘導因子434被引入的區中。氧缺陷用作施體；因此，可形成包括低濃度氧缺陷誘導因子含括區、源極區414a及汲極區414b(彼等之電阻被選擇性降低)的氧化物半導體層433。
進一步而言，將濃度分佈設置於氧缺陷誘導因子被引入的區域中，且將具有較源極區及汲極區更高之電阻且具有較通道形成區更低之電阻的低濃度氧缺陷誘導因子含括區415a及415b形成於高電阻通道形成區與低電阻源極區之間以及於高電阻通道形成區與低電阻汲極區之間，使得氧化物半導體層433具有其中導電率從部份到部份變化的結構。因此，可抑制電場濃度，且可防止高電場被局部施加，使得電晶體的耐受電壓可被改善；因此，半導體裝置可具有高可靠性。
在此實施例中，將閘極電極層401用來作為氧缺陷誘導因子434之引入處理中的遮罩。因此，沒有將氧缺陷誘導因子434以自對準的方式引入至重疊閘極電極層401之氧化物半導體層433的區中，且該區變成通道形成區413；相反地，將氧缺陷誘導因子434引入至不重疊閘極電極層401的區中，以便形成源極區414a及汲極區414b。此外，被設置於閘極電極層401側表面上之絕緣層409的部份也用作遮罩；因此，氧缺陷誘導因子434至重疊閘極電極層401之氧化物半導體層420的區以及被設置於閘極電極層401側表面上之絕緣層409的部份之引入被阻擋。注意到的是，被引入至源極及汲極區中的氧缺陷誘導因子434移動至重疊絕緣層409之部份(彼等被設置於閘極電極層401側表面上)的氧化物半導體層420的區(即，通道形成區413與源極區414a及汲極區414b之間的區)而被引入至該等區中；因此，該等區變成低濃度氧缺陷誘導因子含括區415a及415b。
藉由選擇性使用離子植入法或摻雜法而將氧缺陷誘導因子434引入至所形成的氧化物半導體層420中。
注意到的是，在一些情況中，取決於引入條件(例如，氧缺陷誘導因子的加速能量及注入量或劑量)，氧缺陷誘導因子甚至被含括於與遮罩(在此實施例中為閘極電極層401)重疊之氧化物半導體層的區中。因此，氧缺陷誘導因子被引入至其中的區可藉由適當設定引入條件及遮罩的厚度與大小來加以控制。
如同在此實施例中，在已經通過絕緣層409且被引入至源極區414a及汲極區414b中的氧缺陷誘導因子434移動至區域中且該等區域變成低濃度氧缺陷誘導因子含括區415a及415b的情況中，該低濃度氧缺陷誘導因子含括區415a及415b各者之通道長度方向中的寬度(例如，大於或等於20奈米且小於或等於1微米，典型大於或等於20奈米且小於或等於200奈米)可藉由調整絕緣層409的厚度及加速能量來加以決定。
雖然其中將低濃度氧缺陷誘導因子含括區415a及415b、源極區414a、及汲極區414b藉由一個氧缺陷誘導因子的引入處理而以自對準方式來形成的實例參照第2A至2D圖而加以描述，可將氧缺陷誘導因子的引入處理實施複數次。其中將氧缺陷誘導因子的引入處理實施二次的實例將參照第3A至3D圖而加以描述。
如第2A圖中，將島狀氧化物半導體層420、閘極絕緣層402、及閘極電極層401形成於設有絕緣層407的基板400之上(見第3A圖)。
其次，藉由使用閘極電極層401作為遮罩而將氧缺陷誘導因子430選擇性引入至氧化物半導體層420中，以便形成通道形成區413及氧缺陷誘導因子含括區431a及431b(見第3B圖)。在氧缺陷誘導因子含括區431a及431b各者中之氧缺陷誘導因子430的濃度可為例如約1×1018原子/立方公分。
其次，用以覆蓋包括通道形成區413與氧缺陷誘導因子含括區431a及431b的氧化物半導體層、閘極絕緣層402、及閘極電極層401的絕緣層409被形成。
其次，將氧缺陷誘導因子432引入至氧化物半導體層的氧缺陷誘導因子含括區431a及431b中，以便形成包括下列之氧化物半導體層433：低濃度氧缺陷誘導因子含括區415a及415b、源極區414a、汲極區414b、及通道形成區413(見第3C圖)。在源極區414a及汲極區414b各者中之氧缺陷誘導因子432的濃度可為例如大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分。
熱處理(例如，在高於或等於200℃且低於或等於600℃的溫度)可在氧缺陷誘導因子432的引入處理以後加以實施。
進一步而言，被設置於閘極電極層401側表面上之絕緣層409的部份也用作遮罩；因此，氧缺陷誘導因子432至重疊絕緣層409的部份(彼等被設置於閘極電極層401側表面上)之氧化物半導體層420的區之引入被阻擋。因此，該等區變成低濃度氧缺陷誘導因子含括區415a及415b。
可將類似於氧缺陷誘導因子434的材料用來作為氧缺陷誘導因子430及432。
注意到的是，在對通道形成區413實施氧缺陷誘導因子的引入處理之情況中，將該等氧缺陷誘導因子引入，使得在通道形成區413中的氧缺陷誘導因子濃度低於低濃度氧缺陷誘導因子含括區415a及415b、源極區414a、及汲極區414b之各者中的濃度。如同在此實施例中，在源極區414a及汲極區414b之各者中的氧缺陷誘導因子濃度大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分且低濃度氧缺陷誘導因子含括區415a及415b之各者中的氧缺陷誘導因子濃度為約1×1018原子/立方公分之情況中，在通道形成區413中的氧缺陷誘導因子濃度可為例如小於1×1014原子/立方公分。
在第3C圖中所示的引入處理以後，將絕緣層411形成於絕緣層409之上。將到達源極區414a及汲極區414b的開口(接觸孔)形成於絕緣層409及絕緣層411中。將導電膜形成於開口中，且該導電膜藉由蝕刻而加工，以便形成分別接觸且電連接至源極區414a及汲極區414b的源極電極層405a及汲極電極層405b(見第3D圖)。經由上述步驟，可製造電晶體440。
在包括氧化物半導體層433(其包括低濃度氧缺陷誘導因子含括區415a及415b與高濃度氧缺陷誘導因子含括區的源極區414a及汲極區414b(彼等之電阻藉由引入該等氧缺陷誘導因子而降低))的電晶體440中，可將氧化物半導體層433與源極電極層405a間以及氧化物半導體層433與汲極電極層405b間的接觸電阻降低；因此，改善導通狀態特性(例如，導通狀態電流或場效遷移率)。因此，可獲得具有良好電特性的電晶體。
具有良好電特性的電晶體能夠高速回應及高速操作。因此，包括該電晶體的半導體裝置可具有高性能。
此外，其中導電率從部份到部份變化的氧化物半導體層被設置，藉此可抑制電晶體的電場濃度，且可防止高電場被局部施加。因此，電晶體的耐受電壓可被改善，這導致半導體裝置的高可靠性。
(實施例3)
在此實施例中，半導體裝置及製造該半導體裝置之方法的另一個實施例將參照第11A至11D圖而加以描述。在此實施例中，將描述一電晶體而作為該半導體裝置的實例。將描述其中源極及汲極電極層的形成步驟及結構相異於實施例1或2中所描述之電晶體的實例。因此，與以上實施例相同的部分及具有之功能類似於以上實施例中之部分的部分可用類似於以上實施例的方式加以形成，且類似於以上實施例中的步驟可用類似於以上實施例的方式加以實施，且不重複彼等之描述。此外，不提出相同部分的詳細描述。
在實施例1及2中，描述了其中源極電極層及汲極電極層被形成於絕緣層(設置於氧化物半導體層之上)之上且經由該等絕緣層中所形成的接觸孔而被電連接至氧化物半導體層的實例。相反地，在此實施例中，將源極電極層及汲極電極層直接形成於氧化物半導體層上，而沒有插置於彼等之間的絕緣層。
電晶體的實例及製造該電晶體的方法將參照第11A至11D圖而加以描述。
第11D圖中所示的電晶體510為頂閘極薄膜電晶體。
電晶體510包括：在具有絕緣表面的基板500之上的絕緣層507；氧化物半導體層503，其包括通道形成區513、其中氧缺陷誘導因子沒有被引入的區511a及511b(在下文中，氧缺陷誘導因子非引入區511a及511b)、含有氧缺陷誘導因子的源極區512a、及含有氧缺陷誘導因子的汲極區512b；第一源極電極層555a；第一汲極電極層555b；第二源極電極層545a；第二汲極電極層545b、閘極絕緣層502；以及閘極電極層501。
源極區512a及汲極區512b被形成於沒有覆蓋閘極電極層501、第一源極電極層555a、第一汲極電極層555b、第二源極電極層545a、及第二汲極電極層545b之氧化物半導體層513的區中，且被形成於覆蓋第一源極電極層555a、第一汲極電極層555b、第二源極電極層545a、及第二汲極電極層545b之氧化物半導體層503的表面部份中。源極區512a及汲極區512b為其中施體藉由氧缺陷誘導因子521所形成的低電阻區。
另一方面，在氧化物半導體層503中，氧缺陷誘導因子非引入區511a及511b(彼等重疊第一源極電極層555a及第一汲極電極層555b且被設置於接近與絕緣層507的界面處)不含有氧缺陷誘導因子521。
注意到的是，也可將氧缺陷誘導因子521引入至氧化物半導體層503中的通道形成區513中。在此情況中，在閘極電極層501被形成以前對氧化物半導體層520電施氧缺陷誘導因子521的引入處理。可在氧化物半導體膜被加工成島狀氧化物半導體層以前實施氧缺陷誘導因子521的引入處理。在氧缺陷誘導因子521也被引入至通道形成區513中的情況中，將它們引入至整個氧化物半導體層503中；因此，也將氧缺陷誘導因子521以相同於通道形成區之濃度含括於氧缺陷誘導因子非引入區511a及511b中。
也可將氧缺陷誘導因子521引入至通道形成區513中以藉由使用氧缺陷作為施體而降低電阻(例如，使通道形成區513具有n型導電率)，藉此電晶體的電特性可受到控制。
熱處理(例如，在高於或等於200℃且低於或等於600℃的溫度)可在氧缺陷誘導因子521的引入處理以後加以實施。
在通道形成區513中的氧缺陷誘導因子濃度低於源極區512a及汲極區512b之各者中的濃度。如同在此實施例中，在源極區512a及汲極區512b之各者中的氧缺陷誘導因子濃度大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分之情況中，在通道形成區513中的氧缺陷誘導因子濃度可為例如小於1×1014原子/立方公分。
基板500之上的電晶體510的製造程序將參照第11A至11D圖而描述於下。
將島狀氧化物半導體層520設置於設有絕緣層507的基板500之上。將第一源極電極層555a及第二源極電極層545a的堆疊形成為接觸氧化物半導體層520之邊緣部分的一者，且將第一汲極電極層555b及第二汲極電極層545b的堆疊形成為接觸氧化物半導體層520的其他邊緣部分。
較佳將金屬氮化物層用來作為與氧化物半導體層520接觸的第一源極電極層555a及第一汲極電極層555b，且較佳將金屬層用來作為第二源極電極層545a及第二汲極電極層545b。在此實施例中，將氮化鈦膜用來作為第一源極電極層555a及第一汲極電極層555b，且將鈦膜用來作為第二源極電極層545a及第二汲極電極層545b。
第一源極電極層555a、第一汲極電極層555b、第二源極電極層545a、及第二汲極電極層545b為薄導電膜。
將閘極絕緣層502形成於氧化物半導體層520、第一源極電極層555a、第一汲極電極層555b、第二源極電極層545a、及第二汲極電極層545b之上；且將閘極電極層501形成於閘極絕緣層502之上(見第11B圖)。
其次，將氧缺陷誘導因子521引入至氧化物半導體層520中，以便形成包括下列之氧化物半導體層503：源極區512a、汲極區512b、通道形成區513、及氧缺陷誘導因子非引入區511a及511b(見第11C圖)。在源極區512a及汲極區512b各者中之氧缺陷誘導因子521的濃度可為例如大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分。
熱處理(例如，在高於或等於200℃且低於或等於600℃的溫度)可在氧缺陷誘導因子521的引入處理以後加以實施。
可將一或更多選自鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鈷(Co)、鋅(Zn)、銦(In)、矽(Si)、及硼(B)的元素用來作為氧缺陷誘導因子521。除了以上氧缺陷誘導因子521以外，可使用氫及/或氮。注意到的是，較佳將具有高氧親和力的金屬元素用來作為氧缺陷誘導因子521。
將氧缺陷誘導因子521選擇性引入至氧化物半導體層520中，藉此將氧缺陷有效地誘導於氧缺陷誘導因子521被引入的區中。氧缺陷用作施體；因此，可形成包括源極區512a及汲極區512b(彼等之電阻被選擇性降低)的氧化物半導體層503。
在此實施例中，藉由使用閘極電極層501作為遮罩而將氧缺陷誘導因子521選擇性引入至氧化物半導體層520中。氧缺陷誘導因子521通過閘極絕緣層502、第一源極電極層555a、第一汲極電極層555b、第二源極電極層545a、及第二汲極電極層545b而被引入至氧化物半導體層520中。
沒有將氧缺陷誘導因子521引入至重疊閘極電極層501的區中，且該區變成通道形成區513。
第一源極電極層555a、第一汲極電極層555b、第二源極電極層545a、及第二汲極電極層545b為薄導電膜，且氧缺陷誘導因子521的引入條件受到控制，藉此氧缺陷誘導因子521可通過第一源極電極層555a、第一汲極電極層555b、第二源極電極層545a、及第二汲極電極層545b而被引入至接近與氧化物半導體層520之界面的區中。因此，如第11C圖中所示，也可將含有氧缺陷誘導因子521的源極區512a及汲極區512b形成於接近氧化物半導體層503與第一源極電極層555a間的界面以及氧化物半導體層503與第一汲極電極層555b間的界面。因此，可將氧化物半導體層503經由具有低電阻的源極區512a或汲極區512b而連接至第一源極電極層555a或第一汲極電極層555b。
同時，在重疊第一源極電極層555a及第一汲極電極層555b之氧化物半導體層503的部份中，將氧缺陷誘導因子非引入區511a及511b(即，氧缺陷誘導因子沒有被引入的區)形成於接近與絕緣層507的界面處。經由引入處理所引入的氧缺陷誘導因子沒有被含括於氧缺陷誘導因子非引入區511a及511b以及通道形成區513中。
經由上述步驟，可製造電晶體510。
在包括氧化物半導體層503(其包括源極區512a及汲極區512b(彼等之電阻藉由引入氧缺陷誘導因子521而降低))的電晶體510中，可將氧化物半導體層503與第一源極電極層555a間以及氧化物半導體層433與第一汲極電極層555b間的接觸電阻降低；因此，改善導通狀態特性(例如，導通狀態電流或場效遷移率)。因此，可獲得具有良好電特性的電晶體。
具有良好電特性的電晶體能夠高速回應及高速操作。因此，包括該電晶體的半導體裝置可具有高性能。
替代地，如同在實施例2中，可採用其中將含有比源極區及汲極區更低濃度的氧缺陷誘導因子設置於通道形成區與該等源極及汲極區間的結構。
其中導電率從部份到部份變化的氧化物半導體層被設置，藉此可抑制電晶體的電場濃度，且可防止高電場被局部施加。因此，電晶體的耐受電壓可被改善，這導致半導體裝置的高可靠性。
此實施例可用與其他實施例之任一者適當組合的方式來加以實施。
(實施例4)
在此實施例中，各包括氧化物半導體層之電晶體及製造該等電晶體之方法的實施例將參照第12A至12E圖及第13A至13C圖而加以詳細描述於下。與以上實施例相同的部分及具有之功能類似於以上電施例中之部分的部分可用類似於以上實施例的方式加以形成，且類似於以上實施例的步驟可用類似於以上實施例中的方式加以實施，且不重複彼等之描述。此外，不提出相同部分的詳細描述。
將電晶體之橫剖面結構的實例示於第12A至12E圖及第13A至13C圖中。第12E圖中所示的電晶體640及第13C圖中所示的電晶體650為類似於第11D圖中所示之電晶體510的頂閘極薄膜電晶體。
藉由在引入氧缺陷誘導因子以前自氧化物半導體層移除n型雜質的氫且增加純度使得盡可能不含有非該氧化物半導體層之主成分的雜質，使此實施例中的該氧化物半導體層為本質(i型)或實質地本質。換句話說，純化的本質(i型)半導體或接近該純化的本質半導體之半導體藉由盡可能移除諸如氫或水的雜質而獲得。
進一步而言，將非常小量(接近零)的載體含括於以上純化的氧化物半導體中，且載體濃度小於1×1014/立方公分，較佳小於1×1012/立方公分，更佳小於1×1011/立方公分。
由於非常小量的載體被含括於氧化物半導體層中，可降低關斷狀態電流。較佳的是，關斷狀態電流盡可能低。
具體而言，每微米電晶體(包括以上氧化物半導體層)通道寬度的關斷狀態電流可小於或等於1×104 zA/微米(1×10-17 A/微米)，且另外小於或等於1×103 zA/微米(1×10-18 A/微米)。
注意到的是，可將對電晶體中之關斷狀態電流流動的電阻稱為關斷狀態電阻率。關斷狀態電阻率為在電晶體為關斷時通道形成區的電阻率，其可自關斷電流而加以計算出。
電晶體(其包括此實施例之氧化物半導體層)的關斷狀態電阻率較佳大於或等於1×109歐姆‧米，更佳大於或等於1×1010歐姆‧米。
進一步而言，在各包括以上氧化物半導體的電晶體640及650中可能難以觀察到導通狀態電流的溫度依存性，且關斷狀態電流保持非常低。
基板600(具有絕緣表面)之上的電晶體640的製造程序將參照第12A至12E圖而描述於下。
可將類似於實施例1中所描述之基板400的基板用來作為基板600。在此實施例中，將玻璃基板用來作為基板600。
將用作基膜的絕緣層607形成於基板600之上。較佳的是，與氧化物半導體層620接觸的絕緣層607藉由使用諸如氧化矽層、氮氧化矽層、氧化鋁層、或氮氧化鋁的氧化物絕緣層而形成。絕緣層607可藉由電漿CVD法、濺鍍法、或相似者而加以形成。為了防止絕緣層607含有氫，絕緣層607較佳藉由濺鍍法而加以形成。
在此實施例中，藉由濺鍍法形成氧化矽層作為絕緣層607。以下列方式將氧化矽層形成於基板600之上作為絕緣層607：將基板600轉移至處理室、將含有高純度氧且已經自其移除氫氣及濕氣的濺鍍氣體引入、及使用矽半導體靶材。基板600可在室溫或可被加熱。
例如，氧化矽膜在下列條件下藉由RF濺鍍法加以沈積：使用石英(較佳為合成石英)、基板溫度為108℃、該基板與靶材間的距離(T-S距離)為60毫米、壓力為0.4帕、高頻功率為1.5千瓦、及氛圍含有氧氣及氬氣(氧氣對氬氣的流量比為1：1(流率各為25 sccm))。氧化矽膜的厚度為100奈米。注意到的是，代替石英(較佳為合成石英)，可將矽靶材用來作為形成氧化矽膜用的靶材。將氧氣或氧氣及氬氣的混合氣體用來作為濺鍍氣體。
在此情況中，較佳的是，在將留在處理室中之濕氣移除的同時形成絕緣層407，以便防止氫(一種羥基)或濕氣被含括於絕緣層607中。
為了移除留在處理室中的濕氣，較佳使用捕集真空泵。例如，較佳使用低溫泵、離子泵、或鈦昇華泵。真空化單元可為設有冷凝阱的渦輪泵。自以低溫泵抽真空的處理室將氫原子、含有氫原子的化合物(諸如水(H2O))、及相似者移除；因此，可降低在該處理室中所形成之絕緣層607中的雜質濃度。
絕緣層607可具有堆疊層結構，其中例如將氮化物絕緣層(諸如氟化矽層)、氮化矽氧化物層、氮化鋁層、或氮化鋁氧化物層以及以上氧化物絕緣層以此順序堆疊於基板600之上。
例如，氮化矽層藉由將含有高純度氮且已經自其移除氫及濕氣的濺鍍氣體引入至氧化矽層與基板間的空間而使用矽靶材來加以形成。在此情況中，亦較佳的是，氮化矽層以類似於氧化矽層的方式而在將留在處理室中之濕氣移除的同時加以形成。並且在氮化矽層被形成的情況中，基板可在沈積的時候加熱。
在將氮化矽層及氧化矽層堆疊以形成絕緣層607的情況中，可藉由使用相同矽靶材將氮化矽層及氧化矽層形成於相同處理室中。首先，將含有氮的濺鍍氣體引入至處理室中且氮化矽層藉由使用該處理室中所設置的矽靶材而形成，且接著將該濺鍍氣體切換至含有氧的濺鍍氣體且氧化矽層藉由使用相同矽靶材而形成。由於可將氮化矽層及氧化矽層接連地形成而沒有暴露於空氣，可防止諸如氫或濕氣的雜質被吸附於該氮化矽層的表面上。
其次，於絕緣層607之上，將氧化物半導體膜形成為厚度大於或等於2奈米且小於或等於200奈米、較佳大於或等於5奈米且小於或等於30奈米。
注意到的是，在氧化物半導體膜藉由濺鍍法而形成以前，附著於絕緣層607表面的粉狀物質(亦稱為顆粒或粉塵)較佳藉由反向濺鍍來移除，在該反向濺鍍中藉由引入氬氣來產生電漿。反向濺鍍為一種其中在氬氣氛圍中藉由使用RF電源將電壓施加至基板側而非靶材側且將電漿產生於基板的周圍而使得基板表面被修改的方法。注意到的是，代替氬氣氛圍，可使用氮氣氛圍、氦氣氛圍、氧氣氛圍、或相似者。
可將下列用來作為用於該氧化物半導體膜的氧化物半導體：In-Sn-Ga-Zn-O基的氧化物半導體，其為四成分金屬氧化物；In-Ga-Zn-O基的氧化物半導體、In-Sn-Zn-O基的氧化物半導體、In-Al-Zn-O基的氧化物半導體、Sn-Ga-Zn-O基的氧化物半導體、Al-Ga-Zn-O基的氧化物半導體、或Sn-Al-Zn-O基的氧化物半導體，彼等為三成分金屬氧化物；In-Zn-O基的氧化物半導體、Sn-Zn-O基的氧化物半導體、Al-Zn-O基的氧化物半導體、Zn-Mg-O基的氧化物半導體、Sn-Mg-O基的氧化物半導體、或In-Mg-O基的氧化物半導體，彼等為二成分金屬氧化物；In-O基的氧化物半導體、Sn-O基的氧化物半導體、或Zn-O基的氧化物半導體。以上氧化物半導體膜可含有SiO2。在此實施例中，氧化物半導體膜藉由使用In-Ga-Zn-O基的氧化物半導體靶材之濺鍍法而形成。此外，氧化物半導體膜可藉由稀有氣體(典型為氬氣)氛圍、氧氣氛圍、或稀有氣體(典型為氬氣)及氧氣之氛圍中的濺鍍法而形成。
可將具有1：1：1[莫耳比]之In2O3對Ga2O3及ZnO組成比(即，In：Ga：Zn=1：1：0.5[原子比])的靶材用來作為藉由濺鍍法形成氧化物半導體膜的靶材。替代地，可使用具有1：1：1[原子比]之In對Ga及Zn組成比或具有1：1：2[原子比]之In對Ga及Zn組成比的靶材。金屬氧化物靶材的充填率大於或等於90%且小於或等於100%、較佳大於或等於95%且小於或等於99.9%。藉由使用用於膜形成的氧化物半導體靶材(其具有高充填率)所形成的氧化物半導體膜為密實的氧化物半導體膜。
較佳的是，將已經自其移除諸如氫、水、羥基、或氫化物之雜質的高純度氣體用來作為用於形成氧化物半導體膜的濺鍍氣體。
將基板保持在處於減壓的處理室中，且將基板溫度設定至高於或等於100℃且低於或等於600℃的溫度、較佳高於或等於200℃且低於或等於400℃的溫度。在將基板加熱的同時實施膜形成，藉此可降低所形成之氧化物半導體膜中所含有的雜質濃度。此外，可降低濺鍍引起的損傷。接著，將已經自其移除氫及濕氣的濺鍍氣體引入至處理室中，同時將留在該處理室中的濕氣移除，且藉由使用以上靶材而將氧化物半導體膜形成於基板600之上。為了移除留在處理室中的濕氣，較佳使用諸如低溫泵的捕集真空泵。自以低溫泵抽真空的處理室將氫、含有氫原子的化合物(諸如水(H2O))(亦較佳者為含有碳原子的化合物)、及相似者移除，藉此可降低在該處理室中所形成之氧化物半導體膜中的雜質濃度。
作為沈積條件的實例，採用下列條件：基板與靶材間的距離為100毫米，壓力為0.6帕，直流(DC)功率為0.5千瓦，且氛圍為氧氣氛圍(氧氣流量的比例：100%)。注意到的是，較佳使用脈衝式直流(DC)電源，在此情況中可降低在沈積中所產生的粉狀物質(亦稱為顆粒或粉塵)且膜厚度可為均勻。注意到的是，氧化物半導體膜的適當厚度取決於氧化物半導體材料而變化，且該厚度可取決於該材料而適當地加以決定。
其次，在光微影步驟中將氧化物半導體膜加工成島狀氧化物半導體層620。可藉由噴墨法形成用以形成島狀氧化物半導體層620的光阻遮罩。藉由噴墨法形成光阻遮罩不需要光罩；因此，可降低製造成本。
注意到的是，氧化物半導體膜的蝕刻可為乾蝕刻、濕蝕刻、或乾蝕刻與濕蝕刻兩者。
較佳將含有氯的氣體(氯基的氣體，諸如氯氣(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4))用來作為乾蝕刻的蝕刻氣體。
替代地，可使用含有氟的氣體(氟基的氣體，諸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氟(NF3)、或三氟甲烷(CHF3))；溴化氫(HBr)；氧氣(O2)；其中添加稀有氣體(諸如氦氣(He)或氬氣(Ar))之這些氣體的任一者；或相似者。
可將平行板RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法用來作為乾蝕刻法。為了將膜蝕刻成想要的形狀，適當調整蝕刻條件(施加至線圈狀電極的電力量、施加至基板側上之電極的電力量、基板側上之電極的溫度、或相似者)。
可將磷酸、醋酸及硝酸的混合溶液、氨過氧化物混合物(31重量%過氧化氨水對28重量%氨水及水的比為5：2：2)、或相似者用來作為用於濕蝕刻的蝕刻劑。替代地，也可使用ITO07N(由KANTO CHEMICAL CO.,INC.所生產)。
藉由清洗將濕蝕刻以後的蝕刻劑與被蝕刻的材料一起移除。可將包括蝕刻劑及被蝕刻掉的材料的廢液純化，且可將該材料重複使用。當自蝕刻以後的廢料收集氧化物半導體層中所含有的材料(諸如銦)且重複使用該材料時，可將資源有效率地使用且可將成本降低。
蝕刻條件(諸如蝕刻劑、蝕刻時間、及溫度)取決於材料而適當地調整，使得氧化物半導體膜可被蝕刻成想要的形狀。
其次，對氧化物半導體層620實施第一熱處理。可藉由第一熱處理將氧化物半導體層620脫水或脫氫。第一熱處理的溫度高於或等於400℃且低於或等於750℃，較佳高於或等於400℃且低於基版的硬變點。
注意到的是，熱處理設備不限於電爐，且可包括用以藉由熱傳導或來自加熱元件(電阻加熱元件)之熱輻射來加熱待加工物件的裝置。例如，可使用RTA(快速熱退火)設備，諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備。LRTA設備為一種用以藉由自燈所發射之光輻射(電磁波)來加熱待加工物件的設備，該燈諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈。GRTA設備為一種用於使用高溫氣體之熱處理的設備。將不會藉由熱處理而與待加工物件反應的惰性氣體(諸如氮氣或諸如氬氣的稀有氣體)用來作為該氣體。
例如，作為第一熱處理，可將GRTA實施如下：將基板轉移且放入被加熱至高達650℃至700℃之溫度的惰性氣體中加熱數分鐘，且將基板轉移且自被加熱至高溫的惰性氣體中取出。GRTA能夠進行短時間的高溫熱處理。
注意到的是，較佳在第一熱處理中，諸如氦氣、氖氣、或氬氣的稀有氣體中不含有水、氫、及相似者。較佳的是，將被引入至熱處理設備中的氮氣或諸如氦氣、氖氣、或氬氣之稀有氣體的純度設定為6N(99.9999%)或更高，較佳7N(99.99999%)或更高(即，雜質濃度為1 ppm或更低，較佳0.1 ppm或更低)。
作為用於脫水或脫氫的熱處理，可加熱氧化物半導體層，且冷卻可藉由引入高純度氧氣體、高純度N2O氣體、或超乾燥空氣(具有-40℃或更低的露點，較佳-40℃或更低)至相同的爐中而加以實施。較佳的是，氧氣體或N2O氣體不含有水、氫、及相似者。替代地，被引入至熱處理設備中之氧氣體或N2O氣體的純度較佳為6N(99.9999%)或更高，更佳7N(99.99999%)或更高(即，氧氣體或N2O氣體的雜質濃度為1 ppm或更低，較佳0.1 ppm或更低)。藉由供應氧(其為形成氧化物半導體的主成分且已經因為經由脫水或脫氫來移除雜質的步驟而被減少)，將氧化物半導體層620的純度增加且使氧化物半導體層620為電氣上的i型(本質)。
在此實施例中，將基板600放入電爐(其為一種熱處理設備)中，且在450℃於氮氣氛圍中對氧化物半導體層實施第一熱處理歷時一小時，且接著以該氧化物半導體層不暴露於空氣的方式防止水及氫進入該氧化物半導體層；因此，獲得氧化物半導體層620。如上述在諸如氮氣或稀有氣體之惰性氣體的氛圍中實施用於脫水或脫氫的熱處理之情況中，受到該熱處理以後的氧化物半導體層620具有n型導電率且其電阻因為氧缺陷而被降低。
進一步而言，取決於第一熱處理的條件及氧化物半導體層的材料，可能將氧化物半導體層620結晶化而成為微晶膜或多晶膜。進一步而言，取決於第一熱處理的條件及氧化物半導體膜的材料，氧化物半導體層可能變成不含有結晶成分的非晶氧化物半導體膜。
可對被加工成島狀氧化物半導體層620以前的氧化物半導體膜實施第一熱處理。在此情況中，在第一熱處理以後將基板自加熱裝置中取出，且接著實施光微影步驟。
電晶體640及電晶體650(在彼等之各者中，將其中藉由使用氧化物半導體層620而含有較源極區及汲極區更低濃度之氧缺陷誘導因子的區設置於通道形成區與源極區之間及通道形成區與汲極區之間)將分別參照第12A至12E圖及第13A至13C圖而加以描述。
將氧化物半導體層620形成於具有絕緣表面且設有絕緣層607的基板600之上(見第12A圖)。
將第一源極電極層625a及第二源極電極層635a的堆疊形成為接觸氧化物半導體層620之邊緣部分的一者，且將第一汲極電極層625b及第二汲極電極層635b的堆疊形成為接觸氧化物半導體層620的其他邊緣部分。
較佳將金屬氮化物層用來作為與氧化物半導體層620接觸的第一源極電極層625a及第一汲極電極層625b，且較佳將金屬層用來作為第二源極電極層635a及第二汲極電極層635b。在此實施例中，將氮化鈦膜用來作為第一源極電極層625a及第一汲極電極層625b，且將鋁膜及鈦膜的堆疊用來作為第二源極電極層635a及第二汲極電極層635b。
將閘極絕緣層602形成於氧化物半導體層620、第一源極電極層625a、第一汲極電極層625b、第二源極電極層635a、及第二汲極電極層635b之上。
可適當藉由使用諸如濺鍍法的方法(藉由此方法防止諸如水或氫的雜質進入絕緣層602)將絕緣層602形成為具有至少1奈米之厚度。
在此實施例中，藉由濺鍍法將氧化矽膜形成為100奈米之厚度作為閘極絕緣層602。膜形成中的基板溫度可高於或等於室溫且低於或等於300℃，且在此實施例中為100℃。藉由濺鍍法形成氧化矽膜可在稀有氣體(典型為氬氣)氛圍、氧氣氛圍、或含有氧氣及稀有氣體(典型為氬氣)之氛圍中加以實施。可將氧化矽靶材或矽靶材用來作為靶材。例如，氧化矽膜可藉由在含有氧氣及氮氣之氛圍中使用矽靶材的濺鍍法而形成。將不含有雜質(諸如濕氣、氫離子、或OH-)且阻擋這些雜質自外部進入的無機絕緣膜用來作為被形成為接觸氧化物半導體層620的閘極絕緣層602。典型地，使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氟氧化鋁膜、或相似者。
在此情況中，較佳的是，在將留在處理室中之濕氣移除的同時形成絕緣層602，以便防止氫、羥基、或濕氣被含括於氧化物半導體層620及絕緣層602中。
為了移除留在處理室中的濕氣，較佳使用捕集真空泵。自以低溫泵抽真空的處理室將氫、含有氫原子的化合物(諸如水(H2O))、及相似者移除，藉此可降低在該處理室中所形成之絕緣層602中的雜質濃度。
其次，將第二熱處理(例如，在高於或等於200℃且低於或等於400℃的溫度，較佳在高於或等於250℃且低於或等於350℃的溫度)於惰性氣體氛圍或氧氣體氛圍中實施。例如，將第二熱處理在250℃於氮氣氛圍中實施一小時。當第二熱處理被實施時，在氧化物半導體層的部份(至少包括通道形成區)與閘極絕緣層602接觸的同時施加熱。
經由上述步驟，藉由在沈積以後對氧化物半導體層實施用於脫水或脫氫的熱處理，可自氧化物半導體層將諸如氫、濕氣、羥基、或氫化物(也稱為氫化合物)的雜質有意地移除，且額外地，可將氧(其為氧化物半導體的主成分且在移除雜質的步驟中被減少)供應。因此，包括至少通道形成區之氧化物半導體層的部份被純化且使之為電氣上的i型(本質)。
在此實施例中，沒有將氧供應至非直接接觸閘極絕緣層602且重疊第一源極電極層625a或第一汲極電極層625b之氧化物半導體層620中的區；因此，該區的電阻保持低。
將閘極電極層601形成於閘極絕緣層602之上(見第12B圖)。
注意到的是，也可在對應於通道形成區之氧化物半導體層620的區(即，與閘極電極層601重疊的區)上實施氧缺陷誘導因子的引入處理，使得氧缺陷誘導因子被含括於該區中。在此情況中，在形成閘極電極層601以前對氧化物半導體層620實施氧缺陷誘導因子的引入處理。可在氧化物半導體膜被加工成島狀氧化物半導體層以前實施氧缺陷誘導因子的引入處理。也可將氧缺陷誘導因子引入至通道形成區中以藉由使用氧缺陷作為施體而降低電阻(例如，使通道形成區具有n型導電率)，藉此電晶體的電特性可受到控制。
熱處理(例如，在高於或等於200℃且低於或等於600℃的溫度)可在氧缺陷誘導因子的引入處理以後加以實施。氧缺陷誘導因子的引入處理較佳在第一熱處理以前加以實施，在此情況中該熱處理也可用作該第一熱處理。例如，藉由實施氧缺陷誘導因子的引入處理及在氮氣氛圍中高於或等於200℃且低於或等於600℃之溫度的熱處理，可降低本質氧化物半導體層的電阻(可使該本質氧化物半導體層具有n型導電率)。
此實施例中的氧化物半導體層620為純化的氧化物半導體層；因此，氧缺陷誘導因子的引入具有對氧化物半導體層620的極大效應。因此，即使當氧化物半導體層620中之氧缺陷誘導因子的量很小，電晶體的電特性可有效率地受到控制。
其次，藉由使用閘極電極層601、第一源極電極層625a、第一汲極電極層625b、第二源極電極層635a、及第二汲極電極層635b作為遮罩而將氧缺陷誘導因子430選擇性引入至氧化物半導體層620中，以便形成通道形成區613、氧缺陷誘導因子含括區631a及631b、及氧缺陷誘導因子非引入區611a及611b(見第12C圖)。在氧缺陷誘導因子含括區631a及631b各者中之氧缺陷誘導因子630的濃度可為例如約1×1018原子/立方公分。
將氧缺陷誘導因子630選擇性引入至氧化物半導體層620中，藉此將氧缺陷有效地誘導於氧缺陷誘導因子630被引入的區中。氧缺陷用作施體；因此，可形成包括氧缺陷誘導因子含括區631a及631b(彼等之電阻被選擇性降低)的氧化物半導體層。
沒有將氧缺陷誘導因子630引入至重疊閘極電極層601的區中，且該區變成通道形成區613。
沒有將氧缺陷誘導因子630引入至氧缺陷誘導因子非引入區611a及611b中。然而，藉由用於在惰性氣體(諸如氮氣)或稀有氣體氛圍中之脫水或脫氫的第一熱處理使該等區611a及611b具有n型導電率。因此，可經由n型低電阻區將氧化物半導體層連接至第一源極電極層625a或第一汲極電極層625b。
其次，用以覆蓋包括通道形成區613、氧缺陷誘導因子含括區631a及631b、及氧缺陷誘導因子非引入區611a及611b的氧化物半導體層；第一源極電極層625a；第一汲極電極層625b；第二源極電極層635a；第二汲極電極層635b；閘極絕緣層602；及閘極電極層601的絕緣層609被形成。
其次，將氧缺陷誘導因子632引入至氧化物半導體層中的氧缺陷誘導因子含括區631a及631b中，以便形成包括下列之氧化物半導體層633：低濃度氧缺陷誘導因子含括區615a及615b、源極區614a、汲極區614b、通道形成區613、及氧缺陷誘導因子非引入區611a及611b(見第12D圖)。在源極區614a及汲極區614b各者中之氧缺陷誘導因子632的濃度可為例如大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分。
由於被設置於閘極電極層601側表面上之絕緣層609的部份也用作遮罩，氧缺陷誘導因子632至與閘極電極層601重疊之氧化物半導體層620的部份以及至被設置於閘極電極層601側表面上之絕緣層609的部份之引入被阻擋。因此，氧化物半導體層620的這些部份變成低濃度氧缺陷誘導因子含括區615a及615b。尤其，在此實施例中，閘極電極層601很厚；因此，氧缺陷誘導因子632至氧化物半導體層620的引入被阻擋更多。
注意到的是，在對通道形成區613實施氧缺陷誘導因子的引入處理之情況中，將該等氧缺陷誘導因子引入，使得在通道形成區613中的氧缺陷誘導因子濃度低於低濃度氧缺陷誘導因子含括區615a及615b、源極區614a、及汲極區614b之各者中的濃度。如同在此實施例中，在源極區614a及汲極區614b之各者中的氧缺陷誘導因子濃度大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分且低濃度氧缺陷誘導因子含括區615a及615b之各者中的氧缺陷誘導因子濃度為約1×1018原子/立方公分之情況中，在通道形成區613中的氧缺陷誘導因子濃度可為例如小於1×1014原子/立方公分。
經由上述步驟，可製造電晶體640(見第12E圖)。
在第13C圖中所示的電晶體650中，移除沒有與閘極電極層601重疊之閘極絕緣層的區，且形成島狀閘極絕緣層604。因此，將絕緣層609設置成接觸被含括於氧化物半導體層633中的低濃度氧缺陷誘導因子含括區615a及615b、源極區614a、及汲極區614b；第一源極電極層625a；第一汲極電極層625b；第二源極電極層635a；第二汲極電極層635b；以及閘極電極層601。
以類似於電晶體640的方式，在第12C圖中所示的步驟以後，藉由使用閘極電極層601作為遮罩而將閘極絕緣層蝕刻，以便形成島狀閘極絕緣層604(見第13A圖)。
注意到的是，可在用以形成氧缺陷誘導因子含括區631a及631b之氧缺陷誘導因子的引入處理以前將閘極絕緣層蝕刻。在此情況中，將氧缺陷誘導因子直接引入至被暴露之氧化物半導體層620的部份中。
其次，用以覆蓋包括通道形成區613、氧缺陷誘導因子含括區631a及631b、及氧缺陷誘導因子非引入區611a及611b的氧化物半導體層；第一源極電極層625a；第一汲極電極層625b；第二源極電極層635a；第二汲極電極層635b；閘極絕緣層604；及閘極電極層601的絕緣層609被形成。由於在第13A圖中將閘極絕緣層的部份(彼等位在氧化物半導體層633中的氧缺陷誘導因子含括區631a及631b之上)移除，將絕緣層609形成為接觸暴露的氧缺陷誘導因子含括區631a及631b。
其次，將氧缺陷誘導因子636引入至氧化物半導體層中的氧缺陷誘導因子含括區631a及631b中，以便形成包括下列之氧化物半導體層633：低濃度氧缺陷誘導因子含括區615a及615b、源極區614a、汲極區614b、通道形成區613、及氧缺陷誘導因子非引入區611a及611b(見第13B圖)。在源極區614a及汲極區614b各者中之氧缺陷誘導因子636的濃度可為例如大於或等於1×1019原子/立方公分且小於或等於1×1021原子/立方公分。
由於被設置於閘極電極層601側表面上之絕緣層609的部份也用作遮罩，氧缺陷誘導因子636至重疊絕緣層609的部份(彼等被設置於閘極電極層601側表面上)之氧化物半導體層620的部份之引入被阻擋。因此，氧化物半導體層620的該等部份變成低濃度氧缺陷誘導因子含括區615a及615b。尤其，在此實施例中，閘極電極層601很厚，且另外形成閘極絕緣層604；因此，氧缺陷誘導因子632至氧化物半導體層620的引入被阻擋更多。
經由上述步驟，可製造電晶體650。
可將一或更多選自鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鈷(Co)、鋅(Zn)、銦(In)、矽(Si)、及硼(B)的元素用來作為氧缺陷誘導因子630、632、及636。除了以上氧缺陷誘導因子以外，可使用氫及/或氮。注意到的是，較佳將具有高氧親和力的金屬元素用來作為氧缺陷誘導因子630、632、及636。
在各包括氧化物半導體層633(其包括低濃度氧缺陷誘導因子含括區615a及615b以及源極區614a及汲極區614b(彼等為高濃度氧缺陷誘導因子含括區且彼等之電阻藉由引入氧缺陷誘導因子而降低))的電晶體640及650中，可將氧化物半導體層633與第一源極電極層625a間以及氧化物半導體層633與第一汲極電極層655b間的接觸電阻降低；因此，改善導通狀態特性(例如，導通狀態電流或場效遷移率)。因此，電晶體可具有良好電特性。
具有良好電特性的電晶體能夠高速回應及高速操作。因此，包括該電晶體的半導體裝置可具有高性能。
此外，其中導電率從部份到部份變化的氧化物半導體層被設置，藉此可抑制電晶體的電場濃度，且可防止高電場被局部施加。因此，電晶體的耐受電壓可被改善，這導致半導體裝置的高可靠性。
此實施例可用與其他實施例之任一者適當組合的方式來加以實施。
(實施例5)
半導體裝置及製造該半導體裝置的方法將參照第4A至4D圖而加以描述。注意到的是，與實施例1或2相同的部分及具有之功能類似於實施例1或2中之部分的部分可用類似於實施例1或2的方式加以形成，且類似於實施例1或2的步驟可用類似於實施例1或2中的方式加以實施，且不重複彼等之描述。
首先，將絕緣層407形成於基板400之上。接著，將第一氧化物半導體層形成於絕緣層407之上且藉由第一熱處理將至少包括該第一氧化物半導體層之表面的區結晶化，以便形成第一氧化物半導體層450a(見第4A圖)。
形成於絕緣層407之上的第一氧化物半導體層450a為三成分金屬氧化物且可藉由使用由InM X Zn Y O Z (Y=0.5至5)代表的氧化物半導體材料而加以形成。此處，M代表選自第13族元素的一或更多種元素，諸如鎵(Ga)、鋁(Al)、或硼(B)。注意到的是，將Zn含量及O含量自由設定。M含量的值可為零(即，X=0)。相反地，In含量的值及Zn含量的值不為零。換句話說，以上表示法包括In-Ga-Zn-O、In-Zn-O、或相似者。
除此之外，可將下列用於第一氧化物半導體層450a：In-Sn-Ga-Zn-O基的氧化物半導體，其為四成分金屬氧化物；In-Sn-Zn-O基的氧化物半導體、Sn-Ga-Zn-O基的氧化物半導體、Al-Ga-Zn-O基的氧化物半導體、或Sn-Al-Zn-O基的氧化物半導體，彼等為三成分金屬氧化物；Sn-Zn-O基的氧化物半導體、Al-Zn-O基的氧化物半導體、Zn-Mg-O基的氧化物半導體、Sn-Mg-O基的氧化物半導體、或In-Mg-O基的氧化物半導體，彼等為二成分金屬氧化物；或In-O基的氧化物半導體、Sn-O基的氧化物半導體、或Zn-O基的氧化物半導體。
在此實施例中，第一氧化物半導體層450a可藉由使用In-Ga-Zn-O基的氧化物半導體靶材之濺鍍法而形成。
較佳的是，氧化物半導體靶材中的氧化物半導體相對密度大於或等於80%，更佳大於或等於95%，又更佳大於或等於99.9%。藉由使用具有高相對密度的氧化物半導體靶材加以形成，第一氧化物半導體層450a而可為密電的。此外，在此實施例中，藉由在稍後的步驟中實施熱處理而將第一氧化物半導體層450a有意地結晶化；因此，較佳使用容許結晶化輕易被引起的氧化物半導體靶材。
用於形成第一氧化物半導體層450a的氛圍較佳為稀有氣體(典型為氬氣)氛圍、氧氣氛圍、或稀有氣體(典型為氬氣)及氧氣之混合氛圍。具體而言，較佳使用例如已經自其移除諸如氫、水、羥基、及氫化物之雜質的高純度氣體氛圍。
當第一氧化物半導體層450a被形成時，例如，將基板保持在處於減壓的處理室中，且將基板溫度設定至高於或等於200℃且低於或等於600℃的溫度。接著，將已經自其移除氫及濕氣的濺鍍氣體引入至處理室中，同時將留在該處理室中的濕氣移除，且藉由使用金屬氧化物作為靶材而形成第一氧化物半導體層450a。在將基板加熱的同時形成第一氧化物半導體層450a，藉此可降低第一氧化物半導體層450a中所含有的雜質。此外，可降低濺鍍引起的損傷。較佳的是，在形成第一氧化物半導體層450a以前、期間、或以後將留在濺鍍設備中的濕氣或相似者移除。為了移除留在處理室中的濕氣，較佳使用諸如低溫泵的捕集真空泵。自以低溫泵抽真空的處理室將氫或水移除，藉此可降低第一氧化物半導體層450a中的雜質濃度。
注意到的是，在第一氧化物半導體層450a被形成以前，較佳實施預熱處理以便移除留在濺鍍設備中的濕氣或相似者。可舉下列方法作為預熱處理的例子：在減壓下將膜形成室的內部加熱至高於或等於200℃且低於或等於600℃的溫度之方法、在將膜形成室之內部加熱的同時重複氮氣或惰性氣體的引入及排出之方法、及相似者。在預熱處理以後，將基板或濺鍍設備冷卻。接著，將氧化物半導體層形成而沒有暴露於空氣。在此情況中，較佳不是將水而是將油或相似者用來作為用於靶材的冷卻劑。雖然在沒有加熱的情況下重複氮氣的引入及排出時可獲得某程度的效應，更佳的是，以膜形成室的內部被加熱的方式實施該處理。
第一氧化物半導體層450a可在下列條件下形成，例如：基板與靶材間的距離為170毫米，壓力為0.4帕，直流(DC)功率為0.5千瓦，且氛圍為氧氣氛圍。注意到的是，較佳使用脈衝式直流(DC)電源，在此情況中可降低粉塵(在膜形成的時候中所形成的粉狀或片狀物質)且膜厚度可為均勻。第一氧化物半導體層450a的厚度較佳大於或等於3奈米且小於或等於15奈米，且在此實施例中為例如5奈米。注意到的是，第一氧化物半導體層450a的適當厚度取決於待使用的氧化物半導體材料、用途、或相似者而變化；因此，該厚度可依據該材料、該用途、或相似者而適當地加以決定。
第一熱處理的溫度高於或等於450℃且低於或等於850℃，較佳高於或等於550℃且低於或等於750℃。此外，加熱時間大於或等於1分鐘且小於或等於24小時。在此實施例中，作為第一熱處理，在700℃於氮氣氛圍中實施熱處理一小時以便實施脫水或脫氫，且接著將氛圍切換至氧氣氛圍以便將氧供應至第一氧化物半導體層450a的內部。此外，可藉由第一熱處理將第一氧化物半導體層450a中所含有的水(包括羥基)、氫、或相似者移除。
注意到的是，較佳在第一熱處理中，氮氣、氧氣、或諸如氦氣、氖氣、或氬氣的稀有氣體中不含有水、氫、及相似者。此外，被引入至熱處理設備中的氮氣、氧氣、或諸如氦氣、氖氣、或氬氣之稀有氣體具有的純度為6N(99.9999%)或更高，更佳7N(99.99999%)或更高(即，雜質濃度低於或等於1 ppm，較佳低於或等於0.1 ppm)。替代地，第一熱處理可在具有20 ppm或更低、更佳1 ppm或更低之H2O濃度的超乾燥空氣中實施。可藉由此種第一熱處理將第一氧化物半導體層450a中所含有的水(包括羥基)、氫、或相似者移除。
藉由第一熱處理，形成第一氧化物半導體層450a(其在至少包括第一氧化物半導體層表面的區中包括結晶區(非單晶區))。包括該表面的區中所形成的結晶區藉由自該表面朝向內部進行的晶體生長而形成。結晶區包括具有平均厚度大於或等於2奈米且小於或等於10奈米的板狀結晶。結晶區包括其c軸對準實質垂直該表面之方向的結晶。此處，「實質垂直」意指與垂直方向±10°內的狀態。
注意到的是，用於第一加熱處理的設備不限於特定設備，且可使用以來自加熱元件(諸如電阻加熱元件、或相似者)的熱輻射或熱傳導將待加工物件加熱的設備。
其次，將第二氧化物半導體層454形成於第一氧化物半導體層450a(其在至少包括該表面的區中包括該結晶區)之上(見第4B圖)。
第二氧化物半導體層454可用類似於第一氧化物半導體層450a的方式藉由使用下列而加以形成：In-Sn-Ga-Zn-O基的氧化物半導體，其為四成分金屬氧化物；In-Ga-Zn-O基的氧化物半導體、In-Sn-Zn-O基的氧化物半導體、In-Al-Zn-O基的氧化物半導體、Sn-Ga-Zn-O基的氧化物半導體、Al-Ga-Zn-O基的氧化物半導體、或Sn-Al-Zn-O基的氧化物半導體，彼等為三成分金屬氧化物；In-Zn-O基的氧化物半導體、Sn-Zn-O基的氧化物半導體、Al-Zn-O基的氧化物半導體、Zn-Mg-O基的氧化物半導體、Sn-Mg-O基的氧化物半導體、或In-Mg-O基的氧化物半導體，彼等為二成分金屬氧化物；In-O基的氧化物半導體、Sn-O基的氧化物半導體、或Zn-O基的氧化物半導體。
較佳的是，第二氧化物半導體層454藉由使用主成分與第一氧化物半導體層450a之材料的主成分相同的材料來形成，或第二氧化物半導體層454具有與第一氧化物半導體層450a相同的結晶結構及類似於第一氧化物半導體層450a的晶格常數(1%或更小的失配)。
在使用含有相同主成分之材料的情況中，藉由使用第一氧化物半導體層450a的結晶區作為晶種，在稍後的第二氧化物半導體層454結晶化中輕易引起晶體生長。此外，當含有相同主成分的材料被使用時，可增加有效厚度；因此，含有相同主成分的材料之使用適合應用至電源裝置或相似者。此外，在使用含有相同主成分的材料之情形中，可獲得有利的界面性質(諸如黏著性)或有利的電特性。
在此實施例中，第二氧化物半導體層454藉由使用In-Ga-Zn-O基的氧化物半導體靶材之濺鍍法而形成。藉由濺鍍法形成第二氧化物半導體層454可用類似於上述藉由濺鍍法形成第一氧化物半導體層450a的方式來加以實施。注意到的是，第二氧化物半導體層454的厚度較佳大於第一氧化物半導體層450a的厚度。較佳將第二氧化物半導體層454形成為使得第一氧化物半導體層450a的厚度與第二氧化物半導體層454的厚度之總和大於或等於3奈米且小於或等於50奈米。注意到的是，適當厚度取決於待使用的氧化物半導體材料、用途、或相似者而變化；因此，該厚度可依據該材料、該用途、或相似者而適當地加以決定。
其次，對第二氧化物半導體層454實施第二熱處理，以藉由使用第一氧化物半導體層450a的結晶區作為晶種而引起晶體生長。因此，形成第二氧化物半導體層450b(見第4C圖)。
第二熱處理在高於或等於450℃且低於或等於850℃、較佳高於或等於600℃且低於或等於700℃的溫度下實施歷時大於或等於1分鐘且小於或等於400小時、較佳大於或等於5小時且小於或等於20小時、典型為10小時。
注意到的是，亦較佳在第二熱處理中，氮氣、氧氣、或諸如氦氣、氖氣、或氬氣的稀有氣體中不含有水、氫、及相似者。較佳的是，被引入至熱處理設備中的氮氣、氧氣、或諸如氦氣、氖氣、或氬氣之稀有氣體具有的純度大於或等於6N，較佳大於或等於7N。替代地，第二熱處理可在具有20 ppm或更低、更佳1 ppm或更低之H2O濃度的乾燥空氣中實施。可藉由此種第二熱處理將第二氧化物半導體層450b中所含有的水(包括羥基)、氫、或相似者移除。因此，藉由減少雜質或增加純度而使彼等為i型或實質i型的第一氧化物半導體層450a及第二氧化物半導體層450b可被形成。
此外，當在第二熱處理中將溫度升高時，可將爐的內部設定至氮氣氛圍，且當溫度降低，可將該爐的內部切換至氧氣氛圍。藉由在氮氣氛圍中實施結晶化(此步驟也用作脫水步驟或脫氫步驟)且接著將氛圍切換至氧氣氛圍，可將氧供應至第二氧化物半導體層450b的內部。
以此方式，實施第二熱處理，藉此自第二氧化物半導體層454與第一氧化物半導體層450a間的界面處所形成的結晶區將第二氧化物半導體層454的整個區結晶化。此外，藉由第二熱處理，第一氧化物半導體層450a的結晶層可包括高度對準的結晶。
例如，在將In-Ga-Zn-O基的氧化物半導體材料用於第二氧化物半導體層450b的情況中，第二氧化物半導體層450b可包括由InGaO3(ZnO) m (m>0且m不限於自然數)、In2Ga2ZnO7(In：Ga：Zn：O=2：2：1：7)、或相似者表示的結晶。由於第二熱處理，此種結晶的c軸對準實質垂直第一氧化物半導體層450a及第二氧化物半導體層450b之表面的方向。
此處，上述結晶含有In、Ga、及Zn之任一者，且可被視為具有與a軸及b軸平行之堆疊的層結構。具體而言，上述結晶具有其中將含有In的層與不含有In的層(含有Ga或Zn的層)堆疊於c軸方向中的結構。
在In-Ga-Zn-O基的氧化物半導體結晶中，含有In的層之導電率在與a軸及b軸平行的方向中是有利的。這是因為事實上導電率主要受到In-Ga-Zn-O基的氧化物半導體結晶中的In所控制，且事實上一個In原子的5s軌域重疊相鄰In原子的5s軌域，藉此形成載子路徑。
在第一氧化物半導體層450a於第一氧化物半導體層450a與絕緣層407間的界面處包括非晶區之情況中，第二熱處理可能引起晶體生長(該晶體生長自第一氧化物半導體層450a之表面上所形成的結晶區朝向第一氧化物半導體層的底表面進行)，且可能將非晶區結晶化。注意到的是，取決於用以形成絕緣層407的材料、熱處理條件、或相似者而可能保留非晶區。
在第一氧化物半導體層450a及第二氧化物半導體層454藉由使用含有相同主成分的氧化物半導體材料加以形成的情況中，如第4C圖中所示，藉由使用第一氧化物半導體層450a作為晶體生長的晶種，結晶向上生長至第二氧化物半導體層454的表面，以便形成第二氧化物半導體層450b且第一氧化物半導體層450a及第二氧化物半導體層450b具有相同結晶結構。因此，雖然第一氧化物半導體層450a與第二氧化物半導體層450b間的界線由第4C圖中的虛線所指示，該界線有時無法被辨別，且有時可將第一氧化物半導體層450a及第二氧化物半導體層450b視為一層。
注意到的是，用於第二熱處理的熱處理設備可在類似於第一處理的條件下使用。
其次，藉由諸如使用遮罩之蝕刻的方法將第一氧化物半導體層450a及第二氧化物半導體層450b加工成島狀，以便形成島狀氧化物半導體層450(見第4D圖)。
形成的島狀氧化物半導體層450被使用且將實施例1至3中所描述的製造方法與此實施例中的製造方法組合使用，藉此可製造依據本發明之一個實施例的電晶體。
如同此實施例中所描述，氧化物半導體層經由二個沈積步驟及二個熱處理步驟所形成，藉此即使在將氧化物、氮化物、金屬、或相似者之任一者用來作為基底成分的材料時可形成厚的結晶區(非單晶區)(即，其c軸對準垂直該層表面之方向的結晶區)。注意到的是，在使用一般矽半導體的情況中，結晶結構被破壞且電阻率在離子植入以後顯著增加，且為了此原因，結晶性需要藉由熱處理來加以恢復。並且在此實施例中，在氧化物半導體的部份(氧缺陷誘導因子藉由離子植入法而被植入至其中)中的結晶結構被破壞，使得該氧化物半導體程非晶狀態。然而，即使在氧化物半導體呈非晶狀態時，可獲得足夠的導電率，只要存在足夠的載子；因此，不需要離子植入以後的退火。
包括氧化物半導體層(包括此種結晶區)的電晶體可具有良好導通狀態特性，諸如高場效遷移率。此外，電晶體可具有低的關斷狀態電流。
注意到的是，此實施例可用與其他實施例之任一者適當組合的方式來加以實施。
(實施例6)
具有顯示功能的半導體裝置(也稱為顯示裝置)可藉由使用電晶體(電晶體的例子在實施例1至5的任一者中加以描述)於像素部分中且進一步於驅動器電路中來製造。進一步而言，可藉由使用電晶體將驅動器電路的部份或全部形成於與像素部分相同的基板之上，藉此可獲得系統面板(system-on-panel)。
可藉由使用該電晶體(電晶體的例子在實施例1至5的任一者中加以描述)而提供各包括顯示元件的各種顯示裝置。可將液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)用來作為顯示元件。發光元件在它的類別中包括其亮度受到電流或電壓所控制的元件，且具體而言在它的類別中包括無機電致發光(EL)元件、有機EL元件、及相似者。此外，可使用其對比由電效應所改變的顯示媒體，諸如電子墨水。
在第5A圖中，將密封劑4005設置成圍繞被設置於第一基板4001之上的像素部分4002，且將像素部分4002密封於第一基板4001與第二基板4006之間。在第5A圖中，將信號線驅動器電路4003及掃描線驅動器電路4004(彼等藉由使用單晶半導體膜或多晶半導體膜而被形成於分開製備的基板之上)安裝於第一基板4001之上的與密封劑4005所圍繞之區不同的區中。將各種信號及電位自可撓性印刷電路(FPC)4018a及4018b供應至信號線驅動器電路4003及掃描線驅動器電路4004(彼等之各者被分開形成)、以及像素部分4002。
在第5B及5C圖中，將密封劑4005設置成圍繞被設置於第一基板4001之上的像素部分4002及掃描線驅動器電路4004。將第二基板4006設置於像素部分4002及掃描線驅動器電路4004之上。因此，像素部分4002及掃描線驅動器電路4004與顯示元件由第一基板4001、密封劑4005、及第二基板4006所密封。在第5B及5C圖中，將信號線驅動器電路4003(其藉由使用單晶半導體膜或多晶半導體膜而被形成於分開製備的基板之上)安裝於第一基板4001之上的與密封劑4005所圍繞之區不同的區中。在第5B及5C圖中，將各種信號及電位自FPC 4018供應至信號線驅動器電路4003(其被分開形成)、掃描線驅動器電路4004、以及像素部分4002。
雖然第5B及5C圖中各示出其中信號線驅動器電路4003被分開形成且被安裝於第一基板4001之上的例子，本發明不限於此結構。掃描線驅動器電路可被分開形成且接著被安裝，或僅信號線驅動器電路的部份或掃描線驅動器電路的部份可被分開形成且接著被安裝。
注意到的是，被分開形成之驅動器電路的連接方法沒有特定限制，且可使用晶片玻璃(COG)接合法、引線接合法、捲帶式自動接合(TAB)法或相似者。第5A圖示出其中信號線驅動器電路4003及掃描線驅動器電路4004藉由COG法來安裝的實例。第5B圖示出其中信號線驅動器電路4003藉由COG法來安裝的實例。第5C圖示出其中信號線驅動器電路4003藉由TAB法來安裝的實例。
顯示裝置包括其中將顯示元件密封的面板、以及其中將包括控制器之IC或相似者安裝於該面板上的模組。
注意到的是，此說明書中的顯示裝置意指影像顯示裝置、顯示裝置、或光源(包括照明裝置)。進一步而言，顯示裝置在它的類別中包括下列模組：附接至連接器(諸如FPC、TAB帶、或TCP)的模組；具有TAB帶或其端部設置有印刷佈線板之TCP的模組；及具有藉由COG法被直接安裝於顯示元件上之積體電路(IC)的模組。
被設置於第一基板4001之上的像素部分4002及掃描線驅動器電路4004包括複數個電晶體。可將其例子在實施例1至5的任一者中加以描述的電晶體用來作為該電晶體。
在將液晶元件用來作為顯示元件的情況中，使用熱致液晶、低分子液晶、高分子液晶、聚合物分散液晶、鐵電液晶、反鐵電液晶、或相似者。這些液晶材料視條件展現膽固醇相、層列相、立方相、對掌性向列相、等向相、或相似者。
替代地，可使用展現藍相的液晶(其不需要配向膜)。藍相為液晶相的一者，其恰在膽固醇液晶的溫度增加時膽固醇相改變成等向相以前產生。由於藍相僅出現在狹窄的溫度範圍中，將液晶組成物(其中混合數個重量百分比或更多的對掌性材料)用於液晶層以便改善溫度範圍。液晶組成物(其包括顯示藍相的液晶及對掌性試劑)具有1毫秒或更少的短回應時間、具有光學等向性(這使對準程序沒有必要)、且具有小的視角依存性。此外，由於不需要設置對準程序且不需要摩擦處理，可防止由摩擦處理所造成的靜電放電損傷，且可降低製造程序中的液晶顯示裝置的缺陷及損傷。因此，可增加液晶顯示裝置的生產率。對於包括氧化物半導體層的電晶體尤其有可能的是，該電晶體的電特性會由於靜電的影響而顯著變動且偏離設計的範圍。因此，更有效的是將藍相液晶材料用於包括電晶體(包括氧化物半導體層)的液晶顯示裝置。
液晶材料的比電阻率大於或等於1×109歐姆‧米，較佳大於或等於1×1011歐姆‧米，更佳大於或等於1×1014歐姆‧米。注意到的是，此說明書中的比電阻率在20℃測量。
考慮像素部分中所放置之電晶體的漏電流或相似者而設定液晶顯示裝置中所設置之儲存電容器的電容，使得電荷可被保留預定期間。可考慮電晶體的關斷狀態電流或相似者而設定儲存電容器的電容。使用實施例4或5中所描述之包括高純度氧化物半導體層的電晶體，使得只需要設置電容為液晶電容的1/3或更少、較佳1/5或更少的儲存電容器於各像素中。
可將下列用於液晶顯示裝置：TN(扭曲向列)模式、IPS(平面內切換)模式、FFS(邊緣場切換)模式、MVA(多域垂直配向)模式、PVA(圖案化垂直配向)模式、ASM(軸對稱對準微胞元)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)、或相似者。
亦較佳者為正常黑色的液晶顯示裝置，諸如使用垂直配向(VA)模式的透射式液晶顯示裝置。舉出一些垂直配向模式的例子。例如，可使用多域垂直配向(MVA)模式、圖案化垂直配向(PVA)模式、ASV模式、或相似者。
此外，可將此電施例應用至VA液晶顯示裝置。VA液晶顯示裝置具有一種形式，其中液晶顯示面板之液晶分子的配向受到控制。在VA液晶顯示裝置中，當沒有施加電壓時液晶分子對準相對於面板表面的垂直方向。此外，可能使用稱為域多重(domain multiplication)或多域設計的方法，其中將像素分割成一些區(子像素)且分子在它們的各別區中對準不同方向。
在顯示裝置中，適當設置黑色矩陣(光阻擋層)、諸如偏光構件、阻滯構件、或抗反射構件的光學構件(光學基板)、及相似者。例如，圓形偏光可藉由使用偏光基板及阻滯基板而獲得。此外，可將背光、側光、或相似者用來作為光源。
作為像素部分中的顯示方法，可採用漸進法、交錯法或相似者。彩色顯示時在像素中所控制的色彩元件不限於三種色彩：R、G及B(R、G及B分別對應於紅色、綠色及藍色)。例如，可使用R、G、B、及W(W對應於白色)；R、G、B、以及黃色、青色、紫紅色及相似者之一或更多者；或相似者。顯示區的大小在色彩元件的個別點之間可為不同。本發明不限於對彩色顯示之顯示裝置的應用，但也可應用至單色顯示的顯示裝置。
可將使用電致發光的發光元件用來作為顯示裝置中所含括的顯示元件。依據發光材料是否為有機化合物或無機化合物而將使用電致發光的發光元件分類。一般而言，將前者稱為有機EL元件，且將後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，將電子及電洞自一對電極分開注入含有發光有機化合物的層中，且電流流動。將載子(電子及電洞)重新結合，且因此將發光有機化合物激發。發光有機化合物自激發態返回基態，藉此發光。由於此種機制，將此發光元件稱為電流激發式發光元件。
無機EL元件依據它們的元件結構而被分類成分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有其中將發光材料的顆粒分散於接合劑中的發光層，且它的發光機制為使用施體能階及受體能階的施體受體重新結合型發光。薄膜無機EL元件具有其中將發光層夾置於介電層間(彼等進一步被夾置於電極間)的結構，且它的發光機制為使用金屬離子之內層電子躍遷的局部型發光。
進一步而言，可提供其中電子墨水被驅動的電子紙作為顯示裝置。電子紙也稱為電泳顯示裝置(電泳顯示器)，且具有的優點為：它具有與普通紙相同位準的可讀性、它具有比其他顯示裝置更少的功率消耗、且可使它輕薄。
可將各種模式視為此實施例的電泳顯示裝置，但此電施例的電泳顯示裝置為一種裝置，在該裝置中：將複數個微膠囊(各包括具有正電荷的第一顆粒及具有負電荷的第二顆粒)分散於溶劑或溶質中，且將電場施加至該等微膠囊使得該等微膠囊中的顆粒移動於彼此相反的方向中，且只顯示出聚集在一側之顆粒的色彩。注意到的是，第一顆粒及第二顆粒各含有顏料且在沒有電場的情況下不會移動。此外，第一顆粒及第二顆粒具有不同色彩(彼等可為無色)。
以此方式，電泳顯示裝置為使用所謂的介電泳效應之裝置，藉由該介電泳效應使具有高介電常數的物質移動至有高電場的區。
其中將以上微膠囊分散於溶劑中的溶液被稱為電子墨水。可將此電子墨水印刷於玻璃、塑膠、布、紙、或相似者的表面上。此外，藉由使用色彩濾波器或具有顏料的顆粒，也可達成彩色顯示。
注意到的是，微膠囊中的第一顆粒及第二顆粒可各由選自下列的單一材料所形成：導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、及磁泳(magnetophoretic)材料；或由這些材料之任一者的複合材料所形成。
可將其中使用扭球(twisting ball)顯示系統的顯示裝置用來作為電子紙。扭球顯示系統意指一種方法，該方法中：將各帶有黑色及白色的球形顆粒配置於第一電極層與第二電極層(彼等為用於顯示元件的電極層)間，且電位差產生於該第一電極層與該第二電極層間以控制球形顆粒的定向，藉此實施顯示。
將實施例1至5中所描述之電晶體的任一者用於被描述於上作為例子的顯示裝置，藉此該顯示裝置可具有各種功能。
此實施例可用與其他實施例之任一者適當組合的方式來加以實施。
(實施例7)
可將此說明書中所揭示的半導體裝置應用至各種電子裝置(包括遊戲機)。電子裝置的實例為電視機(也稱為電視或電視接收器)、電腦或相似者的監視器、諸如數位相機或數位視訊攝影機的相機、數位相框、行動電話手機(也稱為一個行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音訊再生裝置、諸如柏青哥的大型遊戲機、及相似者。
第6A圖示出一種筆記型個人電腦，其藉由至少安裝實施例1至6之任一者中所描述的半導體裝置作為組件而加以製造且包括主體3001、外殼3002、顯示部分3003、鍵盤3004、及相似者。
第6B圖示出一種可攜式資訊終端裝置(PDA)，其藉由至少安裝實施例1至6之任一者中所描述的半導體裝置作為組件而加以製造且包括主體3021，該主體設有顯示部分3023、外部介面3025、操作鈕3024、及相似者。尖筆3022被含括而作為用於操作的配件。
進一步而言，可將實施例1至6之任一者中所描述的半導體裝置應用於電子紙。第6C圖示出一種藉由安裝該電子紙作為組件所製造的電子書閱讀器。第6C圖示出電子書閱讀器的實例。例如，電子書閱讀器2700包括二個外殼：外殼2701及外殼2703。將外殼2701及外殼2703與樞紐2711結合，使得電子書閱讀器2700可用樞紐2711作為軸而被打開或關閉。此種結構容許電子書閱讀器2700像紙書般操作。
將顯示部分2705及顯示部分2707分別併入外殼2701及外殼2703中。顯示部分2705及顯示部分2707可顯示一個影像或不同影像。在顯示部分2705及顯示部分2707顯示不同影像的情況中，例如，右邊的顯示部分(第6C圖中的顯示部份2705)可顯示文字且左邊的顯示部分(第6C圖中的顯示部份2707)可顯示圖形。
第6C圖示出其中將外殼2701設置於操作部分及相似者中的實例。例如，外殼2701設有電源開關2721、操作鍵2723、揚聲器2725、及相似者。藉由操作鍵2723可翻頁。注意到的是，也可將鍵盤、指向裝置、或相似者設置於外殼的表面上，該外殼上設置顯示部分。此外，可將外部連接端子(例如，耳機端子或USB端子)、記錄媒體插入部分、及相似者設置於外殼的背表面或側表面上。此外，電子書閱讀器2700可具有電子字典的功能。
電子書閱讀器2700可具有能夠無線發送及接收資料的組態。經由無線通訊，可自電子書伺服器購買或下載想要的書籍資料或相似者。
第6D圖示出一種行動電話，其藉由至少安裝實施例1至6之任一者中所描述的半導體裝置作為組件而加以製造且包括二個外殼：外殼2800及外殼2801。外殼2801包括顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、相機鏡頭2807、外部連接端子2808、及相似者。外殼2800包括用於可攜式電話之充電的太陽能電池2810、外部記憶體插槽2811、及相似者。進一步而言，將天線併入外殼2801中。
顯示面板2802設有觸控面板。將複數個操作鍵2805(彼等被顯示成影像)以虛線示於第6D圖中。注意到的是，也包括升壓電路，藉由該升壓電路將來自太陽能電池2810的電壓輸出增加成對於各電路而言足夠高。
在顯示面板2802中，顯示方向可取決於使用模式而適當加以改變。進一步而言，顯示裝置在與顯示面板2802相同的表面上設有相機鏡頭2807，且因此可將它用來作為視訊電話。可將揚聲器2803及麥克風2804用於視訊電話通話、錄音、及回放與語音通話。此外，外殼2800及2801(如同第6D圖中所示在它們被打開的情況中)可藉由滑動而移位，使得一個外殼疊在另一個之上；因此，可降低行動電話的大小，這使行動電話適於攜帶。
可將外部連接端子2808連接至AC轉接器及各種類型的纜線(諸如USB線)，且有可能與個人電腦進行充電或資料通訊。此外，藉由插入儲存媒體至外部記憶體插槽2811，大量的資料可被儲存且可被移動。
進一步而言，除了以上功能以外，可提供紅外線通訊功能、電視接收功能、或相似者。
第6E圖示出一種數位視訊攝影機，其藉由至少安裝實施例1至6之任一者中所描述的半導體裝置作為組件而加以製造且包括主體3051、顯示部分A 3057、目鏡3053、操作切換器3054、顯示部分B 3055、電池3056、及相似者。
第6F圖示出電視機的實例，該電視機藉由至少安裝實施例1至6之任一者中所描述的半導體裝置作為組件而加以製造。在電視機9600中，將顯示部分9603併入外殼9601中。顯示部分9603可顯示影像。此處，外殼9601由支架9605所支撐。
電視機9600可由外殼9601的操作切換器或分開的遙控器來加以操作。進一步而言，遙控器可設有顯示部分以顯示自該遙控器所輸出的資料。
注意到的是，電視機9600設有接收器、數據機、及相似者。藉由使用接收器，可接收到一般電視廣播。此外，當經由數據機以有線或無線方式將顯示裝置連接至通訊網路時，可實施單向(自傳送方至接收方)或雙向(傳送方及接收方之間或接收方之間)資訊通訊。
可將此實施例隨意地與實施例1至6的任一者組合。
本申請案係根據2009年12月18日於日本專利局所申請的日本專利申請案序號2009-288428，其全部內容以引用方式併入本文。
400．．．基板
401．．．閘極電極層
402．．．閘極絕緣層
403．．．氧化物半導體層
405a．．．源極電極層
405b．．．汲極電極層
407．．．絕緣層
409．．．絕緣層
410．．．電晶體
411．．．絕緣層
413．．．通道形成區
414a．．．源極區
414b．．．汲極區
415a．．．低濃度氧缺陷誘導因子含括區
415b．．．低濃度氧缺陷誘導因子含括區
420．．．氧化物半導體層
421．．．氧缺陷誘導因子
430．．．氧缺陷誘導因子
431a．．．氧缺陷誘導因子含括區
431b．．．氧缺陷誘導因子含括區
432．．．氧缺陷誘導因子
433．．．氧化物半導體層
434．．．氧缺陷誘導因子
440．．．電晶體
450．．．氧缺陷誘導因子
450a．．．第一氧化物半導體層
450b．．．第二氧化物半導體層
454．．．第二氧化物半導體層
500．．．基板
501．．．閘極電極層
502．．．閘極絕緣層
503．．．氧化物半導體層
507．．．絕緣層
510．．．電晶體
511a．．．氧缺陷誘導因子非引入區
511b．．．氧缺陷誘導因子非引入區
512a．．．源極區
512b．．．汲極區
513．．．通道形成區
520．．．氧化物半導體層
521．．．氧缺陷誘導因子
545a．．．第二源極電極層
545b．．．第二汲極電極層
555a．．．第一源極電極層
555b．．．第一汲極電極層
600．．．基板
601．．．閘極電極層
602．．．閘極絕緣層
604．．．閘極絕緣層
607．．．絕緣層
609．．．絕緣層
611a．．．氧缺陷誘導因子非引入區
611b．．．氧缺陷誘導因子非引入區
613．．．通道形成區
614a．．．源極區
614b．．．汲極區
615a．．．低濃度氧缺陷誘導因子含括區
615b．．．低濃度氧缺陷誘導因子含括區
620．．．氧化物半導體層
625a．．．第一源極電極層
625b．．．第一汲極電極層
630．．．氧缺陷誘導因子
631a．．．氧缺陷誘導因子含括區
631b．．．氧缺陷誘導因子含括區
632．．．氧缺陷誘導因子
633．．．氧化物半導體層
635a．．．第二源極電極層
635b．．．第二汲極電極層
636．．．氧缺陷誘導因子
640．．．電晶體
650．．．電晶體
2700．．．電子書閱讀器
2701．．．外殼
2703．．．外殼
2705．．．顯示部分
2707．．．顯示部分
2711．．．樞扭
2721．．．電源開關
2723．．．操作鍵
2725．．．揚聲器
2800．．．外殼
2801．．．外殼
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．指向裝置
2807．．．相機鏡頭
2808．．．外部連接端子
2810．．．太陽能電池
2811．．．外部記憶體插槽
3001．．．主體
3002．．．外殼
3003．．．顯示部分
3004．．．鍵盤
3021．．．外殼
3022．．．尖筆
3023．．．顯示部分
3024．．．操作鈕
3025．．．外部介面
3051．．．主體
3053．．．目鏡
3054．．．操作切換器
3055．．．顯示部分B
3056．．．電池
3057．．．顯示部分A
4001．．．第一基板
4002．．．像素部分
4003．．．信號線驅動器電路
4004．．．掃描線驅動器電路
4005．．．密封劑
4006．．．第二基板
4018．．．FPC
4018a．．．FPC
4018b．．．FPC
9600．．．電視機
9601．．．外殼
9603．．．顯示部分
9605．．．支架
第1A至1D圖示出半導體裝置及製造該半導體裝置之方法的一個實例。
第2A至2D圖示出半導體裝置及製造該半導體裝置之方法的一個實例。
第3A至3D圖示出半導體裝置及製造該半導體裝置之方法的一個實例。
第4A至4D圖示出半導體裝置及製造該半導體裝置之方法的一個電例。
第5A至5C圖各示出半導體裝置的一個實施例。
第6A至6F圖各示出電子裝置。
第7圖顯示氧缺陷誘導因子被引入的深度與由計算所獲得之氧缺陷誘導因子濃度間的關係。
第8A及8B圖各顯示由計算所獲得的狀態密度。
第9圖顯示用於計算的結構。
第10A及10B圖各顯示由計算所獲得之原子的狀態密度。
第11A至11D圖示出半導體裝置及製造該半導體裝置之方法的一個實例。
第12A至12E圖示出半導體裝置及製造該半導體裝置之方法的一個實例。
第13A至13C圖示出半導體裝置及製造該半導體裝置之方法的一個實例。
403．．．氧化物半導體層
413．．．通道形成區
414a．．．源極區
414b．．．汲極區
421．．．氧缺陷誘導因子

Claims (11)

  1. 一種半導體裝置，包含：氧化物半導體層，包括通道形成區與源極區及汲極區；閘極絕緣層，在該氧化物半導體層之上；閘極電極層，在該閘極絕緣層之上；絕緣層，在該閘極電極層之上；及源極電極層及汲極電極層，在該絕緣層之上，其中該等源極區及汲極區之各者包括起因於元素的氧缺陷，其中該閘極絕緣層係在該等源極區及汲極區之上並與其接觸，其中該源極區或該汲極區之該等元素之濃度係高於該通道形成區之濃度，及其中該等元素為選自鈦、鎢、及鉬所組成的群組之一或更多者。
  2. 一種半導體裝置，包含：氧化物半導體層，包括在基板之上的通道形成區、第一區、及第二區；閘極絕緣層，在該氧化物半導體層之上；閘極電極層，重疊於該閘極絕緣層之上；絕緣層，在該閘極電極層之上；及源極電極層及汲極電極層，在該絕緣層之上，其中該第一區為源極或汲極區中之一者， 其中該第一區及該第二區之各者包括起因於元素的氧缺陷，其中該第二區係設置在該通道形成區與該第一區之間且具有較該第一區更高的電阻，其中該閘極絕緣層係在該第一區及該第二區之上並與其接觸，其中該第一區或該第二區之該等元素之濃度係高於該通道形成區之濃度，及其中該等元素為選自鈦、鎢、及鉬所組成的群組之一或更多者。
  3. 如申請專利範圍第1或2項之半導體裝置，其中該通道形成區包括起因於元素的氧缺陷。
  4. 如申請專利範圍第1或2項之半導體裝置，其中該閘極電極層重疊該通道形成區，其中該絕緣層覆蓋該氧化物半導體層、該閘極絕緣層、及該閘極電極層；且其中該源極電極層係電連接至該源極區且該汲極電極層係電連接至該汲極區。
  5. 如申請專利範圍第2項之半導體裝置，其中該第二區具有較該第一區更低濃度的該等元素。
  6. 如申請專利範圍第1或2項之半導體裝置，其中該等元素為選自下列所組成之群組的一或多者：鈦、鎢、及鉬。
  7. 一種製造半導體裝置的方法，包含下列步驟： 形成氧化物半導體層於基板之上；形成閘極絕緣層於該氧化物半導體層之上並與該氧化物半導體層接觸；形成閘極電極層於該閘極絕緣層之上；藉由在該氧化物半導體層上實施引入元素的處理以供選擇性地形成氧缺陷，形成通道形成區、源極區、及汲極區於該氧化物半導體層中；形成絕緣層於該閘極電極層之上；及形成源極電極層及汲極電極層於該絕緣層之上，其中該源極區或該汲極區之該等元素之濃度係高於該通道形成區之濃度，及其中該等元素為選自鈦、鎢、及鉬所組成的群組之一或更多者。
  8. 一種製造半導體裝置的方法，包含下列步驟：形成氧化物半導體層於基板之上；形成閘極絕緣層於該氧化物半導體層之上並與該氧化物半導體層接觸；形成閘極電極層於該閘極絕緣層之上；形成絕緣層於該閘極電極層之上；藉由在該氧化物半導體層上實施引入元素的處理以供選擇性地形成氧缺陷來形成作為源極或汲極區中之一者的第一區、具有較該第一區更高之電阻的第二區、及通道形成區；及形成源極電極層及汲極電極層於該絕緣層之上， 其中該第一區或該第二區之該等元素之濃度係高於該通道形成區之濃度，及其中該等元素為選自鈦、鎢、及鉬所組成的群組之一或更多者。
  9. 如申請專利範圍第7或8項之製造半導體裝置的方法，其中在引入該等元素的步驟中，該通道形成區包括起因於元素的氧缺陷。
  10. 如申請專利範圍第7或8項之製造半導體裝置的方法，其中該等元素係藉由離子植入法所引入。
  11. 如申請專利範圍第7或8項之製造半導體裝置的方法，其中該等元素為選自下列所組成之群組的一或多者：鈦、鎢、及鉬。
TW099143055A 2009-12-18 2010-12-09 半導體裝置及其製造方法 TWI557906B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009288428 2009-12-18

Publications (2)

Publication Number Publication Date
TW201138114A TW201138114A (en) 2011-11-01
TWI557906B true TWI557906B (zh) 2016-11-11

Family

ID=44149802

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143055A TWI557906B (zh) 2009-12-18 2010-12-09 半導體裝置及其製造方法

Country Status (4)

Country Link
US (4) US9240488B2 (zh)
JP (10) JP5702128B2 (zh)
TW (1) TWI557906B (zh)
WO (1) WO2011074407A1 (zh)

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101878224B1 (ko) 2010-01-24 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2012090799A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5784479B2 (ja) 2010-12-28 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9012993B2 (en) * 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8802493B2 (en) * 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013039126A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8841675B2 (en) 2011-09-23 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Minute transistor
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140086954A (ko) 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102012981B1 (ko) * 2011-11-09 2019-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6063117B2 (ja) * 2011-11-11 2017-01-18 株式会社半導体エネルギー研究所 半導体装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP5881388B2 (ja) * 2011-11-28 2016-03-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9076871B2 (en) 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8956929B2 (en) * 2011-11-30 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6050662B2 (ja) 2011-12-02 2016-12-21 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US8796683B2 (en) * 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI569446B (zh) * 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9786793B2 (en) * 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6139952B2 (ja) * 2012-04-13 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20140014942A1 (en) * 2012-07-12 2014-01-16 Polymer Vision B.V. Thin-film transistor, electronic circuit, display and method of manufacturing the same
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2014061761A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102130184B1 (ko) * 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102072800B1 (ko) 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP6395409B2 (ja) * 2013-03-27 2018-09-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102232133B1 (ko) * 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
WO2015097595A1 (en) 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9929044B2 (en) * 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
JP6527416B2 (ja) 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
JP6850096B2 (ja) 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
KR20170080320A (ko) 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
JPWO2018215878A1 (ja) * 2017-05-26 2020-03-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP6542329B2 (ja) * 2017-11-14 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US11322442B2 (en) 2018-01-05 2022-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor with oxide semiconductor and method for manufacturing the semiconductor device
WO2019175708A1 (ja) * 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11069796B2 (en) 2018-08-09 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
KR20200089794A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
JP2020129635A (ja) * 2019-02-12 2020-08-27 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JP7284986B2 (ja) * 2019-04-08 2023-06-01 株式会社Joled 半導体装置および表示装置
US20200350412A1 (en) * 2019-05-01 2020-11-05 Intel Corporation Thin film transistors having alloying source or drain metals
CN113875022B (zh) * 2019-06-04 2024-05-14 堺显示器制品株式会社 薄膜晶体管及其制造方法以及显示装置
KR20210009000A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN110729358B (zh) * 2019-10-24 2022-11-04 Tcl华星光电技术有限公司 薄膜晶体管及其制造方法
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
WO2023063348A1 (ja) * 2021-10-14 2023-04-20 出光興産株式会社 結晶酸化物薄膜、積層体及び薄膜トランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588209B (en) * 2000-11-15 2004-05-21 Matsushita Electric Ind Co Ltd Thin film transistor array, method of producing the same, and display panel using the same
US20090283763A1 (en) * 2008-05-15 2009-11-19 Samsung Electronics Co., Ltd. Transistors, semiconductor devices and methods of manufacturing the same

Family Cites Families (219)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01278768A (ja) 1988-04-27 1989-11-09 General Electric Co <Ge> ソースおよびドレイン深さ延長部を有する半導体装置とその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
TW297142B (zh) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08250737A (ja) 1995-03-09 1996-09-27 Sharp Corp 薄膜トランジスタ及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10247725A (ja) * 1997-03-05 1998-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11233789A (ja) 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
WO2003098699A1 (en) 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Semiconductor device and display comprising same
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
EP1598450B1 (en) * 2003-02-24 2011-09-21 Waseda University Beta-Ga2O3 SINGLE CRYSTAL GROWING METHOD
JP2006519981A (ja) * 2003-02-24 2006-08-31 ジョンソン コントロールズ テクノロジー カンパニー コンパス測定のモータ磁気擾乱を補償するシステム及び方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4389527B2 (ja) * 2003-09-04 2009-12-24 株式会社豊田中央研究所 熱電変換材料及びその製造方法
JP2005235961A (ja) * 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7335556B2 (en) * 2004-06-14 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302962B2 (en) * 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
TWI254457B (en) * 2005-03-09 2006-05-01 Au Optronics Corp Method for fabricating metal oxide semiconductor with lightly doped drain
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
DE102006023685A1 (de) * 2005-09-29 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
KR101416876B1 (ko) 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100877153B1 (ko) 2007-01-09 2009-01-09 한국전자통신연구원 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US8129714B2 (en) 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
WO2008099863A1 (ja) * 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体，半導体装置及び相補型トランジスタ回路装置
US7994000B2 (en) * 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN101681928B (zh) 2007-05-31 2012-08-29 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法
US20090001881A1 (en) * 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8334537B2 (en) 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009147192A (ja) * 2007-12-17 2009-07-02 Fujifilm Corp 結晶性無機膜とその製造方法、半導体装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2009267399A (ja) 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
WO2009142289A1 (ja) * 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP5415713B2 (ja) 2008-05-23 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI502739B (zh) * 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101549295B1 (ko) * 2008-12-12 2015-09-01 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP4844627B2 (ja) * 2008-12-24 2011-12-28 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
JP5328414B2 (ja) 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR100963743B1 (ko) * 2009-06-23 2010-06-14 한국광기술원 파장변환물질층을 구비하는 발광 다이오드 및 이의 제조방법
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
KR101056229B1 (ko) * 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102089200B1 (ko) * 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068017A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR101835300B1 (ko) * 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN105655340B (zh) * 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
CN102714209B (zh) 2010-01-22 2015-09-16 株式会社半导体能源研究所 半导体存储器件及其驱动方法
KR20120121931A (ko) 2010-02-19 2012-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011222167A (ja) * 2010-04-06 2011-11-04 Sony Corp 透明導電膜および光電変換素子
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8513720B2 (en) * 2010-07-14 2013-08-20 Sharp Laboratories Of America, Inc. Metal oxide semiconductor thin film transistors
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US8513102B2 (en) * 2010-11-08 2013-08-20 Leonard Forbes Reduction of random telegraph signal (RTS) and 1/f noise in silicon MOS devices, circuits, and sensors
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5784479B2 (ja) 2010-12-28 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW588209B (en) * 2000-11-15 2004-05-21 Matsushita Electric Ind Co Ltd Thin film transistor array, method of producing the same, and display panel using the same
US20090283763A1 (en) * 2008-05-15 2009-11-19 Samsung Electronics Co., Ltd. Transistors, semiconductor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
US9728651B2 (en) 2017-08-08
JP6580743B2 (ja) 2019-09-25
JP2011146694A (ja) 2011-07-28
JP2022173415A (ja) 2022-11-18
JP6815454B2 (ja) 2021-01-20
WO2011074407A1 (en) 2011-06-23
JP6320589B2 (ja) 2018-05-09
US20110147738A1 (en) 2011-06-23
JP2015130518A (ja) 2015-07-16
JP2017143281A (ja) 2017-08-17
JP2021044594A (ja) 2021-03-18
JP2015207788A (ja) 2015-11-19
US9240488B2 (en) 2016-01-19
JP5781246B2 (ja) 2015-09-16
JP2018121073A (ja) 2018-08-02
JP5702128B2 (ja) 2015-04-15
US20160293767A1 (en) 2016-10-06
JP2019204978A (ja) 2019-11-28
JP2023080298A (ja) 2023-06-08
US20160093721A1 (en) 2016-03-31
US9378980B2 (en) 2016-06-28
JP2015195400A (ja) 2015-11-05
JP5866114B2 (ja) 2016-02-17
US20170323976A1 (en) 2017-11-09
TW201138114A (en) 2011-11-01
US10453964B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
TWI557906B (zh) 半導體裝置及其製造方法
US20180301473A1 (en) Semiconductor device
US9147773B2 (en) Semiconductor device and method for manufacturing the same
US9040989B2 (en) Semiconductor device and manufacturing method thereof
TWI505377B (zh) 半導體裝置
TWI548925B (zh) 顯示裝置
US8642380B2 (en) Manufacturing method of semiconductor device
US9577108B2 (en) Semiconductor device
JP2012068627A (ja) 液晶表示装置の作製方法