JP2014103415A - 酸化物半導体膜、及び半導体装置 - Google Patents

酸化物半導体膜、及び半導体装置 Download PDF

Info

Publication number
JP2014103415A
JP2014103415A JP2014020483A JP2014020483A JP2014103415A JP 2014103415 A JP2014103415 A JP 2014103415A JP 2014020483 A JP2014020483 A JP 2014020483A JP 2014020483 A JP2014020483 A JP 2014020483A JP 2014103415 A JP2014103415 A JP 2014103415A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
gate insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014020483A
Other languages
English (en)
Other versions
JP6207018B2 (ja
Inventor
Mitsuhiro Ichijo
充弘 一條
Tetsuhiro Tanaka
哲弘 田中
Seiji Yasumoto
清治 保本
Shun Shinjo
瞬 眞城
Yoshiaki Oikawa
欣聡 及川
Kenichi Okazaki
健一 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014020483A priority Critical patent/JP6207018B2/ja
Publication of JP2014103415A publication Critical patent/JP2014103415A/ja
Application granted granted Critical
Publication of JP6207018B2 publication Critical patent/JP6207018B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】半導体装置を高速駆動させること、又は半導体装置の信頼性を向上させることを
目的とする。
【解決手段】絶縁性を有する基板上にゲート電極を形成し、前記ゲート電極上にゲート絶
縁膜を形成し、前記ゲート絶縁膜上に酸化物半導体膜を形成する半導体装置の作製方法で
あり、前記ゲート絶縁膜を、高密度プラズマを用いた成膜処理により形成する。それによ
り、ゲート絶縁膜の未結合手を低減し、ゲート絶縁膜と酸化物半導体との界面を良質化す
る。
【選択図】図１

Description

半導体装置及びその作製方法に関する。特に、酸化物半導体を用いた半導体装置及びそ
の作製方法に関する。また、半導体装置を製造するための装置に関する。
絶縁表面上に形成される半導体膜を用いた薄膜トランジスタは、半導体装置にとって必
要不可欠な半導体素子である。薄膜トランジスタの製造には基板の耐熱温度という制約が
あるため、比較的低温での成膜が可能なアモルファスシリコン、レーザ光または触媒元素
を用いた結晶化により得られるポリシリコンなどを活性層に有する薄膜トランジスタが、
半導体表示装置に用いられるトランジスタの主流となっている。
近年では、ポリシリコンによって得られる高い電子移動度と、アモルファスシリコンに
よって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半導体と
呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々な用途
に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは、液晶表示
装置などで透明電極材料として用いられている。半導体特性を示す金属酸化物としては、
例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような
半導体特性を示す金属酸化物をチャネル形成領域に用いる薄膜トランジスタが、既に知ら
れている（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
半導体装置に用いられるトランジスタは、オン電流、オフ電流、及び電子移動度等のト
ランジスタ特性が良好であることが望まれる。特性の良好なトランジスタを用いることで
、半導体装置をより高速に駆動させることができる。またトランジスタの劣化やバラツキ
を防止して信頼性を向上することで、信頼性の高い半導体装置を提供することができる。
そこで、高速駆動が可能な半導体装置及びその作製方法を提供することを目的の一とす
る。また、信頼性の高い半導体装置及びその作製方法を提供することを目的の一とする。
また、新規なＣＶＤ装置を提供することを目的の一とする。
本発明の一態様は、トランジスタのチャネル形成領域に用いられる酸化物半導体を高純
度化すると共に、これに接するゲート絶縁膜の高品質化を図ることを要旨とする。すなわ
ち、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度
化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶
縁膜及びゲート絶縁膜の状態と酸化物半導体膜の界面状態を良好に保つ必要がある。
酸化物半導体の高純度化を図るには、酸化物半導体中に含まれることによってドナーと
なりｎ型化の要因になる水素を、酸化物半導体から除去する必要がある。そして、水素が
抜けた欠損部分に酸素を供給すること、及び水素を除去する際に同時に失われてしまう酸
素を供給することにより、酸化物半導体膜を高純度化する。
さらに、高純度化された酸化物半導体膜に接するゲート絶縁膜は、欠陥の少ない緻密化
された絶縁膜とする。
ここで欠陥は、ゲート絶縁膜中の未結合手などである。そして、この未結合手などを低
減することで、酸化物半導体とゲート絶縁膜との界面特性が良好になり、トランジスタ特
性が向上する。
そこで、ゲート絶縁膜の未結合手を低減する手法として、高密度プラズマを用いた成膜
処理によりゲート絶縁膜を形成することを考えた。
高密度プラズマを用いることで、ゲート絶縁膜に対するプラズマダメージが低減され、
欠陥が大幅に低減されたゲート絶縁膜が形成される。
本発明の一態様は、ゲート電極、ゲート絶縁膜、及び酸化物半導体膜を有し、前記ゲー
ト絶縁膜が高密度プラズマＣＶＤ装置により形成される半導体装置の作製方法であって、
前記高密度プラズマＣＶＤ装置の反応室に設けられた誘電体板に対向して基板を配置し、
プラズマの着火用ガスを前記誘電体板に向けて噴出してプラズマを発生させ、前記ゲート
絶縁膜の原料ガスを前記基板に向けて噴出して前記ゲート絶縁膜を形成する半導体装置の
作製方法である。
また、本発明の別の一態様は、ゲート電極、ゲート絶縁膜、及び酸化物半導体膜を有し
、前記ゲート絶縁膜が高密度プラズマＣＶＤ装置により形成される半導体装置の作製方法
であって、前記高密度プラズマＣＶＤ装置の反応室に設けられた誘電体板に対向して基板
を配置し、第１のガス管から、プラズマの着火用ガスを前記誘電体板に向けて噴出してプ
ラズマを発生させ、前記第１のガス管と交差して配置された第２のガス管から、前記ゲー
ト絶縁膜の原料ガスを前記基板に向けて噴出して前記ゲート絶縁膜を形成する半導体装置
の作製方法である。
また、本発明の別の一態様は、ゲート電極、ゲート絶縁膜、及び酸化物半導体膜を有し
、前記ゲート絶縁膜が高密度プラズマＣＶＤ装置により形成される半導体装置の作製方法
であって、前記高密度プラズマＣＶＤ装置の反応室に設けられた誘電体板に対向して基板
を配置し、プラズマの着火用ガスを前記基板に向けて噴出してプラズマを発生させ、前記
ゲート絶縁膜の原料ガスを前記基板に向けて噴出して前記ゲート絶縁膜を形成する半導体
装置の作製方法である。
また、本発明の別の一態様は、ゲート電極、ゲート絶縁膜、及び酸化物半導体膜を有し
、前記ゲート絶縁膜が高密度プラズマＣＶＤ装置により形成される半導体装置の作製方法
であって、前記高密度プラズマＣＶＤ装置の反応室に設けられた誘電体板に対向して基板
を配置し、前記誘電体板に並行にして配置された部材から、プラズマの着火用ガスを前記
基板に向けて噴出してプラズマを発生させ、前記部材と交差して配置されたガス管から、
前記ゲート絶縁膜の原料ガスを前記基板に向けて噴出して前記ゲート絶縁膜を形成する半
導体装置の作製方法である。
高密度プラズマＣＶＤ装置を用いて、ゲート絶縁膜を形成することで、酸化物半導体膜
とゲート絶縁膜との界面特性を向上させることができる。
界面特性を向上させることで、オン電流、オフ電流、電子移動度、及び信頼性等のトラ
ンジスタ特性が良好になり、半導体装置の高速動作が可能、且つ信頼性を向上することが
できる。
半導体装置の断面図。 製造装置の上面図。 製造装置の断面図。 フローチャート。 製造装置の断面図。 半導体装置の断面図。 半導体装置の断面図。 半導体装置の断面図。 電子機器の例。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 酸化物半導体を用いたボトムゲート型の薄膜トランジスタの縦断面図。 図１２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。 （Ａ）ゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 製造装置の平面図。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
チャネルエッチ構造のボトムゲート型の薄膜トランジスタを例に挙げ、半導体装置の作
製方法について図１を用いて説明する。
図１（Ａ）に示すように、基板１００上にゲート電極１０１を形成する。基板１００は
、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケート
ガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミッ
ク基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用い
ることができる。また、ステンレス合金などの金属基板の表面に絶縁層を設けた基板を適
用しても良い。基板１００の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍ
ｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３
０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１
５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、
２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５
０ｍｍ等を用いることができる。
基板１００とゲート電極１０１の間に、下地膜となる絶縁膜を形成しておいても良い。
下地膜として、例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜、窒
化アルミニウム膜、または窒化酸化アルミニウム膜のいずれか１つを単層で、或いは複数
を積層させて用いることができる。特に、下地膜に、バリア性の高い絶縁膜、例えば窒化
珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用
いることで、水分、または水素などの雰囲気中の不純物、或いは基板１００内に含まれる
アルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜内、酸化物半導
体膜とゲート絶縁膜等との界面，或いは該界面の近傍に入り込むのを防ぐことができる。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が
多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多
い物質をいう。例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素
が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．
１原子％以上１０原子％以下の範囲で含まれる物質とすることができる。また、窒化酸化
珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、
珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含
まれる物質とすることができる。但し、上記組成の範囲は、ラザフォード後方散乱法（Ｒ
ＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒ
ｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒ
ｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が
１００原子％を超えない値をとる。
ゲート電極１０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、
ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた
導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後
の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアル
ミニウム、銅を用いることも出来る。アルミニウムまたは銅は、耐熱性や腐食性の問題を
回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては
、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を
用いることができる。
例えば、二層の積層構造を有するゲート電極１０１として、アルミニウム膜上にモリブ
デン膜が積層された二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、
または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜
とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲ
ート電極１０１としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニ
ウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステ
ン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造と
することが好ましい。
また、ゲート電極１０１に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジ
ウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または
酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることで、画素部の開口率を向
上させることができる。
ゲート電極１０１の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎ
ｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０
ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加
工（パターニング）することで、ゲート電極１０１を形成する。
次いで、ゲート電極１０１上に、ゲート絶縁膜１０２を形成する。
ゲート絶縁膜１０２は、高密度プラズマを用いた成膜処理により形成することが好まし
い。高密度なプラズマの発生により、ゲート絶縁膜１０２におけるプラズマダメージを少
なくできる。したがって、ゲート絶縁膜１０２中の未結合手を低減し、欠陥を低減するこ
とが可能となり、この後形成される酸化物半導体との界面を極めて良好にすることができ
る。
ゲート絶縁膜１０２を形成する材料としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素
膜、または窒化酸化珪素膜を単層で又は積層させて形成することができる。例えば、成膜
ガスとして、シラン及び一酸化窒素を用いて酸化窒化珪素膜を成膜する。ゲート絶縁膜１
０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎ
ｍ以上２００ｎｍ以下の第１のゲート絶縁膜と、第１のゲート絶縁膜上に膜厚５ｎｍ以上
３００ｎｍ以下の第２のゲート絶縁膜の積層とする。
また、基板側から酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素
膜との順に積層して形成することができる。また、基板側から窒化珪素膜または窒化酸化
珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との順
に積層して形成することができる。
本実施の形態では、ゲート絶縁膜１０２は、高密度プラズマとして２．４５ＧＨｚのマ
イクロ波を用いたプラズマＣＶＤにより膜厚１００ｎｍの酸化窒化珪素膜を形成した。な
お、本明細書において、マイクロ波とは３００ＭＨｚ〜３００ＧＨｚの周波数域を指す。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラ
ズマを発生させる逆スパッタを行い、ゲート絶縁膜１０２の表面に付着しているゴミを除
去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰
囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を
改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい
。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、
アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
酸化物半導体膜としては、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜、
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇ
ａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ
−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｏ膜、
Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物
半導体膜にＳｉＯ２を含んでもよい。
また、酸化物半導体膜は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用い
ることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数
の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及
びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体
膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸
化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
酸化物半導体膜の膜厚は、１０ｎｍ〜３００ｎｍ、好ましくは２０ｎｍ〜１００ｎｍと
する。本実施の形態では、酸化物半導体膜としてＩｎ（インジウム）、Ｇａ（ガリウム）
、及びＺｎ（亜鉛）を含む金属酸化物ターゲット（モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：
ＺｎＯ＝１：１：１、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いたスパ
ッタ法により得られる、膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる。本
実施の形態では、ＤＣスパッタ法を用い、アルゴンの流量３０ｓｃｃｍとし、酸素の流量
１５ｓｃｃｍとし、基板温度は室温とする。
次いで、図１（Ａ）に示すように、酸化物半導体膜をエッチングなどにより所望の形状
に加工（パターニング）し、ゲート電極１０１と重なる位置において、ゲート絶縁膜１０
２上に島状の酸化物半導体膜１０３を形成する。
次いで、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において
、酸化物半導体膜１０３に加熱処理を施しても良い。酸化物半導体膜１０３に加熱処理を
施すことで、水分、水素が脱離した酸化物半導体膜１０４が形成される。具体的には、不
活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、５００℃以
上７５０℃以下（若しくはガラス基板の歪点以下の温度）で１分間以上１０分間以下程度
、好ましくは６００℃、３分間以上６分間以下程度のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用いれば、短時間に脱水化また
は脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。な
お、上記加熱処理は、島状の酸化物半導体膜１０３形成後のタイミングに限らず、島状の
酸化物半導体膜１０３形成前の酸化物半導体膜に対して行っても良い。また、上記加熱処
理を、酸化物半導体膜１０４形成後に複数回行っても良い。
島状の酸化物半導体膜１０４は、上記加熱処理によって、酸化物半導体に含まれる水素
を低減し、水素の抜けた欠損部及び酸素欠損部に酸素を導入することで、キャリア濃度を
低減し、好ましくは１×１０１４／ｃｍ３未満にすることができる。エネルギーギャップ
が２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である酸化物半導
体において、ドナーを形成する水素等の不純物を極力低減することで、真性キャリア濃度
をシリコンの１．４５×１０１０／ｃｍ３以下であって、フェルミディラックの分布則に
従えば、１０−７／ｃｍ３程度にまで低減することができる。
本実施の形態では、窒素雰囲気下において、６００℃、基板温度が上記設定温度に達し
た状態で６分間、加熱処理を行う。加熱処理は、電気炉を用いた加熱方法、加熱した気体
を用いるＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはラン
プ光を用いるＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法など
の瞬間加熱方法などを用いることができる。例えば、電気炉を用いて加熱処理を行う場合
、昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下、降温特性を０．１℃／ｍｉｎ以
上１５℃／ｍｉｎ以下とすることが好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、
水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、ま
たはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、
好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好まし
くは０．１ｐｐｍ以下）とすることが好ましい。
或いは、窒素または希ガスなどの不活性雰囲気に代えて、大気圧下の露点がマイナス６
０℃以下の、水分含有量が少ない空気下において、加熱処理を行うようにしても良い。
不活性ガス雰囲気下における加熱処理後の、島状の酸化物半導体膜１０４は、非晶質で
あることが好ましいが、一部結晶化していても良い。
次いで、図１（Ｃ）に示すように、島状の酸化物半導体膜１０４上に、ソース電極ドレ
イン電極用の導電膜１０５を形成する。導電膜１０５は、電気陰性度が低い材料が好まし
く、アルミニウム、マグネシウム等をスパッタ法により形成すればよい。また、酸化物半
導体との接触抵抗が低いチタン、タングステン又はモリブデン等を、酸化物半導体膜１０
４と導電膜１０５との間に、スパッタ法により形成してもよい。また、導電膜１０５の酸
化を防ぐために、導電膜１０５上にチタン、タングステン又はモリブデン等をスパッタ法
により形成してもよい。適宜組み合わせることで、二層又は三層構造の導電膜を形成する
。
なお、導電膜１０５の膜厚は、１００ｎｍ〜５００ｎｍとすればよい。
次いで、図１（Ｄ）に示すように、エッチング等により導電膜１０５を所望の形状に加
工（パターニング）することで、ソース電極１０６、ドレイン電極１０７を形成する。
上記パターニングによりソース電極１０６とドレイン電極１０７を形成する際に、島状
の酸化物半導体膜１０４の露出した部分が一部エッチングされることで、溝部（凹部）を
有する島状の酸化物半導体膜１０８が形成される。
なお、図１（Ｅ）に示すように、ソース電極１０６、ドレイン電極１０７を形成した後
は、ソース電極１０６、ドレイン電極１０７及び酸化物半導体膜１０８を覆うように絶縁
膜１０９を形成する。
絶縁膜１０９として、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜を形成する
。絶縁膜１０９は、積層構造することも可能である。
ここで、本実施の形態のように酸化物半導体膜中に含まれる水素などの不純物を極力除
去し、酸化物半導体膜を高純度化すると共に、これに接するゲート絶縁膜との界面特性を
良好にすることが、トランジスタの特性にどのように影響を与えるかを以下に説明する。
図１２は、上記のようにして作製された薄膜トランジスタの断面図を示す。ゲート電極
（Ｇ１）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体膜（ＯＳ）が設けられ、その上
にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。図１２では、更にバック
ゲート電極（Ｇ２）を設けているが、バックゲート電極（Ｇ２）は設けなくてもよい。
図１３は、図１２に示すＡ−Ａ’におけるエネルギーバンド図（模式図）を示す。図１
３（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図１
３（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。なお、図
１３（Ｂ）において、破線はゲートに電圧を印加しない場合（ＶＧ＝０）、実線はゲート
に正の電圧（ＶＧ＞０）を印加した場合を示す。ゲートに電圧を印加しない場合は高いポ
テンシャル障壁のために電極から酸化物半導体側へキャリア（電子）が注入されず、電流
を流さないオフ状態を示す。一方、ゲートに正の電圧を印加するとポテンシャル障壁が低
下し、電流を流すオン状態を示す。
図１４は、図１２におけるＢ−Ｂ’におけるエネルギーバンド図（模式図）である。図
１４（Ａ）はゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態であり、ソースとド
レインとの間にキャリア（電子）が流れるオン状態を示している。また、図１４（Ｂ）は
、ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少数キャリ
アは流れない）である場合を示す。
図１５は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関
係を示す。
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方
、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（ＥＦ）は、バンド
ギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置してい
る。なお、酸化物半導体において水素の一部はドナーとなりｎ型化する一つの要因である
ことが知られている。
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から
除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することに
より真性（ｉ型）とし、又は真性型とせんとしたものである。すなわち、不純物を添加し
てｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化された
ｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フ
ェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
酸化物半導体膜（ＯＳ）から水素を除去する構成の一つとして、電気陰性度が水素より
も低い金属をソース電極（Ｓ）またはドレイン電極（Ｄ）用の導電膜に用いてもよい。ｎ
型不純物である水素を酸化物半導体から除去して酸化物半導体の主成分以外の不純物が極
力含まれないようにすることで、高純度化することができる。
また別の構成の一つとして、酸化物半導体膜（ＯＳ）の酸素濃度を高めてもよい。酸化
物半導体の主成分である酸素の濃度を高めることで、不純物である水素を除去し、高純度
化することができる。また加熱処理を行い、酸化物半導体膜（ＯＳ）から水素を除去する
ことも効果的である。
また別の構成の一つとして、酸化物半導体膜（ＯＳ）上に、絶縁膜１２００として酸素
濃度が高い酸化膜を形成してもよい。絶縁膜１２００から酸素が供給され、酸化物半導体
膜（ＯＳ）の酸素濃度を高めることができる。また、絶縁膜１２００中の酸素によって、
酸化物半導体膜（ＯＳ）中の水素を引き抜く効果も奏する。絶縁膜１２００の酸素濃度を
、酸化物半導体膜（ＯＳ）の酸素濃度より高くすればよい。また、ゲート絶縁膜（ＧＩ）
が酸素を含んでいる場合、絶縁膜１２００の酸素濃度を、ゲート絶縁膜（ＧＩ）の酸素濃
度より高くすることでも、絶縁膜１２００に効率よく水素を引き抜くことができる。なお
絶縁膜１２００は、スパッタ法により形成するとよい。
これらの構成を適宜組み合わせてもよい。このように、酸化物半導体から水素を極力除
去することで、酸化物半導体を高純度化することが可能となる。水素濃度は、ＳＩＭＳの
測定結果で５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、更に好ま
しくは５×１０１７／ｃｍ３以下とすればよい。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）
は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、
両者が接触すると図１３（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図１３（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、
電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この
場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のド
レイン電圧が印加された場合には、電圧印加のない図１３（Ａ）のバリアの高さすなわち
バンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
このとき酸化物半導体に注入された電子は、図１４（Ａ）で示すように酸化物半導体中
を流れる。また、図１４（Ｂ）において、ゲート電極（Ｇ１）に負の電位（逆バイアス）
が印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなく
ゼロに近い値となる。
このように酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより真性（ｉ型）とし、又は実質的に真性型とすることで、ゲート絶縁膜との界面特
性が顕在化するため、バルクの特性と分離して考える必要がある。
そのためゲート絶縁膜は、酸化物半導体と良好な界面を形成する構成として、本発明の
一態様に係る高密度プラズマで作製される絶縁膜を用いることが好ましい。
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁膜との界面を良好なものと
することにより、薄膜トランジスタの特性としてチャネル幅Ｗが１×１０４μｍでチャネ
ル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショル
ドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）が十分に期待
される。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、高密度プラズマを用いる構成の一例として、マイクロ波プラズマＣ
ＶＤ装置の構成及びゲート絶縁膜の具体的な成膜処理について、その一例を図２及び図３
を用いて説明する。
マイクロ波プラズマ装置の一例の上面図を図２に示す。共通室１１２０は、ロード・ア
ンロード（Ｌ／ＵＬ）室１１１０、１１１５、及び反応室（１）１１１１〜反応室（４）
１１１４とゲート弁１１２２〜１１２７を介して連結されている。基板１１３０は、ロー
ド・アンロード（Ｌ／ＵＬ）室１１１０、１１１５のカセット１１２８、１１２９に装填
され、共通室１１２０の搬送手段１１２１により各反応室に搬送される。
なお、図２に示すマイクロ波プラズマＣＶＤ装置には、ロード・アンロード（Ｌ／ＵＬ
）室が複数設けられているが、一つでもよい。また、高密度プラズマＣＶＤ装置に予備室
を設けてもよい。予備室で基板を予備加熱することで、各反応室において成膜までの加熱
時間を短縮することが可能であるため、スループットを向上させることができる。
図３は、ゲート絶縁膜を形成するマイクロ波プラズマＣＶＤ装置の反応室の構成を詳細
に説明するものである。
マイクロ波プラズマＣＶＤ装置の反応室には、処理容器１８０、処理容器１８０内に設
けられ基板１１３０を配置するための支持台１８１、処理容器１８０内のガスを排気する
ための真空ポンプに接続する排気口１８３、プラズマ発生用のマイクロ波を供給するマイ
クロ波発生装置１８４、マイクロ波供給部からマイクロ波を処理容器１８０に導入する導
波管１８５、導波管１８５に接し且つ開口部１８７ａを有する天板１８７、取り付け具１
８８で天板１８７に設けられた複数の誘電体板１８６が設けられる。基板１１３０と誘電
体板１８６とは対向して設けられている。また真空ポンプには、低真空排気用のドライポ
ンプと高真空排気用のターボ分子ポンプとを用いることができる。なお、本実施の形態に
おいて、基板１１３０の大きさは６００ｍｍ×７２０ｍｍのものを用いる。ただし基板の
大きさは限定されない。
また、基板１１３０及び誘電体板１８６の間に非原料ガスを流すガス管１９７、及び原
料ガスを流すガス管１９８が設けられる。非原料ガスを流すガス管１９７は、バルブ１９
５及び質量流量コントローラ１９３を介して非原料ガス供給源１９１に接続される。また
、原料ガスを流すガス管１９８は、バルブ１９６及び質量流量コントローラ１９４を介し
て原料ガス供給源１９２に接続される。
また、支持台１８１に温度制御部１９９を設けることによって、基板１１３０の温度を
制御することも可能である。また、支持台１８１に高周波電源を接続し、高周波電源から
出力された交流の電力により、支持台１８１に所定のバイアス電圧を印加する構成として
もよい。なお、マイクロ波発生装置１８４は処理容器１８０の外に設けることが好ましい
。
マイクロ波発生装置１８４はマイクロ波を供給する。なお、マイクロ波発生装置１８４
を複数有することで、安定な大面積のプラズマを生成することが可能である。このため、
一辺が６００ｍｍを超える基板、特に一辺が１０００ｍｍを超える大面積基板においても
、均一性の高い膜を成膜する事が可能であり、且つ成膜速度を高めることができる。
処理容器１８０、及び天板１８７は、表面がアルミナ、酸化珪素、フッ素樹脂のいずれ
かの絶縁膜で覆われた金属、例えばアルミニウムを含む合金で形成される。また、取り付
け具１８８は金属、例えばアルミニウムを含む合金で形成される。
誘電体板１８６は、天板１８７の開口部に密着するように設けられる。マイクロ波発生
装置１８４で発生したマイクロ波が導波管１８５及び天板１８７の開口部１８７ａを経て
、誘電体板１８６に伝播し、誘電体板１８６を透過して処理容器内に放出される。
処理容器内に放出されたマイクロ波の電界エネルギーにより、非原料ガスがプラズマ化
する。当該プラズマ２００は、誘電体板１８６表面でより密度が高いため、基板１１３０
へのダメージを低減することができる。
また、誘電体板１８６を複数設けることで、均一な大面積のプラズマの発生及び維持が
可能である。誘電体板１８６は、サファイア、石英ガラス、アルミナ、酸化珪素、窒化珪
素等のセラミックスで形成される。
なお、誘電体板１８６は、プラズマ２００発生側に窪み１８９が形成されてもよい。当
該窪み１８９により、安定したプラズマを生成することができる。更に、誘電体板１８６
を複数設けることで、一辺が６００ｍｍを超える基板、特に一辺が１０００ｍｍを超える
大面積基板においても、均一性の高い膜を成膜する事が可能であり、且つ成膜速度を高め
ることができる。
ガス管１９７、１９８は、上側の非原料ガスを流す複数のガス管１９７と、下側の原料
ガスを流す複数のガス管１９８が交差して設けられており、非原料ガスを流すガス管１９
７の吹出し口が誘電体板１８６側に設けられ、原料ガスを流すガス管１９８の吹出し口が
基板１１３０側に設けられる。複数のガス管１９７と複数のガス管１９８とを交差して設
けることにより、それぞれのガス管の間隔を狭く配置することができ、吹出し口の間隔を
狭くすることができるため、基板１１３０上に均一な成膜が可能となる。特に大型の基板
を用いる際に有効である。
非原料ガスが誘電体板１８６に向けて噴出されることにより、誘電体板１８６表面での
成膜を回避しつつプラズマ２００を発生させることができる。また、原料ガスが基板１１
３０に向けて噴出されることにより、基板１１３０により近い位置で原料ガスを噴出すこ
とが可能であり、成膜速度を高めることが可能である。ただし、原料ガスの一部を上側の
ガス管１９７に流すことも可能である。
ガス管１９７、１９８は、アルミナ、窒化アルミニウム等のセラミックスで形成される
。セラミックスはマイクロ波の透過率が高いため、ガス管１９７、１９８をセラミックス
で形成することで、誘電体板１８６の直下にガス管を設けても、電界の乱れが生じずプラ
ズマの分布を均一にすることができる。
以下に、ゲート絶縁膜１０２の成膜処理について説明する。
まず、図４のステップＳ１７０から成膜処理を開始し、ステップＳ１７１にて、基板１
１３０の温度を制御する。基板１１３０は室温若しくは温度制御部１９９により１００℃
〜５５０℃に加熱する。
ステップＳ１７２にて処理容器１８０内を真空にし、プラズマ着火用ガスとして、ヘリ
ウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上を導入する。なお
、希ガスと共に、酸素を処理容器１８０内に導入することで、プラズマの着火を容易とす
ることができる。なお、基板１１３０と誘電体板１８６との間隔は、１０ｍｍ〜２００ｍ
ｍ（好ましくは１１０ｍｍ〜１６０ｍｍ）程度である。
次に、ステップＳ１７３にて、処理容器１８０内の圧力を所定の圧力にする。処理容器
内の圧力は１〜２００Ｐａ、好ましくは１〜１００Ｐａ、さらに好ましくは１〜４０Ｐａ
とする。
次に、ステップＳ１７４にて、マイクロ波発生装置１８４の電源をオンにし、マイクロ
波発生装置１８４から導波管１８５にマイクロ波を供給し、処理容器１８０内でプラズマ
を生成する。マイクロ波発生装置の出力は５００〜６０００Ｗ、好ましくは４０００〜６
０００Ｗとする。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（０．７
ｅＶ以上３ｅＶ以下、好ましくは０．７ｅＶ以上１．５ｅＶ以下）で高電子密度（１×１
０１１〜１×１０１３ａｔｏｍｓ／ｃｍ３）のプラズマを生成することができる。
次に、ステップＳ１７５にて、ガス管１９８から原料ガスを処理容器１８０内に導入す
る。具体的には、酸素の供給を停止し、原料ガスとして、一酸化二窒素、希ガス、及び水
素化珪素またはハロゲン化珪素を導入することで、基板１１３０上に酸化窒化珪素膜を形
成することができる。
次に、ステップＳ１７６にて、原料ガスの供給を停止し、処理容器内の圧力を低下し、
マイクロ波発生装置の電源をオフにして、ステップＳ１７７で成膜プロセスを終了する。
上記酸化窒化珪素膜の成膜処理方法において、基板温度を３００〜３５０℃、水素化珪
素またはハロゲン化珪素に対する一酸化二窒素の流量比を１０倍以上３００倍以下、好ま
しくは５０倍以上２００倍以下とすることで耐圧の高い酸化窒化珪素膜を形成することが
できる。また、パワーが５ｋＷのマイクロ波発生装置を２〜６台用い、処理容器内の圧力
を１０〜１００Ｐａ、好ましくは１０〜５０Ｐａとし、基板１１３０及び誘電体板１８６
の間隔を１１０ｍｍ以上１６０ｍｍ以下とすることで、酸化窒化珪素膜の耐圧を高めるこ
とができる。
図１６は、導波管１８５の構成の一例を示す平面図である。導波管１８５は天板１８７
と平行に延びており、複数の導波管１８５が平行に配設されている。誘電体板１８６は天
板１８７にマトリクス状に配設されている。導波管１８５と天板１８７に形成される開口
部１８７ａは誘電体板１８６の位置に合わせて設けられている。被処理基板の面積が大き
い場合には（例えば、７３０ｍｍ×９２０ｍｍのガラス基板、又は一辺が１ｍを超えるサ
イズのガラス基板が適用される場合）、導波管１８５を複数に分割してマイクロ波を供給
することが好ましい。図１６では、導波管１８５の端部において分岐導波管を用いて複数
に分割されたマイクロ波を供給する構成する場合を示している。分岐導波管の先にはマイ
クロ波電源が接続される。マイクロ波電源を複数台用いることで、被処理基板の面積が大
きくなった場合にもプラズマの均一性を保つことができる。
本実施の形態では、ゲート絶縁膜として、酸化窒化珪素膜を形成したが、窒化珪素膜を
形成することもできる。その場合は、原料ガスとしてシラン及び窒素を用いることができ
る。
図１０に、本実施の形態で示したマイクロ波プラズマＣＶＤ装置によりゲート絶縁膜を
形成した薄膜トランジスタの特性（図１０（Ａ））と、従来のプラズマＣＶＤ装置により
ゲート絶縁膜を形成した薄膜トランジスタの特性（図１０（Ｂ））と、を比較したものを
示す。
両者を比較すると、特にゲートＢＴ（ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）試験におい
て、従来法（図１０（Ｂ））ではしきい値電圧（Ｖｔｈ）のシフト量が±１．０を超えて
いるのに対し、本実施の形態（図１０（Ａ））ではシフト量が全て±１．０未満に低減さ
れており、信頼性が大きく向上している。ここでゲートＢＴ試験は、しきい値電圧（Ｖｔ
ｈ）等のシフト量からトランジスタの信頼性を評価するものである。シフト量が小さいほ
どトランジスタの動作が安定であり、信頼性が高いと評価される。
更に、しきい値電圧（Ｖｔｈ）において、従来法（図１０（Ｂ））ではノーマリーオン
となり、且つ基板面内のバラツキが±４．２Ｖも生じているのに対し、本実施の形態（図
１０（Ａ））ではノーマリオフになり、且つ基板面内のバラツキも±１．０Ｖと大幅に低
減されている。
以上のように、ゲート絶縁膜をマイクロ波プラズマＣＶＤ装置で形成することで、ゲー
ト絶縁膜中の未結合手が低減されゲート絶縁膜と酸化物半導体との界面を良好することが
できるため、作製された薄膜トランジスタの特性を向上させることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、マイクロ波プラズマＣＶＤ装置の構成について、実施の形態２とは
異なる一例を図５を用いて説明する。
実施の形態２では、図３のように、下側のガス管１９８から噴出された原料ガスが、上
側のガス管１９７から噴出された非原料ガスによって吹き上げられる。吹き上げられた原
料ガスは、誘電体板１８６等に粉や膜として堆積する。そして堆積した粉や膜は、時間の
経過とともに基板１１３０に落下しパーティクルの原因となる可能性がある。本実施の形
態では、パーティクルを低減する構成について説明する。
図５に示す反応室は、図３における上側のガス管１９７の代わりに、誘電体板１８６に
並行して設けられた複数の部材３００（梁とも呼ぶ）を有している。そして、部材３００
は、ガスの吹出し口が基板１１３０側に設けられており、非原料ガスを噴出する。また、
基板１１３０と誘電体板１８６との間に設けられたガス管１９８は、ガスの吹出し口が基
板１１３０側に設けられており、原料ガスを噴出する。すなわち、ガス管１９８と部材３
００とは、共に基板１１３０側にガスを噴出する構成である。
なお、部材３００の吹出し口は、装置内部のガス管、バルブ１９５及び質量流量コント
ローラ１９３を介して非原料ガス供給源１９１に接続される。また、原料ガスを流すガス
管１９８は、バルブ１９６及び質量流量コントローラ１９４を介して原料ガス供給源１９
２に接続されている。ただし、原料ガスの一部を部材３００から噴出される構成とするこ
とも可能である。
また、ガス管１９８は、吹出し口を有する部材３００と交差する方向に配置されている
ことが好ましい。図５のように、複数のガス管１９８と複数の部材３００とを交差して設
けることで、部材３００の間隔及びガス管１９８の間隔を狭く配置することができ、吹出
し口の間隔を狭くすることができるため、基板１１３０上に均一な成膜が可能である。特
に大型基板を用いた際に有効である。また部材３００の吹出し口が、ガス管１９８と重な
らない構成とすることは有効である。重なることで、部材３００から噴出されたガスが吹
き上げられる可能性があるためである。
本実施の形態のように、原料ガスに加えて、非原料ガスを基板１１３０側に吹出す構成
とすることで、原料ガスの吹き上げを防止し、パーティクルの発生を減少することが可能
となる。特に、シランに対する一酸化窒素の流量比が大きい時は、パーティクルが発生し
易いため、本実施の形態の構成とすることは極めて有効である。
本実施の形態の構成を用いることで、実施の形態２で示したような薄膜トランジスタの
特性が得られることに加え、歩留まりを大幅に向上することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、チャネルエッチ構造のボトムゲート型の薄膜トランジスタについて
、実施の形態１とは別の一例を図６を用いて示す。
薄膜トランジスタは、絶縁性を有する基板１００上に、ゲート電極１０１、ゲート絶縁
膜１０２、酸化物半導体膜１０８、ソース電極１０６及びドレイン電極１０７、絶縁膜１
０９、バックゲート電極６０１、及び絶縁膜６０２を順次形成することで作製される。
ゲート絶縁膜１０２を形成するために、実施の形態２、３で示したマイクロ波プラズマ
ＣＶＤ装置を用いることができる。ゲート絶縁膜１０２の未結合手を低減し、酸化物半導
体膜１０８とゲート絶縁膜１０２の界面を良好にすることができる。
バックゲート電極６０１は、絶縁膜１０９上に導電膜を形成した後、該導電膜をパター
ニングすることで、酸化物半導体膜１０８と重なる位置に形成される。バックゲート電極
６０１は、ゲート電極１０１、或いはソース電極１０６及びドレイン電極１０７と同様の
材料、構造を用いて形成することが可能である。
バックゲート電極６０１の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２
００ｎｍとする。本実施の形態では、チタン膜、アルミニウム膜、チタン膜が積層された
構造を有する導電膜を形成する。そして、フォトリソグラフィ法によりレジストマスクを
形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パター
ニング）することで、バックゲート電極６０１を形成する。
絶縁膜６０２は、雰囲気中の水分、水素、酸素などがトランジスタの特性に影響を与え
るのを防ぐことができる、バリア性の高い材料を用いるのが望ましい。例えば、バリア性
の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸
化アルミニウム膜などを、プラズマＣＶＤ法又はスパッタリング法等により単層で又は積
層させて形成することができる。バリア性の効果を得るには、絶縁膜６０２は、例えば厚
さ１５ｎｍ〜４００ｎｍの膜厚で形成することが好ましい。
なお、バックゲート電極６０１は、電気的に絶縁しているフローティングの状態であっ
ても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極６０
１には、ゲート電極１０１と同じ高さの電位が与えられていても良いし、グラウンドなど
の固定電位が与えられていても良い。バックゲート電極６０１に与える電位の高さを制御
することで、トランジスタのしきい値電圧を制御し、基板面内のしきい値電圧のバラツキ
を低減することができる。
図１１に、バックゲート電極を形成した場合と、形成しない場合との薄膜トランジスタ
の特性の比較を示す。
図１１（Ａ）は本実施の形態のようにバックゲート電極を形成した場合であり、図１１
（Ｂ）は実施の形態１のようにバックゲート電極を形成しない場合（図１０（Ａ）と同一
）である。
両者を比較すると、バックゲート電極を設けた場合（図１１（Ａ））基板面内のしきい
値電圧（Ｖｔｈ）のバラツキが±０．５Ｖと大きく低減している。したがって、バックゲ
ート電極を形成することにより、薄膜トランジスタの特性を更に向上させることが可能で
ある。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、チャネル保護構造のボトムゲート型の薄膜トランジスタについて、
図７を用いて説明する。
図７にチャネル保護構造のボトムゲート型の薄膜トランジスタの断面構造の一例を示す
。
薄膜トランジスタは、絶縁性を有する基板１００上に、ゲート電極１０１、ゲート絶縁
膜１０２、酸化物半導体膜１０４、チャネル保護膜７０１、ソース電極１０６及びドレイ
ン電極１０７、絶縁膜１０９を順次形成することで作製される。
チャネル保護膜７０１は、酸化物半導体膜１０４上に、酸化物半導体膜１０４のチャネ
ル形成領域となる部分と重なるように形成される。チャネル保護膜７０１を設けることに
よって、酸化物半導体膜１０４のチャネル形成領域となる部分に対する、後の工程時にお
けるダメージ（エッチング時のプラズマやエッチング剤による膜減りなど）を防ぐことが
できる。従って薄膜トランジスタの信頼性を向上させることができる。
チャネル保護膜７０１には、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化酸化
珪素など）を用いることができる。
ここで、ゲート絶縁膜１０２を形成するために、実施の形態２、３で示したマイクロ波
プラズマＣＶＤ装置を用いることができる。ゲート絶縁膜１０２の未結合手を低減し、酸
化物半導体膜１０４とゲート絶縁膜１０２の界面を良好にすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、トップゲート型の薄膜トランジスタについて、図８を用いて説明す
る。
図８にトップゲート型の薄膜トランジスタの断面構造の一例を示す。
薄膜トランジスタは、絶縁表面を有する基板８００上に、絶縁膜８０１、酸化物半導体
膜８０２、ソース電極８０３及びドレイン電極８０４、ゲート絶縁膜８０５、ゲート電極
８０６を順次形成することで作製される。
そして、ゲート絶縁膜８０５を形成するために、実施の形態２、３で示したマイクロ波
プラズマＣＶＤ装置を用いることができる。ゲート絶縁膜８０５の未結合手を低減し、酸
化物半導体膜８０２とゲート絶縁膜８０５との界面を良好にすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態７）
マイクロ波プラズマＣＶＤ装置として、周波数が１ＧＨｚ以下のマイクロ波を用いるこ
とは有効である。
周波数が１ＧＨｚ以下のマイクロ波を用いることで、ガスの種類を変更又は圧力を広範
囲に変更しても、反応室内でのプラズマの均一性を維持することが可能である。周波数と
しては、９１５ＭＨｚとすることが好ましい。
そして、実施の形態３で示したように、反応室内に原料ガスの粉や膜が堆積しないよう
な構造にしておくことで、ガスの種類を変更するだけで異なる膜の連続成膜が可能となる
。したがって、本実施の形態の構成と実施の形態３の構成とを合わせて用いることは、極
めて有効である。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、ゲート絶縁膜について、他の実施の形態と異なる構成について示す
。ゲート絶縁膜以外の構造及び作製方法については、他の実施の形態の構成を用いること
ができる。
ゲート絶縁膜は、厚膜化することでリーク電流を低減し、半導体装置の信頼性を向上さ
せることができる。
しかし、実施の形態１で示したゲート絶縁膜の材料は、厚膜化によりチャネル容量を確
保できない可能性がある。
そこで、本実施の形態では、ゲート絶縁膜として、マイクロ波プラズマＣＶＤにより形
成した第１の絶縁膜と、第１の絶縁膜より誘電率の高い第２の絶縁膜との積層構造を用い
る。
このとき、酸化物半導体膜と接する絶縁膜は、マイクロ波プラズマＣＶＤにより形成し
た第１の絶縁膜を用いることで、界面を良質化する。一方酸化物半導体と接しない第２の
絶縁膜は、第１の絶縁膜より誘電率の高く、且つ膜厚が厚い絶縁膜を用いることで、リー
ク電流を低減しつつ、チャネル容量を確保することが可能となる。
誘電率が高い絶縁膜として、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、又はランタ
ン（Ｌａ）等を含む酸化膜、窒化膜、酸化窒化膜、又は窒化酸化膜等を用いることができ
る。例えば、酸化ハフニウム等をスパッタ法により形成すればよい。第２の絶縁膜をスパ
ッタ法で形成しても、第２の絶縁膜と酸化物半導体との間は第１の絶縁膜が形成されるた
め、酸化物半導体との界面は良質化される。
本実施の形態のゲート絶縁膜は、図１、図６又は図７のようなボトムゲート型に用いて
もよく、図８のようなトップゲート型に用いてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態では、電子機器の一例について説明する。
図９（Ａ）は電子ペーパー（電子書籍ともいう）の一例である。図９（Ｂ）は表示装置
の一例である。図９（Ｃ）は可撓性を有する表示装置の一例である。図９（Ｄ）は携帯型
ゲーム機の一例である。図９（Ｅ）は携帯電話の一例である。
図９に示す電子機器において、本体７００１〜７００５に設けられた表示部７０１１〜
７０１５に、本発明の一態様に係る半導体装置を用いることができる。なお、本発明の一
態様に係る半導体装置は、表示部を有さない電子機器にも用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
１００ 基板
１０１ ゲート電極
１０２ ゲート絶縁膜
１０３ 酸化物半導体膜
１０４ 酸化物半導体膜
１０５ 導電膜
１０６ ソース電極
１０７ ドレイン電極
１０８ 酸化物半導体膜
１０９ 絶縁膜
Ｓ１７０〜Ｓ１７７ ステップ
１８０ 処理容器
１８１ 支持台
１８３ 排気口
１８４ マイクロ波発生装置
１８５ 導波管
１８６ 誘電体板
１８７ 天板
１８７ａ 開口部
１８８ 取り付け具
１８９ 窪み
１９１、１９２ ガス供給源
１９３、１９４ 質量流量コントローラ
１９５、１９６ バルブ
１９７、１９８ ガス管
１９９ 温度制御部
２００ プラズマ
３００ 部材
６０１ バックゲート電極
６０２ 絶縁膜
７０１ チャネル保護膜
８００ 基板
８０１ 絶縁膜
８０２ 酸化物半導体膜
８０３ ソース電極
８０４ ドレイン電極
８０５ ゲート絶縁膜
８０６ ゲート電極
１１１０、１１１５ Ｌ／ＵＬ室
１１１１〜１１１４ 反応室
１１２０ 共通室
１１２１ 搬送手段
１１２２〜１１２７ ゲート弁
１１２８、１１２９ カセット
１１３０ 基板
１２００ 絶縁膜
７００１〜７００５ 本体
７０１１〜７０１５ 表示部

Claims (4)

  1. Ｉｎと、Ｇａと、Ｚｎとを有し、
    水素および酸素欠損によるキャリア濃度が、１×１０１４／ｃｍ３未満を有することを特徴とする酸化物半導体膜。
  2. Ｉｎと、Ｇａと、Ｚｎとを有し、
    水素および酸素欠損によるキャリア濃度が、１×１０１４／ｃｍ３未満を有し、
    バンドギャップが、２ｅＶ以上を有することを特徴とする酸化物半導体膜。
  3. 酸化物半導体膜と、
    前記酸化物半導体膜に接する領域を有する絶縁膜とを有し、
    前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎとを有し、
    前記酸化物半導体膜の、水素および酸素欠損によるキャリア濃度は、１×１０１４／ｃｍ３未満を有し、
    前記絶縁膜は、前記酸化物半導体膜に酸素を供給する機能を有することを特徴とする半導体装置。
  4. 酸化物半導体膜と、
    前記酸化物半導体膜に接する領域を有する絶縁膜とを有し、
    前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎとを有し、
    前記酸化物半導体膜の、水素および酸素欠損によるキャリア濃度は、１×１０１４／ｃｍ３未満を有し、
    前記絶縁膜は、前記酸化物半導体膜よりも酸素濃度が高いことを特徴とする半導体装置。
JP2014020483A 2009-11-06 2014-02-05 酸化物半導体膜、及び半導体装置 Expired - Fee Related JP6207018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014020483A JP6207018B2 (ja) 2009-11-06 2014-02-05 酸化物半導体膜、及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009255154 2009-11-06
JP2009255154 2009-11-06
JP2014020483A JP6207018B2 (ja) 2009-11-06 2014-02-05 酸化物半導体膜、及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010248163A Division JP2011119719A (ja) 2009-11-06 2010-11-05 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016181415A Division JP2017034268A (ja) 2009-11-06 2016-09-16 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2014103415A true JP2014103415A (ja) 2014-06-05
JP6207018B2 JP6207018B2 (ja) 2017-10-04

Family

ID=43969884

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010248163A Withdrawn JP2011119719A (ja) 2009-11-06 2010-11-05 半導体装置の作製方法
JP2014020483A Expired - Fee Related JP6207018B2 (ja) 2009-11-06 2014-02-05 酸化物半導体膜、及び半導体装置
JP2016181415A Withdrawn JP2017034268A (ja) 2009-11-06 2016-09-16 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010248163A Withdrawn JP2011119719A (ja) 2009-11-06 2010-11-05 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016181415A Withdrawn JP2017034268A (ja) 2009-11-06 2016-09-16 半導体装置の作製方法

Country Status (5)

Country Link
US (3) US8927351B2 (ja)
JP (3) JP2011119719A (ja)
KR (2) KR101930230B1 (ja)
TW (2) TWI539526B (ja)
WO (1) WO2011055644A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5520455B2 (ja) * 2008-06-11 2014-06-11 東京エレクトロン株式会社 プラズマ処理装置
WO2011055644A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013187407A (ja) * 2012-03-08 2013-09-19 Shimadzu Corp 薄膜トランジスタの製造方法、及び表示装置の製造方法
JP6009182B2 (ja) * 2012-03-13 2016-10-19 株式会社半導体エネルギー研究所 半導体装置
JP6168795B2 (ja) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
KR102513517B1 (ko) 2015-07-30 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6097808B2 (ja) * 2015-10-15 2017-03-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
US10700212B2 (en) 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
JP6968567B2 (ja) 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353442A (ja) * 2001-05-22 2002-12-06 Hitachi Ltd 半導体装置
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
WO2007139009A1 (ja) * 2006-05-25 2007-12-06 Fuji Electric Holdings Co., Ltd. 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009010362A (ja) * 2007-05-31 2009-01-15 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05166838A (ja) 1991-12-13 1993-07-02 Kyocera Corp 半導体装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
WO2000074127A1 (fr) 1999-05-26 2000-12-07 Tokyo Electron Limited Dispositif de traitement au plasma
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4402860B2 (ja) 2001-03-28 2010-01-20 忠弘 大見 プラズマ処理装置
US7358578B2 (en) 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4393844B2 (ja) 2003-11-19 2010-01-06 東京エレクトロン株式会社 プラズマ成膜装置及びプラズマ成膜方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP5013393B2 (ja) 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5057703B2 (ja) 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
TWI450379B (zh) 2005-06-20 2014-08-21 Univ Tohoku 層間絕緣膜及配線構造與此等之製造方法
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5005999B2 (ja) * 2006-09-29 2012-08-22 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の使用方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5074059B2 (ja) 2007-02-28 2012-11-14 東京エレクトロン株式会社 層間絶縁膜および配線構造と、それらの製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP2008234603A (ja) * 2007-03-23 2008-10-02 Sharp Corp 画像形成システム、携帯端末装置、コンピュータプログラム、記録媒体及び画像形成方法
JP5465825B2 (ja) * 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US8748879B2 (en) * 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7910932B2 (en) * 2007-06-01 2011-03-22 Northwestern University Transparent nanowire transistors and methods for fabricating same
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
US8207010B2 (en) 2007-06-05 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US8258021B2 (en) * 2007-10-26 2012-09-04 Palo Alto Research Center Incorporated Protecting semiconducting oxides
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101228160B1 (ko) 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 ａ-ＩＧＺＯ 산화물 박막의 제조 방법
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US7855153B2 (en) 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5103223B2 (ja) * 2008-02-27 2012-12-19 東京エレクトロン株式会社 マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理装置の使用方法
JP2009231611A (ja) * 2008-03-24 2009-10-08 Tokyo Electron Ltd シャワープレート及びシャワープレートの製造方法
US8455371B2 (en) * 2008-05-22 2013-06-04 Idemitsu Kosan Co., Ltd. Sputtering target, method for forming amorphous oxide thin film using the same, and method for manufacturing thin film transistor
JP5288142B2 (ja) * 2008-06-06 2013-09-11 出光興産株式会社 酸化物薄膜用スパッタリングターゲットおよびその製造法
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101665734B1 (ko) * 2008-09-12 2016-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
WO2010029859A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101827333B1 (ko) * 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5210272B2 (ja) 2009-09-14 2013-06-12 国立大学法人宇都宮大学 ＺｎＡｌ系酸化物蛍光体の製造方法
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
WO2011055644A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8927985B2 (en) * 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353442A (ja) * 2001-05-22 2002-12-06 Hitachi Ltd 半導体装置
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
WO2007139009A1 (ja) * 2006-05-25 2007-12-06 Fuji Electric Holdings Co., Ltd. 酸化物半導体、薄膜トランジスタ、及びそれらの製造方法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009010362A (ja) * 2007-05-31 2009-01-15 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US9384976B2 (en) 2016-07-05
TW201628097A (zh) 2016-08-01
US20150140732A1 (en) 2015-05-21
TWI619175B (zh) 2018-03-21
WO2011055644A1 (en) 2011-05-12
KR20170056709A (ko) 2017-05-23
US8927351B2 (en) 2015-01-06
JP6207018B2 (ja) 2017-10-04
US20160307776A1 (en) 2016-10-20
TW201135848A (en) 2011-10-16
TWI539526B (zh) 2016-06-21
KR101747158B1 (ko) 2017-06-14
KR20120093327A (ko) 2012-08-22
US20110111557A1 (en) 2011-05-12
JP2017034268A (ja) 2017-02-09
JP2011119719A (ja) 2011-06-16
KR101930230B1 (ko) 2018-12-18

Similar Documents

Publication Publication Date Title
JP6207018B2 (ja) 酸化物半導体膜、及び半導体装置
JP6611883B2 (ja) 半導体装置
JP6250748B2 (ja) 半導体装置
JP6145203B2 (ja) 半導体装置
JP5839554B2 (ja) 半導体装置
TWI508294B (zh) 半導體裝置
US8624239B2 (en) Semiconductor device
JP5927316B2 (ja) 半導体装置の作製方法
KR20140128243A (ko) 반도체 장치 및 그 제작 방법
JP2012084858A (ja) 半導体装置、パワーダイオード及び整流器
JP6016455B2 (ja) 半導体装置
JP6001308B2 (ja) 半導体装置
JP6188900B2 (ja) 半導体装置の作製方法
JP5972614B2 (ja) ドーピング装置、ドーピング方法及び半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160928

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170901

R150 Certificate of patent or registration of utility model

Ref document number: 6207018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees