TWI619175B - 製造半導體裝置的方法 - Google Patents

製造半導體裝置的方法 Download PDF

Info

Publication number
TWI619175B
TWI619175B TW105110769A TW105110769A TWI619175B TW I619175 B TWI619175 B TW I619175B TW 105110769 A TW105110769 A TW 105110769A TW 105110769 A TW105110769 A TW 105110769A TW I619175 B TWI619175 B TW I619175B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide semiconductor
substrate
semiconductor device
Prior art date
Application number
TW105110769A
Other languages
English (en)
Other versions
TW201628097A (zh
Inventor
一條充弘
田中哲弘
保本清治
真城瞬
及川欣聰
岡崎健一
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201628097A publication Critical patent/TW201628097A/zh
Application granted granted Critical
Publication of TWI619175B publication Critical patent/TWI619175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明的目的係以高速驅動半導體裝置，或者提高該半導體裝置的可靠性。在製造該半導體裝置的方法中，其中閘極電極形成在具有絕緣特性的基板上，閘極絕緣膜形成在該閘極電極上，及氧化物半導體膜形成在該閘極絕緣膜上，該閘極絕緣膜係使用高密度電漿以沉積處理所形成。因此，降低該閘極絕緣膜中的懸鍵，及提高該閘極絕緣膜和該氧化物半導體之間的介面之品質。

Description

製造半導體裝置的方法
本發明係相關於半導體裝置及製造半導體裝置的方法。本發明尤其是相關於包括氧化物半導體之半導體裝置及製造半導體裝置的方法。另外，本發明係相關於用於製造半導體裝置之設備。
包括形成在絕緣表面上之半導體膜的薄膜電晶體為半導體裝置的主要半導體元件。因為在製造薄膜電晶體時對基板的容許溫度限界會有限制，所以包括可以極低溫度沉積之非晶矽、可藉由使用雷射光或催化劑元素以結晶獲得之多晶矽等等在主動層中的薄膜電晶體主要被用於半導體顯示裝置。
近年來，被稱作氧化物半導體之具有半導體特性的金屬氧化物作為新穎半導體材料已引起關注，金屬氧化物具有多晶矽的特性之高電子遷移率以及非晶矽的特性之均勻元件特性二者。金屬氧化物被用於各種應用。例如，氧化銦是眾所皆知的金屬氧化物，被使用作為包括在液晶顯示 裝置等中之透明電極的材料。具有半導體特性之此種金屬氧化物的例子包括氧化鎢、氧化錫、氧化銦、及氧化鋅。已知有使用具有半導體特性之此種金屬氧化物形成通道形成區的薄膜電晶體(專利文件1及2)。
[參考]
[參考文件1]日本公開專利申請案第2007-123861號
[參考文件2]日本公開專利申請案第2007-96055號
用於半導體裝置之電晶體需要具有令人滿意的電晶體特性，諸如開啟電流、關閉電流、及電子遷移率等。藉由使用具有令人滿意的特性之電晶體，可以高速驅動半導體裝置。此外，藉由防止電晶體的退化或變化來提高可靠性，可設置高度可靠的半導體裝置。
如此，目的係用以提供可以高速驅動之半導體裝置及製造半導體裝置之方法。另一目的係用以提供高度可靠的半導體裝置及製造半導體裝置之方法。
另一目的係用以設置新穎CVD設備。
根據本發明的實施例，電晶體的通道形成區所使用之氧化物半導體的純度增加，及與氧化物半導體接觸之閘極絕緣膜的品質提高。換言之，藉由去除雜質所獲得之i型或大體上i型氧化物半導體(高度純化的氧化物半導體)對介面狀態或介面電荷極為敏感；因此，閘極絕緣膜與閘 極絕緣膜和氧化物半導體膜之間的介面之條件需要保持令人滿意。
為了增加氧化物半導體的純度，需要從氧化物半導體去除氫，氫在氧化物半導體中充作施體並且變成使氧化物半導體變成n型氧化物半導體之因素。然後，將氧供應到去除氫之不足部位，及供應氧以補償去除氫同時所流失的氧，藉以高度純化氧化物半導體膜。
另外，使用具有少許缺陷之濃密絕緣膜作為與高度純化的氧化物半導體膜接觸之閘極絕緣膜。
此處的缺陷意指閘極絕緣膜中的懸鍵等。藉由降低懸鍵等，氧化物半導體和閘極絕緣膜之間的介面之特性變得令人滿意，及提高電晶體特性。
因此，根據本發明，作為降低閘極絕緣膜中的懸鍵之方法，提供使用高密度電漿的沉積處理來形成閘極絕緣膜。
藉由使用高密度電漿，對閘極絕緣膜的電漿破壞被降低，如此大幅降低缺陷之閘極絕緣膜被形成。
本發明的實施例為製造半導體裝置之方法，半導體裝置包括閘極電極、氧化物半導體膜、和使用高密度電漿CVD設備所形成之閘極絕緣膜，方法包括以下步驟：安裝基板以面對設置在高密度電漿CVD設備的反應室中之介電板；朝介電板注射產生電漿用的氣體以產生電漿；以及朝基板注射閘極絕緣膜的來源氣體，使得閘極絕緣膜被形成。
本發明的另一實施例為製造半導體裝置之方法，半導體裝置包括閘極電極、氧化物半導體膜、和使用高密度電漿CVD設備所形成之閘極絕緣膜，方法包括以下步驟：安裝基板以面對設置在高密度電漿CVD設備的反應室中之介電板；從第一氣管朝介電板注射產生電漿用的氣體以產生電漿；以及從設置成與第一氣管交叉之第二氣管朝基板注射閘極絕緣膜的來源氣體，使得閘極絕緣膜被形成。
本發明的另一實施例為製造半導體裝置之方法，半導體裝置包括閘極電極、氧化物半導體膜、和使用高密度電漿CVD設備所形成之閘極絕緣膜，方法包括以下步驟：安裝基板以面對設置在高密度電漿CVD設備的反應室中之介電板；朝基板注射產生電漿用的氣體以產生電漿；以及朝基板注射閘極絕緣膜的來源氣體，使得閘極絕緣膜被形成。
本發明的另一實施例為製造半導體裝置之方法，半導體裝置包括閘極電極、氧化物半導體膜、和使用高密度電漿CVD設備所形成之閘極絕緣膜，方法包括以下步驟：安裝基板以面對設置在高密度電漿CVD設備的反應室中之介電板；從與介電板平行設置之構件朝基板注射產生電漿用的氣體以產生電漿；以及從設置成與構件交叉之氣管朝基板注射閘極絕緣膜的來源氣體，使得閘極絕緣膜被形成。
藉由使用高密度電漿CVD設備來形成閘極絕緣膜，可提高氧化物半導體膜和閘極絕緣膜之間的介面之特性。
藉由提高介面特性，諸如開啟電流、關閉電流、電子遷移率、和可靠性等電晶體特性變得令人滿意；因此，可以高速操作半導體裝置及可提高其可靠性。
100‧‧‧基板
101‧‧‧閘極電極
102‧‧‧閘極絕緣膜
103‧‧‧氧化物半導體膜
104‧‧‧氧化物半導體膜
105‧‧‧導電膜
106‧‧‧源極電極
107‧‧‧汲極電極
108‧‧‧氧化物半導體膜
109‧‧‧絕緣膜
S170‧‧‧步驟
S171‧‧‧步驟
S172‧‧‧步驟
S173‧‧‧步驟
S174‧‧‧步驟
S175‧‧‧步驟
S176‧‧‧步驟
S177‧‧‧步驟
180‧‧‧處理容器
181‧‧‧支座
183‧‧‧排出埠
184‧‧‧微波產生單元
185‧‧‧波導
186‧‧‧介電板
187‧‧‧頂板
187a‧‧‧開口
188‧‧‧固定構件
189‧‧‧凹處部
191‧‧‧氣體供應源
192‧‧‧氣體供應源
193‧‧‧質量流控制器
194‧‧‧質量流控制器
195‧‧‧閥
196‧‧‧閥
197‧‧‧氣管
198‧‧‧氣管
199‧‧‧溫度控制部
200‧‧‧電漿
300‧‧‧構件
601‧‧‧背閘極電極
602‧‧‧絕緣膜
701‧‧‧通道保護膜
800‧‧‧基板
801‧‧‧絕緣膜
802‧‧‧氧化物半導體膜
803‧‧‧源極電極
804‧‧‧汲極電極
805‧‧‧閘極絕緣膜
806‧‧‧閘極電極
1110‧‧‧載入/卸載室
1115‧‧‧載入/卸載室
1111‧‧‧反應室
1112‧‧‧反應室
1113‧‧‧反應室
1114‧‧‧反應室
1120‧‧‧共同室
1121‧‧‧轉移單元
1122‧‧‧閘閥
1123‧‧‧閘閥
1124‧‧‧閘閥
1125‧‧‧閘閥
1126‧‧‧閘閥
1127‧‧‧閘閥
1128‧‧‧匣
1129‧‧‧匣
1130‧‧‧基板
1200‧‧‧絕緣膜
7001‧‧‧主體
7002‧‧‧主體
7003‧‧‧主體
7004‧‧‧主體
7005‧‧‧主體
7011‧‧‧顯示部
7012‧‧‧顯示部
7013‧‧‧顯示部
7014‧‧‧顯示部
7015‧‧‧顯示部
在附圖中：圖1A至1E為半導體裝置的橫剖面圖；圖2為製造設備的俯視圖；圖3為製造設備的橫剖面圖；圖4為流程圖；圖5為製造設備的橫剖面圖；圖6為半導體裝置的橫剖面圖；圖7為半導體裝置的橫剖面圖；圖8為半導體裝置的橫剖面圖；圖9A至9E表示電子裝置的例子；圖10A及10B表示電晶體的特性；圖11A及11B表示電晶體的特性；圖12為包括氧化物半導體之底閘極薄膜電晶體的縱向剖面圖；圖13A及13B為沿著圖12的剖面A-A’之能量帶圖(概要圖)；圖14A表示正電位(+VG)施加到閘極(G1)之狀態，而圖14B表示負電位(-VG)施加到閘極(G1)之狀態； 圖15表示金屬的真空位準和功函數( M)之間的關係以及氧化物半導體的真空位準和電子親和力(χ)之間的關係；以及圖16為製造設備的平面圖。
下面將參考圖式說明本發明的實施例。需注意的是，可以不同模式來實施本發明，及精於本技藝之人士應容易明白，在不違背本發明的精神和範疇下可以各種方式修改本發明的模式和細節。因此，本發明不應闡釋作侷限於實施例的說明。
(實施例1)
將參考藉由採用具有通道蝕刻結構的底閘極薄膜電晶體作為例子之圖1A至1E說明製造半導體裝置的方法。
如圖1A所示，閘極電極101形成在基板100上。作為基板100，可使用下列：由熔化法或飄浮法所製造的無鹼玻璃基板，諸如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋁矽酸鹽玻璃等；陶瓷基板；具有足以承受此製造程序的製程溫度之耐熱性的塑膠基板等等。另一選擇是，可使用諸如具有表面設置有絕緣層之不鏽鋼合金基板等金屬基板。作為基板100，可使用具有尺寸320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、 1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、2850mm×3050mm等等。
充作基膜之絕緣膜可形成在基板100和閘極電極101之間。作為基膜，例如，可使用氧化矽膜、氮氧化矽膜、氮化矽膜、氧氮化矽膜、氮化鋁膜、氧氮化鋁膜的單層，或者複數個這些膜的疊層。尤其是，當諸如氮化矽膜、氧氮化矽膜、氮化鋁膜、或氧氮化鋁膜等具有高障壁特性的絕緣膜被使用作為基膜時，可防止諸如濕氣或氫等大氣中的雜質或者諸如鹼性金屬或重金屬等包括在基板100中之雜質進入氧化物半導體膜、閘極絕緣膜、氧化物半導體膜和閘極絕緣膜之間的介面等等，或者介面附近。
在此說明書中，氮氧化物意指包括氧多於氮之物質，及氧氮化物意指包括氮多於氧之物質。例如，氮氧化矽為包括氧、氮、矽、和氫的範圍分別是大於或等於50atomic%及小於或等於70atomic%，大於或等於0.5atomic%及小於或等於15atomic%，大於或等於25atomic%及小於或等於35atomic%，和大於或等於0.1atomic%及小於或等於10atomic%之物質。另外，氧氮化矽是包括氧、氮、矽、及氫的範圍分別是大於或等於5atomic%及小於或等於30atomic%，大於或等於20atomic%及小於或等於55atomic%，大於或等於25atomic%及小於或等於35atomic%，和大於或等於10atomic%及小於或等於30atomic%之物質。需注意的是， 藉由使用盧瑟福背向散射光譜測定法(RBS)或氫氣正向散射法(HFS)的測量獲得上述範圍。此外，構成元素的總百分比不超過100atomic%。
閘極電極101係可使用一或多個導電膜之單層或疊層來形成，包括諸如鉬、鈦、鉻、鉭、鎢、釹、或鈧等金屬材料，或包括這些金屬材料的任一個作為主要成分之合金材料；或者這些金屬的任一個之氮化物。需注意的是，只要能夠承受稍後步驟所執行的熱處理溫度，鋁或銅亦可被使用作為上述金屬材料。為了避免耐熱性和腐蝕的問題，鋁或銅與耐火金屬材料組合使用較佳。作為耐火金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、或鈧等等。
例如，作為閘極電極101的兩層結構，下面結構較佳：鉬膜堆疊在鋁膜上之兩層結構；鉬膜堆疊在銅膜上之兩層結構；氮化鈦膜或氮化鉭膜堆疊在銅膜上之兩層結構；以及堆疊氮化鈦膜和鉬膜之兩層結構。作為閘極電極101的三層結構，下面結構較佳：包括鋁膜、鋁和矽的合金膜、鋁和鈦的合金膜、或鋁和釹的合金膜在中間層，及鎢膜、氮化鎢膜、氮化鈦膜、和鈦膜的任一個在頂層和底層之疊層結構。
另外，當氧化銦、氧化銦和氧化錫的合金、氧化銦和氧化鋅的合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁、氧化鋅鎵等等之透光氧化物導電膜被用於閘極電極101時，可提高像素部的孔徑比。
閘極電極101被形成厚度10nm至400nm，100nm 至200nm較佳。在此實施例中，使用鎢靶材，藉由濺鍍法，將閘極電極用的導電膜形成至厚度150nm，然後藉由蝕刻等將導電膜處理(圖案化)成想要的形狀；如此，閘極電極101被形成。
接著，閘極絕緣膜102被形成在閘極電極101上。
使用高密度電漿，藉由沉積處理來形成閘極絕緣膜102較佳。利用高密度電漿，可降低對閘極絕緣層膜102的電漿破壞。因此，可降低閘極絕緣膜102中的懸鍵及可降低缺陷；如此，與稍後所形成的氧化物半導體之介面會令人高度滿意。
藉由使用諸如氧化矽膜、氮化矽膜、氮氧化矽膜、和氧氮化矽膜等材料的任一個，可將閘極絕緣膜102形成具有單層或疊層結構。例如，使用矽烷和一氧化氮作為沉積氣體來形成氮氧化矽膜。閘極絕緣膜102的厚度大於或等於100nm及小於或等於500nm。在疊層結構的例子中，例如，具有厚度大於或等於50nm及小於或等於200nm之第一閘極絕緣膜以及具有厚度大於或等於5nm及小於或等於300nm之第二閘極絕緣膜以此順序堆疊。
另外，可藉由從基板側以下面順序來堆疊氧化矽膜或氮化矽膜、及氮化矽膜或氧氮化矽膜而形成閘極絕緣膜102。另一選擇是，可藉由從基板側以下面順序堆疊氮化矽膜或氧氮化矽膜、氧化矽膜或氮氧化矽膜、氮化矽膜、或氧氮化矽膜而形成閘極絕緣膜102。
在此實施例中，作為閘極絕緣膜102，藉由使用微波 2.45GHz之電漿CVD作為高密度電漿來形成100nm厚的氮氧化矽膜。在此說明書中，微波意指頻率範圍300MHz至300GHz之波。
需注意的是，在藉由濺鍍法形成氧化物半導體膜之前，藉由引進氬氣和產生電漿之逆向濺鍍來去除附著於閘極絕緣膜102的表面之灰塵較佳。逆向濺鍍意指在不施加電壓到靶材側之下，在氬大氣中將RF電源用於施加電壓到基板側，以在基板附近產生電漿來修改表面之方法。需注意的是，可使用氮大氣、氦大氣等等取代氬大氣。另一選擇是，可使用添加氧、氧化亞氮等等之氬大氣。另一選擇是，可使用添加氯、四氟化碳等等之氬大氣。
作為氧化物半導體膜，可使用諸如In-Sn-Ga-Zn-O膜、In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、Sn-Al-Zn-O膜、In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜、In-O膜、Sn-O膜、或Zn-O膜。另外，氧化物半導體膜可包括SiO2。
作為氧化物半導體膜，可使用以InMO3(ZnO) m (m>0)來表示之薄膜。此處，M表示選自Ga、Al、Mn、及Co的一或多個金屬元素。例如，M可以是Ga、Ga及Al、Ga及Mn、Ga及Co等等。包括Ga作為M之以InMO3(ZnO) m (m>0)所表示的氧化物半導體膜被稱作In-Ga-Zn-O氧化物半導體，及In-Ga-Zn-O氧化物半導體之薄膜亦被稱作In-Ga-Zn-O基的非單晶膜。
氧化物半導體膜的厚度為10nm至300nm，20nm至100nm較佳。在此實施例中，作為氧化物半導體膜，使用30nm厚度的In-Ga-Zn-O基的非單晶膜，其係使用包括銦(In)、鎵(Ga)、和鋅(Zn)(莫耳比In2O3：Ga2O3：ZnO=1：1：1或In2O3：Ga2O3：ZnO=1：1：2)的金屬氧化物靶材，藉由濺鍍法所獲得。在此實施例中，使用DC濺鍍法，氬的流率為30sccm，氧的流率為15sccm，及基板溫度為室溫。
接著，如圖1A所示，藉由蝕刻等將氧化物半導體膜處理(圖案化)成想要的形狀，使得島型氧化物半導體膜103被形成在閘極絕緣膜102上，以與閘極電極101重疊。
接著，可在鈍氣的大氣中(諸如氮、氦、氖、或氬等)，將氧化物半導體膜103經過熱處理。當在氧化物半導體膜103上執行熱處理時，去除濕氣和氫之氧化物半導體膜104被形成。尤其是，可以溫度高於或等於500℃及低於或等於750℃(或溫度低於或等於玻璃基板的應變點)，在鈍氣的大氣中(諸如氮、氦、氖、或氬等)，執行快速熱退火(RTA)處理達約1分鐘至10分鐘，以600℃達約3分鐘至6分鐘較佳。利用RTA法，可短時間執行脫水作用或除氫作用；因此，甚至以高於玻璃基板的應變點之溫度仍可執行處理。需注意的是，上述熱處理的時序並不侷限於形成島型氧化物半導體膜103之後，及亦可將處理成島型氧化物半導體膜103之前的氧化物半導體膜 經過熱處理。亦可在形成氧化物半導體膜104之後執行熱處理複數次。
在島型氧化物半導體膜104中，藉由上述熱處理降低包括在氧化物半導體中之氫，及將氧引進去除氫的不足部位和氧不足部位，藉以可將載子濃度降至低於1×1014/cm3較佳。藉由盡可能降低具有能帶隙2eV或更大，較佳2.5eV或更大，更佳3eV或更大之氧化物半導體中諸如充作施體的氫等雜質，根據費米-狄拉克分佈定律，可將其本質載子濃度降至低於或等於1.45×1010/cm3(矽的載子濃度)，及降至約10-7/cm3。
在此實施例中，在基板溫度到達600℃的狀態中，在氮大氣中執行熱處理6分鐘。關於熱處理，可使用利用電爐之加熱法、快速加熱法，諸如使用加熱氣體之氣體快速熱退火(GRTA)法、或使用燈光之燈快速熱退火(LRTA)等。例如，在使用電爐執行熱處理之例子中，溫度上升特性被設定在高於或等於0.1℃/min及低於或等於20℃/min較佳，溫度下降特性被設定在高於或等於0.1℃/min及低於或等於15℃/min較佳。
需注意的是，在熱處理中，濕氣、氫等等未包括在氮或諸如氦、氖、或氬等稀有氣體中較佳。引進到熱處理設備之氮或稀有氣體(如、氦、氖、或氬)的純度為6N(99.9999%)或更高，7N(99.99999%)或更高較佳(即、雜質濃度為1ppm或更低，0.1ppm或更低較佳)。
另一選擇是，可在大氣壓力下的露點為-60℃及濕氣含量低之空氣中執行熱處理，來取代諸如氮大氣或稀有氣體大氣等鈍氣大氣。
已在鈍氣大氣中經過熱處理之島型氧化物半導體膜104在非晶狀態中較佳，但是可以被局部結晶。
接著，如圖1C所示，用於源極電極和汲極電極之導電膜105形成在島型氧化物半導體膜104上。導電膜105係使用具有低陰電性之材料來形成較佳，及係可藉由濺鍍法使用鋁、錳等等來形成。另外，藉由濺鍍法，可將與氧化物半導體具有低接觸電阻之鈦、鎢、鉬等等的膜形成在氧化物半導體膜104和導電膜105之間。為了防止導電膜105的氧化，可藉由濺鍍法將鈦、鎢、鉬等等的膜形成在導電膜105上。具有兩層或三層結構之導電膜係適當使用這些的任一個之組合來形成。
需注意的是，導電膜105的厚度可以是100nm至500nm。
接著，如圖1D所示，藉由蝕刻等將導電膜105處理(圖案化)成想要的形狀，使得源極電極106和汲極電極107被形成。
在用以形成源極電極106和汲極電極107之圖案化中，島型氧化物半導體膜104的露出部位被局部蝕刻，使得具有溝槽(凹下部)之島型氧化物半導體膜108被形成。
如圖1E所示，在形成源極電極106和汲極電極107 之後，絕緣膜109被形成，以覆蓋源極電極106、汲極電極107、和氧化物半導體膜108。
作為絕緣膜109，藉由濺鍍法形成200nm厚的氧化矽膜。絕緣膜109可具有疊層結構。
在此實施例中，包括在氧化物半導體膜中之諸如氫等雜質被盡可能去除，以增加氧化物半導體膜的純度，及提高與氧化物半導體膜接觸之閘極絕緣膜的介面特性。此處，下面將說明此種處理如何影響電晶體的特性。
圖12為以上述方式製造的薄膜電晶體之橫剖面圖。氧化物半導體膜(OS)係設置在閘極電極(G1)上，具有閘極絕緣膜(GI)插入在其間，及源極電極(S)和汲極電極(D)係設置在氧化物半導體膜上。雖然圖12中另外設置背閘極電極(G2)，但是不一定要設置背閘極電極(G2)。
圖13A及13B為圖12所示之A-A’上的能量帶圖(概要圖)。圖13A圖解源極和汲極之間的電壓為0V(VD=0)之例子，而圖13B圖解有關源極的正電位被施加到汲極(VD>0)之例子。需注意的是，圖13B圖解電壓未施加到閘極(VG=0)之例子(以虛線表示)以及正電壓(VG>0)施加到閘極之例子(以實線表示)。在電壓未施加到閘極之例子中，因為高電位障壁所以載子(電子)未從電極注射到氧化物半導體側，使得電流未流動，如此意謂關閉狀態。另一方面，當正電壓施加到閘極時，電位障壁下降，及如此電流流動，此意謂開啟狀態。
圖14A及14B為圖12的B-B’上之能量帶圖(概要圖)。圖14A圖解正電位(+VG)施加到閘極(G1)及載子(電子)流動在源極和汲極之間的開啟狀態。圖14B圖解負電位(-VG)施加到閘極(G1)及少數載子未流動之關閉狀態。
圖15表示金屬的真空位準和功函數( M)之間的關係以及氧化物半導體的真空位準和電子親和力(χ)之間的關係。
在正常溫度下，金屬中的電子衰退，及其費米能階在導電帶中。另一方面，習知氧化物半導體典型上為n型半導體，在此例中費米能階(EF)遠離位在能帶隙的中間之本質費米能階(Ei)且位在較接近導電帶。需注意的是，已知氫的部分在氧化物半導體中是施體，及為使氧化物半導體能夠成為n型半導體之一因素。
另一方面，本發明的氧化物半導體為本質(i型)或大體上本質氧化物半導體，其係藉由從氧化物半導體去除氫(為n型雜質)並且純化氧化物半導體，使得氧化物半導體盡可能未包括除了其主要成分之外的雜質所獲得。換言之，特徵即為純化的i型(本質)半導體或接近此的半導體非藉由添加雜質元素而是藉由盡可能去除諸如氫或水等雜質所獲得。此使得費米能階(EF)成為與本質費米能階(Ei)相同的能階。
作為從氧化物半導體膜(OS)去除氫之一模式，可將陰電性比氫低之金屬用於源極電極(S)和汲極電極 (D)用的導電膜。藉由從氧化物半導體去除氫(為n型雜質)，使得氧化物半導體盡可能未包括除了其主要成分之外的雜質，可高度純化氧化物半導體。
作為另一模式，可增加氧化物半導體膜(OS)的氧濃度。藉由增加氧化物半導體的主要成分之氧的濃度，可去除是雜質的氫，及可高度純化氧化物半導體。用以從氧化物半導體膜(OS)去除氫之熱處理亦有效。
作為另一模式，可形成具有高氧濃度的氧化物膜成作為氧化物半導體膜(OS)上之絕緣膜1200。從絕緣膜1200供應氧，藉以可增加氧化物半導體膜(OS)的氧濃度。此外，獲得藉由絕緣膜1200中的氧析取氧化物半導體膜(OS)中的氫之效果。絕緣膜1200的氧濃度被設定高於氧化物半導體膜(OS)的氧濃度。另外，在閘極絕緣膜(GI)包括氧之例子中，亦可藉由設定絕緣膜1200的氧濃度高於閘極絕緣膜(GI)的氧濃度，而藉由絕緣膜1200有效析取氫。需注意的是，藉由濺鍍法形成絕緣膜1200較佳。
可適當組合這些模式。以此方式，藉由盡可能從氧化物半導體去除氫，可高度純化氧化物半導體。當以SIMS測量來測量時，氫濃度可被降至5×1019/cm3或更低，5×1018/cm3或更低較佳，5×1017/cm3或更低更好。
在氧化物半導體的能帶隙(Eg)為3.15eV之例子中，電子親和力(χ)可說是4.3eV。包括在源極電極和汲極電極中之鈦(Ti)的功函數大體上等於氧化物半導體 中的電子親和力(χ)。在那例子中，電子的Schottky(肖特基)障壁未形成在金屬和氧化物半導體之間的介面。
換言之，在金屬的功函數( M)和氧化物半導體的電子親和力(χ)彼此相等以及金屬和氧化物半導體彼此接觸之例子中，獲得像圖13A的能量帶圖(概要圖)。
在圖13B中，黑圈(‧)表示電子，及當正電位施加到汲極時，電子注射到障壁(h)上之氧化物半導體內及朝汲極流動。在此例中，障壁(h)的高度依據閘極電壓和汲極電壓而改變；在施加正汲極電壓的例子中，障壁(h)的高度小於未施加電壓之圖13A的障壁高度，即、能帶隙(Eg)的1/2。
此時，注射到氧化物半導體內之電子流經氧化物半導體，如圖14A所示。此外，在圖14B中，當負電位(逆偏壓)施加到閘極電極(G1)時，電流的值相當接近零，因為少數載子的電洞大體上為零。
藉由增加氧化物半導體的純度，使得氧化物半導體盡可能未包括除了其主要成分之外的雜質，獲得本質(i型)或大體上本質氧化物半導體。結果，與閘極絕緣膜的介面特性變得明顯。因此，介面特性必須與大多數特性分開考慮。
因此，根據本發明之實施例，使用高密度電漿所形成之絕緣膜被使用作為閘極絕緣膜，以形成與氧化物半導體令人滿意的介面較佳。
藉由增加氧化物半導體的純度和在氧化物半導體和閘極絕緣膜之間形成令人滿意的介面，甚至具有通道寬度W為1×104μm及通道長度3μm的元件仍被高度預期具有薄膜電晶體特性如下：關閉電流為10-13A或更低，及次臨界擺動(S值)為0.1V/dec(閘極絕緣膜的厚度：100nm)。
此實施例可與其他實施例的任一個適當組合。
(實施例2)
在此實施例中，作為使用高密度電漿的模式之例子，將參考圖2及圖3說明微波電漿CVD設備的結構和閘極絕緣膜的特有沉積處理。
圖2為微波電漿設備的例子之俯視圖。透過閘閥1122至1127，將共同室1120連接到載入/卸載(L/UL)室1110及1115和反應室(1)1111至(4)1114。基板1130被安置在載入/卸載(L/UL)室1110的匣1128或載入/卸載(L/UL)室1115的匣1129中，及藉由共同室1120的轉移單元1121轉移到反應室。
在圖2中，微波電漿CVD設備被設置有複數個載入/卸載(L/UL)室，但是可被設置只有一載入/卸載(L/UL)室。此外，高密度電漿CVD設備可被設置有預處理室。藉由在預處理室中預熱基板，可縮短各反應室中沉積之前的加熱時間；因此，可提高生產量。
圖3圖解形成閘極絕緣膜所使用之微波電漿CVD設 備的反應室之詳細結構。
微波電漿CVD設備的反應室包括處理容器180；支座181，設置在處理容器180中並且基板1130被安置在其上；排出埠183，連接到用以排出處理容器180中的氣體之真空泵；微波產生單元184，用以供應產生電漿用的微波；波導185，用以從微波供應單元引進微波到處理容器180；頂板187，與波導185連接且具有開口187a；以及複數個介電板186，利用固定構件188固定至頂板187。基板1130被設置成面對介電板186。作為真空泵，可使用用於低真空抽空之乾燥泵以及用於高真空抽空之渦輪分子泵。在此實施例中，具有尺寸600mm×720mm之基板被使用作為基板1130。需注意的是，並未限制基板的尺寸。
另外，非來源氣體流動之氣管197以及來源氣體流動之氣管198設置在基板1130和介電板186之間。透過閥195和質量流控制器193，將非來源氣體流動之氣管197連接到非來源氣體供應源191。透過閥196和質量流控制器194，將來源氣體流動之氣管198連接到來源氣體供應源192。
藉由設置溫度控制部199給支座181，可控制基板1130的溫度。高頻電源可連接到支座181，使得藉由輸出自高頻電源之AC電力將預定偏壓施加到支座181。需注意的是，微波產生單元184設置在處理容器180外較佳。
微波產生單元184供應微波。當設置複數個微波產生 單元184時，可產生穩定的大尺寸電漿。因此，可將高度均勻的膜形成在具有一側為600mm以上，尤其是1000mm以上的大尺寸基板上，及可增加沉積率。
處理容器180和頂板187係使用表面被覆蓋有礬土、氧化矽、或氟樹脂的絕緣膜之金屬所形成，例如包括鋁的合金。另外，固定構件188係使用諸如包括鋁的合金等金屬來形成。
介電板186被設置，以與頂板187的開口緊密接觸。藉由通過波導185和頂板187的開口187a，將微波產生單元184所產生的微波傳播到介電板186，並且經由介電板186傳送，以釋放到處理容器內。
藉由釋放到處理容器內的微波之場效能量，非來源氣體被激發成電漿狀態。此電漿200在介電板186的表面上具有較高密度；如此，可降低對基板1130的破壞。
藉由設置複數個介電板186，可產生和維持均勻的大尺寸電漿。介電板186係使用諸如藍寶石、石英玻璃、礬土、氧化矽、或氮化矽等陶瓷所形成。
介電板186可具有凹處部189在產生電漿200的側邊上。利用凹處部189，可產生穩定電漿。而且，藉由設置複數個介電板186，可將高度均勻的膜形成在具有一側為600mm以上，尤其是1000mm以上的大尺寸基板上，及可增加沉積率。
非來源氣體流經上側的複數個氣管197，及來源氣體流經下側的複數個氣管198。氣管197及198被設置成彼 此交叉。非來源氣體流動之氣管197的出口設置在介電板186側上，及來源氣體流動之氣管198的出口設置在基板1130側上。當複數個氣管197和複數個氣管198被設置成彼此交叉時，氣管之間的距離可縮短，如此出口之間的距離可縮短；因此，可在基板1130上均勻執行沉積。此結構在使用大尺寸基板時特別有效。
藉由朝介電板186注射非來源氣體，可在防止膜形成於介電板186的表面上同時產生電漿200。另外，因為朝基板1130注射來源氣體，所以可從較接近基板1130的位置注射來源氣體，如此可增加沉積率。需注意的是，來源氣體的部分可流經上側的氣管197。
氣管197及198係使用諸如礬土或氮化鋁等陶瓷所形成。在陶瓷中微波的透射率高；因此，當使用陶瓷形成氣管197及198時，甚至當氣管設置在介電板186正下方時，在沒有電場干擾之下電漿的分佈可以是均勻的。
下面說明閘極絕緣膜102的沉積處理。
首先，在圖4的步驟S170開始沉積處理。在步驟S171中控制基板1130的溫度。藉由溫度控制部199，基板1130是在室溫中或被加熱至100℃至550℃。
在步驟S172中，使處理容器180的內部成為真空狀態，及諸如氦、氬、氖、及氪等一或多個稀有氣體被引進到處理容器180內，作為產生電漿用的氣體。當與稀有氣體一起將氧引進處理容器180內時，可容易產生電漿。需注意的是，基板1130和介電板186之間的距離約為10 mm至200mm(110mm至160mm較佳)。
接著，在步驟S173中，處理容器180中的壓力被設定在預定壓力，1Pa至200Pa、1Pa至100Pa較佳，1Pa至40Pa更好。
然後，在步驟S174中，啟動微波產生單元184，及從微波產生單元184供應微波到波導185，使得電漿產生在處理容器180中。微波產生單元的輸出功率被設定在500W至6000W，4000W至6000W較佳。藉由引進微波來激發電漿，可產生具有低電子溫度(高於或等於0.7eV及低於或等於3eV，高於或等於0.7eV及低於或等於1.5eV較佳)和高電子密度(1×1011atoms/cm3至1×1013atoms/cm3)之電漿。
接著，在步驟S175中，將來源氣體從氣管198引進處理容器180內。尤其是，停止氧的供應，及引進一氧化二氮、稀有氣體、和氫化矽或鹵化矽作為來源氣體，藉以可將氮氧化矽膜形成在基板1130上。
然後，在步驟S176中，停止供應來源氣體處理容器中的壓力被降低，及微波產生單元被關掉，使得在步驟S177中停止沉積處理。
在用於氮氧化矽膜的沉積處理之上述方法中，可在下面條件下形成承受高電壓之氮氧化矽膜：基板溫度為300℃至350℃；及一氧化二氮的流率比氫化矽或鹵化矽的流率大於或等於10倍及小於或等於300倍，大於或等於50倍及小於或等於200倍較佳。此外，在下面條件下可增加 氮氧化矽膜的耐壓：使用具有功率5kW的2至6個微波產生單元；處理容器中的壓力為10Pa至100Pa，較佳為10Pa至50Pa；以及基板1130和介電板186之間的距離大於或等於110mm及小於或等於160mm。
圖16為波導185的結構之例子的平面圖。波導185延伸成與頂板187平行，及複數個波導185被設置成彼此平行。介電板186以矩陣形式設置在頂板187上。波導185和頂板187中的開口187a被設置成與介電板186對準。當欲待處理的基板具有大面積(如、當使用730mm×920mm的玻璃基板或具有一側超過1m的玻璃基板時)，波導185被分成複數個部分及供應微波較佳。圖16圖解在各波導185的端部位中使用分支波導以及供應被分成複數個之微波的結構。微波功率供應連接到各分支波導的頂端。使用複數個微波功率供應使其甚至在欲待處理的基板面積變大時仍能夠保持電漿的均勻。
雖然在此實施例中氮氧化矽膜被形成作為閘極絕緣膜，但是亦可形成氮化矽膜。在那例子中，矽烷和氮可被使用作為來源氣體。
圖10A圖示利用此實施例所說明的微波電漿CVD設備形成閘極絕緣膜之薄膜電晶體的特性，而圖10B圖示利用習知電漿CVD設備形成閘極絕緣膜之薄膜電晶體的特性。彼此比較結果。
當比較兩薄膜電晶體時，尤其在閘極偏壓-溫度(BT)測試中，由習知方法所形成之薄膜電晶體(圖 10B)的臨界電壓(Vth)位移量大於±1.0，而此實施例之薄膜電晶體(圖10A)的臨界電壓(Vth)位移量被降至低於±1.0。如此，大幅提高可靠性。此處，閘極BT測試為用以從臨界電壓(Vth)位移量等來評估電晶體的可靠性之測試。位移量越小，電晶體的操作越穩定及其可靠性越高。
而且，關於臨界電壓(Vth)，由習知方法所形成之薄膜電晶體(圖10B)為正常開，及基板表面的變化為±4.2V，而此實施例的薄膜電晶體(圖10A)為正常關，及基板表面的變化大幅降至±1.0V。
如上述，藉由使用微波電漿CVD設備來形成閘極絕緣膜，閘極絕緣膜中的懸鍵被降低，及閘極絕緣膜和氧化物半導體之間的介面可令人滿意。因此，可提高所製造的薄膜電晶體之特性。
此實施例可與其他實施例的任一個適當組合。
(實施例3)
在此實施例中，將參考圖5說明不同於實施例2的結構之微波電漿CVD設備的結構之例子。
在實施例2中，從下側的氣管198所注射之來源氣體被從上側的氣管197所注射之非來源氣體往上吹，如圖3所示。所吹動的來源氣體沉積在介電板186等上作為粉末或膜。經過一段時間所沉積的粉末或膜落到基板1130上及產生粒子。在此實施例中，說明減少粒子之結構。
圖5所示之反應室包括被設置與介電板186平行的複數個構件300(亦稱作樑)來取代圖3的上側之氣管197。構件300的氣體出口設置在基板1130側上及注射非來源氣體。此外，設置在基板1130和介電板186之間的氣管198之氣體出口設置在基板1130側上及注射來源氣體。也就是說，氣管198和構件300二者都注射氣體到基板1130側。
需注意的是，透過設備內部的氣管、閥195、和質量流控制器193，將構件300的出口連接到非來源氣體供應源191。另外，透過閥196和質量流控制器194，將來源氣體流動之氣管198連接到來源氣體供應源192。需注意的是，亦可利用從構件300注射來源氣體的部分之結構。
另外，氣管198被設置成與具有出口的構件300交叉較佳。如圖5所示，當複數個氣管198和複數個構件300被設置成彼此交叉時，構件300之間的距離和氣管198之間的距離可縮短，如此出口之間的距離可縮短；因此，可在基板1130上均勻執行沉積。當使用大尺寸基板時尺結構特別有效。構件300的出口未與氣管198重疊亦有效。若它們彼此重疊，從構件300所注射的氣體會被往上吹。
當來源氣體和非來源氣體如在此實施例中一般被注射到基板1130側時，可防止來源氣體往上吹，及可抑制粒子的產生。當一氧化二氮對矽烷的流率比高時，此實施例的結構特別有效，因為在此種條件下容易產生粒子。
利用此實施例的結構，可獲得實施例2所說明之薄膜 電晶體的特性，另外可大幅提高產量。
此實施例可與其他實施例的任一個適當組合。
(實施例4)
在此實施例中，將參考圖6說明不同於實施例1者之具有通道蝕刻結構的底閘極薄膜電晶體之例子。
藉由在具有絕緣特性之基板100上連續形成閘極電極101、閘極絕緣膜102、氧化物半導體膜108、源極電極106和汲極電極107、絕緣膜109、背閘極電極601、和絕緣膜602來製造薄膜電晶體。
為了形成閘極絕緣膜102，可使用實施例2或3所說明的微波電漿CVD設備。可降低閘極絕緣膜102中的懸鍵，及氧化物半導體膜108和閘極絕緣膜102之間的介面可令人滿意。
背閘極電極601被形成在與氧化物半導體膜108重疊之位置中，以便導電膜形成在絕緣膜109上，然後將導電膜圖案化。背閘極電極601係可使用類似於閘極電極101、或源極電極106和汲極電極107者之材料和結構來形成。
背閘極電極601的厚度為10nm至400nm，100nm至200nm較佳。在此實施例中，形成具有鈦膜、鋁膜、和鈦膜被堆疊之結構的導電膜。然後，藉由光致微影法形成抗蝕遮罩，及藉由蝕刻去除不必要部位，使得導電膜被處理(圖案化)成想要的形狀；如此，形成背閘極電極 601。
絕緣膜602係使用具有高障壁特性之材料來形成較佳，此種材料可防止大氣中的濕氣、氫、氧等影響電晶體的特性。例如，藉由電漿CVD法、濺鍍法等，可將絕緣膜形成具有使用諸如氮化矽膜、氧氮化矽膜、氮化鋁膜、或氧氮化鋁膜等具有高障壁特性的絕緣膜之單層結構或疊層結構。為了獲得障壁特性的效果，例如，絕緣膜602被形成至厚度15nm至400nm較佳。
需注意的是，可將背閘極電極601電絕緣及在浮動狀態中，或可被供應有電位。在後一例子中，背閘極電極601可被供應有與閘極電極101相同的電位，或可被供應有諸如接地電位等固定電位。藉由控制供應到背閘極電極601之電位位準，電晶體的臨界電壓被控制；結果，可降低基板表面中之臨界電壓的變化。
在圖11A及11B中，比較設置有背閘極電極之薄膜電晶體的特性與未具有背閘極電極之薄膜電晶體的特性。
圖11A圖示如此實施例中一般形成背閘極電極之例子的結果。圖11B圖示如實施例1一般未形成背閘極電極之例子的結果(此與圖10A相同)。
當比較兩薄膜電晶體時，設置有背閘極電極的薄膜電晶體(圖11A)之基板表面中的臨界電壓(Vth)之變化被大幅降至±0.5V。因此，利用背閘極電極，可進一步提高薄膜電晶體的特性。
此實施例可與其他實施例的任一個適當組合。
(實施例5)
在此實施例中，將參考圖7說明具有通道保護結構之底閘極薄膜電晶體。
圖7圖解具有通道保護結構之底閘極薄膜電晶體的橫剖面結構之例子。
藉由在具有絕緣特性之基板100上連續形成閘極電極101、閘極絕緣膜102、氧化物半導體膜104、通道保護膜701、源極電極106和汲極電極107、和絕緣膜109來製造薄膜電晶體。
通道保護膜701形成在氧化物半導體膜104上，以與氧化物半導體膜104的通道形成區重疊。通道保護膜701可防止充作通道形成區之氧化物半導體膜104的部位在稍後步驟中被破壞(如、由於電漿或蝕刻中的蝕刻劑導致厚度減少)。因此，可提高薄膜電晶體的可靠性。
通道保護膜701係可使用包括氧之無機材料來形成(諸如氧化矽、氮氧化矽、或氧氮化矽等)。
此處，為了形成閘極絕緣膜102，可使用實施例2或3所說明的微波電漿CVD設備。可降低閘極絕緣膜102中的懸鍵，及氧化物半導體膜104和閘極絕緣膜102之間的介面可令人滿意。
此實施例可與其他實施例的任一個適當組合。
(實施例6)
在此實施例中，將參考圖8說明頂閘極薄膜電晶體。
圖8圖解頂閘極薄膜電晶體的橫剖面結構之例子。
藉由在具有絕緣表面的基板800上連續形成絕緣膜801、氧化物半導體膜802、源極電極803和汲極電極804、閘極絕緣膜805、和閘極電極806來製造薄膜電晶體。
為了形成閘極絕緣膜805，可使用實施例2或3所說明的微波電漿CVD設備。可降低閘極絕緣膜805中的懸鍵，及氧化物半導體膜802和閘極絕緣膜805之間的介面可令人滿意。
此實施例可與其他實施例的任一個適當組合。
(實施例7)
在微波電漿CVD設備中使用具有頻率1GHz或更低之微波是有效的。
藉由使用具有頻率1GHz或更低之微波，甚至當大範圍改變氣體種類和改變壓力時，仍可維持反應室中的電漿均勻性。頻率為915MHz較佳。
此外，當利用像防止來源氣體的粉末或膜沉積在反應室中之實施例3的結構之結構時，可僅藉由改變氣體種類來成功形成不同的膜。因此，組合此實施例的結構與實施例3的結構特別有效。
此實施例可與其他實施例的任一個適當組合。
(實施例8)
在此實施例中，將說明具有不同於其他實施例之結構的結構之閘極絕緣膜。可將除了閘極絕緣膜之外的其他實施例之結構和製造方法之任一個應用到此實施例。
藉由增加閘極絕緣膜的厚度，可降低漏電流，及可提高半導體裝置的可靠性。
然而，當使用實施例1所說明的閘極絕緣膜之材料時，具有由於厚度增加無法確保通道電容的問題。
因此，在此實施例中，閘極絕緣膜具有由微波電漿CVD所形成的第一絕緣膜和具有高於第一絕緣膜的介電常數之第二絕緣膜的疊層結構。
此時，使用藉由微波電漿CVD所形成之第一絕緣膜作為與氧化物半導體膜接觸之絕緣膜，藉以提高其間介面的品質。另一方面，具有高於第一絕緣膜的介電常數之厚絕緣膜被使用作為未與氧化物半導體接觸之第二絕緣膜，藉以在抑制漏電流之下可確保通道電容。
作為具有高介電常數之絕緣膜，可使用包括鉿(Hf)、鋯(Zr)、鑭(La)等等之氧化物膜、氮化物膜、氮氧化物膜、氧氮化物膜等等。例如，藉由濺鍍法可形成氧化鉿等等的膜。甚至當藉由濺鍍法形成第二絕緣膜時，第一絕緣膜仍設置在第二絕緣膜和氧化物半導體之間；因此，提高與氧化物半導體的介面品質。
此實施例的閘極絕緣膜可應用到像圖1A至1E、圖6、或圖7者之底閘極電晶體，或可應用到像圖8者之頂閘極電晶體。
此實施例可與其他實施例的任一個適當組合。
(實施例9)
在此實施例中，將說明電子裝置的例子。
圖9A圖解電子紙(亦稱作電子書閱讀器)的例子。 圖9B圖解顯示裝置的例子。圖9C圖解具有撓性之顯示裝置的例子。圖9D圖解可攜式遊戲機的例子。圖9E圖解行動電話的例子。
在圖9A至9E所示之電子裝置中，根據本發明的實施例之半導體裝置可被用於設置給主體7001至7005之顯示部7011至7015。需注意的是，根據本發明的實施例之半導體裝置亦可被用於未具有顯示部之電子裝置。
此實施例可與其他實施例的任一個適當組合。
此申請案係依據日本專利局於2009年11月6日申請之日本專利申請案序號2009-255154，藉以併入其全文做為參考。

Claims (11)

  1. 一種製造半導體裝置之方法，包含以下步驟：形成第一絕緣膜於基板上；在該第一絕緣膜上形成氧化物半導體膜；在鈍氣的大氣中對該氧化物半導體膜執行熱處理；以及形成第二絕緣膜於該氧化物半導體膜上，其中，該第二絕緣膜的氧濃度高於該氧化物半導體膜的氧濃度，並且其中，該第二絕緣膜析取該氧化物半導體膜中的氫，並對該氧化物半導體膜供應氧。
  2. 一種製造半導體裝置之方法，包含以下步驟：形成第一絕緣膜於基板上；在該第一絕緣膜上形成氧化物半導體膜；在鈍氣的大氣中對該氧化物半導體膜執行熱處理；以及形成第二絕緣膜於該氧化物半導體膜上，其中，該第二絕緣膜的氧濃度高於該第一絕緣膜的氧濃度，並且其中，該第二絕緣膜析取該氧化物半導體膜中的氫，並對該氧化物半導體膜供應氧。
  3. 根據申請專利範圍第1或2項之製造半導體裝置之方法，其中，形成該第一絕緣膜的該步驟包含以下的步驟： 將該基板設置於處理容器內；引進第一氣體到該處理容器內；在該處理容器中產生電漿；以及引進第二氣體到該處理容器內。
  4. 根據申請專利範圍第3項之製造半導體裝置之方法，其中，該第一氣體包含稀有氣體。
  5. 根據申請專利範圍第3項之製造半導體裝置之方法，其中，該第二氣體包含一氧化二氮、稀有氣體、以及包括氫化矽及鹵化矽之中的至少一者的氣體。
  6. 根據申請專利範圍第1或2項之製造半導體裝置之方法，還包含以下的步驟：在形成該第一絕緣膜之前，形成閘極電極於該基板上。
  7. 根據申請專利範圍第1或2項之製造半導體裝置之方法，還包含以下的步驟：形成閘極電極於該第二絕緣膜上。
  8. 根據申請專利範圍第1或2項之製造半導體裝置之方法，其中，該氧化物半導體膜的氫濃度低於5×1019/cm3。
  9. 根據申請專利範圍第1或2項之製造半導體裝置之方法，其中，該鈍氣為氮、氦、氖、及氬之中的一者。
  10. 根據申請專利範圍第1或2項之製造半導體裝置之方法，其中，藉由使用300MHz至300GHz的微波之電漿CVD，形成該第一絕緣膜。
  11. 根據申請專利範圍第1或2項之製造半導體裝置之方法，其中，在基板溫度為300℃至350℃、以及一氧化二氮的流率比氫化矽的流率大於或等於10倍且小於或等於300倍的條件下，形成該第一絕緣膜。
TW105110769A 2009-11-06 2010-11-01 製造半導體裝置的方法 TWI619175B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009255154 2009-11-06
JP2009-255154 2009-11-06

Publications (2)

Publication Number Publication Date
TW201628097A TW201628097A (zh) 2016-08-01
TWI619175B true TWI619175B (zh) 2018-03-21

Family

ID=43969884

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099137470A TWI539526B (zh) 2009-11-06 2010-11-01 製造半導體裝置的方法
TW105110769A TWI619175B (zh) 2009-11-06 2010-11-01 製造半導體裝置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099137470A TWI539526B (zh) 2009-11-06 2010-11-01 製造半導體裝置的方法

Country Status (5)

Country Link
US (3) US8927351B2 (zh)
JP (3) JP2011119719A (zh)
KR (2) KR101747158B1 (zh)
TW (2) TWI539526B (zh)
WO (1) WO2011055644A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5520455B2 (ja) * 2008-06-11 2014-06-11 東京エレクトロン株式会社 プラズマ処理装置
KR101747158B1 (ko) * 2009-11-06 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013187407A (ja) * 2012-03-08 2013-09-19 Shimadzu Corp 薄膜トランジスタの製造方法、及び表示装置の製造方法
JP6009182B2 (ja) * 2012-03-13 2016-10-19 株式会社半導体エネルギー研究所 半導体装置
JP6168795B2 (ja) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
JP6802656B2 (ja) 2015-07-30 2020-12-16 株式会社半導体エネルギー研究所 メモリセルの作製方法及び半導体装置の作製方法
JP6097808B2 (ja) * 2015-10-15 2017-03-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
US10700212B2 (en) 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
US10032918B2 (en) 2016-04-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6968567B2 (ja) 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200841475A (en) * 2006-12-05 2008-10-16 Canon Kk Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
TW200901481A (en) * 2007-02-20 2009-01-01 Canon Kk Thin-film transistor fabrication process and display device
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
TW200943551A (en) * 2007-11-01 2009-10-16 Semiconductor Energy Lab Thin film transistor, and display device having the thin film transistor

Family Cites Families (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05166838A (ja) 1991-12-13 1993-07-02 Kyocera Corp 半導体装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3384795B2 (ja) 1999-05-26 2003-03-10 忠弘 大見 プラズマプロセス装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4402860B2 (ja) 2001-03-28 2010-01-20 忠弘 大見 プラズマ処理装置
JP3756422B2 (ja) * 2001-05-22 2006-03-15 株式会社ルネサステクノロジ 半導体装置
US7358578B2 (en) 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4393844B2 (ja) 2003-11-19 2010-01-06 東京エレクトロン株式会社 プラズマ成膜装置及びプラズマ成膜方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP5013393B2 (ja) 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5057703B2 (ja) 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
CN101238555B (zh) 2005-06-20 2011-12-07 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4614148B2 (ja) 2006-05-25 2011-01-19 富士電機ホールディングス株式会社 酸化物半導体及び薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5005999B2 (ja) * 2006-09-29 2012-08-22 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の使用方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP5074059B2 (ja) 2007-02-28 2012-11-14 東京エレクトロン株式会社 層間絶縁膜および配線構造と、それらの製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
JP2008234603A (ja) * 2007-03-23 2008-10-02 Sharp Corp 画像形成システム、携帯端末装置、コンピュータプログラム、記録媒体及び画像形成方法
JP5465825B2 (ja) * 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101681928B (zh) 2007-05-31 2012-08-29 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
WO2009038606A2 (en) * 2007-06-01 2009-03-26 Northwestern University Transparent nanowire transistors and methods for fabricating same
US8207010B2 (en) 2007-06-05 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US8258021B2 (en) * 2007-10-26 2012-09-04 Palo Alto Research Center Incorporated Protecting semiconducting oxides
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8148245B2 (en) 2007-12-27 2012-04-03 Jx Nippon Mining & Metals Corporation Method for producing a-IGZO oxide thin film
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US7855153B2 (en) 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5103223B2 (ja) * 2008-02-27 2012-12-19 東京エレクトロン株式会社 マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理装置の使用方法
JP2009231611A (ja) * 2008-03-24 2009-10-08 Tokyo Electron Ltd シャワープレート及びシャワープレートの製造方法
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI532862B (zh) * 2008-05-22 2016-05-11 Idemitsu Kosan Co A sputtering target, a method for forming an amorphous oxide film using the same, and a method for manufacturing a thin film transistor
CN102105619B (zh) * 2008-06-06 2014-01-22 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20160063402A (ko) * 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
KR101665734B1 (ko) * 2008-09-12 2016-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101609557B1 (ko) * 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5210272B2 (ja) 2009-09-14 2013-06-12 国立大学法人宇都宮大学 ＺｎＡｌ系酸化物蛍光体の製造方法
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR101747158B1 (ko) * 2009-11-06 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
US8927985B2 (en) * 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200841475A (en) * 2006-12-05 2008-10-16 Canon Kk Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
TW200901481A (en) * 2007-02-20 2009-01-01 Canon Kk Thin-film transistor fabrication process and display device
TW200943551A (en) * 2007-11-01 2009-10-16 Semiconductor Energy Lab Thin film transistor, and display device having the thin film transistor
TW200941729A (en) * 2008-01-23 2009-10-01 Idemitsu Kosan Co Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device

Also Published As

Publication number Publication date
WO2011055644A1 (en) 2011-05-12
TW201135848A (en) 2011-10-16
KR20170056709A (ko) 2017-05-23
KR20120093327A (ko) 2012-08-22
KR101930230B1 (ko) 2018-12-18
KR101747158B1 (ko) 2017-06-14
JP2017034268A (ja) 2017-02-09
US20160307776A1 (en) 2016-10-20
JP2011119719A (ja) 2011-06-16
TWI539526B (zh) 2016-06-21
US8927351B2 (en) 2015-01-06
US9384976B2 (en) 2016-07-05
JP6207018B2 (ja) 2017-10-04
US20110111557A1 (en) 2011-05-12
JP2014103415A (ja) 2014-06-05
TW201628097A (zh) 2016-08-01
US20150140732A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
TWI619175B (zh) 製造半導體裝置的方法
JP6611883B2 (ja) 半導体装置
TWI585862B (zh) 半導體元件和該半導體元件的製造方法
TWI606592B (zh) 半導體裝置的製造方法
KR102369451B1 (ko) 반도체 장치
TWI641054B (zh) 沉積裝置，用於連續沉積之裝置，及用於製造半導體裝置之方法
KR102101605B1 (ko) 박막 트랜지스터
TWI542013B (zh) 半導體裝置
TWI570815B (zh) 半導體裝置及其製造方法
TWI514589B (zh) Thin film transistor and display device
KR20130135847A (ko) 반도체 장치의 제작 방법
JP2013183001A (ja) 半導体装置
TW201442249A (zh) 薄膜電晶體