JP2015052803A - 表示装置の作製方法及び表示装置 - Google Patents

表示装置の作製方法及び表示装置 Download PDF

Info

Publication number
JP2015052803A
JP2015052803A JP2014233296A JP2014233296A JP2015052803A JP 2015052803 A JP2015052803 A JP 2015052803A JP 2014233296 A JP2014233296 A JP 2014233296A JP 2014233296 A JP2014233296 A JP 2014233296A JP 2015052803 A JP2015052803 A JP 2015052803A
Authority
JP
Japan
Prior art keywords
transistor
layer
electrode layer
oxide
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014233296A
Other languages
English (en)
Other versions
JP5968404B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
坂田　淳一郎
Junichiro Sakata
淳一郎 坂田
将志 津吹
Masashi Tsubuki
将志 津吹
秋元　健吾
Kengo Akimoto
健吾 秋元
みゆき 細羽
Miyuki Hosohane
みゆき 細羽
坂倉　真之
Masayuki Sakakura
真之 坂倉
欣聡 及川
Yoshiaki Oikawa
欣聡 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014233296A priority Critical patent/JP5968404B2/ja
Publication of JP2015052803A publication Critical patent/JP2015052803A/ja
Application granted granted Critical
Publication of JP5968404B2 publication Critical patent/JP5968404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】同一基板上の画素回路及び駆動回路を該回路の特性にそれぞれ合わせた構造の異
なるトランジスタで形成し、表示特性の優れた表示装置を提供する。
【解決手段】同一基板上に画素部と駆動回路部を有し、該駆動回路部は、ゲート電極層、
ソース電極層及びドレイン電極層が金属膜によって構成され、且つチャネル層が酸化物半
導体によって構成された駆動回路用トランジスタを有する。また、当該画素部は、ゲート
電極層、ソース電極層及びドレイン電極層が酸化物導電体によって構成され、且つ半導体
層が酸化物半導体によって構成された画素用トランジスタを有する。該画素用トランジス
タは透光性を有する材料で形成されており、高開口率の表示装置を作製することができる
。
【選択図】図３

Description

本発明は酸化物半導体を用いる表示装置に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する
技術が注目されている。トランジスタはＩＣや電気光学装置のような電子デバイスに広く
応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物
は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料で
あり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とするトランジスタが既に知られてい
る（特許文献１及び特許文献２）。
また、酸化物半導体を適用したトランジスタは、比較的電界効果移動度が高い。そのため
、当該トランジスタを用いて、表示装置などの駆動回路を構成することもできる。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
表示装置等において、画素部（画素回路とも言う）と駆動回路部を同一基板上に形成する
場合、画素部に用いるトランジスタには、優れたスイッチング特性、例えばオンオフ比が
大きいことが要求され、駆動回路に用いるトランジスタには高速動作が要求される。
特に、表示装置の画素密度が高い程、表示画像の書き込み時間が短くなるため、駆動回路
に用いるトランジスタは高速で動作することが好ましい。また、画素部においては、画素
密度が高いほど開口率が小さくなる問題があった。
従って、本明細書で開示する本発明の一態様は、上記課題を解決する表示装置及びその作
製方法に関する。
本明細書で開示する本発明の一態様は、同一基板上に画素部と、駆動回路部と、を有し、
画素部は、第１のゲート電極層と、第１のゲート電極層上にゲート絶縁層と、ゲート絶縁
層上に第１のゲート電極層と一部が重なる第１のソース電極層及び第１のドレイン電極層
と、ゲート絶縁層上に第１のソース電極層及び第１のドレイン電極層と一部が重なる第１
の酸化物半導体層と、を含む第１のトランジスタと、第１のソース電極層、第１のドレイ
ン電極層、及び第１の酸化物半導体層上に第１の酸化物絶縁層と、第１の酸化物絶縁層上
に第１のドレイン電極層と電気的に接続する接続電極層と、第１の酸化物絶縁層及び接続
電極層上に第２の酸化物絶縁層と、第２の酸化物絶縁層上に保護絶縁層と、保護絶縁層上
に接続電極層と電気的に接続する画素電極層と、を有し、駆動回路部は、第２のゲート電
極層と、第２のゲート電極層上にゲート絶縁層と、ゲート絶縁層上に第２の酸化物半導体
層と、第２の酸化物半導体層上に該第２の酸化物半導体層と一部が重なる第２のソース電
極層及び第２のドレイン電極層と、を含む第２のトランジスタと、第２のソース電極層、
第２のドレイン電極層、及び第２の酸化物半導体層上に第２の酸化物絶縁層と、第２の酸
化物絶縁層上に保護絶縁層と、を有し、第１のゲート電極層、ゲート絶縁層、第１の酸化
物半導体層、第１のソース電極層、第１のドレイン電極層、第１の酸化物絶縁層、第２の
酸化物絶縁層、保護絶縁層及び画素電極層は透光性を有することを特徴とする表示装置で
ある。
なお、本明細書において第１、第２として付される序数詞は便宜上用いるものであり、工
程順又は積層順を示すものではない。また、発明を特定するための事項として固有の名称
を示すものではない。
上記第１のトランジスタの第１のゲート電極層、第１のソース電極層及び第１のドレイン
電極層は、金属酸化物で形成されており、第２のトランジスタの第２のゲート電極層、第
２のソース電極層及び第２のドレイン電極層は、金属で形成されている。
上記金属酸化物には、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸
化亜鉛合金、または酸化亜鉛を用いることができる。
また、画素部の第２の酸化物絶縁層と保護絶縁層の間には、透光性を有する平坦化絶縁層
が形成されていても良い。
また、駆動回路部の第２の酸化物半導体層と重なる保護絶縁層上には、導電層が形成され
ても良い。
また、第１の酸化物絶縁層及び第２の酸化物絶縁層には、スパッタ法で形成される無機絶
縁膜を用いると良い。例えば、酸化珪素、窒化酸化珪素、酸化アルミニウム、または酸化
窒化アルミニウムなどを用いることができる。
また、第２のトランジスタの第２の酸化物半導体層と第２のソース電極層との間、及び第
２の酸化物半導体層と第２のドレイン電極層とのそれぞれの間には、酸化物導電層が形成
されている構成としても良い。この様な構成とすることで接触抵抗を低減することができ
、高速動作が可能なトランジスタを実現できる。なお、酸化物導電層としては、酸化亜鉛
を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい
。そのような酸化物導電層として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミ
ニウム、酸化亜鉛ガリウムなどが挙げられる。
また、本明細書で開示する本発明の他の一態様は、画素部となる領域に第１のゲート電極
層を形成し、駆動回路部となる領域に第２のゲート電極層を形成し、第１のゲート電極層
及び第２のゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に第１のゲート電極
層の一部と重なる第１のソース電極層及び第１のドレイン電極層を形成し、ゲート絶縁層
上に第１のソース電極層の一部、及び第１のドレイン電極層の一部と重なる第１の酸化物
半導体層を形成して第１のトランジスタを形成し、ゲート絶縁層上に第２のゲート電極層
の一部と重なる第２の酸化物半導体層を形成し、第１の酸化物半導体層上に第１の酸化物
絶縁層を形成し、第１の酸化物絶縁層上に第２の酸化物半導体層の一部と重なる第２のソ
ース電極層及び第２のドレイン電極層を形成して第２のトランジスタを形成し、第１のド
レイン電極層と電気的に接続する接続電極層を形成し、第１の酸化物絶縁層、第２の酸化
物半導体層、第２のソース電極層及び第２のドレイン電極層上に第２の酸化物絶縁層を形
成し、第２の酸化物絶縁層上に保護絶縁層を形成し、画素部となる領域の保護絶縁層上に
接続電極層と電気的に接続する画素電極層を形成することを特徴とする表示装置の作製方
法である。
上記作製方法の構成において、第１のゲート電極層、ゲート絶縁層、第１の酸化物半導体
層、第１のソース電極層、第１のドレイン電極層、第１の酸化物絶縁層、第２の酸化物絶
縁層、保護絶縁層及び画素電極層は透光性を有する。
また、第１の酸化物半導体層及び第２の酸化物半導体層上に形成される酸化物絶縁層の形
成は、酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく行い、酸化
物半導体層への水や水素の再混入を防止することが好ましい。
本明細書において、脱水化または脱水素化とは、水やＨ２を脱離させていることのみを示
すものではなく、Ｈ、ＯＨなどを脱離することも含まれる。
脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体
雰囲気下で、４００℃以上基板の歪み点未満、好ましくは４２５℃以上７００℃以下の加
熱処理で行うことが好ましい。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちｎ型化（
ｎ−型化など）させ、その後、酸化物半導体層に接する酸化物絶縁層の形成を行うことに
より酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちｉ型化させているとも
言える。これにより、電気特性が良好で信頼性のよいトランジスタを有する表示装置を作
製し、提供することが可能となる。
脱水化または脱水素化を行った酸化物半導体層の熱処理条件は、脱水化または脱水素化後
の酸化物半導体層に対してＴＤＳ（昇温脱離ガス分析）で４５０℃まで測定を行っても水
の脱離を示す２つのピーク、少なくとも３００℃付近に現れる１つのピークは検出されな
い程度とする。従って、脱水化または脱水素化が行われた酸化物半導体層を用いたトラン
ジスタに対してＴＤＳで４５０℃まで測定を行っても少なくとも３００℃付近に現れる水
のピークは検出されない。
脱水化または脱水素化を行った酸化物半導体層は大気に触れさせることなく、水または水
素を再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層
を低抵抗化、即ちｎ型化（ｎ−型、ｎ＋型など）させた後、高抵抗化させてｉ型とした酸
化物半導体層を用いたトランジスタは、そのしきい値電圧値が正であり、所謂ノーマリー
オフ特性を示す。表示装置に用いるトランジスタは、ゲート電圧が０Ｖにできるだけ近い
正のしきい値電圧であることが好ましい。アクティブマトリクス型の表示装置においては
、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能
を左右する。特に、トランジスタのしきい値電圧は重要である。トランジスタのしきい値
電圧値が負であると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れ
る、所謂ノーマリーオン特性となり、該トランジスタで構成した回路を制御することが困
難となる。また、しきい値電圧値が正であっても、その絶対値が高いトランジスタの場合
には、駆動電圧が足りずにスイッチング動作そのものができないことがある。ｎチャネル
型のトランジスタの場合は、ゲート電圧に正の電圧を印加してはじめてチャネルが形成さ
れて、ドレイン電流が流れ出すトランジスタであることが望ましい。駆動電圧を高くしな
いとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてド
レイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向きである。
脱水化または脱水素化を行った温度から降温させる際の雰囲気は、昇温時または加熱処理
時の雰囲気と異なる雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った
同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガス、Ｎ２Ｏガス、または超
乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行うことが
できる。
また、トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に
対して、画素部のトランジスタの保護用の保護回路を同一基板上に設けることが好ましい
。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
本発明の一態様の表示装置は、同一基板上において、駆動回路用トランジスタを有する駆
動回路部、及び画素用トランジスタを有する画素部が作製される。そのため、表示装置の
製造コストを低減することができる。
脱水化または脱水素化を行う加熱処理が行われた酸化物半導体層を用いることにより、電
気特性が良好なトランジスタを作製することができる。また、画素回路に用いるトランジ
スタを透光性を有する材料で形成することで、開口率が高く、表示特性の優れた表示装置
を作製することができる。また、同一基板上に画素回路と駆動回路を有する表示装置にお
いて、該回路が必要とする電気特性を得やすい様に、該回路のそれぞれを構造の異なるト
ランジスタで形成することができる。
本発明の一態様を示す断面工程図。 本発明の一態様を示す断面工程図。 本発明の一態様を示す断面図。 本発明の一態様を示す断面図及び平面図。 本発明の一態様を示す断面図及び平面図。 本発明の一態様を示す断面図。 表示装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図及び動作を説明するタイミングチャート。 シフトレジスタの構成を示す回路図。 シフトレジスタの構成を説明する図及び動作を説明するタイミングチャート。 表示装置を説明する断面図。 表示装置を説明する平面図。 表示装置を説明する平面図。 表示装置の等価回路を示す図。 表示装置を説明する断面図。 表示装置を説明する平面図。 表示装置を説明する平面図。 表示装置の等価回路を示す図。 表示装置を説明する断面図。 表示装置を説明する平面図。 表示装置を説明する断面図。 表示装置を説明する平面図。 表示装置を説明する断面図。 表示装置を説明する平面図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 本発明の一態様を示す断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有す
る部分には同一の符号を付し、その説明は省略する場合がある。
（実施の形態１）
本実施の形態では、表示装置及びその作製方法の一形態を図面を用いて詳細に説明する。
図１（Ｅ）に同一基板上に形成された駆動回路のトランジスタ、画素部のトランジスタ及
びゲート配線（ゲート電極）のコンタクト部の断面構造の一例を示す。
トランジスタ４５０は、チャネルエッチ型と呼ばれるボトムゲート型のトランジスタであ
り、トランジスタ４６０は、ボトムコンタクト型（逆コプラナ型とも呼ぶ）と呼ばれるボ
トムゲート型のトランジスタである。
画素に配置されるトランジスタ４６０は、絶縁表面を有する基板４００上に、ゲート電極
層４５１ａ、ゲート絶縁層４０２、チャネル形成領域を含む酸化物半導体層４５４、ソー
ス電極層４５５ａ、及びドレイン電極層４５５ｂを有する。また、トランジスタ４６０を
覆い、酸化物半導体層４５４の上面及び側面に接する酸化物絶縁層４２６が設けられてい
る。
また、画素に配置されるトランジスタ４６０には、シングルゲート構造のトランジスタを
用いる例を説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造
のトランジスタを用いても良い。
なお、酸化物半導体層４５４は透光性を有し、ソース電極層４５５ａの一部、及びドレイ
ン電極層４５５ｂの一部と重なるように形成されている。また、酸化物半導体層４５４は
、透光性を有するゲート絶縁層４０２を介してゲート電極層４５１ａと重なっている。画
素に配置されるトランジスタ４６０のチャネル形成領域は、酸化物半導体層４５４のうち
、ソース電極層４５５ａの側面と、該側面と向かい合うドレイン電極層４５５ｂの側面と
で挟まれる領域、即ち、ゲート絶縁層４０２と接し、且つゲート電極層４５１ａと重なる
領域である。
また、高開口率を有する表示装置を実現するために、トランジスタ４６０のソース電極層
４５５ａ、及びドレイン電極層４５５ｂには透光性を有する導電膜を用いる。
また、トランジスタ４６０のゲート電極層４５１ａにも透光性を有する導電膜を用いる。
また、駆動回路部に配置されるトランジスタ４５０は、絶縁表面を有する基板４００上に
、ゲート電極層４２１ａ、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４
２５ａ、及びドレイン電極層４２５ｂで構成される。ここで、酸化物半導体層４０３は、
少なくともチャネル形成領域４２３、高抵抗ソース領域４２４ａ、及び高抵抗ドレイン領
域４２４ｂを有する。また、チャネル形成領域４２３、ソース電極層４２５ａ、及びドレ
イン電極層４２５ｂ上には透光性を有する酸化物絶縁層４２７及び保護絶縁層４２８が設
けられている。
また、酸化物絶縁層４２６と重なる酸化物半導体層４０３の第１領域４２４ｃ、第２領域
４２４ｄは、チャネル形成領域４２３と同じ酸素過剰な状態であり、リーク電流の低減や
、寄生容量を低減する機能を果たしている。なお、酸化物絶縁層４２６が酸化物半導体層
４０３と重ならない構成とする場合は、酸化物半導体層４０３の第１領域４２４ｃ、第２
領域４２４ｄは形成されない。
以下、図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）を用い、同一基板上にトランジスタ
４５０及びトランジスタ４６０を作製する工程を説明する。
まず、絶縁表面を有する基板４００上に金属膜を形成した後、第１のフォトリソグラフィ
工程及びエッチング工程により、ゲート電極層４２１ａ、４２１ｂを形成する。なお、ゲ
ート電極層４２１ｂは、ゲート配線に相当するが、便宜上ゲート電極層として表記する。
なお、フォトリソグラフィ工程に用いるレジストマスクはインクジェット法で形成しても
よい。インクジェット法では、フォトマスクを使用しないため、製造コストを低減するこ
とができる。
ゲート電極層４２１ａ、４２１ｂに用いる金属膜としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍ
ｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み
合わせた積層膜等が挙げられる。
基板４００には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリ
ウムホウケイ酸ガラスなどを用いることができる。また、後の加熱処理の温度が高い場合
には、歪み点が７３０℃以上のものを用いると良い。
なお、ガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体か
らなる基板を用いても良い。
また、下地膜となる絶縁層を基板４００とゲート電極層４２１ａ、４２１ｂの間に設けて
もよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素
膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた膜の単層構造、また
は上記複数の膜の積層構造により形成することができる。
次いで、ゲート電極層４２１ａ、４２１ｂを覆って透光性を有する導電膜を成膜した後、
第２のフォトリソグラフィ工程及びエッチング工程により、ゲート電極層４５１ａ、４５
１ｂを形成する。なお、ゲート電極層４５１ｂは、ゲート配線層に相当するが、便宜上ゲ
ート電極層として表記する。
透光性を有する導電膜には、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ
−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、
Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ
系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系等の金属酸化物を用いるこ
とができる。該導電膜の膜厚は、５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。
また、スパッタ法を用いる場合、上記導電材料に２重量％以上１０重量％以下のＳｉＯ２
を含むターゲットを用いて成膜を行っても良い。
本実施の形態では、配線抵抗を低減するため、画素部に配置されるゲート配線の一部をゲ
ート電極層４２１ａ、４２１ｂと同じ金属膜で形成する。
次いで、ゲート電極層４２１ａ、４２１ｂ、４５１ａ、４５１ｂ上にゲート絶縁層４０２
を形成する。
ゲート絶縁層４０２には、酸化珪素層、窒化珪素層、酸化窒化珪素層または窒化酸化珪素
層等の透光性を有する絶縁膜を用いることができ、プラズマＣＶＤ法やスパッタリング法
等を用いて形成する。また、ゲート絶縁層４０２は、上記絶縁膜の単層に限らず、異なる
膜の積層でも良い。例えば、成膜ガスとして、シラン（ＳｉＨ４）、酸素及び窒素を用い
てプラズマＣＶＤ法により酸化窒化珪素膜を形成することができる。ゲート絶縁層４０２
の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以
上２００ｎｍ以下の第１のゲート絶縁層を形成し、第１のゲート絶縁層上に膜厚５ｎｍ以
上３００ｎｍ以下の第２のゲート絶縁層を形成する。
本実施の形態では、ゲート絶縁層４０２にプラズマＣＶＤ法で形成した膜厚１００ｎｍの
酸化窒化珪素（ＳｉＯＮ（組成比Ｎ＜Ｏ））を用いる。
次いで、ゲート絶縁層４０２上に、透光性を有する導電膜を形成した後、第３のフォトリ
ソグラフィ工程及びエッチング工程により、ソース電極層４５５ａ、及びドレイン電極層
４５５ｂを形成する（図１（Ａ）参照）。
透光性を有する導電膜には、ゲート電極層４５１ａ、４５１ｂと同様の材料を用いること
ができる。
次いで、第４のフォトリソグラフィ工程及びエッチング工程により、ゲート絶縁層４０２
を選択的にエッチングしてゲート電極層４２１ｂに達するコンタクトホールを形成する。
次いで、ゲート絶縁層４０２上に膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以
上２０ｎｍ以下の透光性を有する酸化物半導体膜をスパッタ法で形成する。酸化物半導体
膜の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質
な状態とするため、膜厚を５０ｎｍ以下とすることが好ましい。酸化物半導体膜の膜厚を
薄くすることで後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三
元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−
Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ
膜や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜
、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜
、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜に
ＳｉＯ２を含んでもよい。
また、酸化物半導体膜は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いる
ことができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の
金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及び
Ｃｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体膜
のうち、ＭとしてＧａを含む構造の酸化物半導体を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜ともよぶこととする。
本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲ
ットを用いてスパッタ法により膜厚１５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜
する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット
（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］（すなわち、Ｉｎ：Ｇａ
：Ｚｎ＝１：１：０．５［ａｔｏｍ比］））を用い、基板とターゲットの間との距離を１
００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電力０．５ｋＷ、酸素（酸素流量比率１００％
）雰囲気下で成膜することができる。また、他にも、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａ
ｔｏｍ比］や、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲッ
トを用いてもよい。これらのターゲットの充填率は９０％以上１００％以下、好ましくは
９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることによ
り、成膜した酸化物半導体膜は緻密な膜となる。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に導電膜を成膜する場合
に用いられる。
なお、成膜中に発生するごみを低減し、膜厚分布の均一性を向上させるためには、パルス
直流（ＤＣ）電源を用いてスパッタを行うことが好ましい。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料を積層成膜することや、同一チャンバーで複数種類
の材料を同時に放電させて成膜することができる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄
膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッ
タ法などもある。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電
圧を印加し、イオン化したアルゴンを基板に衝突させて表面を改質する方法である。なお
、アルゴンに代えて窒素、ヘリウム、酸素などを用いてもよい。
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、
アルゴン等）下において加熱処理（４００℃以上基板の歪み点未満）を行い、ゲート絶縁
層４０２内に含まれる水素及び水などの不純物を除去してもよい。
次いで、酸化物半導体膜を第５のフォトリソグラフィ工程及びエッチング工程により、島
状の酸化物半導体層４０３、４５３に加工する（図１（Ｂ）参照）。また、島状の酸化物
半導体層４０３、４５３を形成するためのレジストマスクは、インクジェット法で形成し
てもよい。インクジェット法を用いることで、製造コストを低減することができる。
なお、本実施の形態では、ゲート電極層４２１ｂに達するコンタクトホールの形成は、酸
化物半導体膜の成膜前に第４のフォトリソグラフィ工程及びエッチング工程により、ゲー
ト絶縁層を選択的にエッチングして行う。一方で、該コンタクトホールの形成は、上述し
た島状の酸化物半導体層４０３、４５３の形成後に行っても良い。その場合には逆スパッ
タを行い、酸化物半導体層４０３、４５３及びゲート絶縁層４０２の表面に付着している
レジスト残渣などを除去することが好ましい。
また、ゲート絶縁層上に酸化物半導体膜を成膜した後にゲート電極層４２１ｂに達するコ
ンタクトホールを形成し、その後、酸化物半導体膜を選択的にエッチングして島状の酸化
物半導体層４０３、４５３に加工する工程としてもよい。
次いで、酸化物半導体層４０３、４５３の脱水化または脱水素化を行う。脱水化または脱
水素化を行う第１の加熱処理の温度は、４００℃以上基板の歪み点未満、好ましくは４２
５℃以上とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５
℃以下であれば加熱処理時間は、１時間よりも長時間行うこととする。
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層４０３、４
５３に対して窒素雰囲気下において加熱処理を行う。本実施の形態では、酸化物半導体層
４０３、４５３の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような
十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素
雰囲気下で徐冷する。なお、雰囲気は窒素に限定されず、ヘリウム、ネオン、アルゴン等
を用いても良い。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水や水素などが含まれないことが好ましい。ここで、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度は、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上とすることが好ましい。
酸化物半導体層４０３、４５３は、第１の加熱処理によって結晶化し、微結晶膜または多
結晶膜となる場合がある。また、酸化物半導体層４０３、４５３は、第１の加熱処理によ
って酸素欠乏型となり、キャリア濃度が１×１０１８／ｃｍ３以上に高まるため低抵抗化
する。
また、ゲート電極層４５１ａ、４５１ｂも第１の加熱処理によって結晶化し、微結晶膜ま
たは多結晶膜となる場合がある。例えば、ゲート電極層４５１ａ、４５１ｂに酸化インジ
ウム酸化スズ合金膜を用いる場合は、４５０℃１時間の第１の加熱処理で容易に結晶化す
るが、該ゲート電極層４５１ａ、４５１ｂに酸化珪素を含む酸化インジウム酸化スズ合金
膜を用いる場合は、結晶化が起こりにくい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に第５のフォトリソグラ
フィ工程を行う。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４０３、４５３上に、スパッタ法で透
光性を有する酸化物絶縁層を形成する。そして、第６のフォトリソグラフィ工程によりレ
ジストマスクを形成し、エッチング工程により選択的に酸化物絶縁層４２６を形成し、そ
の後レジストマスクを除去する。この段階で酸化物半導体層４０３、４５３の周縁及び側
面は、酸化物絶縁層４２６と重なる構造となる。また、第６のフォトリソグラフィ工程及
びエッチング工程により、ゲート電極層４２１ｂに達するコンタクトホールと、ドレイン
電極層４５５ｂに達するコンタクトホールの形成も行う（図１（Ｃ）参照）。
酸化物絶縁層４２６は、１ｎｍ以上の膜厚とし、上述した酸化物絶縁層に水、水素等の不
純物を混入させない方法を適宜用いて形成することができる。本実施の形態では、スパッ
タ法で成膜した酸化珪素膜で酸化物絶縁層４２６を形成する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、
酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うこと
ができる。
また、ターゲットには、酸化珪素ターゲットまたは珪素ターゲットを用いることができる
。例えば、珪素ターゲットを用いる場合は、酸素及び希ガス雰囲気下でスパッタを行うこ
とにより酸化珪素を形成することができる。低抵抗化した酸化物半導体層４０３、４５３
に接して形成する酸化物絶縁層は、水分、水素イオン、またはＯＨ−などの不純物を極力
含まず、これらの外部からの侵入をブロックすることのできる無機絶縁膜を用いると良い
。代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミ
ニウム膜などを用いることができる。
本実施の形態では、ホウ素を添加した柱状多結晶珪素ターゲット（抵抗率０．０１Ωｃｍ
、純度６Ｎ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力
０．４Ｐａ、直流（ＤＣ）電力６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルス
ＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。
次いで、ゲート絶縁層４０２、酸化物絶縁層４２６、及び酸化物半導体層４０３、４５３
上に金属膜を形成した後、第７のフォトリソグラフィ工程により、レジストマスクを形成
し、エッチング工程にてソース電極層４２５ａ、及びドレイン電極層４２５ｂを形成する
。また、ゲート電極層４２１ｂに電気的に接続する接続電極層４２９と、ドレイン電極層
４５５ｂと電気的に接続する接続電極層４５２も形成する。
該金属膜の成膜方法には、スパッタ法、真空蒸着法（電子ビーム蒸着法など）、アーク放
電イオンプレーティング法、またはスプレー法を用いることができる。金属膜としては、
Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、から選ばれた元素、または上述した元素を成
分とする合金か、上述した元素を組み合わせた合金等を用いる。また、該金属膜は、上述
した元素の単層に限定されず、異なる元素の積層を用いても良い。本実施の形態では、チ
タン膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００ｎｍ）とチタン膜（膜厚１００
ｎｍ）の３層構造の金属膜を形成する。また、チタン膜に換えて窒化チタン膜を用いても
よい。
また、第７のフォトリソグラフィ工程後のエッチング工程においては、酸化物半導体層４
０３、４５３上に接する金属膜を選択的に除去する必要がある。この様な場合は、アルカ
リ性のエッチャント（例えば、アンモニア過水（３１重量％過酸化水素水：２８重量％ア
ンモニア水：水＝５：２：２））などを用いれば、金属膜を選択的に除去し、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体からなる酸化物半導体層４０３、４５３を残存させることがで
きる。
なお、ソース電極層４２５ａ、及びドレイン電極層４２５ｂを形成するためのレジストマ
スクをインクジェット法で形成してもよい。インクジェット法を用いることで、製造コス
トを低減することができる。
次いで、酸化物絶縁層４２６、ソース電極層４２５ａ、ドレイン電極層４２５ｂ、接続電
極層４２９、及び接続電極層４５２上に透光性を有する酸化物絶縁層４２７を形成する（
図１（Ｄ）参照）。酸化物絶縁層４２７としては、酸化珪素膜、窒化酸化珪素膜、酸化ア
ルミニウム膜、または酸化窒化アルミニウム膜などを用いる。本実施の形態では、スパッ
タ法で形成した酸化珪素膜を用いて酸化物絶縁層４２７を形成する。
次いで、窒素ガス等の不活性ガス雰囲気下、２００℃以上４００℃以下、好ましくは２５
０℃以上３５０℃以下で第２の加熱処理を行う。例えば、窒素雰囲気下で２５０℃、１時
間の加熱処理を行う。
第２の加熱処理では、酸化物絶縁層４２７と酸化物半導体層４０３の一部、及び酸化物絶
縁層４２６と酸化物半導体層４５３が接した状態で加熱される。このため、第１の加熱処
理で低抵抗化された酸化物半導体層４０３、４５３は、酸化物絶縁層４２７、４２６から
酸素が供給されて酸素過剰な状態となり、高抵抗化（ｉ型化）される。
なお、酸化物半導体層４０３が１５ｎｍ未満の場合、酸化物半導体層４０３において、金
属膜からなるソース電極層４２５ａ及びドレイン電極層４２５ｂと重なる領域では、該領
域の酸素が該金属膜側に移動しやすくなり、該領域は全てｎ型化する。また、酸化物半導
体層４０３の膜厚が１５ｎｍ以上５０ｎｍ以下の場合は、該金属膜と該領域の界面近傍が
ｎ型化するが、その下側はｉ型またはｎ−型化した状態となる。
なお、本実施の形態では、酸化珪素膜成膜後に第２の加熱処理を行ったが、加熱処理のタ
イミングは酸化珪素膜成膜以降であれば問題なく、酸化珪素膜成膜直後に限定されるもの
ではない。
次いで、酸化物絶縁層４２７上に透光性を有する保護絶縁層４２８を形成する（図１（Ｅ
）参照）。保護絶縁層４２８としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミ
ニウム膜などを用いる。本実施の形態では、ＲＦスパッタ法を用いて成膜した窒化珪素膜
で保護絶縁層４２８を形成する。
また、図示はしないが、画素部において酸化物絶縁層４２７と保護絶縁層４２８の間に透
光性を有する平坦化絶縁層を設けても良い。平坦化絶縁層としては、アクリル系樹脂、ポ
リイミド、ベンゾシクロブテン系樹脂、ポリアミド、またはエポキシ系樹脂等の耐熱性を
有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏ
ｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス
）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させても
よい。
以上の工程により、同一基板上にチャネルエッチ型のトランジスタ４５０、及びボトムコ
ンタクト型のトランジスタ４６０を作製することができる。なお、ボトムコンタクト型の
トランジスタ４６０は、接続電極層４５２以外は、透光性を有する材料で構成されている
ため、開口率を向上させることができる。
トランジスタ４５０の様なチャネルエッチ型は、チャネル長を短く形成しやすく、駆動回
路の様な高速動作を必要とするトランジスタの形成に有利である。すなわち、同一基板上
に形成する複数の回路の全てをトランジスタ４６０の様なボトムコンタクト型で形成する
よりも高速動作が可能な表示装置を作製することができる。
また、表示装置に必要な画素電極は画素部の保護絶縁層４２８上に設け、トランジスタ４
６０のドレイン電極層と電気的に接続させる。ここでは、接続電極層４５２と接続させれ
ば良い。なお、画素電極には、ゲート電極層４５１ａ、４５１ｂ、ソース電極層４５５ａ
、及びドレイン電極層４５５ｂと同様の透光性を有する導電膜を用いることができる。
本発明の一態様は、同一基板上に駆動回路と画素回路を有した表示装置において、該回路
が必要とする電気特性を得やすい様に該回路のそれぞれを構造の異なるトランジスタで形
成するものであり、本実施の形態の様に、駆動回路にチャネルエッチ型のトランジスタ４
５０、画素回路にボトムコンタクト型のトランジスタ４６０を用いることによって表示特
性の優れた表示装置を作製することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態２）
本実施の形態では、トランジスタの作製工程の一部が実施の形態１と異なる例を図２に示
す。図２は、図１と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を
用い、同じ箇所の詳細な説明は省略する。
まず、実施の形態１に従って、基板上にゲート電極層４２１ａ、４５１ａ、及びゲート絶
縁層４０２を形成し、ゲート絶縁層４０２を介してゲート電極層４５１ａと一部が重なる
ソース電極層４５５ａ及びドレイン電極層４５５ｂを形成する。そして、ゲート絶縁層４
０２、ソース電極層４５５ａ、及びドレイン電極層４５５ｂ上に酸化物半導体膜の成膜を
行う。
次いで、酸化物半導体膜の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上基板の歪み点未満、好ましくは４２５℃以上とする
。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃未満であれば
加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体膜への水や水素の再混入を防ぐ。その後、
同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下
、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスに、水、
水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたは
Ｎ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９
９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処
理を行ってもよい。
以上の工程を経ることによって酸化物半導体膜全体は酸素過剰な状態となり、酸化物半導
体膜を高抵抗化、即ちｉ型化させることができる。なお、本実施の形態では、酸化物半導
体膜成膜直後に第１の加熱処理を行う例を示したが、第１の加熱処理は、酸化物半導体膜
成膜以降の工程であれば特に限定されない。
次いで、フォトリソグラフィ工程によりレジストマスクを形成し、エッチング工程にて酸
化物半導体膜及びゲート絶縁層４０２を選択的にエッチングして、ゲート電極層４２１ｂ
に達するコンタクトホールを形成する。その後、レジストマスクを除去する（図２（Ａ）
参照）。
次いで、フォトリソグラフィ工程によりレジストマスクを形成し、エッチング工程にて酸
化物半導体膜を選択的にエッチングして島状に加工する。そして、レジストマスクを除去
し、ゲート絶縁層４０２上に酸化物半導体層４０４、４０５を形成する（図２（Ｂ）参照
）。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４０４、４０５上にスパッタ法で酸化
物絶縁層を形成した後、フォトリソグラフィ工程によりレジストマスクを形成する。そし
て、エッチング工程にて酸化物絶縁層４２６を形成し、レジストマスクを除去する。この
段階で、酸化物半導体層４０４、４０５と酸化物絶縁層４２６が重なる領域が形成される
。また、この工程によりゲート電極層４２１ｂに達するコンタクトホールの形成と、ドレ
イン電極層４５５ｂに達するコンタクトホールの形成も行う（図２（Ｃ）参照）。
酸化物絶縁層には、水分、水素イオン、ＯＨ−などの不純物を極力含まず、これらが外部
から侵入することをブロックする無機絶縁膜を用いると良い。代表的には酸化珪素膜、窒
化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることが
できる。
次いで、ゲート絶縁層４０２、酸化物絶縁層４２６、及び酸化物半導体層４０４、４０５
上に酸化物導電膜と金属膜の積層を形成する。スパッタ法を用いれば、酸化物導電膜と金
属膜の積層を大気に触れることなく連続的に成膜することができる。
酸化物導電膜としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含
まないものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛
アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどが挙げられる。本実施の
形態では酸化亜鉛膜を用いる。
また、金属膜としては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、から選ばれた元素、
または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いるこ
とができる。また、該金属膜は、上述した元素の単層に限定されず、異なる元素の積層で
も良い。本実施の形態では、モリブデン膜、アルミニウム膜、及びモリブデン膜を積層し
た三層積層膜を用いる。
次いで、フォトリソグラフィ工程により、レジストマスクを形成し、エッチング工程にて
金属膜を選択的にエッチングしてソース電極層４４５ａ、ドレイン電極層４４５ｂ、接続
電極層４４９、及び接続電極層４４２を形成した後、レジストマスクを除去する。
なお、レジストマスクを除去するために用いられるレジスト剥離液はアルカリ性溶液であ
り、レジスト剥離液を用いる場合は、上記電極層をマスクとして酸化亜鉛膜も選択的にエ
ッチングされる。従って、ソース電極層４４５ａに接する酸化物導電層４４６ａ、ドレイ
ン電極層４４５ｂに接する酸化物導電層４４６ｂが形成される。
なお、酸化物半導体層と酸化物導電層はエッチング速度に差があるため、酸化物半導体層
上に接する酸化物導電層は、時間制御で除去することができる。
また、金属膜を選択的にエッチングした後、酸素アッシング処理でレジストマスクを除去
した後、ソース電極層４４５ａ、ドレイン電極層４４５ｂ、接続電極層４４９、及び接続
電極層４４２をマスクとして酸化亜鉛膜を選択的にエッチングしてもよい。
ソース電極層４４５ａと酸化物半導体層４０４との間に設けられる酸化物導電層４４６ａ
はソース領域として機能し、ドレイン電極層４４５ｂと酸化物半導体層４０４との間に設
けられる酸化物導電層４４６ｂはドレイン領域として機能する。酸化物導電層４４６ａ及
び酸化物導電層４４６ｂを設けることによって、酸化物半導体層４０４とソース電極層４
４５ａ及びドレイン電極層４４５ｂとの接触抵抗を下げることができる。この様に、電流
経路の低抵抗化が図られたトランジスタは高速動作が可能となり、周辺回路（駆動回路）
の周波数特性を向上させることができる。
モリブデンは、酸化物半導体との接触抵抗が比較的高い材料である。モリブデンは、チタ
ンに比べて酸化しにくいため、酸化物半導体層から酸素を引き抜く作用が弱く、酸化物半
導体層の接触界面がｎ型化しないためである。この様な場合において、酸化物半導体層と
金属電極層との間に酸化物導電層を介在させることは、接触抵抗を低減させるための大変
有効な手段となる。
また、同じ工程で接続電極層４４９に接する酸化物導電層４４８が形成され、接続電極層
４４２に接する酸化物導電層４４７が形成される（図２（Ｄ）参照）。
次いで、トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下、例
えば窒素ガス雰囲気下で第２の加熱処理を行ってもよい。第２の加熱処理は、１５０℃以
上３５０℃未満で行うことが好ましく、例えば、窒素雰囲気下で２５０℃、１時間の加熱
処理を行う。
なお、第２の加熱処理により、酸化物半導体層４０４，４５４中に酸素の含侵または拡散
が行われる。酸化物半導体層４０４，４５４中への酸素の含侵または拡散によりチャネル
形成領域を高抵抗化（ｉ型化）を図ることができる。それにより、電気特性がノーマリー
オフとなるトランジスタを得ることができる。また、第２の加熱処理により、酸化物導電
層４４６ａ、４４６ｂ、４４７、４４８を結晶化させ、導電性を向上させることもできる
。
次いで、酸化物絶縁層４２６、ソース電極層４４５ａ、ドレイン電極層４４５ｂ上に酸化
物絶縁層４２７、保護絶縁層４２８を形成する（図２（Ｅ）参照）。酸化物絶縁層４２７
、保護絶縁層４２８は、実施の形態１と同様の材料及び作製方法で形成することができる
。
以上の工程により、同一基板上にトランジスタ４４０と、トランジスタ４６０を作製する
ことができる。
駆動回路部に配置されるトランジスタ４４０は、絶縁表面を有する基板４００上に、ゲー
ト電極層４２１ａ、ゲート絶縁層４０２、酸化物半導体層４０４、酸化物導電層４４６ａ
、４４６ｂ、ソース電極層４４５ａ、及びドレイン電極層４４５ｂで構成される。ここで
、酸化物半導体層４０４は、少なくともチャネル形成領域４４３、高抵抗ソース領域４４
４ａ、及び高抵抗ドレイン領域４４４ｂを有する。また、チャネル形成領域４４３、ソー
ス電極層４４５ａ、及びドレイン電極層４４５ｂ上には酸化物絶縁層４２７及び保護絶縁
層４２８が設けられる。
高抵抗ソース領域４４４ａとソース電極層４４５ａとの間にはソース領域として機能する
酸化物導電層４４６ａが設けられ、高抵抗ドレイン領域４４４ｂとドレイン電極層４４５
ｂとの間にはドレイン領域として機能する酸化物導電層４４６ｂが設けられ、接触抵抗の
低減を図っている。
また、酸化物絶縁層４２６と重なる酸化物半導体層４０４の第１領域４４４ｃ、第２領域
４４４ｄは、チャネル形成領域４４３と同じ酸素過剰な状態であり、リーク電流の低減や
、寄生容量を低減する機能も果たしている。なお、酸化物絶縁層４２６が酸化物半導体層
４０４と重ならない構成とする場合は、酸化物半導体層４０４の第１領域４４４ｃ、第２
領域４４４ｄは形成されない。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１または２に示したアクティブマトリクス基板を用いて、
液晶表示装置を構成する一例を示す。
アクティブマトリクス基板の断面構造の一例を図３に示す。
実施の形態１及び２では、同一基板上に駆動回路部のトランジスタ、画素部のトランジス
タ及びゲート配線（ゲート電極）コンタクト部を図示したが、本実施の形態では、それら
に加え、保持容量、ゲート配線とソース配線の交差部も図示して説明する。
容量、ゲート配線、ソース配線は、実施の形態１または２に示す作製工程と同じ工程で形
成することができ、フォトマスク枚数の増加や、工程数の増加することなく作製すること
ができる。また、画素部の表示領域となる部分においては、ゲート配線、ソース配線、及
び容量配線層が透光性を有する導電膜で形成されており、高い開口率を実現している。ま
た、表示領域でない部分のソース配線層は、配線抵抗を低減するために金属配線を用いる
ことができる。
図３において、トランジスタ４５０は、駆動回路部に設けられるトランジスタであり、画
素電極層４５７と電気的に接続するトランジスタ４６０は、画素部に設けられるトランジ
スタである。
基板４００上方に形成されるトランジスタ４６０として、本実施の形態では、実施の形態
１または２のトランジスタ４６０と同じ構造を用いる。
トランジスタ４６０のゲート電極層４５１ａと同じ透光性を有する材料、及び同じ工程で
形成される容量配線層４３０は、誘電体となるゲート絶縁層４０２を介して容量電極４３
１と重なり、保持容量を形成する。なお、容量電極４３１は、トランジスタ４６０のソー
ス電極層４５５ａまたはドレイン電極層４５５ｂと同じ透光性を有する材料、及び同じ工
程で形成される。従って、トランジスタ４６０が透光性を有していることに加え、保持容
量も透光性を有するため、開口率を向上させることができる。
保持容量が透光性を有することは、開口率を向上させる上で重要である。特に１０インチ
以下の小型の液晶表示パネルにおいて、画素寸法を微細化しても、高い開口率を実現する
ことができる。また、トランジスタ４６０及び保持容量の構成部材に透光性を有する膜を
用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い
開口率を実現することができる。例えば、一つの画素内に２〜４個のサブピクセル及び保
持容量を有する場合においても、トランジスタが透光性を有していることに加え、それぞ
れの保持容量も透光性を有するため、開口率を向上させることができる。
なお、保持容量は、画素電極層４５７の下方に設けられ、容量電極４３１は画素電極層４
５７と電気的に接続される。
本実施の形態では、容量配線層４３０、ゲート絶縁層４０２、及び容量電極４３１を用い
て保持容量を形成する例を示したが、保持容量を形成する構造については特に限定されな
い。例えば、容量配線層を設けず、隣り合う画素のゲート配線の一部を容量配線層として
も良い。また、ゲート絶縁層の他に保護絶縁層や平坦化絶縁層などの画素部の構成に用い
られる絶縁層を誘電体として用いても良い。
また、ゲート配線層、ソース配線層、及び容量配線層は画素密度に応じて複数本設けられ
るものである。また、端子部においては、ゲート配線と同電位の第１の端子電極、ソース
配線と同電位の第２の端子電極、容量配線層と同電位の第３の端子電極などが複数並べら
れて配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし
、実施者が適宣決定すれば良い。
ゲート配線コンタクト部において、ゲート電極層４２１ｂは、低抵抗の金属材料で形成す
ることができる。ゲート電極層４２１ｂは、ゲート配線に達するコンタクトホールを介し
て接続電極層４２９と電気的に接続される。
駆動回路のトランジスタ４５０のゲート電極層は、酸化物半導体層の上方に設けられた導
電層４１７と電気的に接続させる構造としてもよい。
また、配線交差部において、図３に示すように寄生容量を低減するため、ゲート配線層４
２１ｃとソース配線層４２２との間には、ゲート絶縁層４０２及び酸化物絶縁層４２６を
積層する構成としている。なお、図３ではゲート配線層４２１ｃを金属膜とする例を示し
たが、トランジスタ４６０のゲート電極層４５１ａと同じ透光性を有する導電膜を用いて
形成することもできる。
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリク
ス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス
基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する
共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子
電極を端子部に設ける。この第４の端子電極は、共通電極を固定電位、例えばＧＮＤ、０
Ｖなどに設定するための端子である。第４の端子電極は、画素電極層４５７と同じ透光性
を有する材料で形成することができる。
また、ゲート電極、ソース電極、ドレイン電極、画素電極、その他の電極、及び各種配線
層に同じ材料を用いれば、スパッタターゲットや製造装置を共通とすることができる。ま
た、その材料コスト及びエッチング時に使用するエッチャントやエッチングガスに要する
コストを低減することができ、結果として製造コストを削減することができる。
また、図３の構造において、平坦化絶縁層４５６として感光性の樹脂材料を用いる場合、
レジストマスクを形成する工程を省略することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態４）
また、本実施の形態では、トランジスタと同一基板上に設けられる端子部の構成の一例を
図４を用いて説明する。なお、図４において、図３と同じ箇所には同じ符号を用いて説明
する。
図４（Ａ１）、図４（Ａ２）は、ゲート配線端子部の断面図及び上面図をそれぞれ図示し
ている。図４（Ａ１）は図４（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。
図４（Ａ１）において、酸化物絶縁層４２７と保護絶縁層４２８の積層上に形成される導
電層４１５は、入力端子として機能する接続用の端子電極である。また、図４（Ａ１）に
おいて、端子部では、ゲート配線層４２１ｃと同じ材料で形成される第１の端子４１１と
、ソース配線層４２２と同じ材料で形成される接続電極層４１２とがゲート絶縁層４０２
を介して重なり、導電層４１５で導通させている。導電層４１５は、画素電極層４５７と
同じ透光性を有する材料、同じ工程で形成することができる。
また、図４（Ｂ１）、及び図４（Ｂ２）は、ソース配線端子部の断面図及び上面図をそれ
ぞれ図示している。また、図４（Ｂ１）は、図４（Ｂ２）中のＣ３−Ｃ４線に沿った断面
図に相当する。
図４（Ｂ１）において、酸化物絶縁層４２７と保護絶縁層４２８の積層上に形成される導
電層４１８は、入力端子として機能する接続用の端子電極である。また、図４（Ｂ１）に
おいて、端子部では、ゲート配線層４２１ｃと同じ材料で形成される電極層４１６が、ソ
ース配線と電気的に接続される第２の端子４１４の下方にゲート絶縁層４０２を介して重
なる。電極層４１６は第２の端子４１４とは電気的に接続しておらず、電極層４１６を第
２の端子４１４と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、
ノイズ対策のための容量、または静電気対策のための容量とすることができる。また、第
２の端子４１４は、導電層４１８と電気的に接続している。導電層４１８は、画素電極層
４５７と同じ透光性を有する材料、同じ工程で形成することができる。
ゲート配線、ソース配線、共通電位線、及び電源供給線は画素密度に応じて複数本設けら
れるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配
線と同電位の第２の端子、電源供給線と同電位の第３の端子、共通電位線と同電位の第４
の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設
ければ良いものとし、実施者が適宣決定すれば良い。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態５）
本実施の形態では、液晶表示装置の構成及び作製方法の一例について説明する。
本実施の形態においては、液晶素子（液晶表示素子ともいう）を含む表示装置について説
明するが、これに限らず電子インクなど、電気的作用によりコントラストが変化する表示
媒体も適用することができる。
なお、本明細書中における表示装置には、表示素子が封止された状態にあるパネルと、該
パネルを動作させるためのＩＣ（集積回路）等が含まれる。また、該表示素子が形成され
ている素子基板には、電流を表示素子に供給するための手段が各画素に備えられている。
また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴ
ＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡ
ＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯ
Ｇ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣが直接実装されたモジュールも全て表
示装置に含むものとする。
表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図５を用いて説明
する。図５（Ａ１）、（Ａ２）は、トランジスタ４０１０、４０１１、及び液晶素子４０
１３を第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止
したパネルの平面図である。また、図５（Ｂ）は、図５（Ａ１）、（Ａ２）のＭ−Ｎにお
ける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって、画素部４００２と、走
査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００
６とによって、液晶層４００８と共に封止されている。また、第１の基板４００１上のシ
ール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単
結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３が実装されてい
る。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図５（Ａ１）は、ＣＯ
Ｇ法により信号線駆動回路４００３を実装する例であり、図５（Ａ２）は、ＴＡＢ法によ
り信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、
トランジスタを複数有している。図５（Ｂ）では、画素部４００２に含まれるトランジス
タ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示してい
る。トランジスタ４０１０、４０１１上には絶縁層４０４１、４０２０、４０２１が設け
られている。
トランジスタ４０１０、４０１１には、実施の形態１または２で示した酸化物半導体層を
含む信頼性の高いトランジスタを適用することができる。駆動回路用のトランジスタ４０
１１としては、実施の形態１または２で示したトランジスタ４５０、画素用のトランジス
タ４０１０としては、実施の形態１または２で示したトランジスタ４６０を用いることが
できる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャネル型トラン
ジスタである。
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャ
ネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタ４０１１
のしきい値電圧の変化量を低減することができる。また、導電層４０４０は、電位がトラ
ンジスタ４０１１のゲート電極と同じでもよいし、異なっていても良く、第２のゲート電
極として機能させることもできる。また、導電層４０４０の電位はＧＮＤ、０Ｖ、或いは
フローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極４０３０は、トランジスタ４０１０と電気的に
接続されている。そして液晶素子４０１３の対向電極４０３１は、第２の基板４００６上
に形成されている。画素電極４０３０と対向電極４０３１と液晶層４００８とが重なって
いる部分が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極４０３１
には、それぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられている。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
また、４０３５は、絶縁層を選択的にエッチングすることで得られる柱状のスペーサであ
り、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお、球状のスペーサを用いても良い。
また、対向電極４０３１は、トランジスタ４０１０と同一基板上に設けられる共通電位線
と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介
して対向電極４０３１と共通電位線を電気的に接続することができる。なお、導電性粒子
はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、液晶層４００８
に用いる場合は、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶
組成物とすることが好ましい。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野
角依存性が小さい特徴を有する。
トランジスタ４０１１では、酸化物半導体層に接して絶縁層４０４１が形成されている。
絶縁層４０４１は、実施の形態１で示した酸化物絶縁層４２７と同様な材料及び方法で形
成することができ、ここでは、スパッタ法で形成した酸化珪素膜を用いる。
また、絶縁層４０４１上に保護絶縁層４０２０を形成する。保護絶縁層４０２０は、実施
の形態１で示した保護絶縁層４２８と同様な材料及び方法で形成すればよい。ここでは、
保護絶縁層４０２０として、プラズマＣＶＤ法で形成した窒化珪素膜を用いる。
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリ
ル系樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の耐
熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（
ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガ
ラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させ
ることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂の置換基としては、有機基（例えばアル
キル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ、ＳＯＧ、ス
ピンコート、ディップ、スプレー塗布、インクジェット、スクリーン印刷、オフセット印
刷等を用いることができ、また、ドクターナイフ、ロールコーター、カーテンコーター、
ナイフコーター等を用いて形成することができる。絶縁層４０２１の焼成工程と半導体層
のアニールを兼ねることで工程を削減することが可能となる。
画素電極４０３０、対向電極４０３１は、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、インジ
ウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性
材料を用いることができる。
また、画素電極４０３０、対向電極４０３１として、導電性高分子（導電性ポリマーとも
いう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成し
た画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける光の透過率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部
４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８を通じて供給されている。
接続端子電極４０１５は、画素電極４０３０と同じ導電膜で形成され、端子電極４０１６
は、トランジスタ４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されて
いる。
接続端子電極４０１５は、異方性導電膜４０１９を介してＦＰＣ４０１８が有する端子と
電気的に接続されている。
また、図５においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
図６は、本明細書に開示する作製方法により作製されるトランジスタ基板２６００を用い
た表示装置として、液晶表示モジュールを構成する一例を示している。
トランジスタ基板２６００と対向基板２６０１がシール材２６０２により固着され、その
間にトランジスタ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６
０５が設けられ表示領域を形成している。
着色層２６０５は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、
青の各色に対応した着色層が各画素に対応して設けられている。トランジスタ基板２６０
０と対向基板２６０１の外側には偏光板２６０６、２６０７、拡散板２６１３が配設され
ている。
光源は冷陰極管２６１０と反射板２６１１により構成される。回路基板２６１２には、コ
ントロール回路や電源回路などの外部回路が組みこまれており、フレキシブル配線基板２
６０９を介してトランジスタ基板２６００の配線回路部２６０８と接続される。また偏光
板と液晶層との間に位相差板を設けてもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、表示装置として信頼性の高い液晶表示パネルを作製することができる
。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態６）
本実施の形態では、同一基板上に作製したトランジスタで構成された駆動回路及び画素部
を動作させる例について説明する。
本実施の形態では、実施の形態１に従ったトランジスタの作製方法を用いて、同一基板上
に画素部及び駆動回路部を形成する。なお、実施の形態１に示すトランジスタは、ｎチャ
ネル型トランジスタであり、該駆動回路部は、ｎチャネル型トランジスタのみで構成する
ことができる一部の回路に限られる。
アクティブマトリクス型表示装置のブロック図の一例を図７（Ａ）に示す。表示装置の基
板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動
回路５３０３、及び信号線駆動回路５３０４が配置されている。画素部５３０１には、複
数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査
線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。
なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配
置されている。また、表示装置の基板５３００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎ
ｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントロ
ーラ、制御ＩＣともいう）に接続されている。
図７（Ａ）に示す第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、及び
信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのた
め、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。
また、基板５３００と外部の駆動回路との接続部（ＦＰＣ等）を減らすことができるため
、信頼性や歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対して、第１の
走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＬＫ
１）等を供給する。また、第２の走査線駆動回路５３０３に対しては、第２の走査線駆動
回路用スタート信号（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロッ
ク信号（ＧＣＬＫ２）等を供給する。
また、信号線駆動回路５３０４に対しては、信号線駆動回路用スタート信号（ＳＳＰ）、
信号線駆動回路用クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビ
デオ信号ともいう）、ラッチ信号（ＬＡＴ）等を供給するものとする。なお各クロック信
号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（Ｃ
ＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２、
または第２の走査線駆動回路５３０３の一方は省略することが可能である。
図７（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２
の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動
回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構
成により、電界効果移動度が比較的小さいトランジスタを用いても、画素部と同一基板上
に駆動回路の一部を構成することができる。従って、コストの低減や歩留まりの向上など
を図ることができる。
次に、ｎチャネル型トランジスタで構成する信号線駆動回路の構成及び動作の一例につい
て、図８（Ａ）、図８（Ｂ）を用いて説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）で構成される。また、スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々、トラ
ンジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）で構成される。ここで、トランジス
タ５６０３＿１〜５６０３＿ｋは、ｎチャネル型トランジスタである。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例として説明する
。トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５
６０４＿ｋと接続される。トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々
、信号線Ｓ１〜Ｓｋと接続される。トランジスタ５６０３＿１〜５６０３＿ｋのゲートは
、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。またト
ランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信
号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電
位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、トランジスタ５６０３＿１
〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報または画像信号に応じたアナ
ログ信号である場合が多い。
次に、図８（Ａ）の信号線駆動回路の動作について、図８（Ｂ）のタイミングチャートを
参照して説明する。図８（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａ
ｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各々、シ
フトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋは
、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、信号線
駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択
期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々、選択
された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
なお、本実施の形態の図面において、信号波形のなまり等は、明瞭化のために誇張して表
記している場合がある。従って、必ずしもそのスケールには限定されない。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。このとき、トランジスタ５
６０３＿１〜５６０３＿ｋはオンになり、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ
１〜Ｓｋとが導通状態になる。そして、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ
（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各
々、トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素のう
ち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択さ
れた行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる
。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、または配線の数を減らすことができる
。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ
画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書
き込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１、
または２に示すトランジスタで構成される回路を用いることが可能である。この場合、シ
フトレジスタ５６０１が有する全てのトランジスタを単極性のトランジスタで構成するこ
とができる。
次に、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（Ｓ
Ｐ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素の
トランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタ
を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なもの
が用いられる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図９及び図１０を用いて説明する。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図９（Ａ）参照）。シフトレジスタの第１のパルス
出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のク
ロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より
第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される
。
また、第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１
（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿
ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路からの信号（前段信
号ＯＵＴ（ｎ−１）という）が入力される。
また、第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３か
らの信号が入力される。同様に２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後
段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋
２）という）が入力される。
従って、各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に入
力するための第１の出力信号ＯＵＴ（１）（ＳＲ）乃至ＯＵＴ（Ｎ）（ＳＲ）、別の回路
等に電気的に入力される第２の出力信号ＯＵＴ（１）乃至ＯＵＴ（Ｎ）が出力される。な
お、図９（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ
（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３
のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している（すなわち、互いに９０
°位相がずれている）。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロ
ック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック
信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣ
Ｋとして説明を行う。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図９（Ａ）において、第
１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続さ
れ、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が第
３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第１
の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配線
１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されてい
る。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図９（Ｂ）参照
）。
第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ
１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力
端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルス
が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２
６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の
出力信号ＯＵＴ（１）が出力されていることとなる。
なお、第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎには、３端子のト
ランジスタの他に、４端子のトランジスタ２８（図９（Ｃ）参照）を用いることができる
。なお、本明細書において、トランジスタが半導体層を介して二つのゲート電極を有する
場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲー
ト電極を上方のゲート電極とも呼ぶ。トランジスタ２８は、下方のゲート電極に入力され
る第１の制御信号Ｇ１及び上方のゲート電極に入力される第２の制御信号Ｇ２によって、
Ｉｎ端子とＯｕｔ端子間の電気的な制御を行うことのできる素子である。
酸化物半導体をトランジスタのチャネル形成領域を含む半導体層に用いた場合、製造工程
により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため
、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、しきい値
電圧の制御を行うことのできる構成が好適である。図９（Ｃ）に示すトランジスタ２８は
、チャネル形成領域の上下にゲート絶縁層を介してゲート電極が設けられており、上方及
び／または下方のゲート電極の電位を制御することにより、しきい値電圧を所望の値に制
御することができる。
次に、パルス出力回路の具体的な回路構成の一例について、図９（Ｄ）を用いて説明する
。
図９（Ｄ）に示したパルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ
４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第１
の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電源
線５１、第２の高電源電位ＶＣＣが供給される電源線５２、及び低電源電位ＶＳＳが供給
される電源線５３を有し、それぞれに接続された第１のトランジスタ３１〜第１３のトラ
ンジスタ４３に対して信号、または電源電位を供給する。
ここで、図９（Ｄ）の各電源線の電源電位の大小関係は、第１の電源電位ＶＤＤは第２の
電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大き
い電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は
、一定の間隔でＨレベルとＬレベルを繰り返す信号であり、例えば、ＨレベルのときはＶ
ＤＤ、ＬレベルのときはＶＳＳとする。
なお、電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動
作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えるこ
とができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
また、図９（Ｄ）に図示するように、第１のトランジスタ３１〜第１３のトランジスタ４
３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３
９には、図９（Ｃ）で示した４端子のトランジスタ２８を用いることが好ましい。
第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９の動作は
、ソースまたはドレインとなる電極の一方が接続されたノードの電位をゲート電極の制御
信号によって切り替えることが求められる。また、ゲート電極に入力される制御信号に対
する応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低
減することができるトランジスタであることが好ましい。従って、４端子のトランジスタ
２８を用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパ
ルス出力回路とすることができる。なお、図９（Ｄ）では第１の制御信号Ｇ１及び第２の
制御信号Ｇ２が同じ制御信号としたが、異なる制御信号が入力される構成としてもよい。
図９（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続さ
れ、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（下
方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されている
。
第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９
のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３
４のゲート電極に電気的に接続されている。
第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端
子が第１の出力端子２６に電気的に接続されている。
第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１
の出力端子２６に電気的に接続されている。
第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２
のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接
続され、ゲート電極が第４の入力端子２４に電気的に接続されている。
第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２
のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接
続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第５の入力端子２５に
電気的に接続されている。
第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８
のトランジスタ３８の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び
上方のゲート電極）が第３の入力端子２３に電気的に接続されている。
第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４の
トランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び
上方のゲート電極）が第２の入力端子２２に電気的に接続されている。
第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のト
ランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲ
ート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極（
下方のゲート電極及び上方のゲート電極）が電源線５２に電気的に接続されている。
第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２
端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の
第２端子に電気的に接続されている。
第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第
２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電
極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。
第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第
２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電
極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。
第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第
１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電
極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。
図９（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０
のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。ま
た、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５
のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジス
タ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢと
する（図１０（Ａ）参照）。
図１０（Ａ）に、図９（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿１
に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６及
び第２の出力端子２７に入力または出力される信号を示す。
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子
を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレ
イン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソー
スとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソー
スまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインと
して機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合の一例と
しては、それぞれを第１端子、第２端子と表記する場合がある。
なお、図１０（Ａ）において、ノードＡを浮遊状態とすることによりブートストラップ動
作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持するため、一
方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
ここで、図１０（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートを図１０（Ｂ）に示す。なお、シフトレジスタが走査線駆動回路である場合、
図１０（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する
。
なお、図１０（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。
そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設け
ておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１
のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり
、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソー
スの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の
形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加
される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の
劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減できる利点がある。
なお、第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物
半導体を用いることにより、トランジスタのオフ電流を低減し、オン電流及び電界効果移
動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の
誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファ
スシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるト
ランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線に
、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源線
の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。
なお、図１０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８の
トランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトラン
ジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３
８がオフの状態とすることによって、第２の入力端子２２（ＣＫ２）及び第３の入力端子
２３（ＣＫ３）の電位が低下することで生じるノードＢの電位の低下が、第７のトランジ
スタ３７のゲート電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の
低下に起因して２回生じることとなる。
一方、図１０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８の
トランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトラン
ジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ
３８がオフの状態とすることによって、第２の入力端子２２（ＣＫ２）及び第３の入力端
子２３（ＣＫ３）の電位が低下することで生じるノードＢの電位の低下を、第８のトラン
ジスタ３８のゲート電極の電位の低下による一回に低減することができる。
そのため、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電
極）に第３の入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８
のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロ
ック信号ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電
位の変動回数が低減され、ノイズを低減することが出来るからである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、表示装置の一形態として、実施の形態１または２で示すトランジスタ
を有し、表示素子として液晶素子を用いた液晶表示装置の例を図１１乃至図２４を用いて
説明する。
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す
。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの
領域（例えば２〜４個のサブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫
されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明で
は、マルチドメイン設計が考慮された液晶表示装置について説明する。
図１２及び図１３は、それぞれ画素電極及び対向電極を示している。なお、図１２は画素
電極が形成される基板側の平面図であり、図中に示す切断線Ｅ−Ｆに対応する断面構造を
図１１に表している。また、図１３は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
図１１は、トランジスタ６２８とそれに接続する画素電極層６２４、及び保持容量部６３
０が形成された基板６００と、対向電極層６４０等が形成される対向基板６０１とが重ね
合わせられ、液晶が注入された状態を示している。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成され、対向電極層６４０上
に突起６４４が形成されている。画素電極層６２４上には配向膜６４８が形成され、同様
に対向電極層６４０及び突起６４４上にも配向膜６４６が形成されている。基板６００と
対向基板６０１の間に液晶層６５０が形成されている。
基板６００上には、トランジスタ６２８とそれに接続する画素電極層６２４、及び保持容
量部６３０が形成される。画素電極層６２４は、絶縁膜６２０、絶縁膜６２１、及び絶縁
膜６２２に形成されたコンタクトホール６２３を通じて配線６１８と接続する。トランジ
スタ６２８には実施の形態１及び２で示すトランジスタを適宜用いることができる。また
、保持容量部６３０は、トランジスタ６２８のゲート配線６０２と同時に形成した第１の
容量配線６０４と、ゲート絶縁層６０６と、配線６１６、６１８と同時に形成した第２の
容量配線６１７で構成される。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。
図１２に基板６００上の平面構造を示す。画素電極層６２４は、実施の形態１で示した材
料を用いて形成する。画素電極層６２４にはスリット６２５を設ける。スリット６２５は
液晶の配向を制御するためのものである。
図１２に示すトランジスタ６２９とそれに接続する画素電極層６２６及び保持容量部６３
１は、それぞれトランジスタ６２８、画素電極層６２４及び保持容量部６３０と同様に形
成することができる。トランジスタ６２８とトランジスタ６２９は共に配線６１６と接続
している。この液晶表示パネルの画素（ピクセル）は、画素電極層６２４と画素電極層６
２６により構成されている。すなわち、画素電極層６２４と画素電極層６２６はサブピク
セルである。本形態では２つのサブピクセルで画素が構成されているが、更に複数のサブ
ピクセルで構成することもできる。
図１３に対向基板側の平面構造を示す。対向電極層６４０は、画素電極層６２４と同様の
材料を用いて形成することが好ましい。対向電極層６４０上には液晶の配向を制御する突
起６４４が形成されている。なお、図１３に基板６００上に形成される画素電極層６２４
及び画素電極層６２６を破線で示し、対向電極層６４０と、画素電極層６２４及び画素電
極層６２６が重なり合って配置されている様子を示している。
この画素構造の等価回路を図１４に示す。トランジスタ６２８とトランジスタ６２９は、
共にゲート配線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配
線６０５の電位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせ
ることができる。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御するこ
とにより液晶の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極層６２４に電圧を印加すると、スリット６２５の近傍に
は電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起
６４４とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図１５乃至図１８を用いて説明す
る。
図１５と図１６は、ＶＡ型液晶表示パネルの画素構造を示している。図１６は基板６００
の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図１５に表している。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にトランジス
タが接続されている。各トランジスタは、異なるゲート信号で駆動されるように構成され
ている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する
信号を独立して制御する構成を有している。
画素電極層６２４は、コンタクトホール６２３で配線６１８を介してトランジスタ６２８
と接続されている。また、画素電極層６２６は、コンタクトホール６２７で配線６１９を
介してトランジスタ６２９と接続されている。
トランジスタ６２８とトランジスタ６２９は、実施の形態１または２で示すトランジスタ
を適宜用いることができる。トランジスタ６２８のゲート配線６０２と、トランジスタ６
２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離されて
いる。一方、データ線として機能する配線６１６は、トランジスタ６２８とトランジスタ
６２９で共通に用いられている。また、配線６１８、６１９の下部には、ゲート絶縁層６
０６を介して容量配線６９０が設けられている。
画素電極層６２４と画素電極層６２６の形状は異なっており、スリット６２５によって分
離されている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が
形成されている。画素電極層６２４と画素電極層６２６に印加する電圧をトランジスタ６
２８及びトランジスタ６２９により異ならせることで、液晶の配向を制御している。この
画素構造の等価回路を図１８に示す。トランジスタ６２８はゲート配線６０２と接続し、
トランジスタ６２９はゲート配線６０３と接続している。また、トランジスタ６２８とト
ランジスタ６２９は、共に配線６１６と接続している。ゲート配線６０２とゲート配線６
０３に異なるゲート信号を与えることで、液晶素子６５１と液晶素子６５２の動作を異な
らせることができる。すなわち、トランジスタ６２８とトランジスタ６２９の動作を個別
に制御することにより、液晶素子６５１と液晶素子６５２の液晶の配向を精密に制御して
視野角を広げることができる。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。図１７に対向基板側の平面構造を示す。対向電極層６４０は異なる画素間で共通化
されている電極であるが、スリット６４１が形成されている。このスリット６４１と、画
素電極層６２４及び画素電極層６２６側のスリット６２５とを交互に咬み合うように配置
することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これに
より、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
なお、図１７には、基板６００上に形成される画素電極層６２４及び画素電極層６２６を
破線で示し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合っ
て配置されている様子を示している。
画素電極層６２４及び画素電極層６２６上には配向膜６４８が形成され、同様に対向電極
層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶
層６５０が形成されている。また、画素電極層６２４と液晶層６５０と対向電極層６４０
が重なり合うことで、第１の液晶素子６５１が形成されている。また、画素電極層６２６
と液晶層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子６５２が形成さ
れている。図１５乃至図１８で説明する表示パネルの画素構造は、一画素に第１の液晶素
子と第２の液晶素子が設けられたマルチドメイン構造となっている。
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
図１９は、電極層６０７、トランジスタ６２８、及び画素電極層６２４が形成された基板
６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６
０１には、着色膜６３６、平坦化膜６３７などが形成されている。なお、画素電極は、基
板６００側に有るので、対向基板６０１側に対向電極は設けられていない。また、基板６
００と対向基板６０１の間に、配向膜６４６及び配向膜６４８を介して液晶層６５０が形
成されている。
基板６００上には、電極層６０７及び電極層６０７に接続する容量配線６０４、並びにト
ランジスタ６２８が形成される。容量配線６０４はトランジスタ６２８のゲート配線６０
２と同時に形成することができる。トランジスタ６２８としては、実施の形態１乃至５で
示したトランジスタを適用することができる。電極層６０７は、実施の形態１または２で
示す画素電極層と同様の材料を用いることができる。また、電極層６０７は略画素の形状
に区画化した形状で形成する。なお、電極層６０７及び容量配線６０４上にはゲート絶縁
層６０６が形成される。
トランジスタ６２８の配線６１６、配線６１８がゲート絶縁層６０６上に形成される。配
線６１６は、液晶表示パネルにおいてビデオ信号をのせるデータ線であり、一方向に伸び
る配線であると同時に、トランジスタ６２８のソース領域又はドレイン領域と接続し、ソ
ース及びドレインの一方の電極となる。配線６１８は、ソース及びドレインの他方の電極
となり、画素電極層６２４と接続する配線である。
配線６１６、配線６１８上に絶縁膜６２０及び絶縁膜６２１が形成される。また、絶縁膜
６２１上には、絶縁膜６２０、６２１に形成されるコンタクトホール６２３を介して、配
線６１８に接続する画素電極層６２４が形成される。画素電極層６２４は、実施の形態３
で示した画素電極層４５７と同様の材料を用いて形成することができる。
このようにして、基板６００上にトランジスタ６２８とそれに接続する画素電極層６２４
が形成される。なお、保持容量は電極層６０７と画素電極層６２４の間で形成している。
図２０は、画素電極の構成を示す平面図である。図２０に示す切断線Ｏ−Ｐに対応する断
面構造を図１９に表している。画素電極層６２４にはスリット６２５が設けられる。スリ
ット６２５は、液晶の配向を制御するためのものである。
この場合、電界は、電極層６０７と画素電極層６２４の間で発生する。電極層６０７と画
素電極層６２４の間にはゲート絶縁層６０６が形成されているが、ゲート絶縁層６０６の
厚さは５０〜２００ｎｍであり、２〜１０μｍである液晶層の厚さと比較して十分薄いの
で、実質的に基板６００と平行な方向（水平方向）に電界が発生する。この電界により液
晶の配向が制御され、基板と略平行な方向の電界を利用して液晶分子を水平に回転させる
。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストの変
化は無く、視野角が広がることとなる。また、電極層６０７と画素電極層６２４は共に透
光性の電極であるので、開口率を向上させることができる。
次に、横電界方式の液晶表示装置の他の一例について示す。
図２１と図２２は、ＩＰＳ型の液晶表示装置の画素構造を示している。図２２は平面図で
あり、図中に示す切断線Ｖ−Ｗに対応する断面構造を図２１に表している。
図２１は、トランジスタ６２８とそれに接続する画素電極層６２４が形成された基板６０
０と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１
には、着色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に
対向電極は設けられていない。また、基板６００と対向基板６０１の間に、配向膜６４６
及び配向膜６４８を介して液晶層６５０が形成されている。
基板６００上には、共通電位線６０９、及びトランジスタ６２８が形成される。共通電位
線６０９は、トランジスタ６２８のゲート配線６０２と同時に形成することができる。な
お、トランジスタ６２８には、実施の形態１または２で示したトランジスタを用いること
ができる。
トランジスタ６２８の配線６１６、配線６１８は、ゲート絶縁層６０６上に形成される。
配線６１６は、液晶表示パネルにおいてビデオ信号を供給するためのデータ線であり、ト
ランジスタ６２８のソース領域又はドレイン領域と接続し、ソース及びドレインの一方の
電極としても作用する。配線６１８は、画素電極層６２４と接続する配線であり、トラン
ジスタ６２８のソース及びドレインの他方の電極としても作用する。
配線６１６、配線６１８上には、絶縁膜６２０及び絶縁膜６２１が形成される。また、絶
縁膜６２０、６２１上には、コンタクトホール６２３を介して配線６１８に接続する画素
電極層６２４が形成される。画素電極層６２４は、実施の形態３で示した画素電極層４５
７と同様の材料を用いて形成することができる。なお、図２２に示すように、画素電極層
６２４は、共通電位線６０９と同時に形成した櫛形の電極との間に横電界が発生するよう
に形成される。また、画素電極層６２４の櫛歯の部分は、共通電位線６０９と同時に形成
した櫛形の電極と交互に咬み合うように形成される。
画素電極層６２４と共通電位線６０９との間に電界を生じさせると、この電界により液晶
の配向が制御される。従って、基板と略平行な方向の電界を利用して液晶分子を水平に回
転させることができる。この場合、液晶分子はどの状態でも水平であるため、見る角度に
よるコントラストの変化は無く、視野角が広がることとなる。
このようにして、基板６００上にトランジスタ６２８とそれに接続する画素電極層６２４
が形成される。保持容量は、共通電位線６０９、ゲート絶縁層６０６、及び容量電極６１
５で形成している。なお、容量電極６１５と画素電極層６２４はコンタクトホール６３３
を介して接続されている。
次に、ＴＮ型の液晶表示装置の形態について示す。
図２３と図２４は、ＴＮ型の液晶表示装置の画素構造を示している。図２４は平面図であ
り、図中に示す切断線Ｋ−Ｌに対応する断面構造を図２３に表している。
画素電極層６２４は、コンタクトホール６２３で配線６１８を介してトランジスタ６２８
と接続している。データ線として機能する配線６１６は、トランジスタ６２８と接続して
いる。トランジスタ６２８には、実施の形態１または２に示すトランジスタのいずれかを
用いることができる。
画素電極層６２４は、実施の形態３で示した画素電極層４５７と同様の材料を用いて形成
することができる
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。液晶層６５０は、画素電極層６２４と対向電極層６４０の間に配向膜６４８及び配
向膜６４６を介して形成されている。液晶素子は、画素電極層６２４、液晶層６５０及び
対向電極層６４０が重なり合うことで形成されている。
また、着色膜６３６は、基板６００側に形成されていても良い。また、基板６００のトラ
ンジスタが形成されている面とは逆の面、及び対向基板６０１の対向電極層６４０が形成
されている面とは逆の面に偏光板を貼り合わせておく。
以上の工程により、開口率が高い液晶表示装置を作製することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態８）
本明細書に開示する表示装置は、さまざまな電子機器（遊技機も含む）に適用することが
できる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受
信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ
、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲ
ーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる
。
図２５（Ａ）は、携帯電話機の一例を示している。携帯電話機１１００は、筐体１１０１
に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１０４、ス
ピーカー１１０５、マイク１１０６などを備えている。
図２５（Ａ）に示す携帯電話機１１００は、表示部１１０２を指などで触れることで、情
報を入力ことができる。また、通話やメールの送受信などの操作は、表示部１１０２を指
などで触れることにより行うことができる。
表示部１１０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、通話や、メールを作成する場合は、表示部１１０２を文字の入力を主とする文字
入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１１
０２に認識性良くキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機１１００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１１００の向き（縦か横か）を判断して、表
示部１１０２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１１０２を触れること、または筐体１１０１の操
作ボタン１１０３の操作により行われる。また、表示部１１０２に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１１０２の光センサで検出される信号を検知し、表示
部１１０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１１０２は、イメージセンサとして機能させることもできる。例えば、表示部１１
０２で、掌紋や指紋等を撮像し、本人認証を行うことができる。また、近赤外光を発光す
る光源を用いれば、指静脈、掌静脈などを撮像することもできる。ここで、表示部１１０
２には、実施の形態１または２に示すトランジスタ４６０が複数配置されている。トラン
ジスタ４６０は、透光性を有しているため、トランジスタ４６０の下部に光センサを配置
することができる。また、近赤外光を発光する光源を用いる場合においてもトランジスタ
４６０によって遮光されないため、被写体に対して十分な光量の近赤外光を照射すること
ができる。
図２５（Ｂ）も携帯電話機の一例である。図２５（Ｂ）を一例とした携帯型情報端末は、
複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様
々なデータ処理機能を備えることもできる。
図２５（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構
成されている。筐体１８００には、表示パネル１８０２、スピーカー１８０３、マイクロ
フォン１８０４、ポインティングデバイス１８０６、カメラ１８０７、外部接続端子１８
０８などを備え、筐体１８０１には、キーボード１８１０、外部メモリスロット１８１１
などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
また、表示パネル１８０２はタッチパネルを備えており、図２５（Ｂ）には映像表示され
ている複数の操作キー１８０５を点線で示している。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
表示装置は、表示パネル１８０２として用いられ、使用形態に応じて表示の方向が適宜変
化する。また、表示パネル１８０２と同一面上にカメラ１８０７を備えているため、テレ
ビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は音声通話に限ら
ず、録音、再生などにも使用できる。さらに、筐体１８００と筐体１８０１は、スライド
し、図２５（Ｂ）のように展開している状態から重なり合った状態とすることができ、携
帯に適した小型化が可能である。
外部接続端子１８０８は、電源入力や情報通信ための入出力端子であり、充電及びパーソ
ナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１８１１
に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図２６（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、リモコン操
作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０
９により、チャンネルの切り替えや音量の操作を行うことができ、表示部９６０３に表示
される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操
作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２６（Ｂ）は、デジタルフォトフレームの一例を示している。デジタルフォトフレーム
９７００には、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、
各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データ
を表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子等）、
外部メモリスロットなどを備える構成とする。これらの構成は、表示部と同一面に組み込
まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば
、デジタルフォトフレームの外部メモリスロットに、デジタルカメラで撮影した画像デー
タを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９
７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２７は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されてお
り、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８
２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
また、図２７に示す携帯型遊技機は、スピーカー９８８４、外部メモリスロット９８８６
、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８
８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化
学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動
、におい、または赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備
えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細
書に開示する表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２７に示す携帯型遊技機は、記録媒体に記録されているプログラ
ムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行
って情報を共有する機能を有する。なお、図２７に示す携帯型遊技機が有する機能はこれ
に限定されず、様々な機能を有することができる。
以上のように、他の実施の形態で示した表示装置は、上記のような様々な電子機器の表示
部に配置することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態９）
本実施の形態では、保持容量の構成について、実施の形態３と異なる例を図２８（Ａ）及
び図２８（Ｂ）を用いて説明する。図２８（Ａ）、（Ｂ）は、画素部のトランジスタ４６
０と保持容量の断面図である。なお、図２８（Ａ）、（Ｂ）では、図３と保持容量の構成
が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。
図２８（Ａ）は、誘電体に酸化物絶縁層４２６、４２７、保護絶縁層４２８及び平坦化絶
縁層４５６を用い、画素電極層４５７と容量配線層４３２とで保持容量を形成する例であ
る。容量配線層４３２は、画素部のトランジスタ４６０のソース電極層と同じ透光性を有
する材料、及び同じ工程で形成されるため、トランジスタ４６０のソース配線層と重なら
ないようにレイアウトされる。
図２８（Ａ）に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量
全体として透光性を有する。
また、図２８（Ｂ）は、図２８（Ａ）と異なる保持容量の構成の例である。
図２８（Ｂ）は、誘電体にゲート絶縁層４０２を用い、容量配線層４３０、容量電極４３
１及び酸化物半導体層４０５とで保持容量を形成する例である。ここで、容量電極４３１
に接して形成された酸化物半導体層４０５は、保持容量の一方の電極として機能する。な
お、酸化物半導体層４０５は、トランジスタ４６０のソース電極層またはドレイン電極層
と同じ透光性を有する材料、及び同じ工程で形成する。また、容量配線層４３０は、トラ
ンジスタ４６０のゲート電極層と同じ透光性を有する材料、及び同じ工程で形成されるた
め、トランジスタ４６０のゲート配線層と重ならないようにレイアウトされる。
また、図示はしないが、容量電極４３１は画素電極層４５７と電気的に接続されている。
図２８（Ｂ）に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量
全体として透光性を有する。
図２８（Ａ）及び図２８（Ｂ）に示す保持容量は、透光性を有しており、表示画像の高精
細化を図るために画素寸法を微細化しても、十分な容量を得ることができ、且つ、高い開
口率を実現することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ トランジスタ
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
４００ 基板
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０４ 酸化物半導体層
４０５ 酸化物半導体層
４１１ 端子
４１２ 接続電極層
４１４ 端子
４１５ 導電層
４１６ 電極層
４１７ 導電層
４１８ 導電層
４２２ ソース配線層
４２３ チャネル形成領域
４２６ 酸化物絶縁層
４２７ 酸化物絶縁層
４２８ 保護絶縁層
４２９ 接続電極層
４３０ 容量配線層
４３１ 容量電極
４３２ 容量配線層
４４０ トランジスタ
４４２ 接続電極層
４４３ チャネル形成領域
４４７ 酸化物導電層
４４８ 酸化物導電層
４４９ 接続電極層
４５０ トランジスタ
４５２ 接続電極層
４５３ 酸化物半導体層
４５４ 酸化物半導体層
４５６ 平坦化絶縁層
４５７ 画素電極層
４６０ トランジスタ
４２１ａ ゲート電極層
４２１ｂ ゲート電極層
４２１ｃ ゲート配線層
４２４ａ 高抵抗ソース領域
４２４ｂ 高抵抗ドレイン領域
４２４ｃ 第１領域
４２４ｄ 第２領域
４２５ａ ソース電極層
４２５ｂ ドレイン電極層
４４４ａ 高抵抗ソース領域
４４４ｂ 高抵抗ドレイン領域
４４４ｃ 第１領域
４４４ｄ 第２領域
４４５ａ ソース電極層
４４５ｂ ドレイン電極層
４４６ａ 酸化物導電層
４４６ｂ 酸化物導電層
４５１ａ ゲート電極層
４５１ｂ ゲート電極層
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ ゲート絶縁層
６０７ 電極層
６０９ 共通電位線
６１５ 容量電極
６１６ 配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２０ 絶縁膜
６２１ 絶縁膜
６２２ 絶縁膜
６２３ コンタクトホール
６２４ 画素電極層
６２５ スリット
６２６ 画素電極層
６２７ コンタクトホール
６２８ トランジスタ
６２９ トランジスタ
６３０ 保持容量部
６３１ 保持容量部
６３３ コンタクトホール
６３４ 着色膜
６３６ 着色膜
６３７ 平坦化膜
６３８ 着色膜
６４０ 対向電極層
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
１１００ 携帯電話機
１１０１ 筐体
１１０２ 表示部
１１０３ 操作ボタン
１１０４ 外部接続ポート
１１０５ スピーカー
１１０６ マイク
１８００ 筐体
１８０１ 筐体
１８０２ 表示パネル
１８０３ スピーカー
１８０４ マイクロフォン
１８０５ 操作キー
１８０６ ポインティングデバイス
１８０７ カメラ
１８０８ 外部接続端子
１８１０ キーボード
１８１１ 外部メモリスロット
２６００ トランジスタ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 保護絶縁層
４０２１ 絶縁層
４０３０ 画素電極
４０３１ 対向電極
４０３２ 絶縁層
４０４０ 導電層
４０４１ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ トランジスタ
５６０４ 配線
５６０５ 配線
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカー
９８８５ 操作キー
９８８６ 外部メモリスロット
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部

Claims (1)

  1. 同一基板上に画素部と、駆動回路部と、を有し、
    前記画素部は、第１のゲート電極層と、
    前記ゲート電極層上にゲート絶縁層と、
    前記ゲート絶縁層上に前記第１のゲート電極層と一部が重なる第１のソース電極層及び第１のドレイン電極層と、
    前記ゲート絶縁層上に前記第１のソース電極層及び前記第１のドレイン電極層と一部が重なる第１の酸化物半導体層と、
    を含む第１のトランジスタと、
    前記第１のソース電極層、前記第１のドレイン電極層、及び前記第１の酸化物半導体層上に第１の酸化物絶縁層と、
    前記第１の酸化物絶縁層上に前記第１のドレイン電極層と電気的に接続する接続電極層と、
    前記第１の酸化物絶縁層及び接続電極層上に第２の酸化物絶縁層と、
    前記第２の酸化物絶縁層上に保護絶縁層と、
    前記保護絶縁層上に前記接続電極層と電気的に接続する画素電極層と、
    を有し、
    前記駆動回路部は、第２のゲート電極層と、
    前記第２のゲート電極層上にゲート絶縁層と、
    前記ゲート絶縁層上に第２の酸化物半導体層と、
    前記第２の酸化物半導体層上に該酸化物半導体層と一部が重なる第２のソース電極層及び第２のドレイン電極層と、
    を含む第２のトランジスタと、
    前記第２のソース電極層、第２のドレイン電極層、及び前記第２の酸化物半導体層上に第２の酸化物絶縁層と、
    前記第２の酸化物絶縁層上に保護絶縁層と、
    を有し、
    前記第１のゲート電極層、前記ゲート絶縁層、前記第１の酸化物半導体層、前記第１のソース電極層、前記第１のドレイン電極層、前記第１の酸化物絶縁層、前記第２の酸化物絶縁層、前記保護絶縁層及び前記画素電極層は透光性を有することを特徴とする表示装置。
JP2014233296A 2009-08-27 2014-11-18 表示装置の作製方法 Active JP5968404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014233296A JP5968404B2 (ja) 2009-08-27 2014-11-18 表示装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009196618 2009-08-27
JP2009196618 2009-08-27
JP2014233296A JP5968404B2 (ja) 2009-08-27 2014-11-18 表示装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010189906A Division JP2011071503A (ja) 2009-08-27 2010-08-26 表示装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016133240A Division JP2016186655A (ja) 2009-08-27 2016-07-05 表示装置

Publications (2)

Publication Number Publication Date
JP2015052803A true JP2015052803A (ja) 2015-03-19
JP5968404B2 JP5968404B2 (ja) 2016-08-10

Family

ID=43623497

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2010189906A Withdrawn JP2011071503A (ja) 2009-08-27 2010-08-26 表示装置およびその作製方法
JP2014233296A Active JP5968404B2 (ja) 2009-08-27 2014-11-18 表示装置の作製方法
JP2016133240A Withdrawn JP2016186655A (ja) 2009-08-27 2016-07-05 表示装置
JP2018097771A Active JP6594481B2 (ja) 2009-08-27 2018-05-22 表示装置
JP2019172804A Active JP6837526B2 (ja) 2009-08-27 2019-09-24 表示装置の作製方法
JP2021018989A Active JP7027586B2 (ja) 2009-08-27 2021-02-09 表示装置
JP2022022113A Active JP7254223B2 (ja) 2009-08-27 2022-02-16 半導体装置
JP2023051436A Active JP7456039B2 (ja) 2009-08-27 2023-03-28 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010189906A Withdrawn JP2011071503A (ja) 2009-08-27 2010-08-26 表示装置およびその作製方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2016133240A Withdrawn JP2016186655A (ja) 2009-08-27 2016-07-05 表示装置
JP2018097771A Active JP6594481B2 (ja) 2009-08-27 2018-05-22 表示装置
JP2019172804A Active JP6837526B2 (ja) 2009-08-27 2019-09-24 表示装置の作製方法
JP2021018989A Active JP7027586B2 (ja) 2009-08-27 2021-02-09 表示装置
JP2022022113A Active JP7254223B2 (ja) 2009-08-27 2022-02-16 半導体装置
JP2023051436A Active JP7456039B2 (ja) 2009-08-27 2023-03-28 半導体装置

Country Status (5)

Country Link
US (10) US8115883B2 (ja)
JP (8) JP2011071503A (ja)
KR (4) KR101710345B1 (ja)
CN (2) CN104538355B (ja)
TW (7) TWI509811B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017044893A (ja) * 2015-08-27 2017-03-02 株式会社半導体エネルギー研究所 表示パネル

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CA2771791C (en) * 2009-08-26 2018-01-02 Toppan Printing Co., Ltd. Contactless communication medium
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR102378013B1 (ko) 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102138213B1 (ko) 2010-11-24 2020-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 광 디바이스 및 유기 광 디바이스의 보호 부재
US9035298B2 (en) * 2010-12-01 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device, TFT substrate, and method for manufacturing semiconductor device and TFT substrate
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9142320B2 (en) * 2011-04-08 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
JP6110075B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
KR101940570B1 (ko) 2011-05-13 2019-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치 및 그 전자 기기
KR102492593B1 (ko) * 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
TWI668839B (zh) * 2011-08-29 2019-08-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013125826A (ja) * 2011-12-14 2013-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5917212B2 (ja) * 2012-03-16 2016-05-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US8658444B2 (en) * 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2014008162A1 (en) * 2012-07-02 2014-01-09 Applied Materials, Inc. Aluminum-nitride buffer and active layers by physical vapor deposition
KR102282866B1 (ko) 2012-07-20 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
US9625764B2 (en) * 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102209871B1 (ko) * 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8890408B2 (en) * 2013-01-18 2014-11-18 Nokia Corporation Method and apparatus for coupling an active display portion and substrate
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103984171A (zh) * 2013-02-22 2014-08-13 上海天马微电子有限公司 一种阵列基板及其制造方法、液晶显示器
JP6236827B2 (ja) * 2013-03-27 2017-11-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6198434B2 (ja) * 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR102007833B1 (ko) * 2013-04-30 2019-08-06 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR102162794B1 (ko) 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
TWI708981B (zh) * 2013-08-28 2020-11-01 日商半導體能源研究所股份有限公司 顯示裝置
KR101737865B1 (ko) 2014-07-30 2017-05-22 엘지디스플레이 주식회사 유기발광표시패널
CN105428374B (zh) * 2014-09-17 2017-09-29 凌巨科技股份有限公司 具有修复结构的光传感器
KR102269136B1 (ko) * 2014-11-24 2021-06-25 삼성디스플레이 주식회사 증착용 마스크와, 이를 제조하는 방법
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
DE112016005330T5 (de) 2015-11-20 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet
TW201721623A (zh) * 2015-12-03 2017-06-16 群創光電股份有限公司 具有混合電晶體的主動矩陣有機發光二極體之驅動電路
US20170229554A1 (en) 2016-02-05 2017-08-10 Applied Materials, Inc. High-k dielectric materials utilized in display devices
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20180026055A1 (en) 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
KR102208520B1 (ko) 2016-07-19 2021-01-26 어플라이드 머티어리얼스, 인코포레이티드 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이-k 유전체 재료들
JP7050460B2 (ja) * 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
CN108010917A (zh) * 2017-11-02 2018-05-08 中华映管股份有限公司 有源器件阵列基板及其制作方法
CN107768386B (zh) * 2017-11-16 2020-09-01 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法以及液晶显示面板
KR102029188B1 (ko) * 2018-05-06 2019-10-07 주식회사 스포컴 광 투과율 조절 아이웨어
CN111282285A (zh) * 2018-12-07 2020-06-16 致伸科技股份有限公司 游戏装置的辅助装置
CN110458036B (zh) * 2019-07-17 2022-04-05 武汉华星光电技术有限公司 指纹识别模组及其制备方法、相关装置
US11414777B2 (en) * 2019-07-23 2022-08-16 New York University Systems and methods for continuous-flow laser-induced nucleation
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009010362A (ja) * 2007-05-31 2009-01-15 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置

Family Cites Families (191)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02297974A (ja) * 1989-05-12 1990-12-10 Casio Comput Co Ltd 薄膜ｅ↑２ｐｒｏｍ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3405364B2 (ja) * 1993-03-08 2003-05-12 セイコーインスツルメンツ株式会社 半導体装置
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6476784B2 (en) * 1997-10-31 2002-11-05 Kopin Corporation Portable display system with memory card reader
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6261881B1 (en) 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000231124A (ja) * 1999-02-12 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
KR100776768B1 (ko) 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4429576B2 (ja) * 2001-09-10 2010-03-10 株式会社半導体エネルギー研究所 半導体装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100669720B1 (ko) * 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
US20070002199A1 (en) 2005-06-30 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20070081829A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015472B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5060738B2 (ja) 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4277874B2 (ja) 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8148172B2 (en) 2006-08-02 2012-04-03 John Cuppoletti Methods for ionophorically screening pore forming bacterial protein toxins and receptors
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI312580B (en) 2006-09-04 2009-07-21 Taiwan Tft Lcd Associatio A thin film transistor, manufacturing method of a active layer thereof and liquid crystal display
JP4946286B2 (ja) 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR100790761B1 (ko) 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5258277B2 (ja) 2006-12-26 2013-08-07 株式会社半導体エネルギー研究所 液晶表示装置
JP2008165029A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US20080157081A1 (en) 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4910779B2 (ja) 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
KR101338021B1 (ko) 2007-04-04 2013-12-06 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
JPWO2008126729A1 (ja) 2007-04-06 2010-07-22 シャープ株式会社 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR20080099466A (ko) * 2007-05-09 2008-11-13 삼성전자주식회사 유기전계발광 표시장치 및 이의 제조방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
TW200921226A (en) 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101383705B1 (ko) 2007-12-18 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101525806B1 (ko) 2008-01-23 2015-06-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009211009A (ja) 2008-03-06 2009-09-17 Hitachi Displays Ltd 液晶表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP4909323B2 (ja) * 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP2010055070A (ja) * 2008-07-30 2010-03-11 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101542840B1 (ko) 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8384439B2 (en) * 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
TWI402982B (zh) * 2009-03-02 2013-07-21 Innolux Corp 影像顯示系統及其製造方法
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180112107A (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101785992B1 (ko) * 2009-07-24 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009010362A (ja) * 2007-05-31 2009-01-15 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017044893A (ja) * 2015-08-27 2017-03-02 株式会社半導体エネルギー研究所 表示パネル

Also Published As

Publication number Publication date
KR101969290B1 (ko) 2019-04-17
JP2022081497A (ja) 2022-05-31
CN102005449B (zh) 2015-02-04
JP2016186655A (ja) 2016-10-27
US20230085495A1 (en) 2023-03-16
JP7027586B2 (ja) 2022-03-01
TW201545242A (zh) 2015-12-01
US20150303072A1 (en) 2015-10-22
TW201701363A (zh) 2017-01-01
US20190355592A1 (en) 2019-11-21
US8879011B2 (en) 2014-11-04
US20210358766A1 (en) 2021-11-18
TWI606518B (zh) 2017-11-21
KR20170077853A (ko) 2017-07-06
TW201143097A (en) 2011-12-01
US11923206B2 (en) 2024-03-05
TWI640043B (zh) 2018-11-01
TWI509811B (zh) 2015-11-21
KR20180039034A (ko) 2018-04-17
US11024516B2 (en) 2021-06-01
US8994889B2 (en) 2015-03-31
US20150017762A1 (en) 2015-01-15
KR20160128278A (ko) 2016-11-07
US8488077B2 (en) 2013-07-16
TWI720331B (zh) 2021-03-01
TW202121545A (zh) 2021-06-01
US20110049510A1 (en) 2011-03-03
JP6594481B2 (ja) 2019-10-23
CN104538355A (zh) 2015-04-22
JP7254223B2 (ja) 2023-04-07
KR101754102B1 (ko) 2017-07-05
US10373843B2 (en) 2019-08-06
TW202245275A (zh) 2022-11-16
US8115883B2 (en) 2012-02-14
US8698970B2 (en) 2014-04-15
JP7456039B2 (ja) 2024-03-26
KR20110022538A (ko) 2011-03-07
JP2023093470A (ja) 2023-07-04
TW201810441A (zh) 2018-03-16
CN104538355B (zh) 2018-08-31
JP2020017749A (ja) 2020-01-30
US20120126232A1 (en) 2012-05-24
JP5968404B2 (ja) 2016-08-10
TW201843743A (zh) 2018-12-16
JP2021100125A (ja) 2021-07-01
US20130299822A1 (en) 2013-11-14
US20150179675A1 (en) 2015-06-25
KR101849069B1 (ko) 2018-04-17
KR101710345B1 (ko) 2017-02-27
TWI774230B (zh) 2022-08-11
JP2011071503A (ja) 2011-04-07
JP2018133592A (ja) 2018-08-23
CN102005449A (zh) 2011-04-06
US20140186997A1 (en) 2014-07-03
JP6837526B2 (ja) 2021-03-03
TWI559408B (zh) 2016-11-21
US11532488B2 (en) 2022-12-20

Similar Documents

Publication Publication Date Title
JP6594481B2 (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160705

R150 Certificate of patent or registration of utility model

Ref document number: 5968404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250