JP6837526B2 - 表示装置の作製方法 - Google Patents
表示装置の作製方法 Download PDFInfo
- Publication number
- JP6837526B2 JP6837526B2 JP2019172804A JP2019172804A JP6837526B2 JP 6837526 B2 JP6837526 B2 JP 6837526B2 JP 2019172804 A JP2019172804 A JP 2019172804A JP 2019172804 A JP2019172804 A JP 2019172804A JP 6837526 B2 JP6837526 B2 JP 6837526B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- layer
- electrode layer
- film
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 154
- 238000010438 heat treatment Methods 0.000 claims description 45
- 238000004519 manufacturing process Methods 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 666
- 239000010408 film Substances 0.000 description 217
- 239000000758 substrate Substances 0.000 description 124
- 239000004973 liquid crystal related substance Substances 0.000 description 98
- 238000000034 method Methods 0.000 description 47
- 239000000463 material Substances 0.000 description 40
- 230000006870 function Effects 0.000 description 35
- 238000004544 sputter deposition Methods 0.000 description 32
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 28
- 230000001681 protective effect Effects 0.000 description 28
- 229910007541 Zn O Inorganic materials 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 22
- 239000012298 atmosphere Substances 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 238000005530 etching Methods 0.000 description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 230000005684 electric field Effects 0.000 description 18
- 239000007789 gas Substances 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 16
- 238000006356 dehydrogenation reaction Methods 0.000 description 15
- 238000009413 insulation Methods 0.000 description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 14
- 239000011787 zinc oxide Substances 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 229910052786 argon Inorganic materials 0.000 description 11
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 11
- 239000000956 alloy Substances 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000018044 dehydration Effects 0.000 description 7
- 238000006297 dehydration reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000001307 helium Substances 0.000 description 7
- 229910052734 helium Inorganic materials 0.000 description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 7
- 229910003437 indium oxide Inorganic materials 0.000 description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229910001882 dioxygen Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 229920001940 conductive polymer Polymers 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052754 neon Inorganic materials 0.000 description 4
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- -1 systems Chemical class 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910019092 Mg-O Inorganic materials 0.000 description 2
- 229910019395 Mg—O Inorganic materials 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- HXFVOUUOTHJFPX-UHFFFAOYSA-N alumane;zinc Chemical compound [AlH3].[Zn] HXFVOUUOTHJFPX-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 1
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 101100393821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GSP2 gene Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910002064 alloy oxide Inorganic materials 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- 239000013076 target substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Electroluminescent Light Sources (AREA)
Description
技術が注目されている。トランジスタはICや電気光学装置のような電子デバイスに広く
応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物
は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料で
あり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とするトランジスタが既に知られてい
る(特許文献1及び特許文献2)。
、当該トランジスタを用いて、表示装置などの駆動回路を構成することもできる。
場合、画素部に用いるトランジスタには、優れたスイッチング特性、例えばオンオフ比が
大きいことが要求され、駆動回路に用いるトランジスタには高速動作が要求される。
に用いるトランジスタは高速で動作することが好ましい。また、画素部においては、画素
密度が高いほど開口率が小さくなる問題があった。
製方法に関する。
画素部は、第1のゲート電極層と、第1のゲート電極層上にゲート絶縁層と、ゲート絶縁
層上に第1のゲート電極層と一部が重なる第1のソース電極層及び第1のドレイン電極層
と、ゲート絶縁層上に第1のソース電極層及び第1のドレイン電極層と一部が重なる第1
の酸化物半導体層と、を含む第1のトランジスタと、第1のソース電極層、第1のドレイ
ン電極層、及び第1の酸化物半導体層上に第1の酸化物絶縁層と、第1の酸化物絶縁層上
に第1のドレイン電極層と電気的に接続する接続電極層と、第1の酸化物絶縁層及び接続
電極層上に第2の酸化物絶縁層と、第2の酸化物絶縁層上に保護絶縁層と、保護絶縁層上
に接続電極層と電気的に接続する画素電極層と、を有し、駆動回路部は、第2のゲート電
極層と、第2のゲート電極層上にゲート絶縁層と、ゲート絶縁層上に第2の酸化物半導体
層と、第2の酸化物半導体層上に該第2の酸化物半導体層と一部が重なる第2のソース電
極層及び第2のドレイン電極層と、を含む第2のトランジスタと、第2のソース電極層、
第2のドレイン電極層、及び第2の酸化物半導体層上に第2の酸化物絶縁層と、第2の酸
化物絶縁層上に保護絶縁層と、を有し、第1のゲート電極層、ゲート絶縁層、第1の酸化
物半導体層、第1のソース電極層、第1のドレイン電極層、第1の酸化物絶縁層、第2の
酸化物絶縁層、保護絶縁層及び画素電極層は透光性を有することを特徴とする表示装置で
ある。
程順又は積層順を示すものではない。また、発明を特定するための事項として固有の名称
を示すものではない。
電極層は、金属酸化物で形成されており、第2のトランジスタの第2のゲート電極層、第
2のソース電極層及び第2のドレイン電極層は、金属で形成されている。
化亜鉛合金、または酸化亜鉛を用いることができる。
が形成されていても良い。
ても良い。
縁膜を用いると良い。例えば、酸化珪素、窒化酸化珪素、酸化アルミニウム、または酸化
窒化アルミニウムなどを用いることができる。
2の酸化物半導体層と第2のドレイン電極層とのそれぞれの間には、酸化物導電層が形成
されている構成としても良い。この様な構成とすることで接触抵抗を低減することができ
、高速動作が可能なトランジスタを実現できる。なお、酸化物導電層としては、酸化亜鉛
を成分として含むものが好ましく、酸化インジウムを含まないものであることが好ましい
。そのような酸化物導電層として、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミ
ニウム、酸化亜鉛ガリウムなどが挙げられる。
層を形成し、駆動回路部となる領域に第2のゲート電極層を形成し、第1のゲート電極層
及び第2のゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に第1のゲート電極
層の一部と重なる第1のソース電極層及び第1のドレイン電極層を形成し、ゲート絶縁層
上に第1のソース電極層の一部、及び第1のドレイン電極層の一部と重なる第1の酸化物
半導体層を形成して第1のトランジスタを形成し、ゲート絶縁層上に第2のゲート電極層
の一部と重なる第2の酸化物半導体層を形成し、第1の酸化物半導体層上に第1の酸化物
絶縁層を形成し、第1の酸化物絶縁層上に第2の酸化物半導体層の一部と重なる第2のソ
ース電極層及び第2のドレイン電極層を形成して第2のトランジスタを形成し、第1のド
レイン電極層と電気的に接続する接続電極層を形成し、第1の酸化物絶縁層、第2の酸化
物半導体層、第2のソース電極層及び第2のドレイン電極層上に第2の酸化物絶縁層を形
成し、第2の酸化物絶縁層上に保護絶縁層を形成し、画素部となる領域の保護絶縁層上に
接続電極層と電気的に接続する画素電極層を形成することを特徴とする表示装置の作製方
法である。
層、第1のソース電極層、第1のドレイン電極層、第1の酸化物絶縁層、第2の酸化物絶
縁層、保護絶縁層及び画素電極層は透光性を有する。
成は、酸化物半導体層を脱水化または脱水素化した後、大気に触れることなく行い、酸化
物半導体層への水や水素の再混入を防止することが好ましい。
すものではなく、H、OHなどを脱離することも含まれる。
雰囲気下で、400℃以上基板の歪み点未満、好ましくは425℃以上700℃以下の加
熱処理で行うことが好ましい。
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちn型化(
n−型化など)させ、その後、酸化物半導体層に接する酸化物絶縁層の形成を行うことに
より酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちi型化させているとも
言える。これにより、電気特性が良好で信頼性のよいトランジスタを有する表示装置を作
製し、提供することが可能となる。
の酸化物半導体層に対してTDS(昇温脱離ガス分析)で450℃まで測定を行っても水
の脱離を示す2つのピーク、少なくとも300℃付近に現れる1つのピークは検出されな
い程度とする。従って、脱水化または脱水素化が行われた酸化物半導体層を用いたトラン
ジスタに対してTDSで450℃まで測定を行っても少なくとも300℃付近に現れる水
のピークは検出されない。
素を再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層
を低抵抗化、即ちn型化(n−型、n+型など)させた後、高抵抗化させてi型とした酸
化物半導体層を用いたトランジスタは、そのしきい値電圧値が正であり、所謂ノーマリー
オフ特性を示す。表示装置に用いるトランジスタは、ゲート電圧が0Vにできるだけ近い
正のしきい値電圧であることが好ましい。アクティブマトリクス型の表示装置においては
、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能
を左右する。特に、トランジスタのしきい値電圧は重要である。トランジスタのしきい値
電圧値が負であると、ゲート電圧が0Vでもソース電極とドレイン電極の間に電流が流れ
る、所謂ノーマリーオン特性となり、該トランジスタで構成した回路を制御することが困
難となる。また、しきい値電圧値が正であっても、その絶対値が高いトランジスタの場合
には、駆動電圧が足りずにスイッチング動作そのものができないことがある。nチャネル
型のトランジスタの場合は、ゲート電圧に正の電圧を印加してはじめてチャネルが形成さ
れて、ドレイン電流が流れ出すトランジスタであることが望ましい。駆動電圧を高くしな
いとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてド
レイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向きである。
時の雰囲気と異なる雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った
同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガス、N2Oガス、または超
乾燥エア(露点が−40℃以下、好ましくは−60℃以下)で満たして冷却を行うことが
できる。
対して、画素部のトランジスタの保護用の保護回路を同一基板上に設けることが好ましい
。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
動回路部、及び画素用トランジスタを有する画素部が作製される。そのため、表示装置の
製造コストを低減することができる。
気特性が良好なトランジスタを作製することができる。また、画素回路に用いるトランジ
スタを透光性を有する材料で形成することで、開口率が高く、表示特性の優れた表示装置
を作製することができる。また、同一基板上に画素回路と駆動回路を有する表示装置にお
いて、該回路が必要とする電気特性を得やすい様に、該回路のそれぞれを構造の異なるト
ランジスタで形成することができる。
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有す
る部分には同一の符号を付し、その説明は省略する場合がある。
本実施の形態では、表示装置及びその作製方法の一形態を図面を用いて詳細に説明する。
図1(E)に同一基板上に形成された駆動回路のトランジスタ、画素部のトランジスタ及
びゲート配線(ゲート電極)のコンタクト部の断面構造の一例を示す。
り、トランジスタ460は、ボトムコンタクト型(逆コプラナ型とも呼ぶ)と呼ばれるボ
トムゲート型のトランジスタである。
層451a、ゲート絶縁層402、チャネル形成領域を含む酸化物半導体層454、ソー
ス電極層455a、及びドレイン電極層455bを有する。また、トランジスタ460を
覆い、酸化物半導体層454の上面及び側面に接する酸化物絶縁層426が設けられてい
る。
用いる例を説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造
のトランジスタを用いても良い。
ン電極層455bの一部と重なるように形成されている。また、酸化物半導体層454は
、透光性を有するゲート絶縁層402を介してゲート電極層451aと重なっている。画
素に配置されるトランジスタ460のチャネル形成領域は、酸化物半導体層454のうち
、ソース電極層455aの側面と、該側面と向かい合うドレイン電極層455bの側面と
で挟まれる領域、即ち、ゲート絶縁層402と接し、且つゲート電極層451aと重なる
領域である。
455a、及びドレイン電極層455bには透光性を有する導電膜を用いる。
、ゲート電極層421a、ゲート絶縁層402、酸化物半導体層403、ソース電極層4
25a、及びドレイン電極層425bで構成される。ここで、酸化物半導体層403は、
少なくともチャネル形成領域423、高抵抗ソース領域424a、及び高抵抗ドレイン領
域424bを有する。また、チャネル形成領域423、ソース電極層425a、及びドレ
イン電極層425b上には透光性を有する酸化物絶縁層427及び保護絶縁層428が設
けられている。
424dは、チャネル形成領域423と同じ酸素過剰な状態であり、リーク電流の低減や
、寄生容量を低減する機能を果たしている。なお、酸化物絶縁層426が酸化物半導体層
403と重ならない構成とする場合は、酸化物半導体層403の第1領域424c、第2
領域424dは形成されない。
450及びトランジスタ460を作製する工程を説明する。
工程及びエッチング工程により、ゲート電極層421a、421bを形成する。なお、ゲ
ート電極層421bは、ゲート配線に相当するが、便宜上ゲート電極層として表記する。
よい。インクジェット法では、フォトマスクを使用しないため、製造コストを低減するこ
とができる。
o、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み
合わせた積層膜等が挙げられる。
ウムホウケイ酸ガラスなどを用いることができる。また、後の加熱処理の温度が高い場合
には、歪み点が730℃以上のものを用いると良い。
らなる基板を用いても良い。
もよい。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化珪素
膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた膜の単層構造、また
は上記複数の膜の積層構造により形成することができる。
第2のフォトリソグラフィ工程及びエッチング工程により、ゲート電極層451a、45
1bを形成する。なお、ゲート電極層451bは、ゲート配線層に相当するが、便宜上ゲ
ート電極層として表記する。
透光性を有する導電膜には、可視光に対して透光性を有する導電材料、例えばIn−Sn
−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、
Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O
系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系等の金属酸化物を用いるこ
とができる。該導電膜の膜厚は、50nm以上300nm以下の範囲内で適宜選択する。
また、スパッタ法を用いる場合、上記導電材料に2重量%以上10重量%以下のSiO2
を含むターゲットを用いて成膜を行っても良い。
ート電極層421a、421bと同じ金属膜で形成する。
を形成する。
層等の透光性を有する絶縁膜を用いることができ、プラズマCVD法やスパッタリング法
等を用いて形成する。また、ゲート絶縁層402は、上記絶縁膜の単層に限らず、異なる
膜の積層でも良い。例えば、成膜ガスとして、シラン(SiH4)、酸素及び窒素を用い
てプラズマCVD法により酸化窒化珪素膜を形成することができる。ゲート絶縁層402
の膜厚は、100nm以上500nm以下とし、積層の場合は、例えば、膜厚50nm以
上200nm以下の第1のゲート絶縁層を形成し、第1のゲート絶縁層上に膜厚5nm以
上300nm以下の第2のゲート絶縁層を形成する。
酸化窒化珪素(SiON(組成比N<O))を用いる。
ソグラフィ工程及びエッチング工程により、ソース電極層455a、及びドレイン電極層
455bを形成する(図1(A)参照)。
ができる。
を選択的にエッチングしてゲート電極層421bに達するコンタクトホールを形成する。
上20nm以下の透光性を有する酸化物半導体膜をスパッタ法で形成する。酸化物半導体
膜の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質
な状態とするため、膜厚を50nm以下とすることが好ましい。酸化物半導体膜の膜厚を
薄くすることで後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
元系金属酸化物であるIn−Ga−Zn−O膜、In−Sn−Zn−O膜、In−Al−
Zn−O膜、Sn−Ga−Zn−O膜、Al−Ga−Zn−O膜、Sn−Al−Zn−O
膜や、二元系金属酸化物であるIn−Zn−O膜、Sn−Zn−O膜、Al−Zn−O膜
、Zn−Mg−O膜、Sn−Mg−O膜、In−Mg−O膜や、In−O膜、Sn−O膜
、Zn−O膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜に
SiO2を含んでもよい。
ことができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の
金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及び
Coなどがある。InMO3(ZnO)m(m>0)で表記される構造の酸化物半導体膜
のうち、MとしてGaを含む構造の酸化物半導体を、In−Ga−Zn−O系酸化物半導
体とよび、その薄膜をIn−Ga−Zn−O系非単結晶膜ともよぶこととする。
ットを用いてスパッタ法により膜厚15nmのIn−Ga−Zn−O系非単結晶膜を成膜
する。
(In2O3:Ga2O3:ZnO=1:1:1[mol数比](すなわち、In:Ga
:Zn=1:1:0.5[atom比]))を用い、基板とターゲットの間との距離を1
00mm、圧力0.6Pa、直流(DC)電力0.5kW、酸素(酸素流量比率100%
)雰囲気下で成膜することができる。また、他にも、In:Ga:Zn=1:1:1[a
tom比]や、In:Ga:Zn=1:1:2[atom比]の組成比を有するターゲッ
トを用いてもよい。これらのターゲットの充填率は90%以上100%以下、好ましくは
95%以上99.9%以下である。充填率の高い金属酸化物ターゲットを用いることによ
り、成膜した酸化物半導体膜は緻密な膜となる。
があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。RFスパッタ
法は主に絶縁膜を成膜する場合に用いられ、DCスパッタ法は主に導電膜を成膜する場合
に用いられる。
直流(DC)電源を用いてスパッタを行うことが好ましい。
装置は、同一チャンバーで異なる材料を積層成膜することや、同一チャンバーで複数種類
の材料を同時に放電させて成膜することができる。
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ
法を用いるスパッタ装置がある。
膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッ
タ法などもある。
マを発生させる逆スパッタを行い、ゲート絶縁層402の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にRF電源を用いて電
圧を印加し、イオン化したアルゴンを基板に衝突させて表面を改質する方法である。なお
、アルゴンに代えて窒素、ヘリウム、酸素などを用いてもよい。
アルゴン等)下において加熱処理(400℃以上基板の歪み点未満)を行い、ゲート絶縁
層402内に含まれる水素及び水などの不純物を除去してもよい。
状の酸化物半導体層403、453に加工する(図1(B)参照)。また、島状の酸化物
半導体層403、453を形成するためのレジストマスクは、インクジェット法で形成し
てもよい。インクジェット法を用いることで、製造コストを低減することができる。
化物半導体膜の成膜前に第4のフォトリソグラフィ工程及びエッチング工程により、ゲー
ト絶縁層を選択的にエッチングして行う。一方で、該コンタクトホールの形成は、上述し
た島状の酸化物半導体層403、453の形成後に行っても良い。その場合には逆スパッ
タを行い、酸化物半導体層403、453及びゲート絶縁層402の表面に付着している
レジスト残渣などを除去することが好ましい。
ンタクトホールを形成し、その後、酸化物半導体膜を選択的にエッチングして島状の酸化
物半導体層403、453に加工する工程としてもよい。
水素化を行う第1の加熱処理の温度は、400℃以上基板の歪み点未満、好ましくは42
5℃以上とする。なお、425℃以上であれば熱処理時間は1時間以下でよいが、425
℃以下であれば加熱処理時間は、1時間よりも長時間行うこととする。
53に対して窒素雰囲気下において加熱処理を行う。本実施の形態では、酸化物半導体層
403、453の脱水化または脱水素化を行う加熱温度Tから、再び水が入らないような
十分な温度まで同じ炉を用い、具体的には加熱温度Tよりも100℃以上下がるまで窒素
雰囲気下で徐冷する。なお、雰囲気は窒素に限定されず、ヘリウム、ネオン、アルゴン等
を用いても良い。
に、水や水素などが含まれないことが好ましい。ここで、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度は、6N(99.9999%)以上
、好ましくは7N(99.99999%)以上とすることが好ましい。
結晶膜となる場合がある。また、酸化物半導体層403、453は、第1の加熱処理によ
って酸素欠乏型となり、キャリア濃度が1×1018/cm3以上に高まるため低抵抗化
する。
また、ゲート電極層451a、451bも第1の加熱処理によって結晶化し、微結晶膜ま
たは多結晶膜となる場合がある。例えば、ゲート電極層451a、451bに酸化インジ
ウム酸化スズ合金膜を用いる場合は、450℃1時間の第1の加熱処理で容易に結晶化す
るが、該ゲート電極層451a、451bに酸化珪素を含む酸化インジウム酸化スズ合金
膜を用いる場合は、結晶化が起こりにくい。
半導体膜に行うこともできる。その場合には、第1の加熱処理後に第5のフォトリソグラ
フィ工程を行う。
光性を有する酸化物絶縁層を形成する。そして、第6のフォトリソグラフィ工程によりレ
ジストマスクを形成し、エッチング工程により選択的に酸化物絶縁層426を形成し、そ
の後レジストマスクを除去する。この段階で酸化物半導体層403、453の周縁及び側
面は、酸化物絶縁層426と重なる構造となる。また、第6のフォトリソグラフィ工程及
びエッチング工程により、ゲート電極層421bに達するコンタクトホールと、ドレイン
電極層455bに達するコンタクトホールの形成も行う(図1(C)参照)。
純物を混入させない方法を適宜用いて形成することができる。本実施の形態では、スパッ
タ法で成膜した酸化珪素膜で酸化物絶縁層426を形成する。
する。酸化珪素膜のスパッタ法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、
酸素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素雰囲気下において行うこと
ができる。
。例えば、珪素ターゲットを用いる場合は、酸素及び希ガス雰囲気下でスパッタを行うこ
とにより酸化珪素を形成することができる。低抵抗化した酸化物半導体層403、453
に接して形成する酸化物絶縁層は、水分、水素イオン、またはOH−などの不純物を極力
含まず、これらの外部からの侵入をブロックすることのできる無機絶縁膜を用いると良い
。代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミ
ニウム膜などを用いることができる。
、純度6N)を用い、基板とターゲットの間との距離(T−S間距離)を89mm、圧力
0.4Pa、直流(DC)電力6kW、酸素(酸素流量比率100%)雰囲気下でパルス
DCスパッタ法により成膜する。膜厚は300nmとする。
上に金属膜を形成した後、第7のフォトリソグラフィ工程により、レジストマスクを形成
し、エッチング工程にてソース電極層425a、及びドレイン電極層425bを形成する
。また、ゲート電極層421bに電気的に接続する接続電極層429と、ドレイン電極層
455bと電気的に接続する接続電極層452も形成する。
電イオンプレーティング法、またはスプレー法を用いることができる。金属膜としては、
Ti、Mo、W、Al、Cr、Cu、Ta、から選ばれた元素、または上述した元素を成
分とする合金か、上述した元素を組み合わせた合金等を用いる。また、該金属膜は、上述
した元素の単層に限定されず、異なる元素の積層を用いても良い。本実施の形態では、チ
タン膜(膜厚100nm)とアルミニウム膜(膜厚200nm)とチタン膜(膜厚100
nm)の3層構造の金属膜を形成する。また、チタン膜に換えて窒化チタン膜を用いても
よい。
03、453上に接する金属膜を選択的に除去する必要がある。この様な場合は、アルカ
リ性のエッチャント(例えば、アンモニア過水(31重量%過酸化水素水:28重量%ア
ンモニア水:水=5:2:2))などを用いれば、金属膜を選択的に除去し、In−Ga
−Zn−O系酸化物半導体からなる酸化物半導体層403、453を残存させることがで
きる。
スクをインクジェット法で形成してもよい。インクジェット法を用いることで、製造コス
トを低減することができる。
極層429、及び接続電極層452上に透光性を有する酸化物絶縁層427を形成する(
図1(D)参照)。酸化物絶縁層427としては、酸化珪素膜、窒化酸化珪素膜、酸化ア
ルミニウム膜、または酸化窒化アルミニウム膜などを用いる。本実施の形態では、スパッ
タ法で形成した酸化珪素膜を用いて酸化物絶縁層427を形成する。
0℃以上350℃以下で第2の加熱処理を行う。例えば、窒素雰囲気下で250℃、1時
間の加熱処理を行う。
縁層426と酸化物半導体層453が接した状態で加熱される。このため、第1の加熱処
理で低抵抗化された酸化物半導体層403、453は、酸化物絶縁層427、426から
酸素が供給されて酸素過剰な状態となり、高抵抗化(i型化)される。
属膜からなるソース電極層425a及びドレイン電極層425bと重なる領域では、該領
域の酸素が該金属膜側に移動しやすくなり、該領域は全てn型化する。また、酸化物半導
体層403の膜厚が15nm以上50nm以下の場合は、該金属膜と該領域の界面近傍が
n型化するが、その下側はi型またはn−型化した状態となる。
イミングは酸化珪素膜成膜以降であれば問題なく、酸化珪素膜成膜直後に限定されるもの
ではない。
)参照)。保護絶縁層428としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミ
ニウム膜などを用いる。本実施の形態では、RFスパッタ法を用いて成膜した窒化珪素膜
で保護絶縁層428を形成する。
光性を有する平坦化絶縁層を設けても良い。平坦化絶縁層としては、アクリル系樹脂、ポ
リイミド、ベンゾシクロブテン系樹脂、ポリアミド、またはエポキシ系樹脂等の耐熱性を
有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料(lo
w−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス
)等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させても
よい。
ンタクト型のトランジスタ460を作製することができる。なお、ボトムコンタクト型の
トランジスタ460は、接続電極層452以外は、透光性を有する材料で構成されている
ため、開口率を向上させることができる。
路の様な高速動作を必要とするトランジスタの形成に有利である。すなわち、同一基板上
に形成する複数の回路の全てをトランジスタ460の様なボトムコンタクト型で形成する
よりも高速動作が可能な表示装置を作製することができる。
60のドレイン電極層と電気的に接続させる。ここでは、接続電極層452と接続させれ
ば良い。なお、画素電極には、ゲート電極層451a、451b、ソース電極層455a
、及びドレイン電極層455bと同様の透光性を有する導電膜を用いることができる。
が必要とする電気特性を得やすい様に該回路のそれぞれを構造の異なるトランジスタで形
成するものであり、本実施の形態の様に、駆動回路にチャネルエッチ型のトランジスタ4
50、画素回路にボトムコンタクト型のトランジスタ460を用いることによって表示特
性の優れた表示装置を作製することができる。
本実施の形態では、トランジスタの作製工程の一部が実施の形態1と異なる例を図2に示
す。図2は、図1と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を
用い、同じ箇所の詳細な説明は省略する。
縁層402を形成し、ゲート絶縁層402を介してゲート電極層451aと一部が重なる
ソース電極層455a及びドレイン電極層455bを形成する。そして、ゲート絶縁層4
02、ソース電極層455a、及びドレイン電極層455b上に酸化物半導体膜の成膜を
行う。
1の加熱処理の温度は、400℃以上基板の歪み点未満、好ましくは425℃以上とする
。なお、425℃以上であれば熱処理時間は1時間以下でよいが、425℃未満であれば
加熱処理時間は、1時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体膜への水や水素の再混入を防ぐ。その後、
同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア(露点が−40℃以下
、好ましくは−60℃以下)を導入して冷却を行う。酸素ガスまたはN2Oガスに、水、
水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたは
N2Oガスの純度を、6N(99.9999%)以上、好ましくは7N(99.9999
9%)以上、(即ち酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、好ましく
は0.1ppm以下)とすることが好ましい。
しくは200℃以上300℃以下の温度で酸素ガスまたはN2Oガス雰囲気下での加熱処
理を行ってもよい。
体膜を高抵抗化、即ちi型化させることができる。なお、本実施の形態では、酸化物半導
体膜成膜直後に第1の加熱処理を行う例を示したが、第1の加熱処理は、酸化物半導体膜
成膜以降の工程であれば特に限定されない。
化物半導体膜及びゲート絶縁層402を選択的にエッチングして、ゲート電極層421b
に達するコンタクトホールを形成する。その後、レジストマスクを除去する(図2(A)
参照)。
化物半導体膜を選択的にエッチングして島状に加工する。そして、レジストマスクを除去
し、ゲート絶縁層402上に酸化物半導体層404、405を形成する(図2(B)参照
)。
物絶縁層を形成した後、フォトリソグラフィ工程によりレジストマスクを形成する。そし
て、エッチング工程にて酸化物絶縁層426を形成し、レジストマスクを除去する。この
段階で、酸化物半導体層404、405と酸化物絶縁層426が重なる領域が形成される
。また、この工程によりゲート電極層421bに達するコンタクトホールの形成と、ドレ
イン電極層455bに達するコンタクトホールの形成も行う(図2(C)参照)。
から侵入することをブロックする無機絶縁膜を用いると良い。代表的には酸化珪素膜、窒
化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることが
できる。
上に酸化物導電膜と金属膜の積層を形成する。スパッタ法を用いれば、酸化物導電膜と金
属膜の積層を大気に触れることなく連続的に成膜することができる。
まないものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛
アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどが挙げられる。本実施の
形態では酸化亜鉛膜を用いる。
または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いるこ
とができる。また、該金属膜は、上述した元素の単層に限定されず、異なる元素の積層で
も良い。本実施の形態では、モリブデン膜、アルミニウム膜、及びモリブデン膜を積層し
た三層積層膜を用いる。
金属膜を選択的にエッチングしてソース電極層445a、ドレイン電極層445b、接続
電極層449、及び接続電極層442を形成した後、レジストマスクを除去する。
り、レジスト剥離液を用いる場合は、上記電極層をマスクとして酸化亜鉛膜も選択的にエ
ッチングされる。従って、ソース電極層445aに接する酸化物導電層446a、ドレイ
ン電極層445bに接する酸化物導電層446bが形成される。
上に接する酸化物導電層は、時間制御で除去することができる。
した後、ソース電極層445a、ドレイン電極層445b、接続電極層449、及び接続
電極層442をマスクとして酸化亜鉛膜を選択的にエッチングしてもよい。
はソース領域として機能し、ドレイン電極層445bと酸化物半導体層404との間に設
けられる酸化物導電層446bはドレイン領域として機能する。酸化物導電層446a及
び酸化物導電層446bを設けることによって、酸化物半導体層404とソース電極層4
45a及びドレイン電極層445bとの接触抵抗を下げることができる。この様に、電流
経路の低抵抗化が図られたトランジスタは高速動作が可能となり、周辺回路(駆動回路)
の周波数特性を向上させることができる。
ンに比べて酸化しにくいため、酸化物半導体層から酸素を引き抜く作用が弱く、酸化物半
導体層の接触界面がn型化しないためである。この様な場合において、酸化物半導体層と
金属電極層との間に酸化物導電層を介在させることは、接触抵抗を低減させるための大変
有効な手段となる。
442に接する酸化物導電層447が形成される(図2(D)参照)。
えば窒素ガス雰囲気下で第2の加熱処理を行ってもよい。第2の加熱処理は、150℃以
上350℃未満で行うことが好ましく、例えば、窒素雰囲気下で250℃、1時間の加熱
処理を行う。
が行われる。酸化物半導体層404,454中への酸素の含侵または拡散によりチャネル
形成領域を高抵抗化(i型化)を図ることができる。それにより、電気特性がノーマリー
オフとなるトランジスタを得ることができる。また、第2の加熱処理により、酸化物導電
層446a、446b、447、448を結晶化させ、導電性を向上させることもできる
。
物絶縁層427、保護絶縁層428を形成する(図2(E)参照)。酸化物絶縁層427
、保護絶縁層428は、実施の形態1と同様の材料及び作製方法で形成することができる
。
ことができる。
ト電極層421a、ゲート絶縁層402、酸化物半導体層404、酸化物導電層446a
、446b、ソース電極層445a、及びドレイン電極層445bで構成される。ここで
、酸化物半導体層404は、少なくともチャネル形成領域443、高抵抗ソース領域44
4a、及び高抵抗ドレイン領域444bを有する。また、チャネル形成領域443、ソー
ス電極層445a、及びドレイン電極層445b上には酸化物絶縁層427及び保護絶縁
層428が設けられる。
酸化物導電層446aが設けられ、高抵抗ドレイン領域444bとドレイン電極層445
bとの間にはドレイン領域として機能する酸化物導電層446bが設けられ、接触抵抗の
低減を図っている。
444dは、チャネル形成領域443と同じ酸素過剰な状態であり、リーク電流の低減や
、寄生容量を低減する機能も果たしている。なお、酸化物絶縁層426が酸化物半導体層
404と重ならない構成とする場合は、酸化物半導体層404の第1領域444c、第2
領域444dは形成されない。
本実施の形態では、実施の形態1または2に示したアクティブマトリクス基板を用いて、
液晶表示装置を構成する一例を示す。
タ及びゲート配線(ゲート電極)コンタクト部を図示したが、本実施の形態では、それら
に加え、保持容量、ゲート配線とソース配線の交差部も図示して説明する。
成することができ、フォトマスク枚数の増加や、工程数の増加することなく作製すること
ができる。また、画素部の表示領域となる部分においては、ゲート配線、ソース配線、及
び容量配線層が透光性を有する導電膜で形成されており、高い開口率を実現している。ま
た、表示領域でない部分のソース配線層は、配線抵抗を低減するために金属配線を用いる
ことができる。
素電極層457と電気的に接続するトランジスタ460は、画素部に設けられるトランジ
スタである。
1または2のトランジスタ460と同じ構造を用いる。
形成される容量配線層430は、誘電体となるゲート絶縁層402を介して容量電極43
1と重なり、保持容量を形成する。なお、容量電極431は、トランジスタ460のソー
ス電極層455aまたはドレイン電極層455bと同じ透光性を有する材料、及び同じ工
程で形成される。従って、トランジスタ460が透光性を有していることに加え、保持容
量も透光性を有するため、開口率を向上させることができる。
以下の小型の液晶表示パネルにおいて、画素寸法を微細化しても、高い開口率を実現する
ことができる。また、トランジスタ460及び保持容量の構成部材に透光性を有する膜を
用いることで、広視野角を実現するため、1画素を複数のサブピクセルに分割しても高い
開口率を実現することができる。例えば、一つの画素内に2〜4個のサブピクセル及び保
持容量を有する場合においても、トランジスタが透光性を有していることに加え、それぞ
れの保持容量も透光性を有するため、開口率を向上させることができる。
57と電気的に接続される。
て保持容量を形成する例を示したが、保持容量を形成する構造については特に限定されな
い。例えば、容量配線層を設けず、隣り合う画素のゲート配線の一部を容量配線層として
も良い。また、ゲート絶縁層の他に保護絶縁層や平坦化絶縁層などの画素部の構成に用い
られる絶縁層を誘電体として用いても良い。
るものである。また、端子部においては、ゲート配線と同電位の第1の端子電極、ソース
配線と同電位の第2の端子電極、容量配線層と同電位の第3の端子電極などが複数並べら
れて配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし
、実施者が適宣決定すれば良い。
ることができる。ゲート電極層421bは、ゲート配線に達するコンタクトホールを介し
て接続電極層429と電気的に接続される。
電層417と電気的に接続させる構造としてもよい。
21cとソース配線層422との間には、ゲート絶縁層402及び酸化物絶縁層426を
積層する構成としている。なお、図3ではゲート配線層421cを金属膜とする例を示し
たが、トランジスタ460のゲート電極層451aと同じ透光性を有する導電膜を用いて
形成することもできる。
ス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス
基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する
共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子
電極を端子部に設ける。この第4の端子電極は、共通電極を固定電位、例えばGND、0
Vなどに設定するための端子である。第4の端子電極は、画素電極層457と同じ透光性
を有する材料で形成することができる。
層に同じ材料を用いれば、スパッタターゲットや製造装置を共通とすることができる。ま
た、その材料コスト及びエッチング時に使用するエッチャントやエッチングガスに要する
コストを低減することができ、結果として製造コストを削減することができる。
レジストマスクを形成する工程を省略することができる。
また、本実施の形態では、トランジスタと同一基板上に設けられる端子部の構成の一例を
図4を用いて説明する。なお、図4において、図3と同じ箇所には同じ符号を用いて説明
する。
ている。図4(A1)は図4(A2)中のC1−C2線に沿った断面図に相当する。
電層415は、入力端子として機能する接続用の端子電極である。また、図4(A1)に
おいて、端子部では、ゲート配線層421cと同じ材料で形成される第1の端子411と
、ソース配線層422と同じ材料で形成される接続電極層412とがゲート絶縁層402
を介して重なり、導電層415で導通させている。導電層415は、画素電極層457と
同じ透光性を有する材料、同じ工程で形成することができる。
ぞれ図示している。また、図4(B1)は、図4(B2)中のC3−C4線に沿った断面
図に相当する。
電層418は、入力端子として機能する接続用の端子電極である。また、図4(B1)に
おいて、端子部では、ゲート配線層421cと同じ材料で形成される電極層416が、ソ
ース配線と電気的に接続される第2の端子414の下方にゲート絶縁層402を介して重
なる。電極層416は第2の端子414とは電気的に接続しておらず、電極層416を第
2の端子414と異なる電位、例えばフローティング、GND、0Vなどに設定すれば、
ノイズ対策のための容量、または静電気対策のための容量とすることができる。また、第
2の端子414は、導電層418と電気的に接続している。導電層418は、画素電極層
457と同じ透光性を有する材料、同じ工程で形成することができる。
れるものである。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配
線と同電位の第2の端子、電源供給線と同電位の第3の端子、共通電位線と同電位の第4
の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設
ければ良いものとし、実施者が適宣決定すれば良い。
本実施の形態では、液晶表示装置の構成及び作製方法の一例について説明する。
明するが、これに限らず電子インクなど、電気的作用によりコントラストが変化する表示
媒体も適用することができる。
パネルを動作させるためのIC(集積回路)等が含まれる。また、該表示素子が形成され
ている素子基板には、電流を表示素子に供給するための手段が各画素に備えられている。
また、コネクター、例えばFPC(Flexible printed circuit
)もしくはTAB(Tape Automated Bonding)テープもしくはT
CP(Tape Carrier Package)が取り付けられたモジュール、TA
BテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCO
G(Chip On Glass)方式によりICが直接実装されたモジュールも全て表
示装置に含むものとする。
する。図5(A1)、(A2)は、トランジスタ4010、4011、及び液晶素子40
13を第1の基板4001と第2の基板4006との間にシール材4005によって封止
したパネルの平面図である。また、図5(B)は、図5(A1)、(A2)のM−Nにお
ける断面図に相当する。
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって、画素部4002と、走
査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板400
6とによって、液晶層4008と共に封止されている。また、第1の基板4001上のシ
ール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単
結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路4003が実装されてい
る。
イヤボンディング法、或いはTAB法などを用いることができる。図5(A1)は、CO
G法により信号線駆動回路4003を実装する例であり、図5(A2)は、TAB法によ
り信号線駆動回路4003を実装する例である。
トランジスタを複数有している。図5(B)では、画素部4002に含まれるトランジス
タ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示してい
る。トランジスタ4010、4011上には絶縁層4041、4020、4021が設け
られている。
含む信頼性の高いトランジスタを適用することができる。駆動回路用のトランジスタ40
11としては、実施の形態1または2で示したトランジスタ450、画素用のトランジス
タ4010としては、実施の形態1または2で示したトランジスタ460を用いることが
できる。本実施の形態において、トランジスタ4010、4011はnチャネル型トラン
ジスタである。
ネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタ4011
のしきい値電圧の変化量を低減することができる。また、導電層4040は、電位がトラ
ンジスタ4011のゲート電極と同じでもよいし、異なっていても良く、第2のゲート電
極として機能させることもできる。また、導電層4040の電位はGND、0V、或いは
フローティング状態であってもよい。
接続されている。そして液晶素子4013の対向電極4031は、第2の基板4006上
に形成されている。画素電極4030と対向電極4031と液晶層4008とが重なって
いる部分が、液晶素子4013に相当する。なお、画素電極4030、対向電極4031
には、それぞれ配向膜として機能する絶縁層4032、4033が設けられている。
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
り、画素電極4030と対向電極4031との間の距離(セルギャップ)を制御するため
に設けられている。なお、球状のスペーサを用いても良い。
と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介
して対向電極4031と共通電位線を電気的に接続することができる。なお、導電性粒子
はシール材4005に含有させる。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、液晶層4008
に用いる場合は、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶
組成物とすることが好ましい。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野
角依存性が小さい特徴を有する。
絶縁層4041は、実施の形態1で示した酸化物絶縁層427と同様な材料及び方法で形
成することができ、ここでは、スパッタ法で形成した酸化珪素膜を用いる。
の形態1で示した保護絶縁層428と同様な材料及び方法で形成すればよい。ここでは、
保護絶縁層4020として、プラズマCVD法で形成した窒化珪素膜を用いる。
ル系樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の耐
熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(
low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガ
ラス)等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させ
ることで、絶縁層4021を形成してもよい。
i結合を含む樹脂に相当する。シロキサン系樹脂の置換基としては、有機基(例えばアル
キル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
ピンコート、ディップ、スプレー塗布、インクジェット、スクリーン印刷、オフセット印
刷等を用いることができ、また、ドクターナイフ、ロールコーター、カーテンコーター、
ナイフコーター等を用いて形成することができる。絶縁層4021の焼成工程と半導体層
のアニールを兼ねることで工程を削減することが可能となる。
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す)、インジ
ウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性
材料を用いることができる。
いう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成し
た画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける光の透過率
が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が0.1Ω・cm以下であることが好ましい。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
4002に与えられる各種信号及び電位は、FPC4018を通じて供給されている。
は、トランジスタ4011のソース電極層及びドレイン電極層と同じ導電膜で形成されて
いる。
電気的に接続されている。
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
た表示装置として、液晶表示モジュールを構成する一例を示している。
間にトランジスタ等を含む画素部2603、液晶層を含む表示素子2604、着色層26
05が設けられ表示領域を形成している。
青の各色に対応した着色層が各画素に対応して設けられている。トランジスタ基板260
0と対向基板2601の外側には偏光板2606、2607、拡散板2613が配設され
ている。
ントロール回路や電源回路などの外部回路が組みこまれており、フレキシブル配線基板2
609を介してトランジスタ基板2600の配線回路部2608と接続される。また偏光
板と液晶層との間に位相差板を設けてもよい。
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
。
本実施の形態では、同一基板上に作製したトランジスタで構成された駆動回路及び画素部
を動作させる例について説明する。
に画素部及び駆動回路部を形成する。なお、実施の形態1に示すトランジスタは、nチャ
ネル型トランジスタであり、該駆動回路部は、nチャネル型トランジスタのみで構成する
ことができる一部の回路に限られる。
板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆動
回路5303、及び信号線駆動回路5304が配置されている。画素部5301には、複
数の信号線が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査
線駆動回路5302、及び第2の走査線駆動回路5303から延伸して配置されている。
なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配
置されている。また、表示装置の基板5300は、FPC(Flexible Prin
ted Circuit)等の接続部を介して、タイミング制御回路5305(コントロ
ーラ、制御ICともいう)に接続されている。
信号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのた
め、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。
また、基板5300と外部の駆動回路との接続部(FPC等)を減らすことができるため
、信頼性や歩留まりの向上を図ることができる。
走査線駆動回路用スタート信号(GSP1)、走査線駆動回路用クロック信号(GCLK
1)等を供給する。また、第2の走査線駆動回路5303に対しては、第2の走査線駆動
回路用スタート信号(GSP2)(スタートパルスともいう)、走査線駆動回路用クロッ
ク信号(GCLK2)等を供給する。
信号線駆動回路用クロック信号(SCLK)、ビデオ信号用データ(DATA)(単にビ
デオ信号ともいう)、ラッチ信号(LAT)等を供給するものとする。なお各クロック信
号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号(C
KB)とともに供給されるものであってもよい。なお、第1の走査線駆動回路5302、
または第2の走査線駆動回路5303の一方は省略することが可能である。
の走査線駆動回路5303)を画素部5301と同じ基板5300に形成し、信号線駆動
回路5304を画素部5301とは別の基板に形成する構成について示している。当該構
成により、電界効果移動度が比較的小さいトランジスタを用いても、画素部と同一基板上
に駆動回路の一部を構成することができる。従って、コストの低減や歩留まりの向上など
を図ることができる。
て、図8(A)、図8(B)を用いて説明する。
スイッチング回路5602は、スイッチング回路5602_1〜5602_N(Nは自然
数)で構成される。また、スイッチング回路5602_1〜5602_Nは、各々、トラ
ンジスタ5603_1〜5603_k(kは自然数)で構成される。ここで、トランジス
タ5603_1〜5603_kは、nチャネル型トランジスタである。
。トランジスタ5603_1〜5603_kの第1端子は、各々、配線5604_1〜5
604_kと接続される。トランジスタ5603_1〜5603_kの第2端子は、各々
、信号線S1〜Skと接続される。トランジスタ5603_1〜5603_kのゲートは
、配線5605_1と接続される。
、高電源電位レベル、ともいう)の信号を出力し、スイッチング回路5602_1〜56
02_Nを順番に選択する機能を有する。
との導通状態(第1端子と第2端子との間の導通)に制御する機能、即ち配線5604_
1〜5604_kの電位を信号線S1〜Skに供給するか否かを制御する機能を有する。
このように、スイッチング回路5602_1は、セレクタとしての機能を有する。またト
ランジスタ5603_1〜5603_kは、各々、配線5604_1〜5604_kと信
号線S1〜Skとの導通状態を制御する機能、即ち配線5604_1〜5604_kの電
位を信号線S1〜Skに供給する機能を有する。このように、トランジスタ5603_1
〜5603_kは、各々、スイッチとしての機能を有する。
入力される。ビデオ信号用データ(DATA)は、画像情報または画像信号に応じたアナ
ログ信号である場合が多い。
参照して説明する。図8(B)には、信号Sout_1〜Sout_N、及び信号Vda
ta_1〜Vdata_kの一例を示す。信号Sout_1〜Sout_Nは、各々、シ
フトレジスタ5601の出力信号の一例であり、信号Vdata_1〜Vdata_kは
、各々、配線5604_1〜5604_kに入力される信号の一例である。なお、信号線
駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲート選択
期間は、一例として、期間T1〜期間TNに分割される。期間T1〜TNは、各々、選択
された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間である。
記している場合がある。従って、必ずしもそのスケールには限定されない。
5_1〜5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5
601は、ハイレベルの信号を配線5605_1に出力する。このとき、トランジスタ5
603_1〜5603_kはオンになり、配線5604_1〜5604_kと、信号線S
1〜Skとが導通状態になる。そして、配線5604_1〜5604_kには、Data
(S1)〜Data(Sk)が入力される。Data(S1)〜Data(Sk)は、各
々、トランジスタ5603_1〜5603_kを介して、選択される行に属する画素のう
ち、1列目〜k列目の画素に書き込まれる。こうして、期間T1〜TNにおいて、選択さ
れた行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が書き込まれる
。
によって、ビデオ信号用データ(DATA)の数、または配線の数を減らすことができる
。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ
画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書
き込み不足を防止することができる。
または2に示すトランジスタで構成される回路を用いることが可能である。この場合、シ
フトレジスタ5601が有する全てのトランジスタを単極性のトランジスタで構成するこ
とができる。
している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号(CLK)及びスタートパルス信号(S
P)が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、1ライン分の画素の
トランジスタのゲート電極が接続されている。そして、1ライン分の画素のトランジスタ
を一斉にONにしなくてはならないので、バッファは大きな電流を流すことが可能なもの
が用いられる。
いて図9及び図10を用いて説明する。
Nは3以上の自然数)を有している(図9(A)参照)。シフトレジスタの第1のパルス
出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の配線11より第1のク
ロック信号CK1、第2の配線12より第2のクロック信号CK2、第3の配線13より
第3のクロック信号CK3、第4の配線14より第4のクロック信号CK4が供給される
。
(第1のスタートパルス)が入力される。また2段目以降の第nのパルス出力回路10_
n(nは、2以上N以下の自然数)では、一段前段のパルス出力回路からの信号(前段信
号OUT(n−1)という)が入力される。
らの信号が入力される。同様に2段目以降の第nのパルス出力回路10_nでは、2段後
段の第(n+2)のパルス出力回路10_(n+2)からの信号(後段信号OUT(n+
2)という)が入力される。
力するための第1の出力信号OUT(1)(SR)乃至OUT(N)(SR)、別の回路
等に電気的に入力される第2の出力信号OUT(1)乃至OUT(N)が出力される。な
お、図9(A)に示すように、シフトレジスタの最終段の2つの段には、後段信号OUT
(n+2)が入力されないため、一例としては、別途第2のスタートパルスSP2、第3
のスタートパルスSP3をそれぞれ入力する構成とすればよい。
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)〜第
4のクロック信号(CK4)は、順に1/4周期分遅延している(すなわち、互いに90
°位相がずれている)。本実施の形態では、第1のクロック信号(CK1)〜第4のクロ
ック信号(CK4)を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック
信号は、入力される駆動回路に応じて、GCK、SCKということもあるが、ここではC
Kとして説明を行う。
第4の配線14のいずれかと電気的に接続されている。例えば、図9(A)において、第
1のパルス出力回路10_1は、第1の入力端子21が第1の配線11と電気的に接続さ
れ、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23が第
3の配線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第1
の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3の配線
13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続されてい
る。
子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端
子25、第1の出力端子26、第2の出力端子27を有しているとする(図9(B)参照
)。
1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3の入力
端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタートパルス
が入力され、第5の入力端子25に後段信号OUT(3)が入力され、第1の出力端子2
6より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子27より第2の
出力信号OUT(1)が出力されていることとなる。
ランジスタの他に、4端子のトランジスタ28(図9(C)参照)を用いることができる
。なお、本明細書において、トランジスタが半導体層を介して二つのゲート電極を有する
場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲー
ト電極を上方のゲート電極とも呼ぶ。トランジスタ28は、下方のゲート電極に入力され
る第1の制御信号G1及び上方のゲート電極に入力される第2の制御信号G2によって、
In端子とOut端子間の電気的な制御を行うことのできる素子である。
により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため
、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、しきい値
電圧の制御を行うことのできる構成が好適である。図9(C)に示すトランジスタ28は
、チャネル形成領域の上下にゲート絶縁層を介してゲート電極が設けられており、上方及
び/または下方のゲート電極の電位を制御することにより、しきい値電圧を所望の値に制
御することができる。
。
43を有している。また、上述した第1の入力端子21〜第5の入力端子25、及び第1
の出力端子26、第2の出力端子27に加え、第1の高電源電位VDDが供給される電源
線51、第2の高電源電位VCCが供給される電源線52、及び低電源電位VSSが供給
される電源線53を有し、それぞれに接続された第1のトランジスタ31〜第13のトラ
ンジスタ43に対して信号、または電源電位を供給する。
電源電位VCC以上の電位とし、第2の電源電位VCCは第3の電源電位VSSより大き
い電位とする。なお、第1のクロック信号(CK1)〜第4のクロック信号(CK4)は
、一定の間隔でHレベルとLレベルを繰り返す信号であり、例えば、HレベルのときはV
DD、LレベルのときはVSSとする。
作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えるこ
とができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
3のうち、第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ3
9には、図9(C)で示した4端子のトランジスタ28を用いることが好ましい。
、ソースまたはドレインとなる電極の一方が接続されたノードの電位をゲート電極の制御
信号によって切り替えることが求められる。また、ゲート電極に入力される制御信号に対
する応答が速い(オン電流の立ち上がりが急峻)ことでよりパルス出力回路の誤動作を低
減することができるトランジスタであることが好ましい。従って、4端子のトランジスタ
28を用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパ
ルス出力回路とすることができる。なお、図9(D)では第1の制御信号G1及び第2の
制御信号G2が同じ制御信号としたが、異なる制御信号が入力される構成としてもよい。
れ、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極(下
方のゲート電極及び上方のゲート電極)が第4の入力端子24に電気的に接続されている
。
のトランジスタ39の第1端子に電気的に接続され、ゲート電極が第4のトランジスタ3
4のゲート電極に電気的に接続されている。
子が第1の出力端子26に電気的に接続されている。
の出力端子26に電気的に接続されている。
のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接
続され、ゲート電極が第4の入力端子24に電気的に接続されている。
のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接
続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が第5の入力端子25に
電気的に接続されている。
のトランジスタ38の第2端子に電気的に接続され、ゲート電極(下方のゲート電極及び
上方のゲート電極)が第3の入力端子23に電気的に接続されている。
トランジスタ34のゲート電極に電気的に接続され、ゲート電極(下方のゲート電極及び
上方のゲート電極)が第2の入力端子22に電気的に接続されている。
ランジスタ32の第2端子に電気的に接続され、第2端子が第3のトランジスタ33のゲ
ート電極及び第10のトランジスタ40のゲート電極に電気的に接続され、ゲート電極(
下方のゲート電極及び上方のゲート電極)が電源線52に電気的に接続されている。
端子が第2の出力端子27に電気的に接続され、ゲート電極が第9のトランジスタ39の
第2端子に電気的に接続されている。
2の出力端子27に電気的に接続され、ゲート電極が第2のトランジスタ32のゲート電
極及び第4のトランジスタ34のゲート電極に電気的に接続されている。
2の出力端子27に電気的に接続され、ゲート電極が第7のトランジスタ37のゲート電
極(下方のゲート電極及び上方のゲート電極)に電気的に接続されている。
1の出力端子26に電気的に接続され、ゲート電極が第7のトランジスタ37のゲート電
極(下方のゲート電極及び上方のゲート電極)に電気的に接続されている。
のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする。ま
た、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、第5
のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジス
タ38の第1端子、及び第11のトランジスタ41のゲート電極の接続箇所をノードBと
する(図10(A)参照)。
に適用した場合に、第1の入力端子21乃至第5の入力端子25と第1の出力端子26及
び第2の出力端子27に入力または出力される信号を示す。
子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信
号CK3が入力され、第4の入力端子24にスタートパルスが入力され、第5の入力端子
25に後段信号OUT(3)が入力され、第1の出力端子26より第1の出力信号OUT
(1)(SR)が出力され、第2の出力端子27より第2の出力信号OUT(1)が出力
される。
を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレ
イン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソー
スとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソー
スまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインと
して機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合の一例と
しては、それぞれを第1端子、第2端子と表記する場合がある。
作を行うための、容量素子を別途設けても良い。またノードBの電位を保持するため、一
方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
グチャートを図10(B)に示す。なお、シフトレジスタが走査線駆動回路である場合、
図10(B)中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当する
。
ランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ートストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2
端子であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして
、第1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。その
ため、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。
ておくことにより、ブートストラップ動作によりノードAの電位は上昇するものの、第1
のトランジスタ31の第2端子の電位の上昇を生じないようにすることができる。つまり
、第9のトランジスタ39を設けることにより、第1のトランジスタ31のゲートとソー
スの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の
形態の回路構成とすることにより、第1のトランジスタ31のゲートとソースの間に印加
される負のバイアス電圧も小さくできるため、ストレスによる第1のトランジスタ31の
劣化を抑制することができる。
端子と第3のトランジスタ33のゲートとの間に第1端子と第2端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第9のトラン
ジスタ39を省略してもよく、トランジスタ数を削減できる利点がある。
半導体を用いることにより、トランジスタのオフ電流を低減し、オン電流及び電界効果移
動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内の
誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルファ
スシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによるト
ランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給する電源線に
、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き回す電源線
の数を低減することができるため、回路の小型化を図ることが出来る。
に第3の入力端子23によって供給されるクロック信号、第8のトランジスタ38のゲー
ト電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22によって供給さ
れるクロック信号は、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方
のゲート電極)に第2の入力端子22によって供給されるクロック信号、第8のトランジ
スタ38のゲート電極(下方のゲート電極及び上方のゲート電極)に第3の入力端子23
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。
トランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8のトラン
ジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジスタ3
8がオフの状態とすることによって、第2の入力端子22(CK2)及び第3の入力端子
23(CK3)の電位が低下することで生じるノードBの電位の低下が、第7のトランジ
スタ37のゲート電極の電位の低下、及び第8のトランジスタ38のゲート電極の電位の
低下に起因して2回生じることとなる。
トランジスタ38が共にオンの状態から、第7のトランジスタ37がオン、第8のトラン
ジスタ38がオフの状態、次いで、第7のトランジスタ37がオフ、第8のトランジスタ
38がオフの状態とすることによって、第2の入力端子22(CK2)及び第3の入力端
子23(CK3)の電位が低下することで生じるノードBの電位の低下を、第8のトラン
ジスタ38のゲート電極の電位の低下による一回に低減することができる。
極)に第3の入力端子23からクロック信号CK3が供給され、第8のトランジスタ38
のゲート電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22からクロ
ック信号CK2が供給される結線関係とすることが好適である。なぜなら、ノードBの電
位の変動回数が低減され、ノイズを低減することが出来るからである。
間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
本実施の形態では、表示装置の一形態として、実施の形態1または2で示すトランジスタ
を有し、表示素子として液晶素子を用いた液晶表示装置の例を図11乃至図24を用いて
説明する。
。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素(ピクセル)をいくつかの
領域(例えば2〜4個のサブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫
されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明で
は、マルチドメイン設計が考慮された液晶表示装置について説明する。
電極が形成される基板側の平面図であり、図中に示す切断線E−Fに対応する断面構造を
図11に表している。また、図13は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
0が形成された基板600と、対向電極層640等が形成される対向基板601とが重ね
合わせられ、液晶が注入された状態を示している。
に突起644が形成されている。画素電極層624上には配向膜648が形成され、同様
に対向電極層640及び突起644上にも配向膜646が形成されている。基板600と
対向基板601の間に液晶層650が形成されている。
量部630が形成される。画素電極層624は、絶縁膜620、絶縁膜621、及び絶縁
膜622に形成されたコンタクトホール623を通じて配線618と接続する。トランジ
スタ628には実施の形態1及び2で示すトランジスタを適宜用いることができる。また
、保持容量部630は、トランジスタ628のゲート配線602と同時に形成した第1の
容量配線604と、ゲート絶縁層606と、配線616、618と同時に形成した第2の
容量配線617で構成される。
成されている。
料を用いて形成する。画素電極層624にはスリット625を設ける。スリット625は
液晶の配向を制御するためのものである。
1は、それぞれトランジスタ628、画素電極層624及び保持容量部630と同様に形
成することができる。トランジスタ628とトランジスタ629は共に配線616と接続
している。この液晶表示パネルの画素(ピクセル)は、画素電極層624と画素電極層6
26により構成されている。すなわち、画素電極層624と画素電極層626はサブピク
セルである。本形態では2つのサブピクセルで画素が構成されているが、更に複数のサブ
ピクセルで構成することもできる。
材料を用いて形成することが好ましい。対向電極層640上には液晶の配向を制御する突
起644が形成されている。なお、図13に基板600上に形成される画素電極層624
及び画素電極層626を破線で示し、対向電極層640と、画素電極層624及び画素電
極層626が重なり合って配置されている様子を示している。
共にゲート配線602、配線616と接続している。この場合、容量配線604と容量配
線605の電位を異ならせることで、液晶素子651と液晶素子652の動作を異ならせ
ることができる。すなわち、容量配線604と容量配線605の電位を個別に制御するこ
とにより液晶の配向を精密に制御して視野角を広げている。
は電界の歪み(斜め電界)が発生する。このスリット625と、対向基板601側の突起
644とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
る。
の平面図であり、図中に示す切断線Y−Zに対応する断面構造を図15に表している。
タが接続されている。各トランジスタは、異なるゲート信号で駆動されるように構成され
ている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する
信号を独立して制御する構成を有している。
と接続されている。また、画素電極層626は、コンタクトホール627で配線619を
介してトランジスタ629と接続されている。
を適宜用いることができる。トランジスタ628のゲート配線602と、トランジスタ6
29のゲート配線603には、異なるゲート信号を与えることができるように分離されて
いる。一方、データ線として機能する配線616は、トランジスタ628とトランジスタ
629で共通に用いられている。また、配線618、619の下部には、ゲート絶縁層6
06を介して容量配線690が設けられている。
離されている。V字型に広がる画素電極層624の外側を囲むように画素電極層626が
形成されている。画素電極層624と画素電極層626に印加する電圧をトランジスタ6
28及びトランジスタ629により異ならせることで、液晶の配向を制御している。この
画素構造の等価回路を図18に示す。トランジスタ628はゲート配線602と接続し、
トランジスタ629はゲート配線603と接続している。また、トランジスタ628とト
ランジスタ629は、共に配線616と接続している。ゲート配線602とゲート配線6
03に異なるゲート信号を与えることで、液晶素子651と液晶素子652の動作を異な
らせることができる。すなわち、トランジスタ628とトランジスタ629の動作を個別
に制御することにより、液晶素子651と液晶素子652の液晶の配向を精密に制御して
視野角を広げることができる。
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。図17に対向基板側の平面構造を示す。対向電極層640は異なる画素間で共通化
されている電極であるが、スリット641が形成されている。このスリット641と、画
素電極層624及び画素電極層626側のスリット625とを交互に咬み合うように配置
することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これに
より、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
なお、図17には、基板600上に形成される画素電極層624及び画素電極層626を
破線で示し、対向電極層640と、画素電極層624及び画素電極層626が重なり合っ
て配置されている様子を示している。
層640上にも配向膜646が形成されている。基板600と対向基板601の間に液晶
層650が形成されている。また、画素電極層624と液晶層650と対向電極層640
が重なり合うことで、第1の液晶素子651が形成されている。また、画素電極層626
と液晶層650と対向電極層640が重なり合うことで、第2の液晶素子652が形成さ
れている。図15乃至図18で説明する表示パネルの画素構造は、一画素に第1の液晶素
子と第2の液晶素子が設けられたマルチドメイン構造となっている。
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約180度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
600と、対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板6
01には、着色膜636、平坦化膜637などが形成されている。なお、画素電極は、基
板600側に有るので、対向基板601側に対向電極は設けられていない。また、基板6
00と対向基板601の間に、配向膜646及び配向膜648を介して液晶層650が形
成されている。
ランジスタ628が形成される。容量配線604はトランジスタ628のゲート配線60
2と同時に形成することができる。トランジスタ628としては、実施の形態1乃至5で
示したトランジスタを適用することができる。電極層607は、実施の形態1または2で
示す画素電極層と同様の材料を用いることができる。また、電極層607は略画素の形状
に区画化した形状で形成する。なお、電極層607及び容量配線604上にはゲート絶縁
層606が形成される。
線616は、液晶表示パネルにおいてビデオ信号をのせるデータ線であり、一方向に伸び
る配線であると同時に、トランジスタ628のソース領域又はドレイン領域と接続し、ソ
ース及びドレインの一方の電極となる。配線618は、ソース及びドレインの他方の電極
となり、画素電極層624と接続する配線である。
621上には、絶縁膜620、621に形成されるコンタクトホール623を介して、配
線618に接続する画素電極層624が形成される。画素電極層624は、実施の形態3
で示した画素電極層457と同様の材料を用いて形成することができる。
が形成される。なお、保持容量は電極層607と画素電極層624の間で形成している。
面構造を図19に表している。画素電極層624にはスリット625が設けられる。スリ
ット625は、液晶の配向を制御するためのものである。
素電極層624の間にはゲート絶縁層606が形成されているが、ゲート絶縁層606の
厚さは50〜200nmであり、2〜10μmである液晶層の厚さと比較して十分薄いの
で、実質的に基板600と平行な方向(水平方向)に電界が発生する。この電界により液
晶の配向が制御され、基板と略平行な方向の電界を利用して液晶分子を水平に回転させる
。この場合、液晶分子はどの状態でも水平であるため、見る角度によるコントラストの変
化は無く、視野角が広がることとなる。また、電極層607と画素電極層624は共に透
光性の電極であるので、開口率を向上させることができる。
あり、図中に示す切断線V−Wに対応する断面構造を図21に表している。
0と、対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板601
には、着色膜636、平坦化膜637などが形成されている。なお、対向基板601側に
対向電極は設けられていない。また、基板600と対向基板601の間に、配向膜646
及び配向膜648を介して液晶層650が形成されている。
線609は、トランジスタ628のゲート配線602と同時に形成することができる。な
お、トランジスタ628には、実施の形態1または2で示したトランジスタを用いること
ができる。
配線616は、液晶表示パネルにおいてビデオ信号を供給するためのデータ線であり、ト
ランジスタ628のソース領域又はドレイン領域と接続し、ソース及びドレインの一方の
電極としても作用する。配線618は、画素電極層624と接続する配線であり、トラン
ジスタ628のソース及びドレインの他方の電極としても作用する。
縁膜620、621上には、コンタクトホール623を介して配線618に接続する画素
電極層624が形成される。画素電極層624は、実施の形態3で示した画素電極層45
7と同様の材料を用いて形成することができる。なお、図22に示すように、画素電極層
624は、共通電位線609と同時に形成した櫛形の電極との間に横電界が発生するよう
に形成される。また、画素電極層624の櫛歯の部分は、共通電位線609と同時に形成
した櫛形の電極と交互に咬み合うように形成される。
の配向が制御される。従って、基板と略平行な方向の電界を利用して液晶分子を水平に回
転させることができる。この場合、液晶分子はどの状態でも水平であるため、見る角度に
よるコントラストの変化は無く、視野角が広がることとなる。
が形成される。保持容量は、共通電位線609、ゲート絶縁層606、及び容量電極61
5で形成している。なお、容量電極615と画素電極層624はコンタクトホール633
を介して接続されている。
り、図中に示す切断線K−Lに対応する断面構造を図23に表している。
と接続している。データ線として機能する配線616は、トランジスタ628と接続して
いる。トランジスタ628には、実施の形態1または2に示すトランジスタのいずれかを
用いることができる。
することができる
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。液晶層650は、画素電極層624と対向電極層640の間に配向膜648及び配
向膜646を介して形成されている。液晶素子は、画素電極層624、液晶層650及び
対向電極層640が重なり合うことで形成されている。
ンジスタが形成されている面とは逆の面、及び対向基板601の対向電極層640が形成
されている面とは逆の面に偏光板を貼り合わせておく。
本明細書に開示する表示装置は、さまざまな電子機器(遊技機も含む)に適用することが
できる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受
信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ
、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲ
ーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる
。
に組み込まれた表示部1102の他、操作ボタン1103、外部接続ポート1104、ス
ピーカー1105、マイク1106などを備えている。
報を入力ことができる。また、通話やメールの送受信などの操作は、表示部1102を指
などで触れることにより行うことができる。
示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示
モードと入力モードの2つのモードが混合した表示+入力モードである。
入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部11
02に認識性良くキーボードまたは番号ボタンを表示させることが好ましい。
有する検出装置を設けることで、携帯電話機1100の向き(縦か横か)を判断して、表
示部1102の画面表示を自動的に切り替えるようにすることができる。
作ボタン1103の操作により行われる。また、表示部1102に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
部1102のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
02で、掌紋や指紋等を撮像し、本人認証を行うことができる。また、近赤外光を発光す
る光源を用いれば、指静脈、掌静脈などを撮像することもできる。ここで、表示部110
2には、実施の形態1または2に示すトランジスタ460が複数配置されている。トラン
ジスタ460は、透光性を有しているため、トランジスタ460の下部に光センサを配置
することができる。また、近赤外光を発光する光源を用いる場合においてもトランジスタ
460によって遮光されないため、被写体に対して十分な光量の近赤外光を照射すること
ができる。
複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様
々なデータ処理機能を備えることもできる。
成されている。筐体1800には、表示パネル1802、スピーカー1803、マイクロ
フォン1804、ポインティングデバイス1806、カメラ1807、外部接続端子18
08などを備え、筐体1801には、キーボード1810、外部メモリスロット1811
などを備えている。また、アンテナは筐体1801内部に内蔵されている。
ている複数の操作キー1805を点線で示している。
化する。また、表示パネル1802と同一面上にカメラ1807を備えているため、テレ
ビ電話が可能である。スピーカー1803及びマイクロフォン1804は音声通話に限ら
ず、録音、再生などにも使用できる。さらに、筐体1800と筐体1801は、スライド
し、図25(B)のように展開している状態から重なり合った状態とすることができ、携
帯に適した小型化が可能である。
ナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット1811
に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
よい。
筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示
することが可能である。また、ここでは、スタンド9605により筐体9601を支持し
た構成を示している。
作機9610により行うことができる。リモコン操作機9610が備える操作キー960
9により、チャンネルの切り替えや音量の操作を行うことができ、表示部9603に表示
される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操
作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
9700には、筐体9701に表示部9703が組み込まれている。表示部9703は、
各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データ
を表示させることで、通常の写真立てと同様に機能させることができる。
外部メモリスロットなどを備える構成とする。これらの構成は、表示部と同一面に組み込
まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば
、デジタルフォトフレームの外部メモリスロットに、デジタルカメラで撮影した画像デー
タを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部9
703に表示させることができる。
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
り、連結部9893により、開閉可能に連結されている。筐体9881には表示部988
2が組み込まれ、筐体9891には表示部9883が組み込まれている。
、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ98
88(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化
学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動
、におい、または赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備
えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細
書に開示する表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図27に示す携帯型遊技機は、記録媒体に記録されているプログラ
ムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行
って情報を共有する機能を有する。なお、図27に示す携帯型遊技機が有する機能はこれ
に限定されず、様々な機能を有することができる。
部に配置することができる。
本実施の形態では、保持容量の構成について、実施の形態3と異なる例を図28(A)及
び図28(B)を用いて説明する。図28(A)、(B)は、画素部のトランジスタ46
0と保持容量の断面図である。なお、図28(A)、(B)では、図3と保持容量の構成
が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。
縁層456を用い、画素電極層457と容量配線層432とで保持容量を形成する例であ
る。容量配線層432は、画素部のトランジスタ460のソース電極層と同じ透光性を有
する材料、及び同じ工程で形成されるため、トランジスタ460のソース配線層と重なら
ないようにレイアウトされる。
全体として透光性を有する。
1及び酸化物半導体層405とで保持容量を形成する例である。ここで、容量電極431
に接して形成された酸化物半導体層405は、保持容量の一方の電極として機能する。な
お、酸化物半導体層405は、トランジスタ460のソース電極層またはドレイン電極層
と同じ透光性を有する材料、及び同じ工程で形成する。また、容量配線層430は、トラ
ンジスタ460のゲート電極層と同じ透光性を有する材料、及び同じ工程で形成されるた
め、トランジスタ460のゲート配線層と重ならないようにレイアウトされる。
全体として透光性を有する。
細化を図るために画素寸法を微細化しても、十分な容量を得ることができ、且つ、高い開
口率を実現することができる。
12 配線
13 配線
14 配線
15 配線
21 入力端子
22 入力端子
23 入力端子
24 入力端子
25 入力端子
26 出力端子
27 出力端子
28 トランジスタ
31 トランジスタ
32 トランジスタ
33 トランジスタ
34 トランジスタ
35 トランジスタ
36 トランジスタ
37 トランジスタ
38 トランジスタ
39 トランジスタ
40 トランジスタ
41 トランジスタ
42 トランジスタ
43 トランジスタ
51 電源線
52 電源線
53 電源線
61 期間
62 期間
400 基板
402 ゲート絶縁層
403 酸化物半導体層
404 酸化物半導体層
405 酸化物半導体層
411 端子
412 接続電極層
414 端子
415 導電層
416 電極層
417 導電層
418 導電層
422 ソース配線層
423 チャネル形成領域
426 酸化物絶縁層
427 酸化物絶縁層
428 保護絶縁層
429 接続電極層
430 容量配線層
431 容量電極
432 容量配線層
440 トランジスタ
442 接続電極層
443 チャネル形成領域
447 酸化物導電層
448 酸化物導電層
449 接続電極層
450 トランジスタ
452 接続電極層
453 酸化物半導体層
454 酸化物半導体層
456 平坦化絶縁層
457 画素電極層
460 トランジスタ
421a ゲート電極層
421b ゲート電極層
421c ゲート配線層
424a 高抵抗ソース領域
424b 高抵抗ドレイン領域
424c 第1領域
424d 第2領域
425a ソース電極層
425b ドレイン電極層
444a 高抵抗ソース領域
444b 高抵抗ドレイン領域
444c 第1領域
444d 第2領域
445a ソース電極層
445b ドレイン電極層
446a 酸化物導電層
446b 酸化物導電層
451a ゲート電極層
451b ゲート電極層
455a ソース電極層
455b ドレイン電極層
600 基板
601 対向基板
602 ゲート配線
603 ゲート配線
604 容量配線
605 容量配線
606 ゲート絶縁層
607 電極層
609 共通電位線
615 容量電極
616 配線
617 容量配線
618 配線
619 配線
620 絶縁膜
621 絶縁膜
622 絶縁膜
623 コンタクトホール
624 画素電極層
625 スリット
626 画素電極層
627 コンタクトホール
628 トランジスタ
629 トランジスタ
630 保持容量部
631 保持容量部
633 コンタクトホール
634 着色膜
636 着色膜
637 平坦化膜
638 着色膜
640 対向電極層
641 スリット
644 突起
646 配向膜
648 配向膜
650 液晶層
651 液晶素子
652 液晶素子
690 容量配線
1100 携帯電話機
1101 筐体
1102 表示部
1103 操作ボタン
1104 外部接続ポート
1105 スピーカー
1106 マイク
1800 筐体
1801 筐体
1802 表示パネル
1803 スピーカー
1804 マイクロフォン
1805 操作キー
1806 ポインティングデバイス
1807 カメラ
1808 外部接続端子
1810 キーボード
1811 外部メモリスロット
2600 トランジスタ基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 保護絶縁層
4021 絶縁層
4030 画素電極
4031 対向電極
4032 絶縁層
4040 導電層
4041 絶縁層
5300 基板
5301 画素部
5302 走査線駆動回路
5303 走査線駆動回路
5304 信号線駆動回路
5305 タイミング制御回路
5601 シフトレジスタ
5602 スイッチング回路
5603 トランジスタ
5604 配線
5605 配線
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカー
9885 操作キー
9886 外部メモリスロット
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
Claims (1)
- ゲート電極層と、ゲート絶縁層と、ソース電極層と、ドレイン電極層と、酸化物半導体層と、を形成する工程と、
前記ソース電極層、前記ドレイン電極層、及び前記酸化物半導体層上に、酸化物絶縁層を形成する工程と、
前記酸化物半導体層の形成後に425℃以上700℃以下の第1の熱処理を行う工程と、
前記酸化物絶縁層の形成後に第2の熱処理を行う工程と、を有し、
前記酸化物半導体層は、前記ソース電極層と重なる第1の領域と、前記ドレイン電極層と重なる第2の領域を有し、
前記第1の領域及び前記第2の領域は、前記第1の領域及び前記第2の領域の酸素が前記ソース電極層又は前記ドレイン電極層に移動することによりn型化された領域を有する表示装置の作製方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009196618 | 2009-08-27 | ||
JP2009196618 | 2009-08-27 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018097771A Division JP6594481B2 (ja) | 2009-08-27 | 2018-05-22 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021018989A Division JP7027586B2 (ja) | 2009-08-27 | 2021-02-09 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020017749A JP2020017749A (ja) | 2020-01-30 |
JP6837526B2 true JP6837526B2 (ja) | 2021-03-03 |
Family
ID=43623497
Family Applications (9)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010189906A Withdrawn JP2011071503A (ja) | 2009-08-27 | 2010-08-26 | 表示装置およびその作製方法 |
JP2014233296A Active JP5968404B2 (ja) | 2009-08-27 | 2014-11-18 | 表示装置の作製方法 |
JP2016133240A Withdrawn JP2016186655A (ja) | 2009-08-27 | 2016-07-05 | 表示装置 |
JP2018097771A Active JP6594481B2 (ja) | 2009-08-27 | 2018-05-22 | 表示装置 |
JP2019172804A Active JP6837526B2 (ja) | 2009-08-27 | 2019-09-24 | 表示装置の作製方法 |
JP2021018989A Active JP7027586B2 (ja) | 2009-08-27 | 2021-02-09 | 表示装置 |
JP2022022113A Active JP7254223B2 (ja) | 2009-08-27 | 2022-02-16 | 半導体装置 |
JP2023051436A Active JP7456039B2 (ja) | 2009-08-27 | 2023-03-28 | 半導体装置 |
JP2024038921A Pending JP2024071420A (ja) | 2009-08-27 | 2024-03-13 | 半導体装置 |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010189906A Withdrawn JP2011071503A (ja) | 2009-08-27 | 2010-08-26 | 表示装置およびその作製方法 |
JP2014233296A Active JP5968404B2 (ja) | 2009-08-27 | 2014-11-18 | 表示装置の作製方法 |
JP2016133240A Withdrawn JP2016186655A (ja) | 2009-08-27 | 2016-07-05 | 表示装置 |
JP2018097771A Active JP6594481B2 (ja) | 2009-08-27 | 2018-05-22 | 表示装置 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021018989A Active JP7027586B2 (ja) | 2009-08-27 | 2021-02-09 | 表示装置 |
JP2022022113A Active JP7254223B2 (ja) | 2009-08-27 | 2022-02-16 | 半導体装置 |
JP2023051436A Active JP7456039B2 (ja) | 2009-08-27 | 2023-03-28 | 半導体装置 |
JP2024038921A Pending JP2024071420A (ja) | 2009-08-27 | 2024-03-13 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (11) | US8115883B2 (ja) |
JP (9) | JP2011071503A (ja) |
KR (4) | KR101710345B1 (ja) |
CN (2) | CN104538355B (ja) |
TW (7) | TWI774230B (ja) |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101643835B1 (ko) | 2009-07-10 | 2016-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
WO2011024845A1 (ja) * | 2009-08-26 | 2011-03-03 | 凸版印刷株式会社 | 非接触通信媒体 |
US8115883B2 (en) | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
WO2011027664A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
WO2011027676A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2011027701A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
KR101750982B1 (ko) | 2009-11-06 | 2017-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR102138213B1 (ko) | 2010-11-24 | 2020-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 유기 광 디바이스 및 유기 광 디바이스의 보호 부재 |
CN103250255B (zh) * | 2010-12-01 | 2015-04-29 | 夏普株式会社 | Tft基板和tft基板的制造方法 |
TWI658516B (zh) * | 2011-03-11 | 2019-05-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
TWI521612B (zh) * | 2011-03-11 | 2016-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
US9960278B2 (en) * | 2011-04-06 | 2018-05-01 | Yuhei Sato | Manufacturing method of semiconductor device |
TWI567736B (zh) * | 2011-04-08 | 2017-01-21 | 半導體能源研究所股份有限公司 | 記憶體元件及信號處理電路 |
US9397222B2 (en) | 2011-05-13 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US9954110B2 (en) | 2011-05-13 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electronic device |
WO2012169449A1 (en) * | 2011-06-08 | 2012-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering target, method for manufacturing sputtering target, and method for forming thin film |
TW202412006A (zh) * | 2011-08-29 | 2024-03-16 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
KR102108572B1 (ko) * | 2011-09-26 | 2020-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
JP2013125826A (ja) * | 2011-12-14 | 2013-06-24 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP6053490B2 (ja) | 2011-12-23 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5917212B2 (ja) * | 2012-03-16 | 2016-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
US8658444B2 (en) | 2012-05-16 | 2014-02-25 | International Business Machines Corporation | Semiconductor active matrix on buried insulator |
KR102099445B1 (ko) * | 2012-06-29 | 2020-04-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
CN107354428B (zh) * | 2012-07-02 | 2020-10-20 | 应用材料公司 | 用于制造装置的方法和设备 |
KR102081468B1 (ko) * | 2012-07-20 | 2020-02-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 및 표시 장치를 포함하는 전자 장치 |
US9625764B2 (en) | 2012-08-28 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
JP2014074908A (ja) * | 2012-09-13 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
US9246011B2 (en) | 2012-11-30 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102209871B1 (ko) * | 2012-12-25 | 2021-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8890408B2 (en) * | 2013-01-18 | 2014-11-18 | Nokia Corporation | Method and apparatus for coupling an active display portion and substrate |
US8981374B2 (en) * | 2013-01-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN103984171A (zh) * | 2013-02-22 | 2014-08-13 | 上海天马微电子有限公司 | 一种阵列基板及其制造方法、液晶显示器 |
JP6236827B2 (ja) * | 2013-03-27 | 2017-11-29 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
JP6198434B2 (ja) * | 2013-04-11 | 2017-09-20 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
KR102007833B1 (ko) * | 2013-04-30 | 2019-08-06 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 |
KR102162794B1 (ko) | 2013-05-30 | 2020-10-08 | 삼성디스플레이 주식회사 | 평판표시장치용 백플레인 및 그의 제조 방법 |
TWI803081B (zh) | 2013-08-28 | 2023-05-21 | 日商半導體能源研究所股份有限公司 | 顯示裝置 |
KR101737865B1 (ko) | 2014-07-30 | 2017-05-22 | 엘지디스플레이 주식회사 | 유기발광표시패널 |
CN105428374B (zh) * | 2014-09-17 | 2017-09-29 | 凌巨科技股份有限公司 | 具有修复结构的光传感器 |
KR102269136B1 (ko) * | 2014-11-24 | 2021-06-25 | 삼성디스플레이 주식회사 | 증착용 마스크와, 이를 제조하는 방법 |
US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
JP6986831B2 (ja) | 2015-07-17 | 2021-12-22 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
JP6725226B2 (ja) * | 2015-08-27 | 2020-07-15 | 株式会社半導体エネルギー研究所 | 表示パネル |
DE112016005330T5 (de) * | 2015-11-20 | 2018-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet |
TW201721623A (zh) * | 2015-12-03 | 2017-06-16 | 群創光電股份有限公司 | 具有混合電晶體的主動矩陣有機發光二極體之驅動電路 |
US20170229554A1 (en) | 2016-02-05 | 2017-08-10 | Applied Materials, Inc. | High-k dielectric materials utilized in display devices |
TWI727041B (zh) * | 2016-05-20 | 2021-05-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置 |
KR102567716B1 (ko) * | 2016-06-01 | 2023-08-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
US20180026055A1 (en) | 2016-07-19 | 2018-01-25 | Applied Materials, Inc. | Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices |
KR102208520B1 (ko) | 2016-07-19 | 2021-01-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이-k 유전체 재료들 |
JP7050460B2 (ja) * | 2016-11-22 | 2022-04-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
CN108010917A (zh) * | 2017-11-02 | 2018-05-08 | 中华映管股份有限公司 | 有源器件阵列基板及其制作方法 |
CN107768386B (zh) * | 2017-11-16 | 2020-09-01 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板及其制作方法以及液晶显示面板 |
KR102029188B1 (ko) * | 2018-05-06 | 2019-10-07 | 주식회사 스포컴 | 광 투과율 조절 아이웨어 |
CN111282285A (zh) * | 2018-12-07 | 2020-06-16 | 致伸科技股份有限公司 | 游戏装置的辅助装置 |
KR20220006541A (ko) | 2019-05-10 | 2022-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
CN110458036B (zh) * | 2019-07-17 | 2022-04-05 | 武汉华星光电技术有限公司 | 指纹识别模组及其制备方法、相关装置 |
US11414777B2 (en) * | 2019-07-23 | 2022-08-16 | New York University | Systems and methods for continuous-flow laser-induced nucleation |
US11379231B2 (en) | 2019-10-25 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Data processing system and operation method of data processing system |
Family Cites Families (196)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH02297974A (ja) * | 1989-05-12 | 1990-12-10 | Casio Comput Co Ltd | 薄膜e↑2prom |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3405364B2 (ja) * | 1993-03-08 | 2003-05-12 | セイコーインスツルメンツ株式会社 | 半導体装置 |
US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
JP2873660B2 (ja) * | 1994-01-08 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
US6476784B2 (en) * | 1997-10-31 | 2002-11-05 | Kopin Corporation | Portable display system with memory card reader |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
US6261881B1 (en) | 1998-08-21 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP2000231124A (ja) * | 1999-02-12 | 2000-08-22 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP3551909B2 (ja) * | 1999-11-18 | 2004-08-11 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP2001284592A (ja) | 2000-03-29 | 2001-10-12 | Sony Corp | 薄膜半導体装置及びその駆動方法 |
JP2001324725A (ja) | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2003029293A (ja) | 2001-07-13 | 2003-01-29 | Minolta Co Ltd | 積層型表示装置及びその製造方法 |
KR100776768B1 (ko) | 2001-07-21 | 2007-11-16 | 삼성전자주식회사 | 액정표시패널용 기판 및 그 제조방법 |
US7317205B2 (en) | 2001-09-10 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing a semiconductor device |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4429576B2 (ja) * | 2001-09-10 | 2010-03-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP2003273361A (ja) * | 2002-03-15 | 2003-09-26 | Sharp Corp | 半導体装置およびその製造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
JP4723787B2 (ja) | 2002-07-09 | 2011-07-13 | シャープ株式会社 | 電界効果型トランジスタ、その製造方法及び画像表示装置 |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
KR100585410B1 (ko) * | 2003-11-11 | 2006-06-07 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7642573B2 (en) | 2004-03-12 | 2010-01-05 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
KR100669720B1 (ko) * | 2004-08-06 | 2007-01-16 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
BRPI0517568B8 (pt) | 2004-11-10 | 2022-03-03 | Canon Kk | Transistor de efeito de campo |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
CA2585063C (en) | 2004-11-10 | 2013-01-15 | Canon Kabushiki Kaisha | Light-emitting device |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
RU2358355C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Полевой транзистор |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
JP2006245031A (ja) | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
TWI467702B (zh) * | 2005-03-28 | 2015-01-01 | Semiconductor Energy Lab | 記憶裝置和其製造方法 |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
JP4887647B2 (ja) * | 2005-03-31 | 2012-02-29 | 凸版印刷株式会社 | 薄膜トランジスタ装置の製造方法 |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
US7732330B2 (en) * | 2005-06-30 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method using an ink-jet method of the same |
US20070002199A1 (en) | 2005-06-30 | 2007-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
KR100729043B1 (ko) | 2005-09-14 | 2007-06-14 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터 및 그의 제조방법 |
JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
JP5129473B2 (ja) | 2005-11-15 | 2013-01-30 | 富士フイルム株式会社 | 放射線検出器 |
CN101577281B (zh) | 2005-11-15 | 2012-01-11 | 株式会社半导体能源研究所 | 有源矩阵显示器及包含该显示器的电视机 |
US7745798B2 (en) | 2005-11-15 | 2010-06-29 | Fujifilm Corporation | Dual-phosphor flat panel radiation detector |
KR100732849B1 (ko) | 2005-12-21 | 2007-06-27 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
KR20070081829A (ko) | 2006-02-14 | 2007-08-20 | 삼성전자주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP5015472B2 (ja) | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5060738B2 (ja) | 2006-04-28 | 2012-10-31 | 株式会社ジャパンディスプレイイースト | 画像表示装置 |
JP4277874B2 (ja) | 2006-05-23 | 2009-06-10 | エプソンイメージングデバイス株式会社 | 電気光学装置の製造方法 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
WO2008094204A2 (en) | 2006-08-02 | 2008-08-07 | John Cuppoletti | Methods for ionophorically screening pore forming bacterial protein toxins and receptors |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
TWI312580B (en) | 2006-09-04 | 2009-07-21 | Taiwan Tft Lcd Associatio | A thin film transistor, manufacturing method of a active layer thereof and liquid crystal display |
JP4946286B2 (ja) | 2006-09-11 | 2012-06-06 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
KR100790761B1 (ko) | 2006-09-29 | 2008-01-03 | 한국전자통신연구원 | 인버터 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
WO2008069255A1 (en) | 2006-12-05 | 2008-06-12 | Canon Kabushiki Kaisha | Method for manufacturing thin film transistor using oxide semiconductor and display apparatus |
JP5305630B2 (ja) * | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
KR101146574B1 (ko) | 2006-12-05 | 2012-05-16 | 캐논 가부시끼가이샤 | 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치 |
JP5258277B2 (ja) | 2006-12-26 | 2013-08-07 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US20080157081A1 (en) | 2006-12-28 | 2008-07-03 | Samsung Electronics Co., Ltd. | Organic light emitting device and method for manufacturing the same |
JP2008165029A (ja) * | 2006-12-28 | 2008-07-17 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
US8129714B2 (en) * | 2007-02-16 | 2012-03-06 | Idemitsu Kosan Co., Ltd. | Semiconductor, semiconductor device, complementary transistor circuit device |
WO2008105347A1 (en) | 2007-02-20 | 2008-09-04 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
JP5196870B2 (ja) | 2007-05-23 | 2013-05-15 | キヤノン株式会社 | 酸化物半導体を用いた電子素子及びその製造方法 |
US8436349B2 (en) | 2007-02-20 | 2013-05-07 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
KR100858088B1 (ko) | 2007-02-28 | 2008-09-10 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
JP4910779B2 (ja) | 2007-03-02 | 2012-04-04 | 凸版印刷株式会社 | 有機elディスプレイおよびその製造方法 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP5244331B2 (ja) | 2007-03-26 | 2013-07-24 | 出光興産株式会社 | 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット |
KR101338021B1 (ko) | 2007-04-04 | 2013-12-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 |
US8173487B2 (en) | 2007-04-06 | 2012-05-08 | Sharp Kabushiki Kaisha | Semiconductor element, method for manufacturing same, and electronic device including same |
JP5197058B2 (ja) | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | 発光装置とその作製方法 |
WO2008126879A1 (en) * | 2007-04-09 | 2008-10-23 | Canon Kabushiki Kaisha | Light-emitting apparatus and production method thereof |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
JP2009194351A (ja) | 2007-04-27 | 2009-08-27 | Canon Inc | 薄膜トランジスタおよびその製造方法 |
KR20080099466A (ko) * | 2007-05-09 | 2008-11-13 | 삼성전자주식회사 | 유기전계발광 표시장치 및 이의 제조방법 |
KR101334182B1 (ko) * | 2007-05-28 | 2013-11-28 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터의 제조방법 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
CN101681928B (zh) | 2007-05-31 | 2012-08-29 | 佳能株式会社 | 使用氧化物半导体的薄膜晶体管的制造方法 |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
JP4759598B2 (ja) | 2007-09-28 | 2011-08-31 | キヤノン株式会社 | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
JP2009099887A (ja) | 2007-10-19 | 2009-05-07 | Hitachi Displays Ltd | 表示装置 |
TW200921226A (en) | 2007-11-06 | 2009-05-16 | Wintek Corp | Panel structure and manufacture method thereof |
KR101413655B1 (ko) * | 2007-11-30 | 2014-08-07 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조 방법 |
KR101270174B1 (ko) * | 2007-12-03 | 2013-05-31 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조방법 |
JP5377940B2 (ja) | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JPWO2009075281A1 (ja) | 2007-12-13 | 2011-04-28 | 出光興産株式会社 | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
KR101383705B1 (ko) | 2007-12-18 | 2014-04-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 |
KR101412761B1 (ko) * | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR101525806B1 (ko) | 2008-01-23 | 2015-06-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
JP5264197B2 (ja) | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
JP5540517B2 (ja) | 2008-02-22 | 2014-07-02 | 凸版印刷株式会社 | 画像表示装置 |
JP2009211009A (ja) | 2008-03-06 | 2009-09-17 | Hitachi Displays Ltd | 液晶表示装置 |
JP2009265271A (ja) | 2008-04-23 | 2009-11-12 | Nippon Shokubai Co Ltd | 電気光学表示装置 |
US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP5430248B2 (ja) | 2008-06-24 | 2014-02-26 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよび表示装置 |
EP2146379B1 (en) | 2008-07-14 | 2015-01-28 | Samsung Electronics Co., Ltd. | Transistor comprising ZnO based channel layer |
JP4909323B2 (ja) * | 2008-07-25 | 2012-04-04 | 住友化学株式会社 | アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 |
JP2010055070A (ja) * | 2008-07-30 | 2010-03-11 | Sumitomo Chemical Co Ltd | 表示装置および表示装置の製造方法 |
TWI642113B (zh) | 2008-08-08 | 2018-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
KR101497425B1 (ko) * | 2008-08-28 | 2015-03-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR101542840B1 (ko) | 2008-09-09 | 2015-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
US8384439B2 (en) | 2008-11-28 | 2013-02-26 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
TWI402982B (zh) * | 2009-03-02 | 2013-07-21 | Innolux Corp | 影像顯示系統及其製造方法 |
JP5663214B2 (ja) * | 2009-07-03 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2011010545A1 (en) | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN102576732B (zh) | 2009-07-18 | 2015-02-25 | 株式会社半导体能源研究所 | 半导体装置与用于制造半导体装置的方法 |
WO2011010546A1 (en) | 2009-07-24 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI559501B (zh) | 2009-08-07 | 2016-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
JP5663231B2 (ja) | 2009-08-07 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
EP2284891B1 (en) | 2009-08-07 | 2019-07-24 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
TWI596741B (zh) * | 2009-08-07 | 2017-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
TWI528527B (zh) | 2009-08-07 | 2016-04-01 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
US8115883B2 (en) * | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
-
2010
- 2010-08-23 US US12/861,190 patent/US8115883B2/en not_active Expired - Fee Related
- 2010-08-25 CN CN201510004825.5A patent/CN104538355B/zh active Active
- 2010-08-25 CN CN201010263823.5A patent/CN102005449B/zh not_active Expired - Fee Related
- 2010-08-25 KR KR1020100082294A patent/KR101710345B1/ko active IP Right Grant
- 2010-08-26 JP JP2010189906A patent/JP2011071503A/ja not_active Withdrawn
- 2010-08-26 TW TW110104300A patent/TWI774230B/zh active
- 2010-08-26 TW TW105128469A patent/TWI606518B/zh active
- 2010-08-26 TW TW111127241A patent/TWI840891B/zh active
- 2010-08-26 TW TW107128851A patent/TWI720331B/zh active
- 2010-08-26 TW TW099128649A patent/TWI509811B/zh not_active IP Right Cessation
- 2010-08-26 TW TW106130498A patent/TWI640043B/zh active
- 2010-08-26 TW TW104129177A patent/TWI559408B/zh active
-
2012
- 2012-02-01 US US13/363,405 patent/US8488077B2/en active Active
-
2013
- 2013-07-11 US US13/939,468 patent/US8698970B2/en active Active
-
2014
- 2014-03-04 US US14/196,236 patent/US8879011B2/en active Active
- 2014-09-30 US US14/502,012 patent/US8994889B2/en active Active
- 2014-11-18 JP JP2014233296A patent/JP5968404B2/ja active Active
-
2015
- 2015-03-05 US US14/639,149 patent/US20150179675A1/en not_active Abandoned
- 2015-07-02 US US14/790,668 patent/US10373843B2/en active Active
-
2016
- 2016-07-05 JP JP2016133240A patent/JP2016186655A/ja not_active Withdrawn
- 2016-10-27 KR KR1020160141001A patent/KR101754102B1/ko active Application Filing
-
2017
- 2017-06-22 KR KR1020170078850A patent/KR101849069B1/ko active IP Right Grant
-
2018
- 2018-04-02 KR KR1020180037961A patent/KR101969290B1/ko active IP Right Grant
- 2018-05-22 JP JP2018097771A patent/JP6594481B2/ja active Active
-
2019
- 2019-07-30 US US16/526,375 patent/US11024516B2/en active Active
- 2019-09-24 JP JP2019172804A patent/JP6837526B2/ja active Active
-
2021
- 2021-02-09 JP JP2021018989A patent/JP7027586B2/ja active Active
- 2021-05-20 US US17/325,490 patent/US11532488B2/en active Active
-
2022
- 2022-02-16 JP JP2022022113A patent/JP7254223B2/ja active Active
- 2022-11-18 US US17/989,861 patent/US11923206B2/en active Active
-
2023
- 2023-03-28 JP JP2023051436A patent/JP7456039B2/ja active Active
-
2024
- 2024-02-07 US US18/434,977 patent/US20240186151A1/en active Pending
- 2024-03-13 JP JP2024038921A patent/JP2024071420A/ja active Pending
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6837526B2 (ja) | 表示装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6837526 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |