TWI559408B - 顯示裝置和其製造方法 - Google Patents

顯示裝置和其製造方法 Download PDF

Info

Publication number
TWI559408B
TWI559408B TW104129177A TW104129177A TWI559408B TW I559408 B TWI559408 B TW I559408B TW 104129177 A TW104129177 A TW 104129177A TW 104129177 A TW104129177 A TW 104129177A TW I559408 B TWI559408 B TW I559408B
Authority
TW
Taiwan
Prior art keywords
layer
transistor
oxide semiconductor
electrode layer
oxide
Prior art date
Application number
TW104129177A
Other languages
English (en)
Other versions
TW201545242A (zh
Inventor
山崎舜平
坂田淳一郎
津吹將志
秋元健吾
細羽美雪
坂倉真之
及川欣聰
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201545242A publication Critical patent/TW201545242A/zh
Application granted granted Critical
Publication of TWI559408B publication Critical patent/TWI559408B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Description

顯示裝置和其製造方法
本發明係關於一種使用氧化物半導體的顯示裝置。
近年來，藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體的技術引人注目。電晶體廣泛地應用於電子裝置如IC或電光裝置，尤其是作為影像顯示裝置的切換元件，正在積極地進行研究開發。存在有多種多樣的金屬氧化物，並且，用於各種各樣的用途。氧化銦是公知的材料，並且，它用於液晶顯示器等所需要的透明電極材料。
在金屬氧化物中存在有呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等。將這些呈現半導體特性的金屬氧化物用於通道形成區的電晶體已經是眾所周知的(參照專利文獻1及2)。
此外，應用氧化物半導體的電晶體的場效應遷移率較高。因此，還可以使用該電晶體構成顯示裝置等的驅動電 路。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
在顯示裝置等中，當將像素部(也稱為像素電路)和驅動電路形成在同一基板上時，用於像素部的電晶體需要優越的開關特性，例如開關比大，而用於驅動電路的電晶體需要進行高速工作。
特別是，因為顯示裝置的像素密度越高，顯示圖像的寫入時間越短，所以用於驅動電路的電晶體最好高速地工作。此外，在像素部中發生像素密度越高，孔徑比越低的問題。
由此，本發明說明所公開的本發明的一個實施例關於解決上述課題的顯示裝置及其製造方法。
本發明說明所公開的本發明的一個實施例是一種顯示裝置，在同一基板上包括：像素部；以及驅動電路部，其中，像素部包括：第一電晶體，該第一電晶體包括：第一閘極電極層；第一閘極電極層上的閘極絕緣層；閘極絕緣層上的其一部分與第一閘極電極層重疊的第一源極電極層及第一汲極電極層；以及閘極絕緣層上的其一部分與第一源極電極層及第一汲極電極層重疊的第一氧化物半導體層，第一源極電極層、第一汲極電極層及第一氧化物半導 體層上的第一氧化物絕緣層；第一氧化物絕緣層上的與第一汲極電極層電連接的連接電極層；第一氧化物絕緣層及連接電極層上的第二氧化物絕緣層；第二氧化物絕緣層上的保護絕緣層；以及保護絕緣層上的與連接電極層電連接的像素電極層，驅動電路部包括：第二電晶體，該第二電晶體包括：第二閘極電極層；第二閘極電極層上的閘極絕緣層；閘極絕緣層上的第二氧化物半導體層；以及第二氧化物半導體層上的其一部分與該第二氧化物半導體層重疊的第二源極電極層及第二汲極電極層；第二源極電極層、第二汲極電極層及第二氧化物半導體層上的第二氧化物絕緣層；以及第二氧化物絕緣層上的保護絕緣層，並且，第一閘極電極層、閘極絕緣層、第一氧化物半導體層、第一源極電極層、第一汲極電極層、第一氧化物絕緣層、第二氧化物絕緣層、保護絕緣層及像素電極層具有透光性。
注意，本發明說明中的作為“第一”及“第二”等附加的序數詞是為了方便起見使用的，而不表示步驟順序及層疊的順序。另外，本發明說明中的該序數詞不是特定發明的固有的名稱。
上述第一電晶體的第一閘極電極層、第一源極電極層及第一汲極電極層由金屬氧化物形成，並且第二電晶體的第二閘極電極層、第二源極電極層及第二汲極電極層由金屬形成。
作為上述金屬氧化物，可以使用氧化銦、氧化銦氧化錫合金、氧化銦氧化鋅合金或氧化鋅。
此外，也可以在像素部的第二氧化物絕緣層和保護絕緣層之間形成有具有透光性的平坦化絕緣層。
此外，也可以在驅動電路部的與第二氧化物半導體層重疊的保護絕緣層上形成有導電層。
此外，作為第一氧化物絕緣層及第二氧化物絕緣層，最好使用藉由濺射法形成的無機絕緣膜。例如，可以使用氧化矽、氮氧化矽、氧化鋁或氧氮化鋁等。
此外，還可以採用在第二電晶體的第二氧化物半導體層和第二源極電極層之間及在第二氧化物半導體層和第二汲極電極層之間分別形成有氧化物導電層的結構。藉由採用這種結構，可以減少接觸電阻來實現能夠進行高速工作的電晶體。另外，作為氧化物導電層，最好採用包含氧化鋅成分而不包含氧化銦的氧化物導電層。作為這種氧化物導電層，可舉出氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等。
此外，本發明說明所公開的本發明的另一個實施例是一種顯示裝置的製造方法，包括如下步驟：在成為像素部的區域形成第一閘極電極層；在成為驅動電路部的區域形成第二閘極電極層；在第一閘極電極層及第二閘極電極層上形成閘極絕緣層；在閘極絕緣層上形成與第一閘極電極層的一部分重疊的第一源極電極層及第一汲極電極層；在閘極絕緣層上形成與第一源極電極層的一部分及第一汲極電極層的一部分重疊的第一氧化物半導體層來形成第一電晶體；在閘極絕緣層上形成與第二閘極電極層的一部分重 疊的第二氧化物半導體層；在第一氧化物半導體層上形成第一氧化物絕緣層；在第一氧化物絕緣層上形成與第二氧化物半導體層的一部分重疊的第二源極電極層及第二汲極電極層來形成第二電晶體；形成與第一汲極電極層電連接的連接電極層；在第一氧化物絕緣層、第二氧化物半導體層、第二源極電極層及第二汲極電極層上形成第二氧化物絕緣層；在第二氧化物絕緣層上形成保護絕緣層；以及在成為像素部的區域的保護絕緣層上形成與連接電極層電連接的像素電極層。
在上述製造方法的結構中，第一閘極電極層、閘極絕緣層、第一氧化物半導體層、第一源極電極層、第一汲極電極層、第一氧化物絕緣層、第二氧化物絕緣層、保護絕緣層及像素電極層具有透光性。
較佳的是，在對氧化物半導體層進行脫水化或脫氫化之後，不接觸大氣地形成在第一氧化物半導體層及第二氧化物半導體層形成的氧化物絕緣層，來防止對氧化物半導體層再次混入水、氫。
在本發明說明中，脫水化或脫氫化不僅包括使水、H2脫離的情況，而且還包括使H、OH等脫離的情況。
最好在如下條件下進行加熱處理來實現脫水化或脫氫化：在氮或稀有氣體(氬、氦等)的惰性氣體氛圍下，以400℃以上且低於基板的應變點的溫度，最好以425℃以上且700℃以下的溫度。
當在氮或稀有氣體(氬、氦等)的惰性氣體氛圍下進 行加熱處理時，可以說是氧化物半導體層藉由加熱處理成為氧缺乏型而降低電阻，即進行n型化(n-型化等)。然後藉由形成與氧化物半導體層接觸的氧化物絕緣層來使氧化物半導體層處於氧過剩的狀態，增大電阻，即進行i型化。由此，可以製造並提供包括電特性良好且可靠性高的電晶體的顯示裝置。
至於經過脫水化或脫氫化的氧化物半導體層，採用了如下加熱處理條件：當對脫水化或脫氫化之後的氧化物半導體層利用TDS(Thermal Desorption Spectroscopy：熱脫附譜)直到450℃進行測量時，也不檢測出呈現水的脫離的兩個峰值，至少不檢測出在300℃附近出現的一個峰值程度。因此，當對使用經過脫水化或脫氫化的氧化物半導體層的電晶體，利用TDS直到450℃進行測量時，也至少不檢測出在300℃附近出現的水的峰值。
重要的是，不使經過脫水化或脫氫化的氧化物半導體層接觸大氣，並防止水或氫的再次混入。使用在進行脫水化或脫氫化來降低氧化物半導體層的電阻，即進行n型化(n-型、n+型等)之後，增大電阻而進行i型化的氧化物半導體層的電晶體的臨界值電壓值為正，並呈現所謂的常截止特性。用於顯示裝置的電晶體最好具有閘極電壓儘量近於0V的正的臨界值電壓。在主動矩陣型的顯示裝置中，構成電路的電晶體的電特性是重要的，顯示裝置的性能取決於該電特性。特別重要的是電晶體的臨界值電壓。當電晶體的臨界值電壓為負時，成為所謂的常開啟狀態， 其中即使閘極電壓為0V也在源極電極和汲極電極之間流過電流，因此難以控制由該電晶體構成的電路。此外，即使臨界值電壓值為正，當採用其絕對值高的電晶體時，也有時因驅動電壓不夠而不能進行開關工作。作為n通道型的電晶體，最好採用只有對閘極電壓施加正的電壓才形成通道，而開始流過汲極電流的電晶體。如下電晶體不適合用於電路的電晶體：除非增高驅動電壓，否則不形成通道的電晶體；在負電壓狀態下也形成通道而流過汲極電流的電晶體。
也可以將從進行脫水化或脫氫化的溫度降低溫度時的氛圍切換為與升高溫度時或加熱處理時的氛圍不同的氛圍。例如，可以在與進行脫水化或脫氫化的爐相同的爐中，不接觸大氣地在爐中填充高純度的氧氣體、N2O氣體或超乾燥空氣(露點為-40℃以下，最好為-60℃以下)來進行冷卻。
由於電晶體容易因靜電等而損壞，最好在與閘極線或源極線同一基板上設置用來保護像素部的電晶體的保護電路。保護電路最好由使用氧化物半導體層的非線性元件構成。
本發明的一個實施例的顯示裝置在同一基板上製造包括用於驅動電路的電晶體的驅動電路部及包括用於像素的電晶體的像素部。因此，可以減少顯示裝置的製造成本。
藉由使用進行用於脫水化或脫氫化的加熱處理的氧化物半導體層，可以製造電特性良好的電晶體。此外，藉由 使用具有透光性的材料形成用於像素電路的電晶體，可以製造孔徑比高且顯示特性優越的顯示裝置。此外，在同一基板上包括像素電路和驅動電路的顯示裝置中，可以使用結構不同的電晶體分別形成這些電路，以容易獲得這些電路所需要的電特性。
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
21‧‧‧輸入端子
22‧‧‧輸入端子
23‧‧‧輸入端子
24‧‧‧輸入端子
25‧‧‧輸入端子
26‧‧‧輸出端子
27‧‧‧輸出端子
28‧‧‧電晶體
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
51‧‧‧電源線
52‧‧‧電源線
53‧‧‧電源線
61‧‧‧期間
62‧‧‧期間
400‧‧‧基板
402‧‧‧閘極絕緣層
403‧‧‧氧化物半導體層
404‧‧‧氧化物半導體層
405‧‧‧氧化物半導體層
411‧‧‧端子
412‧‧‧連接電極層
414‧‧‧端子
415‧‧‧導電層
416‧‧‧電極層
417‧‧‧導電層
418‧‧‧導電層
422‧‧‧源極佈線層
423‧‧‧通道形成區
426‧‧‧氧化物絕緣層
427‧‧‧氧化物絕緣層
428‧‧‧保護絕緣層
429‧‧‧連接電極層
430‧‧‧電容佈線層
431‧‧‧電容電極
432‧‧‧電容佈線層
440‧‧‧電晶體
442‧‧‧連接電極層
443‧‧‧通道形成區
447‧‧‧氧化物導電層
448‧‧‧氧化物導電層
449‧‧‧連接電極層
450‧‧‧電晶體
452‧‧‧連接電極層
453‧‧‧氧化物半導體層
454‧‧‧氧化物半導體層
456‧‧‧平坦化絕緣層
457‧‧‧像素電極層
460‧‧‧電晶體
421a‧‧‧閘極電極層
421b‧‧‧閘極電極層
421c‧‧‧閘極佈線層
424a‧‧‧高電阻源極區
424b‧‧‧高電阻汲極區
424c‧‧‧第一區
424d‧‧‧第二區
425a‧‧‧源極電極層
425b‧‧‧汲極電極層
444a‧‧‧高電阻源極區
444b‧‧‧高電阻汲極區
444c‧‧‧第一區
444d‧‧‧第二區
445a‧‧‧源極電極層
445b‧‧‧汲極電極層
446a‧‧‧酸化物導電層
446b‧‧‧酸化物導電層
451a‧‧‧閘極電極層
451b‧‧‧閘極電極層
455a‧‧‧源極電極層
455b‧‧‧汲極電極層
600‧‧‧基板
601‧‧‧對置基板
602‧‧‧閘極佈線
603‧‧‧閘極佈線
604‧‧‧電容佈線
605‧‧‧電容佈線
606‧‧‧閘極絕緣層
607‧‧‧電極層
609‧‧‧共同電位線
615‧‧‧電容電極
616‧‧‧佈線
617‧‧‧電容佈線
618‧‧‧佈線
619‧‧‧佈線
620‧‧‧絕緣膜
621‧‧‧絕緣膜
622‧‧‧絕緣膜
623‧‧‧接觸孔
624‧‧‧像素電極層
625‧‧‧狹縫
626‧‧‧像素電極層
627‧‧‧接觸孔
628‧‧‧電晶體
629‧‧‧電晶體
630‧‧‧儲存電容器部
631‧‧‧儲存電容器部
633‧‧‧接觸孔
634‧‧‧彩色膜
636‧‧‧彩色膜
637‧‧‧平坦化膜
638‧‧‧彩色膜
640‧‧‧對置電極層
641‧‧‧狹縫
644‧‧‧突起
646‧‧‧對準膜
648‧‧‧對準膜
650‧‧‧液晶層
651‧‧‧液晶元件
652‧‧‧液晶元件
690‧‧‧電容佈線
1100‧‧‧行動電話機
1101‧‧‧框體
1102‧‧‧顯示部
1103‧‧‧操作按鈕
1104‧‧‧外接埠
1105‧‧‧揚聲器
1106‧‧‧麥克風
1800‧‧‧框體
1801‧‧‧框體
1802‧‧‧顯示面板
1803‧‧‧揚聲器
1804‧‧‧麥克風
1805‧‧‧操作鍵
1806‧‧‧定位裝置
1807‧‧‧影像拍攝裝置
1808‧‧‧外部連接端子
1810‧‧‧鍵盤
1811‧‧‧外部記憶體插槽
2600‧‧‧電晶體基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧撓性佈線基板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧擴散板
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧保護絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極
4031‧‧‧對置電極
4032‧‧‧絕緣層
4040‧‧‧導電層
4041‧‧‧絕緣層
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧掃描線驅動電路
5304‧‧‧信號線驅動電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧開關電路
5603‧‧‧電晶體
5604‧‧‧佈線
5605‧‧‧佈線
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器
9885‧‧‧操作鍵
9886‧‧‧外部記憶體插槽
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連接部
圖1A至1E是示出本發明的一個實施例的截面製程圖；圖2A至2E是示出本發明的一個實施例的截面製程圖；圖3是示出本發明的一個實施例的截面圖；圖4A1、4A2、4B1及4B2是示出本發明的一個實施例的截面圖及平面圖；圖5A1、5A2及5B是示出本發明的一個實施例的截面圖及平面圖；圖6是示出本發明的一個實施例的截面圖；圖7A和7B是說明顯示裝置的方塊圖的圖；圖8A和8B是說明信號線驅動電路的結構的圖及說明其工作的時序圖；圖9A至9D是示出移位暫存器的結構的電路圖；圖10A和10B是說明移位暫存器的結構的圖及說明其工作的時序圖；圖11是說明顯示裝置的截面圖； 圖12是說明顯示裝置的平面圖；圖13是說明顯示裝置的平面圖；圖14是示出顯示裝置的等效電路的圖；圖15是說明顯示裝置的截面圖；圖16是說明顯示裝置的平面圖；圖17是說明顯示裝置的平面圖；圖18是示出顯示裝置的等效電路的圖；圖19是說明顯示裝置的截面圖；圖20是說明顯示裝置的平面圖；圖21是說明顯示裝置的截面圖；圖22是說明顯示裝置的平面圖；圖23是說明顯示裝置的截面圖；圖24是說明顯示裝置的平面圖；圖25A和25B是示出電子設備的圖；圖26A和26B是示出電子設備的圖；圖27是示出電子設備的圖；以及圖28A和28B是示出本發明的一個實施例的截面圖。
下面，關於本發明的實施例模式將參照附圖給予詳細的說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。因此，本發明 不應該被解釋為僅限定在下面所示的實施例模式所記載的內容中。注意，在本發明說明的所有附圖中，使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而有時省略其說明。
[實施例模式1]
在本實施例模式中，參照附圖對顯示裝置及其製造方法的一個實施例進行詳細說明。在圖1E中示出形成在同一基板上的驅動電路的電晶體、像素部的電晶體及閘極佈線(閘極電極)的接觸部的截面結構的一例。
電晶體450是被稱為通道蝕刻型的底閘型的電晶體。電晶體460是被稱為底接觸型(也稱為反共面型(inverted coplanar type))的底閘型的電晶體。
配置在像素的電晶體460在具有絕緣表面的基板400上包括閘極電極451a、閘極絕緣層402、包括通道形成區的氧化物半導體層454、源極電極層455a及汲極電極層455b。此外，設置有覆蓋電晶體460並接觸於氧化物半導體層454的上面及側面的氧化物絕緣層426。
此外，說明了作為配置在像素的電晶體460使用單閘結構的電晶體的例子，但是根據需要還可以使用具有多個通道形成區的多閘結構的電晶體。
另外，氧化物半導體層454具有透光性，並且它形成為與源極電極層455a的一部分及汲極電極層455b的一部分重疊。此外，氧化物半導體層454隔著具有透光性的閘 極絕緣層402與閘極電極層451a重疊。配置在像素的電晶體460的通道形成區是如下區域：氧化物半導體層454中的被源極電極層455a的側面和與該側面相對的汲極電極層455b的側面夾持的區域，即與閘極絕緣層402接觸且與閘極絕緣層451a重疊的區域。
此外，為了實現具有高孔徑比的顯示裝置，作為電晶體460的源極電極層455a及汲極電極層455b使用具有透光性的導電膜。
此外，作為電晶體460的閘極電極層451a，使用具有透光性的導電膜。
此外，配置在驅動電路部的電晶體450在具有絕緣表面的基板400上由閘極電極層421a、閘極絕緣層402、氧化物半導體層403、源極電極層425a及汲極電極層425b構成。在此，氧化物半導體層403至少包括通道形成區423、高電阻源極區424a及高電阻汲極區424b。此外，在通道形成區423、源極電極層425a及汲極電極層425b上設置有具有透光性的氧化物絕緣層427及保護絕緣層428。
此外，與氧化物絕緣層426重疊的氧化物半導體層403的第一區403的第一區424c、第二區424d處於與通道形成區423相同的氧過剩的狀態，且具有減少洩漏電流及寄生電容的功能。另外，當採用氧化物絕緣層426不與氧化物半導體層403重疊的結構時，沒有形成氧化物半導體層403的第一區424c、第二區424d。
下面，參照圖1A、1B、1C、1D、1E說明在同一基板上製造電晶體450及電晶體460的製程。
首先，在具有絕緣表面的基板400上形成金屬膜，然後藉由第一光微影製程及蝕刻製程形成閘極電極層421a、421b。注意，閘極電極層421b相當於閘極佈線，但是為方便起見而表示為閘極電極層。
另外，也可以藉由噴墨法形成用於光微影製程的抗蝕劑掩罩。因為在噴墨法中不使用光掩罩，所以可以減少製造成本。
作為用於閘極電極層421a、421b的金屬膜，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金、組合上述元素的疊層膜等。
作為基板400，例如可以使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等。此外，當後面的加熱處理的溫度高時，最好使用應變點為730℃以上的基板。
另外，還可以使用由絕緣體構成的基板諸如陶瓷基板、石英基板、藍寶石基板等。
也可以將成為基底膜的絕緣層設置在基板400和閘極電極層421a、421b之間。基底膜具有防止來自基板400的雜質元素的擴散的功能，且以選自氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜中的膜的單層結構或以上述多種膜的疊層結構形成。
接著，在形成覆蓋閘極電極層421a、421b地形成具有透光性的導電膜之後，藉由第二光微影製程及蝕刻製程 形成閘極電極層451a、451b。注意，閘極電極層451b相當於閘極佈線層，但是為方便起見表示為閘極電極層。作為具有透光性的導電膜，可以使用對可見光具有透光性的導電材料，例如In-Sn-O類、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類等的金屬氧化物。在50nm以上且300nm以下的範圍內適當地選擇該導電膜的厚度。此外，當採用濺射法時，也可以對上述導電材料使用包含2wt%以上且10wt%以下的SiO2的靶材進行成膜。
在本實施例模式中，為了減少佈線電阻，使用與閘極佈線421a、421b相同的金屬膜形成配置在像素部的閘極佈線的一部分。
接著，在閘極電極層421a、421b、451a、451b上形成閘極絕緣層402。
作為閘極絕緣層402，可以使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層等的具有透光性的絕緣膜，並且藉由電漿CVD法或濺射法等形成。此外，閘極絕緣層402不侷限於上述絕緣膜的單層，而還可以採用不同的膜的疊層。例如，可以作為成膜氣體使用矽烷(SiH4)、氧及氮，並藉由電漿CVD法形成氧氮化矽膜。閘極絕緣層402的厚度為100nm以上且500nm以下。當採用疊層時，例如形成厚度為50nm以上且200nm以下的第一閘極絕緣層，且在第一閘極絕緣層上形成厚度為5nm以上且 300nm以下的第二閘極絕緣層。
在本實施例模式中，作為閘極絕緣層402，使用藉由電漿CVD法形成的厚度為100nm的氧氮化矽(SiON(組成比N<0))。
接著，在閘極絕緣層402上形成具有透光性的導電膜，然後藉由第三光微影製程及蝕刻製程，形成源極電極層455a及汲極電極層455b(參照圖1A)。
對具有透光性的導電膜可以使用與閘極電極層451a、451b同樣的材料。
接著，藉由第四光微影製程及蝕刻製程，對閘極絕緣層402選擇性地進行蝕刻形成到達閘極電極層421b的接觸孔。
接著，在閘極絕緣層402上藉由濺射法形成厚度為5nm以上且200nm以下，最好為10nm以上且20nm以下的具有透光性的氧化物半導體膜。為了即使在形成氧化物半導體膜之後進行用於脫水化或脫氫化的加熱處理也使氧化物半導體膜處於非晶狀態，最好將厚度設定為50nm以下。藉由將氧化物半導體膜的厚度為薄，可以抑制當後面進行加熱處理時產生的晶化。
作為氧化物半導體膜，可以使用如下氧化物半導體膜：四元金屬氧化物的In-Sn-Ga-Zn-O膜、三元金屬氧化物的In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、Sn-Al-Zn-O膜、二元金屬氧化物的In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg- O膜、Sn-Mg-O膜、In-Mg-O膜、以及In-O膜、Sn-O膜、Zn-O膜等。此外，上述氧化物半導體膜也可以包含SiO2。
此外，作為氧化物半導體膜，可以使用表示為InMO3(ZnO)m(m>0)的薄膜。在此，M表示選自Ga、Al、Mn及Co中的其中之一者或多種金屬元素。例如，作為M，具有Ga、Ga及Al、Ga及Mn或Ga及Co等。在表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體膜中，將作為M包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，並將其薄膜稱為In-Ga-Zn-O類非單晶膜。
在本實施例模式中，作為氧化物半導體膜使用In-Ga-Zn-O類氧化物半導體靶材並藉由濺射法形成厚度為15nm的In-Ga-Zn-O類非單晶膜。
可以以如下條件形成In-Ga-Zn-O類非單晶膜：在氧(氧流量比率為100%)氛圍下，使用In-Ga-Zn-O類氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1[摩爾比](即，In：Ga：Zn=1：1：0.5[原子比]))，將基板和靶材之間的距離設定為100mm，壓力為0.6Pa，直流(DC)電力為0.5kW。此外，還可以使用具有In：Ga：Zn=1：1：1[原子比]、In：Ga：Zn=1：1：2[原子比]的組成比的靶材。這些靶材的填充率為90%以上且100%以下，最好95%以上且99.9%以下。藉由使用填充率高的金屬氧化物靶材，所形成的氧化物半導體膜成為緻密的膜。
在濺射法中，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法，並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於導電膜的形成。
另外，為了減少在沉積期間產生的塵屑，並提高厚度分佈的均勻性，最好使用脈衝直流(DC)電源進行濺射。
此外，還有可以設置多個其材料彼此不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材料的膜，又可以在同一處理室中同時放電以形成多種材料的膜。
此外，還有利用如下濺射法的濺射裝置：在處理室內具備磁石機構的磁控管濺射法；利用不使用輝光放電而使用微波來產生的電漿的ECR濺射法。
此外，還有：當進行膜形成期間使靶材物質與濺射氣體成分起化學反應而形成其化合物薄膜的反應濺射法；以及當進行膜形成期間對基板也施加電壓的偏壓濺射法等。
另外，最好在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體產生電漿的反濺射來去掉附著在閘極絕緣層402的表面的塵屑。反濺射是指在氬氛圍下使用RF電源對基板一側施加電壓，並使離子化了的氬碰撞到基板來改變表面性質的方法。此外，也可以使用氮、氦、氧等代替氬。
此外，也可以在形成氧化物半導體膜之前，在惰性氛 圍(氮、氦、氖、氬等)下進行加熱處理(400℃以上且低於基板的應變點)，去除包含在閘極絕緣層402中的氫、水等的雜質。
接著，藉由第五光微影製程及蝕刻製程將氧化物半導體膜加工為島狀的氧化物半導體層403、453(參照圖1B)。此外，也可以藉由噴墨法形成用來形成島狀的氧化物半導體層403、453的抗蝕劑掩罩。藉由採用噴墨法，可以降低製造成本。
另外，在本實施例模式中，在形成氧化物半導體膜之前，藉由第四光微影製程及蝕刻製程對閘極絕緣層選擇性地進行蝕刻，來形成到達閘極電極層421b的接觸孔。另一方面，也可以在形成上述島狀的氧化物半導體層403、453之後形成該接觸孔。在此情況下，最好進行反濺射來去除附著在氧化物半導體層403、453及閘極絕緣層402的表面的抗蝕劑殘渣等。
此外，在閘極絕緣層上形成氧化物半導體膜之後形成到達閘極電極層421b的接觸孔，然後對氧化物半導體膜選擇性地進行蝕刻來將它加工為島狀的氧化物半導體層403、453。
接著，進行對氧化物半導體層403、453的脫水化或脫氫化。將進行脫水化或脫氫化的第一加熱處理的溫度設定為400℃以上且小於基板的應變點，最好為425℃以上。注意，當溫度是425℃以上時，加熱處理時間是一個小時以下，即可。但是，當溫度低於425℃時，加熱處理 時間是長於一個小時。
在此，對加熱處理裝置的一種的電爐引入基板，且在氮氛圍下對氧化物半導體層403、453進行加熱處理。在本實施例模式中，從進行氧化物半導體層403、453的脫水化或脫氫化的加熱溫度T至水不再侵入的充分的溫度使用相同的爐，具體地，直到低於加熱溫度T100℃以上在氮氛圍下進行緩冷。另外，氛圍不侷限於氮而還可以使用氦、氖、氬等。
注意，在第一加熱處理中，較佳的是，在氮或者諸如氦、氖、氬等的稀有氣體中不包括水、氫等。在此，最好將引入加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，最好設定為7N(99.99999%)以上。
氧化物半導體層403、453有時藉由第一加熱處理晶化而成為微晶膜或多晶膜。此外，氧化物半導體層403、453藉由第一加熱處理成為氧缺乏型而載子濃度提高到1×1018/cm3以上，因此降低電阻。此外，有時閘極電極層451a、451b也藉由第一加熱處理晶化而成為微晶膜或多晶膜。例如，當作為閘極電極層451a、451b使用氧化銦氧化錫合金膜時，以450℃進行1小時的第一加熱處理來容易晶化。但是，當作為該閘極電極層451a、451b使用包含氧化矽的氧化銦氧化錫合金膜時，不容易產生晶化。
此外，也可以對加工為島狀的氧化物半導體層之前的氧化物半導體膜進行氧化物半導體層的第一加熱處理。在 此情況下，在第一加熱處理之後進行第五光微影製程。
接著，在閘極絕緣層402及氧化物半導體層403、453上藉由濺射法形成具有透光性的氧化物絕緣層。而且，藉由第六光微影製程形成抗蝕劑掩罩，藉由蝕刻製程選擇性地形成氧化物絕緣層426，然後去除抗蝕劑掩罩。在這個步驟中採用氧化物半導體層403、453的邊緣及側面與氧化物絕緣層426重疊的結構。此外，藉由第六光微影製程及蝕刻製程，形成到達閘極電極層421b的接觸孔及到達汲極電極層455b的接觸孔(參照圖1C)。
氧化物絕緣層426具有1nm以上的厚度，且可以適當地採用防止對上述氧化物絕緣層混入水、氫等的雜質的方法形成。在本實施例模式中，使用藉由濺射法形成的氧化矽膜形成氧化物絕緣層426。
將進行膜形成期間的基板溫度設定為室溫以上且300℃以下，即可。在本實施例模式中，設定為100℃。藉由濺射法進行的氧化矽膜的成膜是能夠在稀有氣體(典型的是氬)氛圍下、氧氛圍下或稀有氣體(典型的是氬)及氧氛圍下進行的。
此外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，在使用矽靶材的情況下，可以藉由在氧及稀有氣體氛圍下進行濺射形成氧化矽。作為與降低了電阻的氧化物半導體層403、453接觸地形成的氧化物絕緣層使用無機絕緣膜，該無機絕緣膜儘量不包含水分、氫離子或OH-等的雜質，且可以阻擋從外部侵入的上述雜質。典型的是，可 以使用氧化矽膜、氮氧化矽膜、氧化鋁膜或氧氮化鋁膜等。
在本實施例模式中，使用添加有硼的柱狀多晶矽靶材(電阻率為0.01Ωcm，純度為6N)，將基板和靶材之間的距離(T-S之間的距離)設定為89mm，將壓力設定為0.4Pa，將直流(DC)電力設定為6kW，在氧(氧流量比為100%)的氛圍下採用脈衝DC濺射法進行成膜。將厚度設定為300nm。
接著，在閘極絕緣層402、氧化物絕緣層426及氧化物半導體層403、453上形成金屬膜，然後藉由第七光微影製程形成抗蝕劑掩罩，且在蝕刻製程中形成源極電極層425a及汲極電極層425b。此外，還形成與閘極電極層421b電連接的連接電極層429以及與汲極電極層455b電連接的連接電極層452。
作為該金屬膜的形成方法，可以使用濺射法、真空蒸鍍法(電子束蒸鍍法等)、電弧離子鍍法(arc discharge ion plating method)或噴塗法。作為金屬膜，使用選自Ti、Mo、W、Al、Cr、Cu、Ta中的元素、以上述元素為成分的合金或組合上述元素的合金等。此外，該金屬膜不侷限於上述元素的單層而還可以使用不同的元素的疊層。在本實施例模式中，形成鈦膜(厚度為100nm)、鋁膜(厚度為200nm)和鈦膜(厚度為100nm)的三層結構的金屬膜。此外，還可以使用氮化鈦膜代替鈦膜。
此外，在第七光微影製程之後的蝕刻製程中，需要選 擇性地去除接觸於氧化物半導體層403、453上的金屬膜。在這種情況下，藉由使用鹼性的蝕刻劑(例如，過氧化氫氨水(31wt%的過氧化氫水：28wt%的氨水：水=5：2：2))等，可以選擇性地去除金屬膜並使由In-Ga-Zn-O類氧化物半導體構成的氧化物半導體層403、453殘留。
另外，也可以藉由噴墨法形成用來形成源極電極層425a及汲極電極層425b的抗蝕劑掩罩。藉由使用噴墨法，可以減少製造成本。
接著，在氧化物絕緣層426、源極電極層425a、汲極電極層425b、連接電極層429及連接電極層452上形成具有透光性的氧化物絕緣層427(參照圖1D)。作為氧化物絕緣層427，使用氧化矽膜、氮氧化矽膜、氧化鋁膜或氧氮化鋁膜等。在本實施例模式中，使用藉由濺射法形成的氧化矽膜形成氧化物絕緣層427。
接著，在氮氣體等的惰性氣體氛圍下，以200℃以上且400℃以下，最好以250℃以上且350℃以下進行第二加熱處理。例如，在氮氛圍下以250℃進行1小時的加熱處理。
在第二加熱處理中，在氧化物絕緣層427和氧化物半導體層403的一部分以及氧化物絕緣層426和氧化物半導體層453接觸的狀態下進行加熱。由此，從氧化物絕緣層427、426對藉由第一加熱處理降低電阻的氧化物半導體層403、453供應氧，而該氧化物半導體層403、453成為氧過剩的狀態，且增大電阻(進行i型化)。
另外，當氧化物半導體層403的厚度薄於15nm時，在氧化物半導體層403中的與由金屬膜構成的源極電極層425a及汲極電極層425b重疊的區域，該區域的氧容易移動到該金屬膜一側，而該區域的整體都進行n型化。此外，在氧化物半導體層403的厚度為15nm以上且50nm以下的情況下，雖然該金屬膜和該區域的介面附近進行n型化，但是其下面一側成為進行了i型化或n-型化的狀態。
注意，雖然在本實施例模式中，在形成氧化矽膜之後進行第二加熱處理，但是加熱處理的時序只要在形成氧化矽膜之後即可，而不侷限於在剛形成氧化矽膜之後。
接著，在氧化物絕緣層427上形成具有透光性的保護絕緣層428(參照圖1E)。作為保護絕緣層428，使用氮化矽膜、氮氧化矽膜或氮化鋁膜等。在本實施例模式中，使用藉由RF濺射法形成的氮化矽膜形成保護絕緣層428。
此外，雖然未圖示，但是也可以在像素部中的氧化物絕緣層427和保護絕緣層428之間設置具有透光性的平坦化絕緣層。作為平坦化絕緣層，可以使用具有耐熱性的有機材料諸如丙烯酸類樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、或環氧類樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以層疊多個由這些材料形成的絕緣層。
藉由上述製程，可以在同一基板上製造通道蝕刻型電晶體450及底接觸型電晶體460。另外，因為在底接觸型電晶體460中，除了連接電極層452之外的部分由具有透光性的材料構成，所以可以提高孔徑比。
如電晶體450那樣的通道蝕刻型容易將通道長度形成得短，而有利於如驅動電路那樣的需要高速工作的電晶體的形成。也就是說，可以製造如下顯示裝置，即與將形成在同一基板上的多個電路都形成為使用如電晶體460那樣的底接觸型形成的情況相比，能夠進行高速工作。
此外，將顯示裝置所需要的像素電極設置在像素部的保護絕緣層428上，並使它電連接到電晶體460的汲極電極層。在此，連接到連接電極層452，即可。另外，作為像素電極，可以使用與閘極電極層451a、451b、源極電極層455a及汲極電極層455b同樣的具有透光性的導電膜。
本發明的一個實施例的要旨是：在同一基板上包括驅動電路和像素電路的顯示裝置中，為了容易得到該電路所需要的電特性，使用結構不同的電晶體分別形成該電路的各個。如本實施例模式那樣，藉由將通道蝕刻型電晶體450用作驅動電路，而將底接觸型電晶體460用作像素電路，來可以製造顯示特性優越的顯示裝置。
另外，本實施例模式可以與其他實施例模式自由地組合。
[實施例模式2]
在本實施例模式中，圖2A至2E示出電晶體的製造製程的一部分與實施例模式1不同的例子。因為圖2A至2E的製程除了其一部分之外與圖1A至1E的製程相同，所以使用相同的附圖標記表示相同的部分而省略相同的部分的詳細說明。
首先，根據實施例模式1在基板上形成閘極電極層421a、451a及閘極絕緣層402，且形成其一部分隔著閘極絕緣層402與閘極電極層451a重疊的源極電極層455a及汲極電極層455b。而且，在閘極絕緣層402、源極電極層455a及汲極電極層455b上形成氧化物半導體膜。
接著，進行氧化物半導體膜的脫水化或脫氫化。進行脫水化或脫氫化的第一加熱處理的溫度為400℃以上且低於基板的應變點，最好為425℃以上。注意，當溫度為425℃以上時，加熱處理時間為1小時以下即可，而當溫度為低於425℃時，加熱處理時間為長於1小時。在此，將基板放入到加熱處理裝置中之一種的電爐中而在氮氛圍下對氧化物半導體膜進行加熱處理，然後不接觸大氣地防止對氧化物半導體膜的水、氫的再次混入。然後，在相同的爐中引入高純度的氧氣體、高純度的N2O氣體或超乾燥空氣(露點為-40℃以下，最好為-60℃以下)來進行冷卻。最好不使氧氣體或N2O氣體包含水、氫等。或者，將引入到加熱處理裝置的氧氣體或N2O氣體的純度設定為6N(99.9999%)以上，最好設定為7N(99.99999%) 以上(也就是說，將氧氣體或N2O氣體中的雜質濃度設定為1ppm以下，最好設定為0.1ppm以下)。
此外，也可以在進行脫水化和脫氫化的第一加熱處理之後，在氧氣體或N2O氣體氛圍下以200℃以上且400℃以下，最好以200℃以上且300℃以下的溫度進行加熱處理。
藉由上述製程，氧化物半導體膜的整體成為氧過剩的狀態，從而可以增大氧化物半導體膜的電阻，即進行I型化。在本實施例模式中示出了在剛形成氧化物半導體膜之後進行第一加熱處理的例子，但是第一加熱處理只要在形成氧化物半導體膜之後進行，就沒有特別的限制。
接著，藉由光微影製程形成抗蝕劑掩罩，藉由蝕刻製程對氧化物半導體膜及閘極絕緣層402選擇性地進行蝕刻，來形成到達閘極電極層421b的接觸孔。然後，去除抗蝕劑掩罩(參照圖2A)。
接著，藉由光微影製程形成抗蝕劑掩罩，藉由蝕刻製程對氧化物半導體膜選擇性地進行蝕刻，來加工為島狀。然後，去除抗蝕劑掩罩，以在閘極絕緣層402上形成氧化物半導體層404、405(參照圖2B)。
接著，在閘極絕緣層402及氧化物半導體層404、405上藉由濺射法形成氧化物絕緣層之後，藉由光微影製程形成抗蝕劑掩罩。而且，藉由蝕刻製程形成氧化物絕緣層426，並去除抗蝕劑掩罩。在這步驟中，形成氧化物半導體層404、405和氧化物絕緣層426重疊的區域。此 外，藉由該製程，形成到達閘極電極層421b的接觸孔及到達汲極電極層455b的接觸孔(參照圖2C)。
作為氧化物絕緣層最好使用無機絕緣膜，該無機絕緣膜儘量不包含水分、氫或OH-等的雜質，且可以阻擋從外部侵入的上述雜質。典型的是，可以使用氧化矽膜、氮氧化矽膜、氧化鋁膜或氧氮化鋁膜等。
接著，在閘極絕緣層402、氧化物絕緣層426及氧化物半導體層404、405上形成氧化物導電膜和金屬膜的疊層。藉由濺射法，可以不接觸大氣地連續形成氧化物導電膜和金屬膜的疊層。
作為氧化物導電膜，最好採用包含氧化鋅成分且不包含氧化銦的材料。作為這種氧化物導電膜，可以舉出氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等。在本實施例模式中使用氧化鋅膜。
作為金屬膜，可以使用選自Ti、Mo、W、Al、Cr、Cu、Ta中的元素或以上述元素為成分的合金、組合上述元素的合金等。此外，該金屬膜不侷限於上述元素的單層，而也可以採用不同的元素的疊層。在本實施例模式中，使用層疊鉬膜、鋁膜及鉬膜的三層疊層膜。
接著，藉由光微影製程形成抗蝕劑掩罩，藉由蝕刻製程對金屬膜選擇性地進行蝕刻形成源極電極層445a、汲極電極層445b、連接電極層449及連接電極層442，然後去除抗蝕劑掩罩。
另外，用來去除抗蝕劑掩罩的抗蝕劑剝離液是鹼性溶 液。當使用抗蝕劑剝離液時，以上述電極層為掩罩還對氧化鋅膜選擇性地進行蝕刻。因此，形成與源極電極層445a接觸的氧化物導電層446a、與汲極電極層445b接觸的氧化物導電層446b。
注意，由於氧化物半導體層和氧化物導電層的蝕刻速度不同，因此接觸於氧化物半導體層上的氧化物導電層可以藉由時間控制去除。
此外，也可以在對金屬膜選擇性地進行蝕刻之後，藉由氧灰化處理去除抗蝕劑掩罩，然後以源極電極層445a、汲極電極層445b、連接電極層449及連接電極層442為掩罩對氧化鋅膜選擇性地進行蝕刻。
設置在源極電極層445a和氧化物半導體層404之間的氧化物導電層446a用作源極區，而設置在汲極電極層445b和氧化物半導體層404之間的氧化物導電層446b用作汲極區。藉由設置氧化物導電層446a及氧化物導電層446b，可以降低氧化物半導體層404和源極電極層445a及汲極電極層445b之間的接觸電阻。像這樣，降低了電流路徑的電阻的電晶體可以進行高速工作，從而可以提高週邊電路(驅動電路)的頻率特性。
鉬是與氧化物半導體之間的接觸電阻較高的材料。這是因為如下緣故：由於與鈦相比，鉬不容易氧化，因此從氧化物半導體層抽出氧的作用較弱而氧化物半導體層的接觸介面不進行n型化。在這種情況下，使氧化物導電層夾在氧化物半導體層和金屬電極層之間非常有效於降低接觸 電阻。
此外，藉由相同的製程形成與連接電極層449接觸的氧化物導電層448，與連接電極層442接觸的氧化物導電層447形成(參照圖2D)。
接著，也可以在惰性氣體氛圍下，例如在氮氛圍下進行第二加熱處理，以減輕電晶體的電特性的不均勻。最好以150℃以上且低於350℃進行第二加熱處理，例如在氮氛圍下以250℃進行1小時的加熱處理。
另外，藉由第二加熱處理，使氧的侵入或擴散到氧化物半導體層404、454中。藉由使氧侵入或擴散到氧化物半導體層404、454中，可以增大通道形成區的電阻(進行i型化)。由此，可以得到電特性成為常截止的電晶體。此外，藉由第二加熱處理，也可以使氧化物導電層446a、446b、447、448晶化並提高導電性。
接著，在氧化物絕緣層426、源極電極層445a、汲極電極層445b上形成氧化物絕緣層427、保護絕緣層428(參照圖2E)。氧化物絕緣層427、保護絕緣層428可以採用與實施例模式1相同的材料及製造方法形成。
可以藉由上述製程在同一基板上製造電晶體440及電晶體460。
配置在驅動電路部的電晶體440在具有絕緣表面的基板400上由閘極電極層421a、閘極絕緣層402、氧化物半導體層404、氧化物導電層446a、446b、源極電極層445a及汲極電極層445b構成。在此，氧化物半導體層404至 少包括通道形成區443、高電阻源極區444a及高電阻汲極區444b。此外，在通道形成區443、源極電極層445a及汲極電極層445b上設置有氧化物絕緣層427及保護絕緣層428。
在高電阻源極區444a和源極電極層445a之間設置有用作源極區的氧化物導電層446a，而在高電阻汲極區444b和汲極電極層445b之間設置有用作汲極區的氧化物導電層446b，從而降低接觸電阻。
此外，與氧化物絕緣層426重疊的氧化物半導體層404的第一區444c、第二區444d處於與通道形成區443相同的氧過剩的狀態，且具有減少洩漏電流或寄生電容的功能。另外，當氧化物絕緣層426採用不與氧化物半導體層404重疊的結構時，沒有形成氧化物半導體層404的第一區444c、第二區444d。
另外，本實施例模式可以與其他實施例模式自由地組合。
[實施例模式3]
在本實施例模式中，使用實施例模式1或2所示的主動矩陣基板構成液晶顯示裝置的一例。
圖3示出主動矩陣基板的截面結構的一例。
雖然在實施例模式1及2中，在同一基板上圖示驅動電路部的電晶體、像素部的電晶體及閘極佈線(閘極電極)接觸部，但是除此之外，在本實施例模式中還可以圖 示儲存電容器、閘極佈線和源極佈線的交叉部而進行說明。
可以藉由與實施例模式1或2所示的製造製程相同的製程形成電容器、閘極佈線、源極佈線，並且不增加光掩罩數、製程數地製造。此外，在像素部的成為顯示區的部分中，閘極佈線、源極佈線及電容佈線層由具有透光性的導電膜形成，從而實現高孔徑比。另外，作為顯示區之外的部分的源極佈線層，可以使用金屬佈線以減少佈線電阻。
在圖3中，電晶體450是設置在驅動電路部的電晶體，而與像素電極層457電連接的電晶體460是設置在像素部的電晶體。
在本實施例模式中，作為形成在基板400上方的電晶體460，採用與實施例模式1或2的電晶體460相同的結構。
採用與電晶體460的閘極電極層451a相同的具有透光性的材料及相同的製程形成的電容佈線層430隔著成為電介質的閘極絕緣層402與電容電極431重疊而形成儲存電容器。另外，電容電極431採用與電晶體460的源極電極層455a或汲極電極層455b相同的具有透光性的材料及相同的製程形成。因此，因為電晶體460具有透光性，並且儲存電容器也具有透光性，所以可以提高孔徑比。
在提高孔徑比的方面來看，儲存電容器具有透光性是重要的。尤其，在10英寸以下的小型液晶顯示面板中， 即使對像素尺寸進行微細化，也可以實現高孔徑比。由於藉由作為電晶體460及儲存電容器的結構部件使用具有透光性的膜，實現廣視角，因此即使將一個像素分割為多個子像素，也可以實現高孔徑比。例如，當在一個像素中包括兩個至四個子像素及儲存電容器時，因為電晶體具有透光性，且各儲存電容器具有透光性，所以可以提高孔徑比。
另外，儲存電容器設置在像素電極層457的下方，並且電容電極431電連接到像素電極層457。
雖然在本實施例模式中示出使用電容佈線層430、閘極絕緣層402及電容電極431形成儲存電容器的例子，但是對形成儲存電容器的結構沒有特別的限制。例如，也可以不設置電容佈線層而將相鄰的像素的閘極佈線的一部分用作電容佈線層。此外，除了閘極絕緣層之外，還可以將保護絕緣層、平坦化絕緣層等的用於像素部的結構的絕緣層用作電介質。
另外，根據像素密度設置多個閘極佈線層、多個源極佈線層及多個電容佈線層。此外，在端子部中排列地配置多個具有與閘極佈線相同的電位的第一端子電極、多個具有與源極佈線相同的電位的第二端子電極、多個具有與電容佈線層相同的電位的第三端子電極等。設置任意數量的各端子電極，且實施者適當地決定端子電極數，即可。
在閘極佈線接觸部中，閘極電極層421b可以由低電阻的金屬材料形成。閘極電極層421b藉由到達閘極佈線 的接觸孔電連接到連接電極層429。
驅動電路的電晶體450的閘極電極層也可以採用與設置在氧化物半導體層的上方的導電層417電連接的結構。
此外，在佈線交叉部中，如圖3所示那樣在閘極佈線層421c和源極佈線層422之間層疊閘極絕緣層402及氧化物絕緣層426，以減少寄生電容。注意，雖然在圖3中示出將金屬膜用作閘極佈線層421c的例子，但是也可以使用與電晶體460的閘極電極層451a相同的具有透光性的導電膜形成閘極佈線層421c。
此外，當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層來固定主動矩陣基板和對置基板。另外，將與設置在對置基板的對置電極電連接的共同電極設置在主動矩陣基板上，且將與共同電極電連接的第四端子電極設置在端子部。該第四端子電極是用來將共同電極設定為固定電位，例如GND、0V等的端子。第四端子電極可以由與像素電極層457相同的具有透光性的材料形成。
藉由對閘極電極、源極電極、汲極電極、像素電極、其他電極以及各種佈線層使用相同的材料，可以使用共同的濺射靶材、製造裝置。此外，可以減少其材料成本及在蝕刻時使用的蝕刻劑及蝕刻氣體所需要的成本，其結果是，可以縮減製造成本。
此外，在圖3的結構中，當將感光樹脂材料用作平坦化絕緣層456時，可以省略形成抗蝕劑掩罩的製程。
另外，本實施例模式可以與其他實施例模式自由地組合。
[實施例模式4]
此外，在本實施例模式中，參照圖4A1、4A2、4B1及4B2說明設置在與電晶體同一基板上的端子部的結構的一例。注意，對於圖4A1、4A2、4B1及4B2中的與圖3相同的部分，使用相同的附圖標記進行說明。
圖4A1、4A2分別表示閘極佈線端子部的截面圖及俯視圖。圖4A1相當於沿著圖4A2中的C1-C2線的截面圖。
在圖4A1中，形成在氧化物絕緣層427和保護絕緣層428的疊層上的導電層415是用作輸入端子的連接用端子電極。此外，在圖4A1的端子部中，由與閘極佈線層421c相同的材料形成的第一端子411和由與源極佈線層422相同的材料形成的連接電極層412隔著閘極絕緣層402重疊，且由導電層415導通。導電層415可以採用與像素電極層457相同的具有透光性的材料及相同的製程形成。
此外，圖4B1、4B2分別表示源極佈線端子部的截面圖及俯視圖。圖4B1相當於沿著圖4B2中的C3-C4線的截面圖。
在圖4B1中，形成在氧化物絕緣層427和保護絕緣層428的疊層上的導電層418是用作輸入端子的連接用端子 電極。在圖4B1的端子部中，由與閘極佈線層421c相同的材料形成的電極層416隔著閘極絕緣層402重疊於與源極佈線電連接的第二端子414。電極層416和第二端子414不電連接，而藉由將電極層416設定為與第二端子414不同的電位，例如浮動狀態、GND、0V等，可以用作用於防止雜波的電容器或用於抗靜電的電容器。此外，第二端子414與導電層418電連接。導電層418可以採用與像素電極層457相同的具有透光性的材料及相同的製程形成。
另外，根據像素密度設置多個閘極佈線、多個源極佈線、多個共同電位線及多個電源供應線。此外，在端子部中排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極佈線相同的電位的第二端子、多個具有與電源供應線相同的電位的第三端子電極、多個具有與共同電位線相同的電位的第四端子等。設置任意數量的各端子，且實施者適當地決定端子數，即可。
另外，本實施例模式可以與其他實施例模式自由地組合。
[實施例模式5]
在本實施例模式中說明液晶顯示裝置的結構及製造方法的一例。
雖然在本實施例模式中說明包括液晶元件(也稱為液晶顯示元件)的顯示裝置，但是不侷限於此而可以應用電 子墨水等的其對比度因電作用而變化的顯示媒體。
此外，在本發明說明的顯示裝置中包括密封有顯示元件的面板、用來使該面板工作的IC(積體電路)等。另外，在形成有該顯示元件的元件基板的各像素中具備有用來將電流供應到顯示元件的單元。另外，顯示裝置還包括：安裝有連接器諸如FPC(Flexible Printed Circuit：撓性印刷電路)、TAB(Tape Automated Bonding：載帶自動接合)帶或TCP(Tape Carrier Package：載帶封裝)的模組；在TAB帶或TCP的端部上設置有印刷線路板的模組；藉由COG(Chip On Glass：玻璃上晶片)方式將IC直接安裝到顯示元件上的模組。
參照圖5A1、5A2及5B而說明相當於顯示裝置的一個實施例的液晶顯示面板的外觀及截面。圖5A1、5A2是一種面板的平面圖，在該面板中利用密封材料4005將電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖5B相當於沿著圖5A1、5A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路 4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG法、引線接合法或TAB法等。圖5A1是藉由COG法安裝信號線驅動電路4003的例子，而且圖5A2是藉由TAB法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個電晶體。在圖5B中例示像素部4002所包括的電晶體4010和掃描線驅動電路4004所包括的電晶體4011。在電晶體4010、4011上設置有絕緣層4041、4020、4021。
可以將實施例模式1或2所示的包括氧化物半導體層的可靠性高的電晶體應用於電晶體4010、4011。作為驅動電路用電晶體4011，可以使用實施例模式1或2所示的電晶體450，並且，作為像素用的電晶體4010，可以使用實施例模式1或2所示的電晶體460。在本實施例模式中，電晶體4010、4011是n通道型電晶體。
在絕緣層4021上的重疊於驅動電路用電晶體4011的氧化物半導體層的通道形成區的位置設置有導電層4040。藉由將導電層4040設置在重疊於氧化物半導體層的通道形成區的位置，可以降低電晶體4011的臨界值電壓的變化量。此外，導電層4040的電位既可以與電晶體4011的閘極電極層的電位相同，又可以與電晶體4011的 閘極電極層的電位不同。並且，可以將導電層4040用作第二閘極電極層。此外，導電層4040的電位也可以為GND、0V或浮動狀態。
此外，液晶元件4013所具有的像素電極4030與電晶體4010電連接。而且，液晶元件4013的對置電極4031形成在第二基板4006上。像素電極4030、對置電極4031和液晶層4008重疊的部分相當於液晶元件4013。另外，像素電極4030、對置電極4031分別設置有用作對準膜的絕緣層4032、4033。
另外，作為第一基板4001、第二基板4006，可以使用透光基板諸如玻璃、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。
此外，附圖標記4035表示藉由對絕緣層選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制像素電極4030和對置電極4031之間的距離(單元間隙)而設置的。另外，還可以使用球狀間隔物。
另外，對置電極4031電連接到設置在與電晶體4010同一基板上的公共電位線。可以使用公共連接部來藉由配置在一對基板之間的導電粒子使對置電極4031和公共電位線電連接。此外，將導電粒子包括在密封材料4005中。
另外，還可以使用不使用對準膜的呈現藍相的液晶。 藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到各向同性相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以當用於液晶層4008時，為了改善溫度範圍而採用混合有5wt%以上的手性試劑的液晶組成物。由於包括呈現藍相的液晶和手性試劑的液晶組成物具有如下特徵：回應速度短，即為1msec以下，並且它具有光學各向同性，所以不需要對準處理，從而視角依賴性低。
在電晶體4011中，與氧化物半導體層接觸地形成有絕緣層4041。絕緣層4041可以採用實施例模式1所示的氧化物絕緣層427相同的材料及方法形成。在此，使用藉由濺射法形成的氧化矽膜。
另外，在絕緣層4041上形成保護絕緣層4020。絕緣層4020採用實施例模式1所示的保護絕緣層428相同的材料及方法形成，即可。在此，將藉由電漿CVD法形成的氧化矽膜用作保護絕緣層4020。
另外，作為平坦化絕緣層形成絕緣層4021。作為絕緣層4021，可以使用具有耐熱性的有機材料如丙烯酸類樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧類樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣層來形成絕緣層4021。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材 料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，也可以使用有機基(例如烷基、芳基)、氟基團。另外，有機基也可以具有氟基團。
另外，對絕緣層4021的形成方法沒有特別的限制，而根據其材料而可以利用濺射、SOG、旋塗、浸漬、噴塗、噴墨、絲網印刷、膠版印刷等，並可以利用刮片、輥塗機、幕塗機、刮刀塗佈機等形成。藉由兼作絕緣層4021的焙燒製程和對半導體層的退火，可以縮減製程。
作為像素電極4030、對置電極4031，可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、氧化銦鋅、添加有氧化矽的銦錫氧化物等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極4030、對置電極4031。使用導電組成物形成的像素電極的薄層電阻最好為10000Ω/□以下，並且其波長為550nm時的透光率最好為70%以上。另外，導電組成物所包含的導電高分子的電阻率最好為0.1Ω．cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供應到另行形成的信號線驅動電路4003、掃 描線驅動電路4004或像素部4002的各種信號及電位是藉由FPC4018供應的。
連接端子電極4015由與像素電極4030相同的導電膜形成，並且端子電極4016由與電晶體4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖5A1、5A2、5B中示出另行形成信號線驅動電路4003並將它安裝在第一基板4001上的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖6示出作為使用根據本發明說明所公開的製造方法製造的電晶體基板2600的顯示裝置構成液晶顯示模組的一例。
利用密封材料2602固定電晶體基板2600和相對基板2601，並且在其間設置有包括電晶體等的像素部2603、包括液晶層的顯示元件2604、著色層2605而形成顯示區。
當進行彩色顯示時需要著色層2605。當採用RGB方式時，按照各像素設置有對應於紅、綠、藍的各色的著色層。電晶體基板2600和對置基板2601的外側配置有偏光板2606、2607、擴散片2613。
光源由冷陰極管2610和反射板2611構成。電路基板 2612組裝有控制電路、電源電路等的週邊電路，且藉由撓性線路板2609與電晶體基板2600的佈線電路部2608連接。此外，也可以在偏光板和液晶層之間設置相位差板。
作為液晶顯示模組，可以採用TN(扭曲向列；Twisted Nematic)模式、IPS(平面內轉換；In-Plane-Switching)模式、FFS(邊緣電場轉換；Fringe Field Switching)模式、MVA(多疇垂直對準；Multi-domain Vertical Alignment)模式、PVA(垂直對準構型；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric Aligned Micro-cell)模式、OCB(光學補償彎曲；Optical Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；AntiFerroelectric Liquid Crystal)模式等。
藉由上述製程，可以製造作為顯示裝置的可靠性高的液晶顯示面板。
另外，本實施例模式可以與其他實施例模式適當地組合。
[實施例模式6]
在本實施例模式中，說明使由在同一基板上製造的電晶體構成的驅動電路及像素部工作的例子。
在本實施例模式中，採用根據實施例模式1的電晶體 的製造方法來在同一基板上形成像素部及驅動電路部。注意，實施例模式1所示的電晶體是n通道型電晶體，並且該驅動電路部限定於能夠僅由n通道型電晶體構成的一部分的電路。
圖7A示出主動矩陣型顯示裝置的方塊圖的一例。在顯示裝置的基板5300上配置有：像素部5301；第一掃描線驅動電路5302；第二掃描線驅動電路5303；以及信號線驅動電路5304。在像素部5301中配置有從信號線驅動電路5304延伸的多個信號線以及從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸的多個掃描線。此外，在掃描線與信號線的交叉區中將具有顯示元件的像素分別設置為矩陣狀。另外，顯示裝置的基板5300藉由FPC(Flexible Printed Circuit：撓性印刷電路)等的連接部連接於時序控制電路5305(也稱為控制器、控制IC)。
圖7A所示的第一掃描線驅動電路5302、第二掃描線驅動電路5303、信號線驅動電路5304形成在與像素部5301相同的基板5300上。由此，設置在外部的驅動電路等的構件的數量減少，所以可以實現成本的降低。另外，由於可以減少基板5300和外部的驅動電路的連接部(FPC等)，因此可以提高可靠性或良率。
另外，時序控制電路5305向第一掃描線驅動電路5302供應第一掃描線驅動電路啟動信號(GSP1)、掃描線驅動電路時鐘信號(GCLK1)等。此外，時序控制電路 5305向第二掃描線驅動電路5303供應第二掃描線驅動電路啟動信號(GSP2)(也稱為起始脈衝)、掃描線驅動電路時鐘信號(GCLK2)等。
此外，時序控制電路5305向信號線驅動電路5304供應信號線驅動電路啟動信號(SSP)、信號線驅動電路時鐘信號(SCLK)、視頻信號資料(DATA)(也簡單地稱為視頻信號)及鎖存信號(LAT)等。另外，各時鐘信號可以是錯開其週期的多個時鐘信號或者與使時鐘信號反轉的信號(CKB)一起供應的信號。另外，可以省略第一掃描線驅動電路5302或第二掃描線驅動電路5303中的一方。
圖7B示出一種結構，其中在與像素部5301相同的基板5300上形成驅動頻率低的電路(例如，第一掃描線驅動電路5302、第二掃描線驅動電路5303)，在與像素部5301不同的基板上形成信號線驅動電路5304。藉由採用該結構，即使使用其場效應遷移率較低的電晶體，也可以在與像素部同一基板上構成驅動電路的一部分。從而，可以實現成本的降低或良率的提高等。
接著，參照圖8A和圖8B說明由n通道型電晶體構成的信號線驅動電路的結構及工作的一例。
信號線驅動電路具有移位暫存器5601及開關電路5602。開關電路5602由關電路5602_1至5602_N(N是自然數)構成。此外，開關電路5602_1至5602_N分別由電晶體5603_1至5603_k(k是自然數)構成。在此，電 晶體5603_1至5603_k是n通道型TFT。
以開關電路5602_1為例子說明信號線驅動電路的連接關係。電晶體5603_1至5603_k的第一端子分別連接到佈線5604_1至5604_k。電晶體5603_1至5603_k的第二端子分別連接到信號線S1至Sk。電晶體5603_1至5603_k的閘極連接到佈線5605_1。
移位暫存器5601具有對佈線5605_1至5605_N依次輸出H位準(也稱為H信號、高電源電位位準)的信號，並依次選擇開關電路5602_1至5602_N的功能。
開關電路5602_1具有控制佈線5604_1至5604_k與信號線S1至Sk的導通狀態(第一端子和第二端子之間的導通)的功能，即將佈線5604_1至5604_k的電位供應還是不供應到信號線S1至Sk的功能。像這樣，開關電路5602_1具有作為選擇器的功能。另外，電晶體5603_1至5603_k分別具有控制佈線5604_1至5604_k與信號線S1至Sk的導通狀態的功能，即將佈線5604_1至5604_k的電位供應到信號線S1至Sk的功能。像這樣，電晶體5603_1至5603_k分別具有作為開關的功能。
另外，對佈線5604_1至5604_k分別輸入視頻信號用資料(DATA)。在很多情況下，視頻信號資料(DATA)是根據圖像資訊或視頻信號的類比信號。
接著，參照圖8B的時序圖說明圖8A的信號線驅動電路的工作。圖8B示出信號Sout_1至Sout_N及信號Vdata_1至Vdata_k的一例。信號Sout_1至Sout_N分別 是移位暫存器5601的輸出信號的一例，並且信號Vdata_1至Vdata_k分別是輸入到佈線5604_1至5604_k的信號的一例。另外，信號線驅動電路的一個工作期間對應於顯示裝置中的一個閘極選擇期間。作為一例，一個閘極選擇期間被分割為期間T1至期間TN。期間T1至期間TN分別是用來對屬於被選擇的列的像素寫入視頻信號資料(DATA)的期間。
在本實施例模式所示的附圖中，有時為了明瞭地示出，誇大表示各結構的信號波形的畸變。因此，不侷限於所示的尺寸。
在期間T1至期間TN中，移位暫存器5601將H位準的信號依次輸出到佈線5605_1至5605_N。例如，在期間T1中，移位暫存器5601將高位準的信號輸出到佈線5605_1。此時，電晶體5603_1至5603_k導通，而佈線5604_1至5604_k與信號線S1至Sk處於導通狀態。然後，對佈線5604_1至5604_k輸入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分別藉由電晶體5603_1至5603_k寫入到屬於被選擇的列的像素中的第一行至第k行的像素。藉由上述步驟，在期間T1至TN中，對屬於被選擇的列的像素的每k行按順序寫入視頻信號用資料(DATA)。
如上所述，藉由對每多個行的像素寫入視頻信號用資料(DATA)，可以減少視頻信號用資料(DATA)的數量或佈線的數量。因此，可以減少與外部電路的連接數 量。此外，藉由對每多個行的像素寫入視頻信號，可以延長寫入時間，因此可以防止視頻信號的寫入不足。
另外，作為移位暫存器5601及開關電路5602，可以使用由實施例模式1或2所示的電晶體構成的電路。此時，移位暫存器5601所具有的所有電晶體的極性可以由單極電晶體構成。
接著，說明掃描線驅動電路的結構。掃描線驅動電路具有移位暫存器。此外，有時也可以具有位準移動器、緩衝器等。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，產生選擇信號。所產生的選擇信號在緩衝器中被緩衝放大並供應到對應的掃描線。掃描線連接到一行的像素的電晶體的閘極電極。而且，由於需要將一行的像素的電晶體同時導通，因此使用能夠使大電流流過的緩衝器。
參照圖9A至圖9D和圖10A及圖10B說明掃描線驅動電路及/或信號線驅動電路的一部分的移位暫存器的一個實施例。
移位暫存器具有第一脈衝輸出電路10_1至第N脈衝輸出電路10_N(N是3以上的自然數)(參照圖9A)。向移位暫存器的第一脈衝輸出電路10_1至第N脈衝輸出電路10_N從第一佈線11供應第一時鐘信號CK1，從第二佈線12供應第二時鐘信號CK2，從第三佈線13供應第三時鐘信號CK3，從第四佈線14供應第四時鐘信號CK4。
另外，對第一脈衝輸出電路10_1輸入來自第五佈線15的起始脈衝SP1(第一起始脈衝)。此外，對第二級以後的第n脈衝輸出電路10_n(n是2以上且N以下的自然數)輸入來自前一級的脈衝輸出電路的信號(稱為前級信號OUT(n-1))。
另外，對第一脈衝輸出電路10_1輸入來自後二級的第三脈衝輸出電路10_3的信號。同樣地，對第二級以後的第n脈衝輸出電路10_n輸入來自後二級的第(n+2)脈衝輸出電路10_(n+2)的信號(後級信號OUT(n+2))。
從而，從各級的脈衝輸出電路輸出用來輸入到後級及/或前二級的脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR))、電輸入到其他電路等的第二輸出信號OUT(1)至OUT(N)。另外，如圖9A所示，由於不對移位暫存器的最後級的兩個級輸入後級信號OUT(n+2)，所以作為一例，採用另行分別輸入第二起始脈衝SP2、第三起始脈衝SP3的結構即可。
另外，時鐘信號(CK)是以一定間隔反復H位準和L位準(也稱為L信號、低電源電位水準)的信號。在此，第一時鐘信號(CK1)至第四時鐘信號(CK4)依次遲延1/4週期(即，相位錯開90°)。在本實施例模式中，利用第一時鐘信號(CK1)至第四時鐘信號(CK4)而進行脈衝輸出電路的驅動的控制等。注意，時鐘信號根據所輸入的驅動電路有時稱為GCK、SCK，在此稱為CK 而說明。
第一輸入端子21、第二輸入端子22及第三輸入端子23電連接到第一佈線11至第四佈線14中的任一個。例如，在圖9A中，在第一脈衝輸出電路10_1中，第一輸入端子21電連接到第一佈線11，第二輸入端子22電連接到第二佈線12，並且第三輸入端子23電連接到第三佈線13。此外，在第二脈衝輸出電路10_2中，第一輸入端子21電連接到第二佈線12，第二輸入端子22電連接到第三佈線13，並且第三輸入端子23電連接到第四佈線14。
第一脈衝輸出電路10_1至第N脈衝輸出電路10_N分別包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、第二輸出端子27(參照圖9B)。
在第一脈衝輸出電路10_1中，對第一輸入端子21輸入第一時鐘信號CK1，對第二輸入端子22輸入第二時鐘信號CK2，對第三輸入端子23輸入第三時鐘信號CK3，對第四輸入端子24輸入起始脈衝，對第五輸入端子25輸入後級信號OUT(3)，從第一輸出端子26輸出第一輸出信號OUT(1)(SR)，從第二輸出端子27輸出第二輸出信號OUT(1)。
另外，作為第一脈衝輸出電路10_1至第N脈衝輸出電路10_N，除了三端子電晶體之外還可以使用四端子電晶體28(參照圖9C)。另外，在本發明說明中，當電晶體隔著半導體層具有兩個閘極電極時，將位於半導體層的 下方的閘極電極也稱為下方的閘極電極，而將位於半導體層的上方的閘極電極也稱為上方的閘極電極。電晶體28是一種元件，該元件能夠利用輸入到下方的閘極電極的第一控制信號G1及輸入到上方閘極電極的第二控制信號G2來電控制In端子與Out端子之間。
當將氧化物半導體用於電晶體的包括通道形成區的半導體層時，因製造製程而有時臨界值電壓移動到負一側或正一側。因此，在將氧化物半導體用於包括通道形成區的半導體層的電晶體中，最好採用能夠進行臨界值電壓的控制的結構。在圖9C所示的電晶體28中，在通道形成區上下隔著閘極絕緣層設置有閘極電極，並且藉由控制上方及/或下方的閘極電極的電位，可以將臨界值電壓控制為所希望的值。
接著，參照圖9D說明脈衝輸出電路的具體的電路結構的一例。
圖9D所示的脈衝輸出電路具有第一電晶體31至第十三電晶體43。此外，除了上述第一輸入端子21至第五輸出端子25以及第一輸出端子26、第二輸出端子27以外，還包括被供應第一高電源電位VDD的電源線51、被供應第二高電源電位VCC的電源線52以及被供應低電源電位VSS的電源線53，並且對與它們分別連接的第一電晶體31至第十三電晶體43供應信號或電源電位。
在此，示出圖9D的各電源線的電源電位的大小關係：第一電源電位VDD是第二電源電位VCC以上的電 位，並且第二電源電位VCC是大於第三電源電位VSS的電位。此外，第一時鐘信號(CK1)至第四時鐘信號(CK4)是以一定間隔反復H位準和L位準的信號，例如當H位準時電位為VDD，並且當L位準時電位為VSS。
另外，藉由使電源線51的電位VDD高於電源線52的電位VCC，可以不影響到工作地將施加到電晶體的閘極電極的電位抑制得低，並降低電晶體的臨界值的移動，而可以抑制劣化。
另外，如圖9D所示，作為第一電晶體31至第十三電晶體43中的第一電晶體31、第六電晶體36至第九電晶體39，最好使用圖9C所示的四端子電晶體28。
第一電晶體31、第六電晶體36至第九電晶體39的工作被要求利用閘極電極的控制信號切換連接有成為源極及汲極的電極中之一的節點的電位。此外，第一電晶體31、第六電晶體36至第九電晶體最好是如下電晶體，即對於輸入到閘極電極的控制信號的回應越快(導通電流的上升陡峭)，越可以減少脈衝輸出電路的錯誤工作。因此，藉由使用四端子電晶體28，可以控制臨界值電壓，以可以得到能夠進一步減少錯誤工作的脈衝輸出電路。另外，雖然在圖9D中第一控制信號G1和第二控制信號G2是相同的控制信號，但是也可以採用被輸入不同的控制信號的結構。
在圖9C的第一電晶體31中，第一端子電連接到電源線51，第二端子電連接到第九電晶體39的第一端子，閘 極電極(下方的閘極電極及上方的閘極電極)電連接到第四輸入端子24。
在第二電晶體32中，第一端子電連接到電源線53，第二端子電連接到第九電晶體39的第一端子，閘極電極電連接到第四電晶體34的閘極電極。
在第三電晶體33中，第一端子電連接到第一輸入端子21，第二端子電連接到第一輸出端子26。
在第四電晶體34中，第一端子電連接到電源線53，第二端子電連接到第一輸出端子26。
在第五電晶體35中，第一端子電連接到電源線53，第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極電連接到第四輸入端子24。
在第六電晶體36中，第一端子電連接到電源線52，第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第五輸入端子25。
在第七電晶體37中，第一端子電連接到電源線52，第二端子電連接到第八電晶體38的第二端子，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第三輸入端子23。
在第八電晶體38中，第一端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極，閘極電極(下方的閘極電極及上方的閘極電極)電連接到第二輸入端子22。
在第九電晶體39中，第一端子電連接到第一電晶體31的第二端子及第二電晶體32的第二端子，第二端子電連接到第三電晶體33的閘極電極及第十電晶體40的閘極電極，閘極電極(下方的閘極電極及上方的閘極電極)電連接到電源線52。
在第十電晶體40中，第一端子電連接到第一輸入端子21，第二端子電連接到第二輸出端子27，閘極電極電連接到第九電晶體39的第二端子。
在第十一電晶體41中，第一端子電連接到電源線53，第二端子電連接到第二輸出端子27，閘極電極電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極。
在第十二電晶體42中，第一端子電連接到電源線53，第二端子電連接到第二輸出端子27，閘極電極電連接到第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)。
在第十三電晶體43中，第一端子電連接到電源線53，第二端子電連接到第一輸出端子26，閘極電極電連接到第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)。
在圖9D中，以第三電晶體33的閘極電極、第十電晶體40的閘極電極以及第九電晶體39的第二端子的連接部分為節點A。此外，以第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六 電晶體36的第二端子、第八電晶體38的第一端子以及第十一電晶體41的閘極電極的連接部分為節點B(參照圖10A)。
圖10A示出如下信號，即當將圖9D所說明的脈衝輸出電路應用於第一脈衝輸出電路10_1時對第一輸入端子21至第五輸入端子25輸入的信號或者從第一輸出端子26及第二輸出端子27輸出的信號。
明確而言，對第一輸入端子21輸入第一時鐘信號CK1，對第二輸入端子22輸入第二時鐘信號CK2，對第三輸入端子23輸入第三時鐘信號CK3，對第四輸入端子24輸入起始脈衝，對第五輸入端子25輸入後級信號OUT(3)，從第一輸出端子26輸出第一輸出信號OUT(1)(SR)，並且從第二輸出端子27輸出第二輸出信號OUT(1)。
此外，電晶體是指至少具有包括閘極、汲極以及源極的三個端子的元件，在汲極區和源極區之間具有通道區，可以藉由汲極區、通道區、源極區使電流流過。在此，因為源極和汲極根據電晶體的結構或工作條件等而變化，所以很難限定哪個是源極哪個是汲極。因此，有時不將用作源極及汲極的區域稱為源極或汲極。在此情況下，作為一例，有時將用作源極及汲極的區域分別記為第一端子、第二端子。
另外，在圖10A中，也可以另行設置用來藉由使節點A處於浮動狀態來進行升壓工作的電容元件。另外，也可 以另行設置將其一方的電極電連接到節點B的電容元件，以保持節點B的電位。
在此，圖10B示出圖10A所示的具備多個脈衝輸出電路的移位暫存器的時序圖。此外，在移位暫存器是掃描線驅動電路時，圖10B中的期間61相當於垂直回掃期間，並且期間62相當於閘極選擇期間。
此外，如圖10A所示，藉由設置其閘極被施加第二電源電位VCC的第九電晶體39，在升壓工作的前後有如下優點。
在沒有其閘極電極被施加第二電源電位VCC的第九電晶體39的情況下，當因升壓工作而節點A的電位上升時，第一電晶體31的第二端子的源極電位上升，而該源極電位變大於第一電源電位VDD。然後，第一電晶體31的源極轉換為第一端子一側，即電源線51一側。因此，在第一電晶體31中，因為對閘極和源極之間以及閘極和汲極之間施加較大的偏壓，所以閘極和源極之間以及閘極和汲極之間受到較大的壓力，這會導致電晶體的劣化。
於是，藉由預先設置其閘極電極被施加第二電源電位VCC的第九電晶體39，雖然因升壓工作而節點A的電位上升，但是可以不使第一電晶體31的第二端子的電位上升。換言之，藉由設置第九電晶體39，可以施加到第一電晶體31的閘極和源極之間的負偏壓得值設定得小。由此，由於藉由採用本實施例模式的電路結構來可以將施加到第一電晶體31的閘極和源極之間的負偏壓設定得小， 所以可以抑制因壓力而導致的第一電晶體31的劣化。
此外，只要在第一電晶體31的第二端子和第三電晶體33的閘極之間以藉由第一端子和第二端子連接的方式設置第九電晶體39就行。另外，在採用具有多個本實施例模式的脈衝輸出電路的移位暫存器時，在其級數比掃描線驅動電路的級數多的信號線驅動電路中也可以省略第九電晶體39，而具有減少電晶體的數量的優點。
另外，藉由作為第一電晶體31至第十三電晶體43的半導體層使用氧化物半導體，可以降低電晶體的截止電流並提高導通電流及場效應遷移率，並且還可以降低劣化的程度，所以可以減少電路內的錯誤工作。此外，因對其閘極電極施加高電位而導致的電晶體的劣化的程度比使用非晶矽的電晶體小。由此，即使對供應第二電源電位VCC的電源線供應第一電源電位VDD也可以得到相同的工作，並且可以減少引導電路之間的電源線的數量，因此可以實現電路的小型化。
另外，即使以對第七電晶體37的閘極電極藉由第三輸入端子23供應的時鐘信號、對第八電晶體38的閘極電極藉由第二輸入端子22供應的時鐘信號成為對第七電晶體37的閘極電極藉由第二輸入端子22供應的時鐘信號、對第八電晶體38的閘極電極藉由第三輸入端子23供應的時鐘信號的方式替換接線關係，也具有同樣的作用。
此外，在圖10A所示的移位暫存器中，藉由從第七電晶體37及第八電晶體38都處於導通狀態變化到第七電晶 體37截止且第八電晶體38導通的狀態，然後成為第七電晶體37截止且第八電晶體38截止的狀態，而由第二輸入端子22(CK2)及第三輸入端子23(CK3)的電位降低所產生的節點B的電位的降低發生兩次，該節點B的電位的降低因第七電晶體37的閘極電極的電位的降低及第八電晶體38的閘極電極的電位的降低而產生。
另一方面，在圖10A所示的移位暫存器中，藉由從第七電晶體37及第八電晶體38都處於導通狀態變化到第七電晶體37導通且第八電晶體38截止的狀態，然後成為第七電晶體37截止且第八電晶體38截止的狀態，而由第二輸入端子22(CK2)及第三輸入端子23(CK3)的電位的降低所產生的節點B的電位的降低僅發生一次，該節點B的電位的降低因第八電晶體38的閘極電極的電位的降低而產生。
由此，最好採用如下接線關係：對第七電晶體37的閘極電極(下方的閘極電極及上方的閘極電極)從第三輸入端子23供應時鐘信號CK3，對第八電晶體38的閘極電極(下方的閘極電極及上方的閘極電極)從第二輸入端子22供應時鐘信號CK2。這是因為可以使節點B的電位的變動次數減少來降低雜波的緣故。
像這樣，藉由採用在將第一輸出端子26及第二輸出端子27的電位保持為L位準的期間中對節點B定期供應H位準的信號的結構，可以抑制脈衝輸出電路的錯誤工作。
另外，本實施例模式可以與其他實施例模式自由地組合。
[實施例模式7]
在本實施例模式中，作為顯示裝置的一個實施例，參照圖11至圖24說明包括實施例模式1或2所示的電晶體並將液晶元件用作顯示元件的液晶顯示裝置的例子。
首先，對VA(Vertical Alignment：垂直對準)型液晶顯示裝置進行描述。VA是指一種控制液晶顯示面板的液晶分子的排列的方式。VA型液晶顯示裝置具有在沒有施加電壓時液晶分子朝垂直於面板表面的方向排列的方式。在本實施例模式中，特別地，將像素分成多個區域(例如，兩個至四個子像素)，並分別將分子朝不同的方向推倒。這稱為多象限(multi-domain)化、或者多象限設計。在下面的說明中，對考慮多象限設計的液晶顯示裝置進行說明。
圖12及圖13分別示出像素電極及對置電極。圖12是形成像素電極的基板一側的平面圖，並且將沿圖中所示的切斷線E-F的截面結構示出於圖11。另外，圖13是形成對置電極的基板一側的平面圖。下面，參照這些附圖進行說明。
圖22示出基板600和對置基板601重疊且植入有液晶的狀態，在該基板600上形成有電晶體628、與電晶體628連接的像素電極層624以及儲存電容部630，並在該 對置基板601上形成有對置電極層640等。
在對置基板601中形成有彩色膜636、對置電極層640，並且在對置電極層640上形成有突起644。在像素電極層624上形成有對準膜648，並且同樣地在對置電極層640及突起644上形成有對準膜646。在基板600和對置基板601之間形成有液晶層650。
在基板600上形成電晶體628和與其連接的像素電極層624及儲存電容部630。像素電極層624藉由形成在絕緣膜20、絕緣膜621及絕緣膜622的接觸孔623連接到佈線618。作為電晶體628，適當地使用實施例模式1及2所示的電晶體。此外，儲存電容部630由與電晶體628的閘極佈線602同時形成的第一電容佈線604、閘極絕緣層606、與佈線616、618同時形成的第二電容佈線617構成。
藉由像素電極層624、液晶層650以及對置電極層640重疊，形成液晶元件。
圖12示出基板600上的平面結構。像素電極層624使用實施例模式1所示的材料來形成。在像素電極層624中設置有狹縫625。狹縫625用來控制液晶對準。
圖12所示的電晶體629、與電晶體629連接的像素電極層626及儲存電容部631可以分別與電晶體628、像素電極層624及儲存電容部630同樣地形成。電晶體628和電晶體629都連接到佈線616。該液晶面板的像素由像素電極層624及像素電極層626構成。也就是說，像素電 極層624及像素電極層626是子像素。在本實施例中，像素由兩個子像素構成，但是還可以由更多個子像素構成。
圖13示出對置基板一側的平面結構。對置電極層640最好使用與像素電極層624同樣的材料形成。在對置電極層640上形成有用來控制液晶對準的突起644。注意，在圖13中，以虛線表示形成在基板600上的像素電極層624及像素電極層626，並示出彼此重疊地配置對置電極層640和像素電極層624及像素電極層626的情況。
圖14示出該像素結構的等效電路。電晶體628和電晶體629都連接到閘極佈線602和佈線616。在此情況下，藉由使電容佈線604的電位和電容佈線605的電位不同，可以使液晶元件651和液晶元件652進行不同的工作。就是說，藉由分別控制電容佈線604和電容佈線605的電位，精密地控制液晶的對準並擴大視角。
當對設置有狹縫625的像素電極層624施加電壓時，在狹縫625附近發生電場的畸變(傾斜電場)。藉由互相咬合地配置所述狹縫625和對置基板601一側的突起644，有效地產生傾斜電場來控制液晶的對準，從而根據其位置使液晶具有彼此不同的對準方向。就是說，藉由進行多象限化來擴大液晶顯示面板的視角。
接著，參照圖15至圖18說明與上述不同的VA型液晶顯示裝置。
圖26及圖27示出VA型液晶顯示面板的像素結構。圖27是基板600的平面圖，而圖26示出沿圖中所示的切 斷線Y-Z的截面結構。
在該像素結構中，一個像素具有多個像素電極，並且各像素電極連接到電晶體。各電晶體藉由不同閘極信號驅動。就是說，在以多象限方式設計的像素中，獨立地控制施加到各像素電極的信號。
像素電極層624在接觸孔623中使用佈線618連接到電晶體628。另外，像素電極層626在接觸孔627中使用佈線619連接到電晶體629。
作為電晶體628及電晶體629，可以適當地使用實施例模式1或2所示的電晶體。電晶體628的閘極佈線602和電晶體629的閘極佈線603彼此分離，以能夠提供不同的閘極信號。另一方面，電晶體628和電晶體629共通使用用作資料線的佈線616。此外，在佈線618、619的下部隔著閘極絕緣層606設置有電容佈線690。
像素電極層624和像素電極層626具有不同的形狀，並且被狹縫625彼此分離。像素電極層626被形成為圍繞呈V字狀擴展的像素電極層624的外側。藉由使用電晶體628及電晶體629使施加到像素電極層624和像素電極層626的電壓不相同，來控制液晶的對準。圖18示出該像素結構的等效電路。電晶體628連接到閘極佈線602，而電晶體629連接到閘極佈線603。另外，電晶體628和電晶體629都與佈線616連接。藉由對閘極佈線602和閘極佈線603提供不同的閘極信號，可以使液晶元件651和液晶元件652的工作時序互不相同。也就是說，藉由單獨地 控制電晶體628和電晶體629的工作，能夠對液晶元件651和液晶元件652的液晶對準進行精密地控制從而可以擴大視角。
在對置基板601上形成有彩色膜636、對置電極層640。此外，在彩色膜636和對置電極層640之間形成有平坦化膜637，以防止液晶對準的錯亂。圖17示出對置基板一側的平面結構。不同的像素之間共同使用對置電極層640，該對置電極層640形成有狹縫641。藉由互相咬合地配置所述狹縫641與像素電極層624及像素電極層626一側的狹縫625，可以有效地產生傾斜電場來控制液晶的對準。由此，可以根據其位置使液晶具有彼此不同的對準方向，從而擴大視角。另外，在圖17中，以虛線表示形成在基板600上的像素電極層624及像素電極層626，並示出彼此重疊地配置對置電極層640和像素電極層624及像素電極層626的情況。
在像素電極層624及像素電極層626上形成有對準膜648，同樣地在對置電極層640上也形成有對準膜646。基板600與對置基板601之間形成有液晶層650。另外，藉由像素電極層624、液晶層650和對置電極層640相重疊，形成第一液晶元件651。另外，藉由像素電極層626、液晶層650和對置電極層640相重疊，形成第二液晶元件652。圖15至圖18所說明的顯示面板的像素結構採用在一個像素中設置有第一液晶元件和第二液晶元件的多象限結構。
接著，說明橫向電場方式的液晶顯示裝置。橫向電場方式是指藉由對單元內的液晶分子沿水平方向施加電場來驅動液晶而顯示灰度的方式。藉由橫向電場方式，可以使視角增大到大約180°。以下，對採用橫向電場方式的液晶顯示裝置進行說明。
圖19示出將基板600和對置基板601重疊並植入有液晶的狀態，在該基板600上形成有電極層607、電晶體628及像素電極層624。在對置基板601上形成有彩色膜636以及平坦化膜637等。另外，因為像素電極存在於基板600一側，所以在對置基板601一側沒有設置對置電極。此外，在基板600和對置基板601之間隔著對準膜646及對準膜648形成有液晶層650。
在基板600上，形成有電極層607以及與電極層607連接的電容佈線604及電晶體628。電容佈線604可以與電晶體628的閘極佈線602同時形成。電晶體628可以使用實施例模式1至5所示的電晶體。電極層607可以使用與實施例模式1或2所示的像素電極層相同的材料。另外，電極層607形成為大致分割成像素形狀的形狀。另外，在電極層607及電容佈線604上形成閘極絕緣層606。
在閘極絕緣層606上形成電晶體628的佈線616及618。佈線616是在液晶顯示面板中傳送視頻信號的資料線，並是沿一個方向延伸的佈線，並且佈線616與電晶體628的源極區或汲極區連接而成為源極及汲極中的一方的 電極。佈線618是成為源極區及汲極區中另一方的電極且與像素電極層624連接的佈線。
在佈線616及佈線618上形成絕緣膜620及絕緣膜621。另外，在絕緣膜621上形成藉由形成於絕緣膜620、621中的接觸孔623連接到佈線618的像素電極層624。像素電極層624使用與實施例模式3所示的像素電極層457相同的材料形成。
如上所述，在基板600上形成電晶體628以及與電晶體628連接的像素電極層624。再者，儲存電容形成在電極層607和像素電極層624之間。
圖20是說明像素電極的結構的平面圖。圖19示出對應於圖20所示的切斷線O-P的截面結構。在像素電極層624中設置狹縫625。該狹縫625用來控制液晶的對準。
在此情況下，電場在電極層607和像素電極層624之間發生。在電極層607和第像素電極層624之間設置有閘極絕緣層606，但是閘極絕緣層606的厚度為50nm至200nm，該厚度與2μm至10μm的液晶層的厚度相比充分薄，因此在實際上在平行於基板600的方向(水平方向)上發生電場。該電場控制液晶的對準，並且藉由利用該大致平行於基板的方向的電場使液晶分子水平地旋轉。在此情況下，由於液晶分子在任何狀態下均為水平，所以不產生觀看角度導致的對比度等的變化，從而擴大視角。而且，電極層607和像素電極層624都是透光電極，因此可以提高孔徑比。
接著，說明橫向電場方式的液晶顯示裝置的另一例。
圖21及圖22示出IPS型液晶顯示裝置的像素結構。圖22是平面圖，而圖21示出沿圖22中所示的切斷線V-W的截面結構。
圖21示出基板600與對置基板601重疊且植入有液晶的狀態，在該基板600上形成有電晶體628及與電晶體628連接的像素電極層624。在對置基板601上形成有彩色膜636、平坦化膜637等。另外，在對置基板601一側沒有設置對置電極層。此外，在基板600和對置基板601之間隔著對準膜646及對準膜648形成有液晶層650。
在基板600上形成共同電位線609及電晶體628。共同電位線609可以與電晶體628的閘極佈線602同時形成。電晶體628使用實施例模式1至5所示的電晶體。
電晶體628的佈線616及佈線618形成在閘極絕緣層606上。佈線616是在液晶面板中用來供應視頻信號的資料線，並與電晶體628的源極區或汲極區連接而還用作源極及汲極中一方的電極。佈線618是與像素電極層624連接的佈線，並還用作電晶體628的源極及汲極中的另一方電極。
在佈線616及佈線618上形成絕緣膜620及絕緣膜621。另外，在絕緣膜620、621上形成藉由接觸孔623連接到佈線618的像素電極層624。像素電極層624可以使用與實施例模式3所示的像素電極層457同樣的材料形成。如圖22所示，像素電極層624以在與共同電位線 609的同時形成的梳形電極之間形成橫向電場的方式形成。並且，像素電極層624的梳齒部分與在形成共同電位線609的同時形成的梳形電極互相咬合。
當在像素電極層624和共同電位線609之間產生電場時，由該電場控制液晶的對準。因此可以藉由利用大致平行於基板的方向的電場使液晶分子水平地旋轉。在此情況下，由於液晶分子在任何狀態下也處於水平，所以不產生觀看角度導致的對比度等的變化，從而視角擴大。
如上所述，在基板600上形成電晶體628以及與電晶體628連接的像素電極層624。另外，儲存電容器由共同電位線609、閘極絕緣層606及電容電極615形成。此外，電容電極615和像素電極層624藉由接觸孔633連接。
接著，示出TN型液晶顯示裝置的方式。
圖23及圖24示出TN型液晶顯示裝置的像素結構。圖24是平面圖，而圖23示出沿圖24所示的K-L線的截面結構。
像素電極層624在接觸孔623中藉由佈線618連接到電晶體628。用作資料線的佈線616與電晶體628連接。電晶體628可以使用實施例模式1或2所示的任何電晶體。
像素電極層624可以使用與實施例模式3所示的像素電極層相同的材料形成。
在對置基板601形成有著色層636、對置電極層 640。而且，在彩色膜636和對置電極層640之間，形成有平坦化膜637，以防止液晶的對準混亂。液晶層650藉由在像素電極層624和對置電極層640之間夾著對準膜648及對準膜646而形成。像素電極層624、液晶層650及對置電極層640重疊，從而形成液晶元件。
此外，也可以將彩色膜636形成在基板600一側。此外，將偏光板貼合在與基板600的形成有電晶體的面相反一側的面上及與對置基板601的形成有對置電極層640的面相反一側的面上。
藉由上述製程，可以製造孔徑比高的液晶顯示裝置。
另外，本實施例模式可以與其他實施例模式自由地組合。
[實施例模式8]
本發明說明所公開的顯示裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備，例如可以舉出：電視裝置(也稱為電視或電視接收機)；用於電腦等的監視器；如數位相機、數位攝像機等影像拍攝裝置；數位相框、行動電話機(也稱為行動電話、行動電話裝置)；可攜式遊戲機；可攜式資訊終端；聲音再現裝置；彈珠機等大型遊戲機等。
圖25A示出行動電話機的一例。行動電話機1100除了組裝於框體1101的顯示部1102之外，還具備操作按鈕1103、外接埠1104、揚聲器1105、麥克風1106等。
圖25A所示的行動電話機1100可以藉由用手指等觸摸顯示部1102來輸入資訊。此外，可以用手指等觸摸顯示部1102來通話或電子郵件的收發等操作。
顯示部1102的畫面主要有如下三種模式：第一是以圖像的顯示為主的顯示模式；第二是以文字等資訊輸入為主的輸入模式；第三是顯示模式與輸入模式這兩種模式混合而成的顯示+輸入模式。
例如，在通話或製作電子郵件的情況下，將顯示部1102設定為以文字的輸入為主的文字輸入模式，並進行顯示在畫面上的文字的輸入操作即可。在此情況下，較佳的在顯示部1102的中識別性高地顯示鍵盤或號碼按鈕。
另外，藉由在行動電話機1100內部設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置，可以判斷行動電話機1100的方向(縱向還是橫向)，從而對顯示部1102的畫面顯示進行自動切換。
藉由觸摸顯示部1102或對框體1101的操作按鈕1103進行操作來進行畫面模式的切換。還可以根據顯示於顯示部1102的圖像的種類切換畫面模式。例如，當顯示於顯示部的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，當顯示於顯示部的視頻信號為文本資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式下藉由檢測出顯示部1102的光感測器所檢測的信號得知在一定期間內沒有顯示部842的觸摸操作輸入時，也可以進行控制以將畫面模式從輸入模 式切換成顯示模式。
顯示部1102還可以用作圖像感測器。例如，藉由在顯示部1102中拍攝掌紋、指紋等，可以進行身份識別。此外，藉由使用發射近紅外光的光源，也可以拍攝手指靜脈、手掌靜脈等。在此，在顯示部1102配置有多個實施例模式1或2所示的電晶體460。因為電晶體460具有透光性，所以可以在電晶體460的下部配置光感測器。另外，由於當使用發射近紅外光的光源時也不被電晶體460遮光，因此可以對物體照射光量充分的近紅外光。
圖25B也是行動電話機的一例。以圖25B為一例的可攜式資訊終端可以具有多個功能。例如，除了電話功能以外，還可以組裝有電腦而具有各種資料處理功能。
圖25B所示的可攜式資訊終端由框體1800及框體1801的兩個框體構成。框體1800具備顯示面板1802、揚聲器1803、麥克風1804、定位裝置1806、影像拍攝裝置1807、外部連接端子1808等，框體1801具備鍵盤1810、外部記憶體插槽1811等。另外，在框體1801內組裝有天線。
另外，顯示面板1802具備觸摸螢幕，圖25B使用虛線示出被顯示出來的多個操作鍵1805。
另外，除了上述結構以外，還可以安裝有非接觸IC晶片、小型記錄裝置等。
顯示裝置可以用於顯示面板1802，並且其顯示方向根據使用方式而適當地變化。另外，由於在與顯示面板 1802同一面上具備影像拍攝裝置1807，所以可以進行可視電話。揚聲器1803及麥克風1804不侷限於音頻通話，還可以用於錄音、再生等。再者，框體1800和框體1801滑動而可以處於如圖25B那樣的展開狀態和重疊狀態，可以進行適於攜帶的小型化。
外部連接端子1808是用來進行電源輸入及資訊通信的輸入輸出端子，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部記憶體插槽1811中，可以對應於更大量資料的保存及移動。
另外，也可以除了上述功能以外還具備紅外線通訊功能、電視接收功能等。
圖26A示出電視裝置的一例。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道的切換及音量的操作，並可以對在顯示部9603上顯示的圖像進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外，電視裝置9600採用具備接收機及數據機等的結構。藉由利用接收機可以接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，還可以進 行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖26B示出數位相框的一例。在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
另外，數位相框9700採用具備操作部、外部連接端子(USB端子等)、外部記憶體插槽等的結構。這種結構也可以組裝到與顯示部相同面上，但是藉由將它設置在側面或背面上來提高設計性，所以是最好的。例如，可以對數位相框9700的外部記憶體插槽插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700也可以採用以無線的方式收發資訊的結構。也可以採用以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖27示出一種可攜式遊戲機，其由框體9881和框體9891的兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。
另外，圖27所示的可攜式遊戲機具備揚聲器部9884、外部記憶體插槽9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角 速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用至少具備本發明說明所公開的顯示裝置的結構即可，並且可以採用適當地設置有其他附屬設備的結構。圖27所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖27所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
如上所述那樣，可以將其他實施例模式所示的顯示裝置配置在如上所述的各種電子設備的顯示部中。
另外，本實施例模式可以與其他實施例模式自由地組合。
[實施例模式9]
在本實施例模式中，參照圖28A及28B說明與實施例模式3不同的儲存電容器的結構例子。圖28A、28B是像素電晶體460和儲存電容器的截面圖。注意，由於除了儲存電容器的結構之外，圖28A、28B和圖3的結構相同，因此使用相同的附圖標記表示相同的部分，而省略相同的部分的詳細說明。
圖28A是將氧化物絕緣層426、427、保護絕緣層428 及平坦化絕緣層456用作電介質，並使用像素電極層457及電容佈線層432形成儲存電容器的例子。由於電容佈線層432採用與像素部的電晶體460的源極電極層相同的具有透光性的材料及製程形成，因此不重疊於電晶體460的源極佈線層地進行佈局。
在圖28A所示的儲存電容器中，一對電極及電介質具有透光性，從而儲存電容器的整體具有透光性。
此外，圖28B是與圖28A不同的儲存電容器的結構例子。
圖28B是將閘極絕緣層402用作電介質，並使用電容佈線層430、電容電極431及氧化物半導體層405形成儲存電容器的例子。在此，與電容電極431接觸地形成的氧化物半導體層405用作儲存電容器的一方電極。另外，氧化物半導體層405採用與電晶體460的源極電極層或汲極電極層相同的具有透光性的材料及相同的製程形成。此外，由於電容佈線層430採用與電晶體460的閘極電極層相同的具有透光性的材料及相同的製程形成，因此不重疊於電晶體460的閘極佈線層地進行佈局。
此外，雖然未圖示，但是電容電極431與像素電極層457電連接。
在圖28B所示的儲存電容器中，一對電極及電介質具有透光性，從而儲存電容器的整體具有透光性。
圖28A及28B所示的儲存電容器具有透光性。即使為實現顯示圖像的高清晰化而進行像素尺寸的微細化，也 可以得到充分的電容，且可以實現高孔徑比。
另外，本實施例模式可以與其他實施例模式自由地組合。
400‧‧‧基板
402‧‧‧閘極絕緣層
403‧‧‧氧化物半導體層
421a‧‧‧閘極電極層
421b‧‧‧閘極電極層
423‧‧‧通道形成區
424a‧‧‧高電阻源極區
424b‧‧‧高電阻汲極區
424c‧‧‧第一區
424d‧‧‧第二區
425a‧‧‧源極電極層
425b‧‧‧汲極電極層
426‧‧‧氧化物絕緣層
427‧‧‧氧化物絕緣層
428‧‧‧保護絕緣層
429‧‧‧連接電極層
450‧‧‧電晶體
451a‧‧‧閘極電極層
451b‧‧‧閘極電極層
452‧‧‧連接電極層
453‧‧‧氧化物半導體層
454‧‧‧氧化物半導體層
455a‧‧‧源極電極層
455b‧‧‧汲極電極層
460‧‧‧電晶體

Claims (7)

  1. 一種用於製造半導體裝置的方法，包含以下步驟：在絕緣表面上形成氧化物半導體層；對該氧化物半導體層進行第一加熱處理；在該氧化物半導體層上形成第一金屬層及第二金屬層；在該第一金屬層、該第二金屬層及該氧化物半導體上形成氧化物絕緣層，該氧化物絕緣層至少與在該第一金屬層及該第二金屬層之間的該氧化物半導體層接觸；以及在形成該氧化物絕緣層的該步驟之後進行第二加熱處理用以供應氧至該氧化物半導體層，其中該氧化物半導體層包括與該第一金屬層接觸的第一區，其中該氧化物半導體層包括與該第二金屬層接觸的第二區，其中該第一區具有n型導電性，及其中該第二區具有n型導電性。
  2. 一種用於製造半導體裝置的方法，包含以下步驟：在絕緣表面上形成氧化物半導體層；對該氧化物半導體層進行第一加熱處理；在該氧化物半導體層上形成第一金屬層及第二金屬層； 在該第一金屬層、該第二金屬層及該氧化物半導體上形成氧化物絕緣層；以及在形成該氧化物絕緣層的該步驟之後進行第二加熱處理用以供應氧至該氧化物半導體層，其中該氧化物半導體層包括在該第一金屬層下的第一區，其中該氧化物半導體層包括在該第二金屬層下的第二區，其中該氧化物半導體層包括與該氧化物絕緣層接觸及設置在該第一區和該第二區之間的第三區，及其中該第三區之電阻率藉由該第二加熱處理增加而高於該第一和第二區至少一者的電阻率。
  3. 如申請專利範圍第1或2項所述之用於製造半導體裝置的方法，其中該第一加熱處理係進行於氮氛圍或稀有氣體氛圍。
  4. 如申請專利範圍第1或2項所述之用於製造半導體裝置的方法，其中在該第一加熱處理後，該氧化物半導體層在氧氛圍或N2O氣體氛圍中冷卻。
  5. 如申請專利範圍第1或2項所述之用於製造半導體裝置的方法，其中該第二加熱處理係進行於氮氛圍或稀有氣體氛圍。
  6. 如申請專利範圍第1或2項所述之用於製造半導體裝置的方法，其中該氧化物半導體層之厚度係從15奈米至50奈米之內。
  7. 如申請專利範圍第1或2項所述之用於製造半導體裝置的方法，其中該半導體裝置包括場效電晶體、液晶顯示裝置、電視裝置、行動電話、相機、可攜式資訊中端或個人電腦。
TW104129177A 2009-08-27 2010-08-26 顯示裝置和其製造方法 TWI559408B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009196618 2009-08-27

Publications (2)

Publication Number Publication Date
TW201545242A TW201545242A (zh) 2015-12-01
TWI559408B true TWI559408B (zh) 2016-11-21

Family

ID=43623497

Family Applications (6)

Application Number Title Priority Date Filing Date
TW107128851A TWI720331B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法
TW104129177A TWI559408B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法
TW105128469A TWI606518B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法
TW110104300A TWI774230B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法
TW106130498A TWI640043B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法
TW099128649A TWI509811B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107128851A TWI720331B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW105128469A TWI606518B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法
TW110104300A TWI774230B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法
TW106130498A TWI640043B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法
TW099128649A TWI509811B (zh) 2009-08-27 2010-08-26 顯示裝置和其製造方法

Country Status (5)

Country Link
US (11) US8115883B2 (zh)
JP (9) JP2011071503A (zh)
KR (4) KR101710345B1 (zh)
CN (2) CN104538355B (zh)
TW (6) TWI720331B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101900653B1 (ko) 2009-07-10 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5590034B2 (ja) * 2009-08-26 2014-09-17 凸版印刷株式会社 非接触通信媒体
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR102138213B1 (ko) 2010-11-24 2020-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 광 디바이스 및 유기 광 디바이스의 보호 부재
WO2012073862A1 (ja) * 2010-12-01 2012-06-07 シャープ株式会社 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI602249B (zh) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
TWI567736B (zh) * 2011-04-08 2017-01-21 半導體能源研究所股份有限公司 記憶體元件及信號處理電路
KR101940570B1 (ko) 2011-05-13 2019-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치 및 그 전자 기기
US9397222B2 (en) 2011-05-13 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20180064565A (ko) * 2011-06-08 2018-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
TWI573014B (zh) * 2011-08-29 2017-03-01 半導體能源研究所股份有限公司 半導體裝置
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2013125826A (ja) * 2011-12-14 2013-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5917212B2 (ja) * 2012-03-16 2016-05-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US8658444B2 (en) * 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
KR102099445B1 (ko) * 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102317822B1 (ko) * 2012-07-02 2021-10-25 어플라이드 머티어리얼스, 인코포레이티드 물리 기상 증착에 의한 알루미늄-질화물 버퍼 및 활성 층들
WO2014014039A1 (en) 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220145922A (ko) * 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8890408B2 (en) * 2013-01-18 2014-11-18 Nokia Corporation Method and apparatus for coupling an active display portion and substrate
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103984171A (zh) * 2013-02-22 2014-08-13 上海天马微电子有限公司 一种阵列基板及其制造方法、液晶显示器
JP6236827B2 (ja) * 2013-03-27 2017-11-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR102007833B1 (ko) * 2013-04-30 2019-08-06 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR102162794B1 (ko) 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
TWI667520B (zh) 2013-08-28 2019-08-01 日商半導體能源研究所股份有限公司 顯示裝置
KR101737865B1 (ko) 2014-07-30 2017-05-22 엘지디스플레이 주식회사 유기발광표시패널
CN105428374B (zh) * 2014-09-17 2017-09-29 凌巨科技股份有限公司 具有修复结构的光传感器
KR102269136B1 (ko) * 2014-11-24 2021-06-25 삼성디스플레이 주식회사 증착용 마스크와, 이를 제조하는 방법
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP6725226B2 (ja) * 2015-08-27 2020-07-15 株式会社半導体エネルギー研究所 表示パネル
KR20240012619A (ko) 2015-11-20 2024-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
TW201721623A (zh) * 2015-12-03 2017-06-16 群創光電股份有限公司 具有混合電晶體的主動矩陣有機發光二極體之驅動電路
US20170229554A1 (en) 2016-02-05 2017-08-10 Applied Materials, Inc. High-k dielectric materials utilized in display devices
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102208520B1 (ko) 2016-07-19 2021-01-26 어플라이드 머티어리얼스, 인코포레이티드 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이-k 유전체 재료들
US20180026055A1 (en) 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
JP7050460B2 (ja) * 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
CN108010917A (zh) * 2017-11-02 2018-05-08 中华映管股份有限公司 有源器件阵列基板及其制作方法
CN107768386B (zh) * 2017-11-16 2020-09-01 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法以及液晶显示面板
KR102029188B1 (ko) * 2018-05-06 2019-10-07 주식회사 스포컴 광 투과율 조절 아이웨어
CN111282285A (zh) * 2018-12-07 2020-06-16 致伸科技股份有限公司 游戏装置的辅助装置
CN110458036B (zh) * 2019-07-17 2022-04-05 武汉华星光电技术有限公司 指纹识别模组及其制备方法、相关装置
US11414777B2 (en) * 2019-07-23 2022-08-16 New York University Systems and methods for continuous-flow laser-induced nucleation
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008639A1 (en) * 2005-09-29 2009-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof

Family Cites Families (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02297974A (ja) * 1989-05-12 1990-12-10 Casio Comput Co Ltd 薄膜ｅ↑２ｐｒｏｍ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3405364B2 (ja) * 1993-03-08 2003-05-12 セイコーインスツルメンツ株式会社 半導体装置
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6476784B2 (en) * 1997-10-31 2002-11-05 Kopin Corporation Portable display system with memory card reader
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6261881B1 (en) 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000231124A (ja) 1999-02-12 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
KR100776768B1 (ko) 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4429576B2 (ja) 2001-09-10 2010-03-10 株式会社半導体エネルギー研究所 半導体装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273361A (ja) 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100669720B1 (ko) * 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US8030643B2 (en) * 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4887647B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
US20070002199A1 (en) * 2005-06-30 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20070081829A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015472B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5060738B2 (ja) 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4277874B2 (ja) 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8148172B2 (en) 2006-08-02 2012-04-03 John Cuppoletti Methods for ionophorically screening pore forming bacterial protein toxins and receptors
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI312580B (en) 2006-09-04 2009-07-21 Taiwan Tft Lcd Associatio A thin film transistor, manufacturing method of a active layer thereof and liquid crystal display
JP4946286B2 (ja) 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR100790761B1 (ko) 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5258277B2 (ja) 2006-12-26 2013-08-07 株式会社半導体エネルギー研究所 液晶表示装置
JP2008165029A (ja) 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US20080157081A1 (en) 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4910779B2 (ja) 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
KR101338021B1 (ko) * 2007-04-04 2013-12-06 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
CN101632179B (zh) 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR20080099466A (ko) * 2007-05-09 2008-11-13 삼성전자주식회사 유기전계발광 표시장치 및 이의 제조방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2008149873A1 (en) 2007-05-31 2008-12-11 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
TW200921226A (en) 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101383705B1 (ko) 2007-12-18 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR101525806B1 (ko) 2008-01-23 2015-06-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009211009A (ja) 2008-03-06 2009-09-17 Hitachi Displays Ltd 液晶表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP4909323B2 (ja) * 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP2010055070A (ja) * 2008-07-30 2010-03-11 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101542840B1 (ko) 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8384439B2 (en) 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
TWI402982B (zh) * 2009-03-02 2013-07-21 Innolux Corp 影像顯示系統及其製造方法
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101851403B1 (ko) 2009-07-18 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101904811B1 (ko) 2009-07-24 2018-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008639A1 (en) * 2005-09-29 2009-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof

Also Published As

Publication number Publication date
KR101969290B1 (ko) 2019-04-17
JP2024071420A (ja) 2024-05-24
JP2021100125A (ja) 2021-07-01
JP6594481B2 (ja) 2019-10-23
JP2011071503A (ja) 2011-04-07
US20120126232A1 (en) 2012-05-24
JP7456039B2 (ja) 2024-03-26
TW201545242A (zh) 2015-12-01
US8698970B2 (en) 2014-04-15
KR101710345B1 (ko) 2017-02-27
US8994889B2 (en) 2015-03-31
JP2020017749A (ja) 2020-01-30
TW201701363A (zh) 2017-01-01
US20110049510A1 (en) 2011-03-03
TW201843743A (zh) 2018-12-16
US20150017762A1 (en) 2015-01-15
KR101849069B1 (ko) 2018-04-17
US8115883B2 (en) 2012-02-14
US20130299822A1 (en) 2013-11-14
US11923206B2 (en) 2024-03-05
US11024516B2 (en) 2021-06-01
TWI509811B (zh) 2015-11-21
US8488077B2 (en) 2013-07-16
KR20110022538A (ko) 2011-03-07
US20230085495A1 (en) 2023-03-16
TWI640043B (zh) 2018-11-01
JP2015052803A (ja) 2015-03-19
JP6837526B2 (ja) 2021-03-03
KR20160128278A (ko) 2016-11-07
JP5968404B2 (ja) 2016-08-10
TWI720331B (zh) 2021-03-01
TWI774230B (zh) 2022-08-11
CN102005449A (zh) 2011-04-06
JP2023093470A (ja) 2023-07-04
US8879011B2 (en) 2014-11-04
KR101754102B1 (ko) 2017-07-05
CN104538355A (zh) 2015-04-22
KR20180039034A (ko) 2018-04-17
US20150179675A1 (en) 2015-06-25
TW202245275A (zh) 2022-11-16
US10373843B2 (en) 2019-08-06
US20150303072A1 (en) 2015-10-22
KR20170077853A (ko) 2017-07-06
JP7027586B2 (ja) 2022-03-01
JP2018133592A (ja) 2018-08-23
US20240186151A1 (en) 2024-06-06
US20210358766A1 (en) 2021-11-18
CN102005449B (zh) 2015-02-04
US20140186997A1 (en) 2014-07-03
TW201810441A (zh) 2018-03-16
US11532488B2 (en) 2022-12-20
CN104538355B (zh) 2018-08-31
JP2016186655A (ja) 2016-10-27
JP7254223B2 (ja) 2023-04-07
TW201143097A (en) 2011-12-01
TW202121545A (zh) 2021-06-01
US20190355592A1 (en) 2019-11-21
JP2022081497A (ja) 2022-05-31
TWI606518B (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
JP7456039B2 (ja) 半導体装置
TWI537657B (zh) 半導體裝置及其製造方法
TWI511272B (zh) 半導體裝置及其製造方法
TW201601297A (zh) 半導體裝置和其製造方法